JPH10124235A - 座標入力装置 - Google Patents
座標入力装置Info
- Publication number
- JPH10124235A JPH10124235A JP29808996A JP29808996A JPH10124235A JP H10124235 A JPH10124235 A JP H10124235A JP 29808996 A JP29808996 A JP 29808996A JP 29808996 A JP29808996 A JP 29808996A JP H10124235 A JPH10124235 A JP H10124235A
- Authority
- JP
- Japan
- Prior art keywords
- resistance layer
- resistance
- input device
- coordinate input
- electrodes
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Abstract
(57)【要約】
【課題】 電極間の抵抗を高くすることで省電力化を図
る。 【解決手段】 上基板１の表面に透明な第一抵抗層３を
設けるとともに第一抵抗層３の両端に第一電極６、７を
設け、下基板２の表面に透明な第二抵抗層４を設けると
ともに第二抵抗層４の両端に、第一電極６、７間を結ぶ
方向とほぼ直交する方向に第二電極を設け、上基板１と
下基板２とを、第一抵抗層３と第二抵抗層４とが対向す
るように配置し、少なくとも第一抵抗層３または第二抵
抗層４に複数の抵抗層除去部５を設けた。
る。 【解決手段】 上基板１の表面に透明な第一抵抗層３を
設けるとともに第一抵抗層３の両端に第一電極６、７を
設け、下基板２の表面に透明な第二抵抗層４を設けると
ともに第二抵抗層４の両端に、第一電極６、７間を結ぶ
方向とほぼ直交する方向に第二電極を設け、上基板１と
下基板２とを、第一抵抗層３と第二抵抗層４とが対向す
るように配置し、少なくとも第一抵抗層３または第二抵
抗層４に複数の抵抗層除去部５を設けた。
Description
【０００１】
【発明の属する技術分野】本発明は、入力ペンで位置し
た座標をコンピュ−タに入力する座標入力装置に関す
る。
た座標をコンピュ−タに入力する座標入力装置に関す
る。
【０００２】
【従来の技術】従来の座標入力装置を、図３により説明
する。図３は、従来の、抵抗層を用いた座標入力装置の
要部断面図であり、ポリエチレンテレフタレ−ト等から
なって透明で可撓性のある上基板２１と、透明なガラス
性の下基板２２との対向面に抵抗層２３、２４を印刷等
によって形成し、抵抗層２３、２４間に複数の絶縁性の
ドットスペ−サ２５を設けて両抵抗層２３、２４間を所
定の間隔に隔てている。そして、一方の抵抗層２３の端
部の対向する２辺にはＸ軸電極が設けられ、他方の抵抗
層２４の端部には前記Ｘ軸と直交するＹ軸電極が設けら
れている。そして、可撓性の上基板２１の上面を入力ペ
ン２６で押圧して、上基板２１の抵抗層２３と下基板２
２の抵抗層２４とを接触させ、この接触位置を電気的に
検出するようにしているが、接触位置の検出方法は、図
示しない処理回路により、上下の電極と電極とに交互に
電圧が時分割的に印加し、電圧が印加されいない方の抵
抗層の電極から電圧を検知してそれぞれの方向の位置を
検出するようにしている。
する。図３は、従来の、抵抗層を用いた座標入力装置の
要部断面図であり、ポリエチレンテレフタレ−ト等から
なって透明で可撓性のある上基板２１と、透明なガラス
性の下基板２２との対向面に抵抗層２３、２４を印刷等
によって形成し、抵抗層２３、２４間に複数の絶縁性の
ドットスペ−サ２５を設けて両抵抗層２３、２４間を所
定の間隔に隔てている。そして、一方の抵抗層２３の端
部の対向する２辺にはＸ軸電極が設けられ、他方の抵抗
層２４の端部には前記Ｘ軸と直交するＹ軸電極が設けら
れている。そして、可撓性の上基板２１の上面を入力ペ
ン２６で押圧して、上基板２１の抵抗層２３と下基板２
２の抵抗層２４とを接触させ、この接触位置を電気的に
検出するようにしているが、接触位置の検出方法は、図
示しない処理回路により、上下の電極と電極とに交互に
電圧が時分割的に印加し、電圧が印加されいない方の抵
抗層の電極から電圧を検知してそれぞれの方向の位置を
検出するようにしている。
【０００３】そして、この種の電圧分割方式の座標入力
装置にあっては、抵抗層２３、２４に用いる抵抗材料と
して、高抵抗で透過率（透明度）のよいものが望まれて
いるが、高抵抗と高透過率とを両立させる材料は得難い
ため、目的に応じて材料の選択をしていた。例えば、高
抵抗を重視する場合はＳｎＯ２等を用い、高透過率を重
視する場合はＩＴＯ（酸化インジウム）等を用いるよう
にしている。そして、この場合、抵抗層２３、２４の膜
厚は、ＳｎＯ２を用いる場合は、ほぼ２５０オングスト
ロ−ム、ＩＴＯを用いる場合は、ほぼ１００オングスト
ロ−ムにしていた。この結果、抵抗層２３、２４の面積
抵抗は、ＳｎＯ２を用いた場合で１２００オ−ム、ＩＴ
Ｏを用いた場合でほぼ８００オ−ムを得ていた。
装置にあっては、抵抗層２３、２４に用いる抵抗材料と
して、高抵抗で透過率（透明度）のよいものが望まれて
いるが、高抵抗と高透過率とを両立させる材料は得難い
ため、目的に応じて材料の選択をしていた。例えば、高
抵抗を重視する場合はＳｎＯ２等を用い、高透過率を重
視する場合はＩＴＯ（酸化インジウム）等を用いるよう
にしている。そして、この場合、抵抗層２３、２４の膜
厚は、ＳｎＯ２を用いる場合は、ほぼ２５０オングスト
ロ−ム、ＩＴＯを用いる場合は、ほぼ１００オングスト
ロ−ムにしていた。この結果、抵抗層２３、２４の面積
抵抗は、ＳｎＯ２を用いた場合で１２００オ−ム、ＩＴ
Ｏを用いた場合でほぼ８００オ−ムを得ていた。
【０００４】
【発明が解決しようとする課題】しかし、昨今、この種
の座標入力装置においては、省電力に対する要求がます
ます強くなっており、そのためには、抵抗層２３、２４
の厚みを薄くすれば抵抗層の面積抵抗を高くすることが
でき、さらに、それによって透明度も高めることができ
るが、例えば、ＩＴＯで１００オングストロ−ム以下の
膜厚にすると抵抗層の形成面の位置による厚みのバラツ
キが抵抗値のバラツキに大きく影響し、入力位置に対す
る正確な電圧を検知出来なくなるという問題があった。
そこで本発明では、面積抵抗がそれほど高くはないが高
透過率のＩＴＯを用いて電極間の抵抗値を高め、これに
よって省電力が可能な座標入力装置を提供することを目
的とする。
の座標入力装置においては、省電力に対する要求がます
ます強くなっており、そのためには、抵抗層２３、２４
の厚みを薄くすれば抵抗層の面積抵抗を高くすることが
でき、さらに、それによって透明度も高めることができ
るが、例えば、ＩＴＯで１００オングストロ−ム以下の
膜厚にすると抵抗層の形成面の位置による厚みのバラツ
キが抵抗値のバラツキに大きく影響し、入力位置に対す
る正確な電圧を検知出来なくなるという問題があった。
そこで本発明では、面積抵抗がそれほど高くはないが高
透過率のＩＴＯを用いて電極間の抵抗値を高め、これに
よって省電力が可能な座標入力装置を提供することを目
的とする。
【０００５】
【課題を解決するための手段】上記の課題を解決するた
め、本発明の座標入力装置は、上基板の表面に透明な第
一抵抗層を設けるとともに前記第一抵抗層の両端に第一
電極を設け、下基板の表面に透明な第二抵抗層を設ける
とともに前記第二抵抗層の両端に、前記第一電極間を結
ぶ方向とほぼ直交する方向に第二電極を設け、前記上基
板と前記下基板とを、前記第一抵抗層と前記第二抵抗層
とが対向するように配置し、少なくとも前記第一抵抗層
または前記第二抵抗層に複数の抵抗層除去部を設けた。
め、本発明の座標入力装置は、上基板の表面に透明な第
一抵抗層を設けるとともに前記第一抵抗層の両端に第一
電極を設け、下基板の表面に透明な第二抵抗層を設ける
とともに前記第二抵抗層の両端に、前記第一電極間を結
ぶ方向とほぼ直交する方向に第二電極を設け、前記上基
板と前記下基板とを、前記第一抵抗層と前記第二抵抗層
とが対向するように配置し、少なくとも前記第一抵抗層
または前記第二抵抗層に複数の抵抗層除去部を設けた。
【０００６】また、本発明の座標入力装置は、前記抵抗
層除去部を、前記電極間を結ぶ方向及び前記電極間を結
ぶ方向とほぼ直交する方向に規則的に設けた。
層除去部を、前記電極間を結ぶ方向及び前記電極間を結
ぶ方向とほぼ直交する方向に規則的に設けた。
【０００７】また、本発明の座標入力装置は、前記抵抗
層除去部を六角形、四角形、三角形または円形に形成し
た。
層除去部を六角形、四角形、三角形または円形に形成し
た。
【０００８】また、本発明の座標入力装置は、前記抵抗
層除去部の幅を０．０１ｍｍ乃至０．３ｍｍとした。
層除去部の幅を０．０１ｍｍ乃至０．３ｍｍとした。
【０００９】また、本発明の座標入力装置は、前記抵抗
層除去部を０．０２ｍｍ乃至０．４ｍｍのピッチで設け
た。
層除去部を０．０２ｍｍ乃至０．４ｍｍのピッチで設け
た。
【００１０】さらに、本発明の座標入力装置は、前記抵
抗層にＩＴＯを用いた。
抗層にＩＴＯを用いた。
【００１１】
【発明の実施の形態】以下、本発明の実施の形態を図１
及び図２に基づいて説明する。ここで、図１は、本発明
の座標入力装置における抵抗層の平面図、図２は本発明
の座標入力装置の要部断面図である。
及び図２に基づいて説明する。ここで、図１は、本発明
の座標入力装置における抵抗層の平面図、図２は本発明
の座標入力装置の要部断面図である。
【００１２】図１および図２において、上基板１および
下基板２は従来と同様に、それぞれポリエチレンテレフ
タレ−ト等からなる透明なフィルムおよび透明ガラスか
らなり、この上基板１および下基板２の表面にＩＴＯ
（酸化インジュウム）からなる抵抗層３、４が印刷によ
ってほぼ１００オングストロ−ム（０．０１μｍ）の厚
さに形成されている。以下、図１では上基板１について
説明するが下基板２についても上基板１と全く同様であ
る。そして、抵抗層３には、この抵抗層３を、エッチン
グ等によって除去した複数の抵抗層除去部５が、抵抗層
３の両端に設けた電極６、７間方向（Ｘ軸方向）とこの
Ｘ軸方向と直交する方向（Ｙ軸方向）とに沿って所定間
隔で規則的に（例えばマトリックス状に）設けられてい
る。このように、複数の抵抗層除去部５を形成すること
によって、電極６、７間を流れる電流の通路が狭められ
て電極６、７間の抵抗値が高くなるようにしている。ま
た、この抵抗層除去部５を規則的に形成することで電極
６、７間での入力ペンの位置に対する抵抗値が直線的に
なるようにし、さらに、Ｙ軸方向での抵抗値の違いが生
じないようにしている。なお、下基板２の抵抗層４の両
端設ける電極（図示せず）はＹ軸方向に形成されてい
る。
下基板２は従来と同様に、それぞれポリエチレンテレフ
タレ−ト等からなる透明なフィルムおよび透明ガラスか
らなり、この上基板１および下基板２の表面にＩＴＯ
（酸化インジュウム）からなる抵抗層３、４が印刷によ
ってほぼ１００オングストロ−ム（０．０１μｍ）の厚
さに形成されている。以下、図１では上基板１について
説明するが下基板２についても上基板１と全く同様であ
る。そして、抵抗層３には、この抵抗層３を、エッチン
グ等によって除去した複数の抵抗層除去部５が、抵抗層
３の両端に設けた電極６、７間方向（Ｘ軸方向）とこの
Ｘ軸方向と直交する方向（Ｙ軸方向）とに沿って所定間
隔で規則的に（例えばマトリックス状に）設けられてい
る。このように、複数の抵抗層除去部５を形成すること
によって、電極６、７間を流れる電流の通路が狭められ
て電極６、７間の抵抗値が高くなるようにしている。ま
た、この抵抗層除去部５を規則的に形成することで電極
６、７間での入力ペンの位置に対する抵抗値が直線的に
なるようにし、さらに、Ｙ軸方向での抵抗値の違いが生
じないようにしている。なお、下基板２の抵抗層４の両
端設ける電極（図示せず）はＹ軸方向に形成されてい
る。
【００１３】この抵抗層除去部５は四角形状になってお
り、その大きさ（一辺の長さ）Ｌはおよそ０．０１ｍｍ
乃至０．３ｍｍとなっている。この一辺の長さＬは、入
力ペン８の先端がこの抵抗層除去部５上に位置した際に
も上基板１の抵抗層３が、対向する下基板２上の抵抗層
４（図２参照）と接触するように考慮され、例えば、入
力ペン８の先端の径が０．８ｍｍ（Ｒ＝０．８）程度の
場合、抵抗層２３、２４同士の接触部の径がほぼ０．５
ｍｍ程度になることがわかり、抵抗層除去部５の一辺の
長さＬはそれより小さく０．０１ｍｍ乃至０．３ｍｍに
設定するようにした。また、隣接する抵抗層除去部５間
の間隔、即ち、ピッチＰは、小さくするほど電極６、７
間の抵抗値を高くすることができるが、あまり小さくす
ると入力ペン８のわずかな移動で接触が離れるおそれが
あり、また、あまり大きくすると抵抗値の増加の効果が
なく、およそ０．０２ｍｍ乃至０．４ｍｍにしている。
これによって、抵抗層３、４同士の連続的な接触と抵抗
値の適宜の増加が得られるようにしている。
り、その大きさ（一辺の長さ）Ｌはおよそ０．０１ｍｍ
乃至０．３ｍｍとなっている。この一辺の長さＬは、入
力ペン８の先端がこの抵抗層除去部５上に位置した際に
も上基板１の抵抗層３が、対向する下基板２上の抵抗層
４（図２参照）と接触するように考慮され、例えば、入
力ペン８の先端の径が０．８ｍｍ（Ｒ＝０．８）程度の
場合、抵抗層２３、２４同士の接触部の径がほぼ０．５
ｍｍ程度になることがわかり、抵抗層除去部５の一辺の
長さＬはそれより小さく０．０１ｍｍ乃至０．３ｍｍに
設定するようにした。また、隣接する抵抗層除去部５間
の間隔、即ち、ピッチＰは、小さくするほど電極６、７
間の抵抗値を高くすることができるが、あまり小さくす
ると入力ペン８のわずかな移動で接触が離れるおそれが
あり、また、あまり大きくすると抵抗値の増加の効果が
なく、およそ０．０２ｍｍ乃至０．４ｍｍにしている。
これによって、抵抗層３、４同士の連続的な接触と抵抗
値の適宜の増加が得られるようにしている。
【００１４】このように、抵抗層３、抵抗層除去部５を
形成した上基板１と抵抗層４、抵抗層除去部５を形成し
た下基板２を、図３に示す従来の座標入力装置と同様
に、抵抗層３、４同士が対向するように配置し、互いに
向かい合った上基板１と下基板２間にドットスペ−サ９
を設けて所定の間隔に隔てている。このドットスペ−サ
９は、高さがおよそ０．００４ｍｍ（４μｍ）、径がお
よそ０．０５ｍｍ（５０μｍ）であり、このドットスペ
−サ９がほぼ１ｍｍ間隔でマトリックス状に配列されて
座標入力装置を構成している。
形成した上基板１と抵抗層４、抵抗層除去部５を形成し
た下基板２を、図３に示す従来の座標入力装置と同様
に、抵抗層３、４同士が対向するように配置し、互いに
向かい合った上基板１と下基板２間にドットスペ−サ９
を設けて所定の間隔に隔てている。このドットスペ−サ
９は、高さがおよそ０．００４ｍｍ（４μｍ）、径がお
よそ０．０５ｍｍ（５０μｍ）であり、このドットスペ
−サ９がほぼ１ｍｍ間隔でマトリックス状に配列されて
座標入力装置を構成している。
【００１５】このように構成した本発明の座標入力装置
において、電極６、７間の抵抗値を測定した結果によれ
ば、抵抗層３あるいは４の全体での等価的な面積抵抗
は、従来の８００オ−ムに対して２．５倍の２Ｋオ−ム
を達成することが出来た。これによって電極６、７間で
消費される電力を少なくすることができた。また、抵抗
層３、４にＩＴＯを用いていることから抵抗層３、４の
透過率を損なうこともない。
において、電極６、７間の抵抗値を測定した結果によれ
ば、抵抗層３あるいは４の全体での等価的な面積抵抗
は、従来の８００オ−ムに対して２．５倍の２Ｋオ−ム
を達成することが出来た。これによって電極６、７間で
消費される電力を少なくすることができた。また、抵抗
層３、４にＩＴＯを用いていることから抵抗層３、４の
透過率を損なうこともない。
【００１６】以上の実施の形態では、抵抗層除去部５は
上基板１と下基板２の双方に形成しているが、座標入力
装置として必ずしも双方に形成する必要は無く、この座
標入力装置が接続される処理回路との関係でいずれか一
方に形成したものであってもよい。また、抵抗層除去部
５の形状も、四角形に形成することで説明したが、四角
形に限ることはなく、六角形、三角形あるいは円形であ
ってもよい。このような単純な形状にすることでエッチ
ングで形成した抵抗層除去部５の形状が均一にすること
ができ、従って、抵抗層除去部５おける抵抗層３、４同
士の接触が均一に保たれる。
上基板１と下基板２の双方に形成しているが、座標入力
装置として必ずしも双方に形成する必要は無く、この座
標入力装置が接続される処理回路との関係でいずれか一
方に形成したものであってもよい。また、抵抗層除去部
５の形状も、四角形に形成することで説明したが、四角
形に限ることはなく、六角形、三角形あるいは円形であ
ってもよい。このような単純な形状にすることでエッチ
ングで形成した抵抗層除去部５の形状が均一にすること
ができ、従って、抵抗層除去部５おける抵抗層３、４同
士の接触が均一に保たれる。
【００１７】
【発明の効果】以上説明したように、少なくとも第一抵
抗層または第二抵抗層に複数の抵抗層除去部を設けたの
で、抵抗層を流れる電流の通路が狭くなることから電極
間の抵抗値が高くなり、これによって電流を少なくする
ことができ、座標入力装置の省電力化が図れる。
抗層または第二抵抗層に複数の抵抗層除去部を設けたの
で、抵抗層を流れる電流の通路が狭くなることから電極
間の抵抗値が高くなり、これによって電流を少なくする
ことができ、座標入力装置の省電力化が図れる。
【００１８】また、本発明の座標入力装置は、抵抗層除
去部を、電極間を結ぶ方向及びこの電極間を結ぶ方向と
ほぼ直交する方向に規則的に設けたので、電極間での入
力ペンの位置に対する抵抗の値が直線的にすることがで
き、さらに、電極間方向と直交する方向での抵抗の違い
が生じないようにできる。
去部を、電極間を結ぶ方向及びこの電極間を結ぶ方向と
ほぼ直交する方向に規則的に設けたので、電極間での入
力ペンの位置に対する抵抗の値が直線的にすることがで
き、さらに、電極間方向と直交する方向での抵抗の違い
が生じないようにできる。
【００１９】また、本発明の座標入力装置は、抵抗層除
去部を六角形、四角形、三角形または円形に形成するよ
うにしたので、この抵抗層除去部の形状は単純となり、
従って、エッチングで形成した場合の抵抗層除去部の形
状が均一にすることができ、抵抗層除去部における抵抗
層同士の接触が均一に保たれる。
去部を六角形、四角形、三角形または円形に形成するよ
うにしたので、この抵抗層除去部の形状は単純となり、
従って、エッチングで形成した場合の抵抗層除去部の形
状が均一にすることができ、抵抗層除去部における抵抗
層同士の接触が均一に保たれる。
【００２０】また、本発明の座標入力装置は、抵抗層除
去部の幅を０．０１ｍｍ乃至０．３ｍｍとしたので、入
力ペンが抵抗層除去部上に位置したときでも抵抗層同士
を確実に接触させることができる。
去部の幅を０．０１ｍｍ乃至０．３ｍｍとしたので、入
力ペンが抵抗層除去部上に位置したときでも抵抗層同士
を確実に接触させることができる。
【００２１】また、本発明の座標入力装置は、抵抗層除
去部を０．０２ｍｍ乃至０．４ｍｍのピッチで設けたの
で、入力ペンが隣接する抵抗層除去部間に位置したとき
でも抵抗層同士の接触が離れるおそれがなく、これによ
って、抵抗層同士の連続的な接触と抵抗値の適宜の増加
が得られるようなる。
去部を０．０２ｍｍ乃至０．４ｍｍのピッチで設けたの
で、入力ペンが隣接する抵抗層除去部間に位置したとき
でも抵抗層同士の接触が離れるおそれがなく、これによ
って、抵抗層同士の連続的な接触と抵抗値の適宜の増加
が得られるようなる。
【００２２】さらに、本発明の座標入力装置は、抵抗層
にＩＴＯを用いたので、ＩＴＯの持つ高透過率の特徴を
生かしたまま、エッチングによって簡単に抵抗層除去部
を形成することで省電力化が図れる。
にＩＴＯを用いたので、ＩＴＯの持つ高透過率の特徴を
生かしたまま、エッチングによって簡単に抵抗層除去部
を形成することで省電力化が図れる。
【図１】本発明の座標入力装置における抵抗層の平面図
である。
である。
【図２】本発明の座標入力装置の要部断面図である。
【図３】従来の座標入力装置の要部断面図である。
１ 上基板 ２ 下基板 ３．４ 抵抗層 ５ 抵抗層除去部 ６．７ 電極 ８ 入力ペン ９ ドットスペ−サ Ｌ 抵抗層除去部の長さ Ｐ 抵抗層除去部のピッチ
Claims (6)
- 【請求項１】 上基板の表面に透明な第一抵抗層を設け
るとともに前記第一抵抗層の両端に第一電極を設け、下
基板の表面に透明な第二抵抗層を設けるとともに前記第
二抵抗層の両端に、前記第一電極間を結ぶ方向とほぼ直
交する方向に第二電極を設け、前記上基板と前記下基板
とを、前記第一抵抗層と前記第二抵抗層とが対向するよ
うに配置し、少なくとも前記第一抵抗層または前記第二
抵抗層に複数の抵抗層除去部を設けたことを特徴とする
座標入力装置。 - 【請求項２】 前記抵抗層除去部を、前記電極間を結ぶ
方向及び前記電極間を結ぶ方向とほぼ直交する方向に規
則的に設けたことを特徴とする請求項１記載の座標入力
装置。 - 【請求項３】 前記抵抗層除去部を六角形、四角形、三
角形または円形に形成したことを特徴とする請求項１ま
たは２記載の座標入力装置。 - 【請求項４】 前記抵抗層除去部の幅を０．０１ｍｍ乃
至０．３ｍｍとしたことを特徴とする請求項１、２また
は３記載の座標入力装置。 - 【請求項５】 前記抵抗層除去部を０．０２ｍｍ乃至
０．４ｍｍのピッチで設けたことを特徴とする請求項４
載の座標入力装置。 - 【請求項６】 前記抵抗層にＩＴＯを用いたことを特徴
とする請求項１、２、３、４または５記載の座標入力装
置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP29808996A JPH10124235A (ja) | 1996-10-23 | 1996-10-23 | 座標入力装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP29808996A JPH10124235A (ja) | 1996-10-23 | 1996-10-23 | 座標入力装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH10124235A true JPH10124235A (ja) | 1998-05-15 |
Family
ID=17855029
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP29808996A Withdrawn JPH10124235A (ja) | 1996-10-23 | 1996-10-23 | 座標入力装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH10124235A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001154791A (ja) * | 1999-10-18 | 2001-06-08 | Samsung Sdi Co Ltd | タッチパネル |
| JP2010009096A (ja) * | 2008-06-24 | 2010-01-14 | Epson Imaging Devices Corp | 入力装置および入力機能付き表示装置 |
-
1996
- 1996-10-23 JP JP29808996A patent/JPH10124235A/ja not_active Withdrawn
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001154791A (ja) * | 1999-10-18 | 2001-06-08 | Samsung Sdi Co Ltd | タッチパネル |
| JP4700797B2 (ja) * | 1999-10-18 | 2011-06-15 | 三星モバイルディスプレイ株式會社 | タッチパネル |
| JP2010009096A (ja) * | 2008-06-24 | 2010-01-14 | Epson Imaging Devices Corp | 入力装置および入力機能付き表示装置 |
| JP4636128B2 (ja) * | 2008-06-24 | 2011-02-23 | ソニー株式会社 | 入力装置および入力機能付き表示装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4647064B2 (ja) | タッチパネル | |
| KR100822185B1 (ko) | 터치 패널 | |
| US6445426B1 (en) | Touch panel device | |
| WO2010013679A1 (ja) | 面状体及びタッチスイッチ | |
| JP2012519337A (ja) | 一体型タッチ式制御装置 | |
| KR20040043903A (ko) | 디지털 저항막 방식의 터치 패널 | |
| JPH05265633A (ja) | タッチパネル | |
| TW201351238A (zh) | 觸控面板 | |
| US9753572B2 (en) | Touch panel, method of fabricating the same and touch display device | |
| US9195359B2 (en) | Providing resistance portions along touch panel electrodes, for adjusting electric potential distribution | |
| JP4508886B2 (ja) | 抵抗膜方式タッチパネル | |
| JPH10124235A (ja) | 座標入力装置 | |
| JP2003241898A (ja) | タッチパネル | |
| JPH0583928B2 (ja) | ||
| JP2002041244A (ja) | 抵抗膜式透明アナログ型タッチパネル | |
| JPH07121290A (ja) | 座標入力装置及びその製造方法 | |
| KR100300433B1 (ko) | 터치패널 | |
| JP2019086811A (ja) | タッチパネル装置 | |
| JPH04137026A (ja) | 接触式位置検出装置 | |
| JP4333062B2 (ja) | 入力装置、それを用いた電子機器 | |
| JP2630099B2 (ja) | 透明フラットスイッチ | |
| JPS6184730A (ja) | 入力装置 | |
| KR100385401B1 (ko) | 5선 전극 아날로그 저항막 방식의 터치 패널 | |
| JP2004127129A (ja) | タッチパネル | |
| JPS60225221A (ja) | 座標入力装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20020730 |
|
| A761 | Written withdrawal of application |
Free format text: JAPANESE INTERMEDIATE CODE: A761 Effective date: 20040702 |