JPH1011970A - 同期式半導体記憶回路 - Google Patents
同期式半導体記憶回路Info
- Publication number
- JPH1011970A JPH1011970A JP8161505A JP16150596A JPH1011970A JP H1011970 A JPH1011970 A JP H1011970A JP 8161505 A JP8161505 A JP 8161505A JP 16150596 A JP16150596 A JP 16150596A JP H1011970 A JPH1011970 A JP H1011970A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- input
- circuit
- pulse
- register
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
- G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
- G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
- G11C11/41—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming static cells with positive feedback, i.e. cells not needing refreshing or charge regeneration, e.g. bistable multivibrator or Schmitt trigger
- G11C11/413—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing, timing or power reduction
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C8/00—Arrangements for selecting an address in a digital store
- G11C8/06—Address interface arrangements, e.g. address buffers
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Computer Hardware Design (AREA)
- Static Random-Access Memory (AREA)
- Dram (AREA)
Abstract
び内部データ伝達速度の高速かを図る。 【解決手段】 入力レジスタ5Aのマスター側ラッチ回
路11の出力をレジスタの出力信号A1とし、スレーブ
側ラッチ回路12の出力RAを入力にフィードバックす
る。これと入力側信号Aとの切換を行うマルチプレクサ
4Aが入力レジスタ5Aの前段に設置され、外部入力信
号の取り込み有無に応じて切換信号(バースト動作)を
制御する。同時に、クロックエッジにより内部パルスC
P2を発生させ、これをデコーダ回路7Aに入力し、パ
ルス化信号として使用する。
Description
回路に関し、特に各クロック制御信号の電圧エッジにて
入力データを取り込む入力レジスタを有する同期式半導
体記憶回路に関する。
り、保持したりする制御信号であるクロック入力CLK
を持っており、この信号で各入力に設置されたレジスタ
(またはラッチ)回路を制御することでバラツキを持っ
た各入力信号を揃えて内部に取り込むことが可能とな
る。また、一旦取り込めば、内部にて入力データを保持
できるので入力信号は変化してもかまわないことにな
る。つまり、外部からの入力情報のタイミング幅がずれ
たり、短くなってもメモリ動作は影響を受けないため動
作周波数の高速化に向いている。もともとこの考え方は
コンピュータシステムの設計では必要になるもので、非
同期メモリの入力信号を発生する部分にこのようなクロ
ック制御のレジスタICなどが設置されていた。この部
分をメモリ内部に内蔵することで、より高速に、またシ
ステムボード上のIC削減を図る傾向が最近は強くなっ
てきている。
ジスタを持つバーストSRAMを図6を用いて説明す
る。バーストとは、外部から入力されるアドレスデータ
はそのまま保持し、内部で一部のアドレスデータを発生
する機能であり、キャッシュメモリとして用いられるS
RAMに必要とされるものである。クロック制御パスに
このバースト切換論理が追加されることになる。入力ア
ドレスAddは入力バッファ1を通り内部信号Aとして
レジスタ回路5Aのデータ入力になる。制御信号CLK
もバッファ3を経て内部クロック信号Cとなり、同様
に、バースト切換信号Burstもバッファ2をへて内
部信号Bとなる。これら信号B、Cはマルチプレクサ4
Bにて論理がとられ、バッファ10を経てレジスタ制御
クロックCBになり、複数個存在するレジスタ5Aに入
力される。マルチプレクサ4Bの回路例としては、図7
のように、制御信号Bにより二つの入力信号C1、C2
の一方を選択し、そちら側のトランスファスイッチ2
1、23であるpチャンネル型MOSトランジスタ(p
MOS)とnチャンネル型MOSトランジスタ(nMO
S)のみをオンさせることで、一方の入力信号を出力C
Bとして取り出すようにした回路である。入力レジスタ
5Aは、バッファ1の出力Aを入力データとし、レジス
タ制御クロックCBをラッチクロックとしたラッチ回路
11(マスターラッチ回路)と、この出力を入力データ
としインバータ13によるレジスタ制御クロックCBの
反転信号をラッチクロックとしたもう一つのラッチ回路
12(スレーブラッチ回路)によって構成される。ラッ
チ回路11、12の回路例は、図8に示すように、入力
INにトランスファスイッチ31としてpMOSとnM
OSが接続され、この出力はインバータ33を通って出
力OUTとなる。同時に、出力OUTの反転信号をイン
バータ34で作り、トランスファスイッチ32のpMO
SとnMOSを通ってインバータ33の入力側にフィー
ドバックする。出力CBがロウではトランスファスイッ
チ31はオン、トランスファスイッチ32はオフでスル
ー状態となり、出力CBがハイではトランスファスイッ
チ31はオフ、トランスファスイッチ32はオンとな
り、二つのインバータ33、34によるフリップフロッ
プでのラッチ状態となる。入力レジスタ5Aの出力A1
はデコーダ回路7Aの入力信号となり、この回路例では
3段のANDゲート14、15、16を通ってワード線
WLを選択する回路構成となっている。この最終のAN
Dゲート16に入力される信号にWLをパルス化する信
号CDを入力する必要がある。これは、同期式の場合、
制御信号CLKにより内部回路が動くタイミングは制御
できるので必要な時間だけメモリセルを選択する、いわ
ゆるパルスワードと言う回路方式が使われる。これは回
路の活性化している時間を制限できるので、パワー削減
や、デジット線のプリチャージ時間などを長くとれ、高
速化に効果があるためである。このパルス信号CDは、
内部クロックCを基にしたパルス発生回路6にてワンシ
ョットパルスとして生成され、タイミング調整用の遅延
回路8Bを介して作られる。パルス発生回路6の回路例
は図9に示すように、入力Cおよび遅延回路を兼ねた反
転論理回路41の出力を入力としたANDゲート42に
より構成される。
である図10を用いて説明する。制御信号CLKの内部
信号Cはマルチプレクサ5Aにて内部信号Bにより論理
を取ることになり、内部信号Bがロウの時は外部からの
データ取り込み状態となり内部クロックCを出力CBに
伝え、チップ内の各レジスタ回路5Aにこの信号を分配
する。内部信号Bがハイの時はバースト状態となり、出
力CBはロウ固定となり外部からのデータ取り込みは無
くなる。入力レジスタ5Aに入る出力CBとアドレス入
力Aとのタイミング関係は、図のセットアップtsとホ
ールドtHにて表されるようになり、このtsとtHが等
しくタイミングマージンが保たれることが理想である。
出力CBは全入力レジスタ5Aを動かすので遅れが大き
いのに対し、内部信号Aは入力バッファ1つを動かすの
みなので遅延は小さい。したがって、信号CBは最速に
設計しそれに合わせて内部信号Aを遅延させて調整する
ことになる。入力レジスタ5Aは出力CBの立上りエッ
ジにて初段のマスターラッチ回路11がスルーからラッ
チ状態に移りデータを保持し、同時に次段のスレーブラ
ッチ回路12が前サイクル保持データのラッチをはず
し、初段マスターラッチ回路11の新たなデータを内部
にスルー状態で伝える。この動作が入力アドレスAdd
を制御信号CLKのエッジで取り込むことであり、信号
CBから信号Alまでの出力時間が入力レジスタ5Aの
遅延時間となる。内部信号AlからA3はデコーダ回路
7Aの遅延時間であるが、パルス信号CDは信号A3よ
り遅くしなければならない。つまりこのタイミングマー
ジンtmが無ければ、前データのパルスを発生した後に
本来の選択パルスが出るようになり、マルチ選択やパル
ス幅の変動などが生じてしまう。このタイムマージンt
mを確保するように、パルス発生回路6でパルス化した
信号CPに遅延回路8Bでの遅延が必要になる。この状
態ならば、WLパルスは常にCDパスで決まるタイミン
グにて開始、終了するのでサイクル時間によらず安定し
たパルス動作が期待できる。
期式メモリ回路の入力レジスタ5Aからパルスワード選
択のデコーダ回路7Aの部分においては、制御信号CL
Kの入力からWL選択までのクリティカルパスの遅延時
間は以下のような内訳の合計として表される。
することが高速化のためには必要となるが、それだけで
は大きな速度改善は望めない。より高速な動作周波数に
て動作する同期メモリを実現するためには、このクリテ
ィカルパスの高速化が避けがたい問題となってきてい
る。
内部データの伝達速度の高速化を図った同期式半導体記
憶回路を提供することにある。
憶回路は、入力信号をクロック制御信号の電圧遷移エッ
ジにて取り込むマスターラッチ回路と、該マスターラッ
チ回路にラッチされた入力信号を前記クロック制御信号
の反転信号の電圧遷移エッジにて取り込むスレーブラッ
チ回路を有する複数の入力レジスタと、外部入力信号ま
たは前記入力レジスタのスレーブラッチ回路の出力信号
を選択して、対応する前記入力レジスタに出力する複数
のマルチプレクサと、前記クロック制御信号に同期した
パルス信号を発生するパルス発生回路と、前記複数の入
力レジスタのマスターラッチ回路の出力信号と前記パル
ス信号を入力するデコード回路を有する。
チ回路からの出力をレジスタの出力として使う。これに
より、入力アドレスAddのセットアップ時間には入力
レジスタがスルー状態になり、入力レジスタの制御信号
の立上りエッジが入力レジスタに伝わってくる以前に入
力アドレスAddの外部入力からのデータが非同期状態
でデコーダ回路に入り込む。こうすることで、デコーダ
選択を高速化することが可能となる。また、パルス信号
とのマージンが拡大すれば、遅延回路による遅延時間を
減少させることができ、パルス発生回路の出力とデコー
ダ信号A3が逆転すれば遅延回路自体が不要になる。
受け付けずに入力レジスタのデータを保持しなければな
らない。しかし、上記の入力アドレスAddセットアッ
プ時には入力レジスタはスルー状態となってしまうので
データ保持できない。そこで、バースト時には入力レジ
スタの出力(スレーブラッチ回路出力)を入力にフィー
ルドバックするパスを設け、入力レジスタへの入力信号
Aとの論理をバースト切換信号Burstに基づいて切
り換えられるようにする。つまり、バースト切換信号B
urst信号による論理機能を制御クロックCLK側パ
スからアドレス信号Add側パスに移す。
力信号をクロック制御信号の電圧遷移エッジにて取り込
む複数の入力レジスタと、前記クロック制御信号に同期
したパルス信号を発生するパルス発生回路と、前記複数
の入力レジスタの出力信号と前記パルス信号を入力する
デコード回路を有する。
制御信号は、外部入力クロックのエッジを基準にして内
部で発生させた信号である。
信号はアドレス信号であり、前記マルチプレクサの制御
信号はアドレス信号を内部で自動発生するバースト動作
の切換信号であり、前記デコード回路はアドレスデコー
ド回路である。
ード回路の、前記パルス信号との論理をとる以前の回路
の一部が前記マルチプレクサの前段に配置されている。
プレクサの制御信号の入力経路にタイミング調整用の遅
延回路が挿入されている。
ス信号を前記入力レジスタのクロック制御信号として用
いる。
て図面を参照して説明する。
憶回路の回路図である。
てバーストSRAMのアドレスAdd、クロックCL
K、バースト切換信号Burstの各信号入力から入力
レジスタ5A、デコード回路7Aを経てワード線WLを
選択する回路領域を示している。入力アドレスAddは
入力バッファ1を通り内部信号Aに、クロック信号CL
Kもバッファ2を経て内部クロック信号Cとなり、同様
に、バースト切替信号Burstもバッファ2を経て内
部信号Bとなる。内部信号Aと入力レジスタ5Aの出力
RAがマルチプレクサ4Aに入り、内部信号Bにて切替
論理が取られ、その出力AINがレジスタ回路5Aの入
力データとして入力される。レジスタ回路5Aは内部ク
ロック信号Cにて直接制御され、チップ内にある複数個
存在する入力レジスタ5Aを同時に駆動している。入力
レジスタ5Aの出力RAは入力レジスタ5Aの前段にあ
るマルチプレクサ4Aにフィードバック入力され、初段
マスターラッチ回路11から次段スレーブラッチ回路1
2へ伝わる信号が中間出力A1としてデコーダ回路7A
への入力信号となる。この回路例では3段のANDゲー
ト14、15、16を通ってワード線WLを選択する回
路構成となっている。この最終ANDゲート16に入力
される信号にワード線WLをパルス化する信号を入力す
る必要がある。これは、内部信号Cを受けてパルス発生
回路6にて生成されたワンショットパルスCPでワード
線Wをパルスワード選択動作させるためである。
チャートである図2を用いて説明する。入力アドレスA
ddの内部信号Aはマルチプレクサ5Aにて内部信号B
により論理をとることになり、内部信号Bがロウの時は
外部からのデータ取り込み状態となり、内部信号Aから
のデータを入力AINとして入力レジスタ5Aに伝え
る。クロックCLKの内部信号Cがチップ内の各入力レ
ジスタ5Aに直接配分されているので、クロックCLK
の立上りエッジに対応してデータは入力レジスタ5A内
に確保される。内部信号Bがハイの時はバースト状態と
なり、マルチプレクサ4Aに入るもう一方の信号である
RAからのデータを出力AINとして入力レジスタ5A
に入力するが、入力レジスタ5AからRAとして出力さ
れているデータは前サイクルで取り込んだものなので、
これを再び入力レジスタ5Aに入力することは内部アド
レスデータが変化しないバースト状態の動作となる。入
力レジスタ5Aに入る内部信号Cと入力データAINと
のタイミング関係は、図のセットアップtSとホールド
tHにて表されるようになり、このtsとtHが等しくな
るようタイミングマージンを(AIN側のパスを遅らせ
て)調整する。内部信号Cは全入力レジスタ5Aを動か
すのに対し、内部信号Aは入力レジスタ5A1つを動か
すのみで遅延は小さいので、ここにマルケプレクサ4A
を挿入するのは容易であり、内部信号Cの分配パスから
MUX論理が削除できたため従来回路より内部クロック
パスが高速化される。入力レジスタ5Aは内部信号Cの
立上がりエッジにて初段のマスターラッチ回路11がス
ルーからラッチ状態に移りデータを保持し、同時に次段
のスレーブラッチ回路12が前サイクルでの保持データ
のラッチをはずし、初段のマスターラッチ回路の新たな
データをレジスタ出力RAに出力する。しかし、次段の
デコーダ回路7Aに伝達されるには、入力レジスタ5A
の中間データであるマスターラッチ回路11の出力A1
なので、内部信号Cでマスターラッチ回路11にラッチ
がかかる以前にデータはA1に出力されている。内部信
号Cがハイになる前のロウの時に入力アドレスAddお
よびバースト切替信号Burstにより入力AINが決
定し、このデータがスルー状態の入力レジスタ5Aを通
って事前にA1に出力されることになる。内部クロック
Cにより速度は決まらず、入力アドレスAdd、バース
ト切替信号Burstからの入力パスにより速度は決定
される。A1を速くするには入力信号にとってのセット
アップ時間規格が大きい程よいが、レジスタのホールド
時間tHは確保する必要があるので、内部信号Cを高速
にすることは有効である。A1からA3はデコーダ回路
7Aの遅延時間であるが、パルス信号CPはA3より遅
くしなければならない。つまりこのタイミングマージン
tmは、マルチ選択(前データのパルスを発生した後に
本来の選択パルスが出る)やパルス幅の変動などを防ぐ
ために必要である。しかしtmを確保するために従来例
ではパルス発生回路6でパルス化した信号CPを遅延回
路8Bにて遅らせていたが、本実施形態ではA3が高速
化したために信号CPからのパスを遅らせる必要がなく
なる(もちろんデコーダパスの遅延が非常に大きい回路
例では遅延回路は必要になる)。入力レジスタ5Aにて
内部信号Cがロウからハイになると、取り込んだデータ
はラッチされるのでクロック信号CLKがハイの間はデ
ータ保存される。しかし、内部信号Cが再びロウになる
と外部からの不確定データが入力レジスタ5Aを通して
デコーダ回路7Aに入り込んでくる。しかしながら、こ
の時間より前に内部パルスCPによるワード選択が完了
していればワード線WLの誤選択は生じない。
選択されるまでのクリティカルパスは、クロック信号C
LKからパルス発生回路6を経てワード線WLが選択さ
れる経路に移っていることがタイミングチャートからも
わかる。そして、そのパスの遅延時間は以下のような内
訳の合計として表される。
1MビットクラスのSRAM回路においてはCLK〜W
Lまでの遅延時間が、従来の5.5nsから4.5ns
まで高速化され、その改善率は約20%にも達する。
憶回路の回路図である。本実施形態は第1の実施形態に
おける入力レジスタ1以降のデコーダ回路7Aの一部を
マルチプレクサ4Aの前段に移動したものである。ま
た、バースト制御切替信号Burst入力からマルチプ
レクサ4Aまでのパスにもタイミング調整用に遅延回路
8Aが挿入され、マルチプレクサ4Aの切替信号はこの
出力BDとなっている。
て内部信号Cの速度が遅く、アドレス信号Add入力の
セットアップ規格が大きいなどの理由で内部信号AIN
の速度が速い場合、AIN〜Cのタイミングマージンt
sが大きくとれる。つまり、内部信号AINまでのパス
に時間的な余裕があるのでデコーダ回路7Aの一部7C
を入力レジスタ5Aおよびマルチプレクサ4Aの前段に
移動することが可能となる。こうすることで入力レジス
タ5A以降のデコーダ回路の段数が削減可能となるの
で、メモリ記憶容量が大きくデコーダ遅延が大きい回路
においてもパルス発生側のパスCPによりWLは決定さ
れるようにでき、本発明の高速化の効果がより発揮され
る。
憶回路の回路図である。この例では第1の実施形態にお
ける入力レジスタ5Aのスレーブ側ラッチ回路12を削
除したレジスタ(実質的にはラッチ回路である)を入力
レジスタ5Bとし、この入力レジスタ5Bの前段のマル
ケプレクサ4Aおよびその切替信号であるBやその入力
信号Burstも削除している。
同期式SRAMを示している。クロック信号CLKの立
上りエッジでデータを取り込む同期式回路の場合、入力
には従来例の入力レジスタ5Aに示すようなレジスタ回
路を持つことが一般的であるが、本発明では内部のパル
スワード論理と同期させることで回路動作上は問題なく
なる。この回路においてもアドレス信号Addからのセ
ットアップ時間だけ速くデコーダ回路7Aが動き始める
効果があるためWL選択までの高速化が実現できる。さ
らに、この実施形態では入力レジスタ5Bの回路規模が
削減されるため、内部クロック信号Cの駆動負荷が減少
しより高速化できるばかりでなく、チップ上でのレイア
ウト面積の削減が可能となりコスト削減にも大きな効果
がある。
憶回路の回路図である。この例では第1の実施形態にお
ける内部クロック信号Cを入力としたパルス発生回路6
の出力CP1を各入力レジスタ5Aの制御信号として使
っている。同時に、出力CP1はバッファ9を介してC
P2としてデコーダ回路7Aに入るパルス化信号にもな
っている。
タ取り込み用立上りエッジから立下りエッジまでのパル
ス幅(ハイ電圧が与えられている時間)が短く、図2の
タイミングチャートにおける内部信号A3の不確定デー
タが来る時間が速くなった場合を想定している。つま
り、パルス化信号CPの終了時間よりも内部信号A3の
不確定時間が早くなってしまうと内部のワードパルスの
終了近くで誤選択パルスが発生してしまう。これを防ぐ
ために、本実施形態ではクロック信号CLKのハイ電位
パルス幅によらない一定の内部パルスをパルス発生回路
6で発生し、そのパルス終了信号で入力レジスタ5Aを
スルー状態にしデコーダ回路7Aを通って内部信号A3
を不確定にしている。そして、同じパルス終了信号にて
バッファ9を経て内部信号CP2でパルス化信号の終了
を決めている。この内部信号CP1〜A3までのパスと
内部信号CP1〜CP2までのパスを比較すると、その
回路段数から内部信号A3へのパスの方が明らかに速度
は遅くなるのでその時間差だけタイミングマージンが確
保できることになる。これによって、クロック信号CL
Kのハイ電位パルス幅の規格が短くなってもこのワード
パルス終了時のタイミングにて誤選択が起こることはな
くなる。
取り込みのクロックエッジ入力以前のアドレス信号のセ
ットアップ時間には入力レジスタのマスター側ラッチ回
路の出力をレジスタの出力信号として使用し、また、バ
ースト選択時は、アドレス入力は受け付けずに内部レジ
スタのデータを保持しなければならないので、レジスタ
のスレーブ側ラッチの出力を入力にフィードバックする
パスを設け、これとアドレス側信号との切換スイッチ回
路をレジスタの前段に設置し、更にクロックエッジによ
り内部パルスを発生させこのレジスタ次段以降に入力し
パルス化信号として使用するようにしたことにより、ク
ロック信号のエッジがレジスタに伝わってくる以前にア
ドレス外部入力からのデータが非同期状態でデコーダに
入り込むようになり、デコーダ選択を高速化することが
可能となる。また、バースト切換用の論理回路が内部ク
ロック分配パスから排除されるため、このパスも高速化
される。これらの効果として、クロック入力からワード
線選択までの遅延時間は約20%改善され、動作周波数
の高速化に大きな効果を発揮できる。
路の回路図である。
る。
路の回路図である。
路の回路図である。
路の回路図である。
る。
る。
る。
P、CP1〜2、CD、WL 内部信号
Claims (7)
- 【請求項1】 入力信号をクロック制御信号の電圧遷移
エッジにて取り込むマスターラッチ回路と、該マスター
ラッチ回路にラッチされた入力信号を前記クロック制御
信号の反転信号の電圧遷移エッジにて取り込むスレーブ
ラッチ回路を有する複数の入力レジスタと、 外部入力信号または前記入力レジスタのスレーブラッチ
回路の出力信号を選択して、対応する前記入力レジスタ
に出力する複数のマルチプレクサと、 前記クロック制御信号に同期したパルス信号を発生する
パルス発生回路と、 前記複数の入力レジスタのマスターラッチ回路の出力信
号と前記パルス信号を入力するデコード回路を有する同
期式半導体記憶回路。 - 【請求項2】 入力信号をクロック制御信号の電圧遷移
エッジにて取り込む複数の入力レジスタと、 前記クロック制御信号に同期したパルス信号を発生する
パルス発生回路と、 前記複数の入力レジスタの出力信号と前記パルス信号を
入力するデコード回路を有する同期式半導体記憶回路。 - 【請求項3】 前記クロック制御信号は、外部入力クロ
ックのエッジを基準にして内部で発生させた信号であ
る、請求項1または2記載の半導体記憶回路。 - 【請求項4】 前記入力信号はアドレス信号であり、前
記マルチプレクサの制御信号はアドレス信号を内部で自
動発生するバースト動作の切換信号であり、前記デコー
ド回路はアドレスコード回路である、請求項1記載の半
導体記憶回路。 - 【請求項5】 前記デコード回路の、前記パルス信号と
の論理をとる以前の回路の一部が前記マルチプレクサの
前段に配置されている、請求項1記載の半導体記憶回
路。 - 【請求項6】 前記マルチプレクサの制御信号の入力経
路にタイミング調整用の 回路が挿入されている、請
求項5記載の半導体記憶回路。 - 【請求項7】 前記パルス信号を前記入力レジスタのク
ロック制御信号として用いる、請求項1記載の半導体記
憶回路。
Priority Applications (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP8161505A JP2910677B2 (ja) | 1996-06-21 | 1996-06-21 | 同期式半導体記憶回路 |
US08/879,215 US5896341A (en) | 1996-06-21 | 1997-06-19 | Synchronous semiconductor memory circuit |
TW086108677A TW470958B (en) | 1996-06-21 | 1997-06-20 | Synchronous semiconductor memory circuit |
KR1019970026794A KR100253443B1 (ko) | 1996-06-21 | 1997-06-21 | 동기 반도체 메모리 회로 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP8161505A JP2910677B2 (ja) | 1996-06-21 | 1996-06-21 | 同期式半導体記憶回路 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH1011970A true JPH1011970A (ja) | 1998-01-16 |
JP2910677B2 JP2910677B2 (ja) | 1999-06-23 |
Family
ID=15736346
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP8161505A Expired - Fee Related JP2910677B2 (ja) | 1996-06-21 | 1996-06-21 | 同期式半導体記憶回路 |
Country Status (4)
Country | Link |
---|---|
US (1) | US5896341A (ja) |
JP (1) | JP2910677B2 (ja) |
KR (1) | KR100253443B1 (ja) |
TW (1) | TW470958B (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2002251883A (ja) * | 2001-02-23 | 2002-09-06 | Fujitsu Ltd | 半導体記憶装置および情報処理システム |
Families Citing this family (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3152174B2 (ja) * | 1997-07-29 | 2001-04-03 | 日本電気株式会社 | 半導体記憶装置 |
CA2223119A1 (en) * | 1997-11-28 | 1999-05-28 | Mosaid Technologies Incorporated | Address counter cell |
JP2001101870A (ja) * | 1999-09-30 | 2001-04-13 | Fujitsu Ltd | 半導体集積回路 |
US6249463B1 (en) * | 1999-12-08 | 2001-06-19 | Stmicroelectronics S.R.L. | Address latch enable signal control circuit for electronic memories |
US6240028B1 (en) * | 2000-06-08 | 2001-05-29 | Micron Technology, Inc. | Simplified peripheral logic for memory device |
KR100604904B1 (ko) * | 2004-10-02 | 2006-07-28 | 삼성전자주식회사 | 스캔 입력을 갖는 플립 플롭 회로 |
KR100659159B1 (ko) * | 2005-12-07 | 2006-12-19 | 삼성전자주식회사 | 메모리 모듈 |
US7791375B1 (en) * | 2009-07-10 | 2010-09-07 | Altera Corporation | DQS re sync calibration |
US9910819B2 (en) * | 2013-03-11 | 2018-03-06 | Microchip Technology Incorporated | Two-wire serial interface and protocol |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH023177A (ja) * | 1988-03-11 | 1990-01-08 | Hitachi Ltd | 半導体集積回路 |
JP2760431B2 (ja) * | 1988-12-21 | 1998-05-28 | 株式会社日立製作所 | メモリ |
JPH05144269A (ja) * | 1991-11-19 | 1993-06-11 | Fujitsu Ltd | 半導体記憶装置 |
US5497355A (en) * | 1994-06-03 | 1996-03-05 | Intel Corporation | Synchronous address latching for memory arrays |
JP3185568B2 (ja) * | 1994-11-22 | 2001-07-11 | 日本電気株式会社 | 半導体記憶装置 |
-
1996
- 1996-06-21 JP JP8161505A patent/JP2910677B2/ja not_active Expired - Fee Related
-
1997
- 1997-06-19 US US08/879,215 patent/US5896341A/en not_active Expired - Lifetime
- 1997-06-20 TW TW086108677A patent/TW470958B/zh active
- 1997-06-21 KR KR1019970026794A patent/KR100253443B1/ko not_active IP Right Cessation
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2002251883A (ja) * | 2001-02-23 | 2002-09-06 | Fujitsu Ltd | 半導体記憶装置および情報処理システム |
Also Published As
Publication number | Publication date |
---|---|
KR980005013A (ko) | 1998-03-30 |
US5896341A (en) | 1999-04-20 |
TW470958B (en) | 2002-01-01 |
KR100253443B1 (ko) | 2000-05-01 |
JP2910677B2 (ja) | 1999-06-23 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6282128B1 (en) | Integrated circuit memory devices having multiple data rate mode capability and methods of operating same | |
JP3478033B2 (ja) | フリップフロップ回路 | |
US7327613B2 (en) | Input circuit for a memory device | |
KR980011424A (ko) | 디지털 신호 전달 장치 | |
US6363465B1 (en) | Synchronous data transfer system and method with successive stage control allowing two more stages to simultaneous transfer | |
US6134153A (en) | Bi-directional data bus scheme with optimized read and write characters | |
JP2910677B2 (ja) | 同期式半導体記憶回路 | |
KR100311974B1 (ko) | 동기타입 반도체 메모리 디바이스용 내부클럭 발생회로 및 내부클럭 발생방법 | |
JP3144374B2 (ja) | 信号変化加速バス駆動回路 | |
KR100566350B1 (ko) | 고속 클록에 대응할 수 있는 입력 버퍼를 갖는 집적 회로 장치 | |
US6313674B1 (en) | Synchronizing circuit for generating internal signal synchronized to external signal | |
US6608514B1 (en) | Clock signal generator circuit and semiconductor integrated circuit with the same circuit | |
USRE41441E1 (en) | Output buffer having inherently precise data masking | |
US20070146039A1 (en) | Semiconductor Device | |
US6781919B2 (en) | Address selection circuit and semiconductor memory device with synchronous and asynchronous address signal paths | |
US6606272B2 (en) | Method and circuit for processing output data in pipelined circuits | |
US6147527A (en) | Internal clock generator | |
US20050105379A1 (en) | High-speed synchronus memory device | |
US6005430A (en) | Clock skew circuit | |
US6411553B1 (en) | Single ended data bus equilibration scheme | |
US6144612A (en) | Address decoder for a synchronous type memory capable of preventing multi-wordline selection | |
US20020105852A1 (en) | Column address buffering circuit | |
JPS6221196B2 (ja) | ||
KR20020032081A (ko) | 글로벌 입·출력라인 선택장치 | |
US7149129B2 (en) | Memory output data systems and methods with feedback |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080409 Year of fee payment: 9 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090409 Year of fee payment: 10 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100409 Year of fee payment: 11 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110409 Year of fee payment: 12 |
|
S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110409 Year of fee payment: 12 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120409 Year of fee payment: 13 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120409 Year of fee payment: 13 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130409 Year of fee payment: 14 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140409 Year of fee payment: 15 |
|
LAPS | Cancellation because of no payment of annual fees |