JPH1011967A - アレー回路制御用の内部電圧を用いた昇圧電源電圧発生装置 - Google Patents
アレー回路制御用の内部電圧を用いた昇圧電源電圧発生装置Info
- Publication number
- JPH1011967A JPH1011967A JP32048596A JP32048596A JPH1011967A JP H1011967 A JPH1011967 A JP H1011967A JP 32048596 A JP32048596 A JP 32048596A JP 32048596 A JP32048596 A JP 32048596A JP H1011967 A JPH1011967 A JP H1011967A
- Authority
- JP
- Japan
- Prior art keywords
- power supply
- supply voltage
- supplied
- terminal
- internal power
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C5/00—Details of stores covered by group G11C11/00
- G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C5/00—Details of stores covered by group G11C11/00
- G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
- G11C5/143—Detection of memory cassette insertion or removal; Continuity checks of supply or ground lines; Detection of supply variations, interruptions or levels ; Switching between alternative supplies
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C8/00—Arrangements for selecting an address in a digital store
- G11C8/08—Word line control circuits, e.g. drivers, boosters, pull-up circuits, pull-down circuits, precharging circuits, for word lines
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Dram (AREA)
- Static Random-Access Memory (AREA)
- Read Only Memory (AREA)
- Dc-Dc Converters (AREA)
Abstract
源電圧発生装置を提供する。 【解決手段】 多数のメモリセルアレーブロック領域
と、前記メモリセルアレーブロック領域間に位置した周
辺回路領域とに分けられ、前記メモリセルアレー領域内
へ供給される内部電源電圧VREFAと、前記周辺回路
領域へ供給される内部電源電圧VREFPとを分離して
用いる半導体メモリ装置のレベル感知部と、パルス生成
部と、ポンピング部とから構成され所定レベルの昇圧電
源電圧VPPを生成する昇圧電源発生装置は、前記レベ
ル感知部に前記メモリセルアレーブロック領域内へ供給
される内部電源電圧を供給することにより、レベル感知
部のソース端に印加される電圧としてアレー回路に供給
される内部電源電圧のVREFA電圧を印加することに
より、いつも一定な昇圧電源電圧のレベルを保つことが
できる。
Description
昇圧電源電圧発生装置に係り、特にアレー回路制御用の
内部電圧を用いた半導体メモリ装置の昇圧電源発生装置
に関する。
の面積が大きくなるに伴い、外部の電圧レベルを下げる
ことによりチップから費やされる消費電力を一定に保た
せるための努力が行われつつあった。
な構造を示した図面であり、その構成は多数のメモリセ
ルアレーブロック10と、多数のメモリセルアレーブロ
ック10のうち一つのメモリセルアレーブロックを選択
するためにワードラインを選択するローデコーダー12
と、ビットラインを選択するカラムデコーダー14及び
内部信号の動作を制御する周辺回路部16とに分けられ
る。
周辺回路に印加される内部電源電圧のVREFP(Perip
heral REFerence Voltage)とメモリアレー回路に印加さ
れる内部電圧電源のVREFA(Array REFerence Volta
ge)とに分けて必要に応じて各内部電源電圧レベルを調
整して用いる。
電源電圧VCCを供されて半導体内部回路の一定領域で
は一定な電圧レベルを有するように設計される。
電圧レベルが変わり得る。即ち、周辺回路に印加される
内部電源電圧のVREFP電圧は半導体メモリ装置の速
度と密接な関係があるので収容可能な電流の範囲内でで
きる限り電圧を高めようとし、メモリアレー回路に印加
される内部電源電圧のVREFA電圧は半導体メモリ装
置の電流と密接な関係を有するのでできる限り低い電圧
を保とうとする。
る回路を示したブロック図であり、レベル感知部20
と、パルス生成部22及びポンピング部24とからな
る。周辺回路の内部電源のVREFP電圧を用いて生成
される昇圧電源電圧VPPは半導体メモリセルアレーの
ワードラインを制御する。
源のVREFP電圧を印加した後、VPPが一定レベル
に至るまで、パルス発生部22とポンピング部24は引
き続き動作する。もし、昇圧電源電圧VPPレベルが所
定のレベルに至ると、レベル感知部20ではこれを感知
してパルス生成部22の動作を停止させ、従ってポンピ
ング部24の動作も停止される。
信号の入出力関係を説明すると次の通りである。
を入力してVPPOSCE発振電圧を出力し、パルス生
成部22では入力されたVPPOSCE発振電圧の制御
に応じてVPPDRV駆動電圧を出力する。かつ、パル
ス生成部22の出力であるVPPDRV電圧はポンピン
グ部24に入力され、一定な昇圧電源電圧VPPになる
まで引き続きポンピング動作を施す。
電圧VPPは半導体メモリセルアレーのワードラインを
制御してメモリセルを制御するようになる。
ランジスタを示した図面である。図3に示されたよう
に、ワードラインと連結されたセルトランジスタ30を
制御するに必要な昇圧電源電圧のレベルは、セルトラン
ジスタ30の読取り/書込み動作時十分なアクティブリ
ストアのためには周辺回路用の電圧VREFPとセルの
臨界電圧VTと所定のマージンを合わせた程度の電圧レ
ベルを保つべきである。
詳細な構成を示した図面であり、周辺回路制御用の電圧
であるVREFP電圧を供給してVPPOSCE電圧を
出力させる。
セルのワードラインを制御する電圧である内部昇圧電源
電圧VPPは周辺回路用の内部電源電圧VREFPを用
いて生成する。
EFPを用いて昇圧電源電圧VPP発生器を設計する場
合、半導体メモリ装置の速度を高めるためにこの周辺回
路用の内部電源電圧VREFPのレベルを上げると次の
ような二つの問題点が発生する。
る昇圧電源電圧VPPのレベルが必要なレベルより上が
り過ぎて正常的な動作時ワードラインに過度な電圧を供
給するようになる。即ち、周辺回路用の内部電源電圧V
REFPレベルとメモリアレー用の内部電源電圧VRE
FAレベル間の差が小さい時には差し支えないが、二つ
のレベル間の差が大きい時には問題が発生する。
ベルを保たなければならないので昇圧電源電圧発生器が
過度なポンピング動作を施し、過多な電流が費やされ
る。
の問題点を解決するために案出されたものであり、半導
体メモリ装置のメモリアレー用の内部電源電圧VREF
Aを用いてチップのあらゆる動作モードで昇圧電源電圧
レベルが必要以上のレベルに上がらないように制御する
半導体メモリ装置の昇圧電源電圧発生装置を提供するに
その目的がある。
に本発明による、多数のメモリセルアレーブロック領域
と、前記メモリセルアレーブロック領域間に位置した周
辺回路領域とに分けられ、前記メモリセルアレー領域内
へ供給される内部電源電圧VREFAと、前記周辺回路
領域内へ供給される内部電源電圧VREFPとを分離し
て用いる半導体メモリ装置のレベル感知部及びパルス生
成部と、ポンピング部とから構成されて所定レベルの昇
圧電源電圧VPPを生成する昇圧電源発生装置は、前記
レベル感知部に前記メモリセルアレーブロック領域内へ
供給される内部電源電圧を供給することを特徴とする。
前記メモリセルアレーブロック領域内へ供給される内部
電源電圧を供給することを特徴とする。
部及び前記ポンピング部に前記メモリセルアレーブロッ
ク領域内へ供給される内部電源電圧を供給することを特
徴とする。
用の内部電源電圧VREFAが供給され、ゲート端に接
地電圧が印加される第1PMOSトランジスタと、ゲー
ト端に前記アレー用の内部電源電圧VREFAが供給さ
れ一端子に接地電圧が印加される第1NMOSトランジ
スタと、前記第1PMOSトランジスタの他の端子と前
記第1NMOSトランジスタの他の端子間に直列で連結
され、共通ゲートノードに昇圧電源電圧VPPが印加さ
れる第2及び第3NMOSトランジスタと、前記第2N
MOSトランジスタの他の端子と前記第3NMOSトラ
ンジスタの他の端子が接続されるノードに共通ゲートノ
ードが連結され、前記アレー用の内部電源電圧VREF
Aが一端子に供給される第2PMOSトランジスタと、
前記第2PMOSトランジスタの連結された共通ゲート
ノードにゲートが連結され、接地電圧端子に一端子が連
結され、前記第2PMOSトランジスタと他の端子が連
結されVPPOSCEが出力される第4NMOSトラン
ジスタとを含むことを特徴とする。
図面に基づき更に詳細に説明する。図5は本発明による
アレー回路制御用の内部電圧を用いた図2に示された昇
圧電源発生装置のレベル感知部20の詳細な構成を示し
た図面であり、昇圧電源発生装置のレベル感知部のソー
ス端に印加される電圧として、従来の周辺回路に印加さ
れる内部電圧のVREFP電圧の代りにアレー回路に印
加される内部電源電圧のVREFA電圧を印加する。
アレーブロックに供給される内部電源電圧VREFAが
供給され、ゲート端に接地電圧の印加される第1PMO
Sトランジスタ50と、ゲート端にアレーブロックに供
給される内部電源電圧VREFAが供給され、一端子に
接地電圧が印加される第1NMOSトランジスタ52
と、第1PMOSトランジスタ50と第1NMOSトラ
ンジスタ52とに直列で連結され、共通ゲートノード端
55に昇圧電源電圧VPPが印加される第2及び第3N
MOSトランジスタ54,56と、第2及び第3NMO
Sトランジスタ54,56が共通で接続されるノード5
8に共通ゲート接続ノード60が連結され、アレー回路
に供給される内部電源電圧VREFA端と接地電圧間に
直列で連結された第2PMOSトランジスタ62と第4
NMOSトランジスタ64とから構成される。
タ62と第4NMOSトランジスタ64の共通ノード6
6から出力される。
圧VREFAはパルス生成部22とポンピング部24に
も印加されて本発明の目的を達成するが、動作において
類似なので詳細な説明は省略する。
圧を用いた昇圧電源発生装置はレベル感知部のソース端
に印加される電圧としてアレー回路に供給される内部電
圧のVREFA電圧を印加することにより、いつも一定
な昇圧電源電圧のレベルを保つことができる。
示した。
タを示した。
た従来のレベル感知部の詳細な構成を示した。
用いた昇圧電源発生装置のレベル感知部の詳細な構成を
示した。
ー、14 カラムデコーダー、16 周辺回路部、20
レベル感知部、22 パルス生成部、24 ポンピン
グ部、30 セルトランジスタ、50 第1PMOSト
ランジスタ、52第1NMOSトランジスタ、54 第
2NMOSトランジスタ、55 共通ゲートノード端、
56 第3NMOSトランジスタ、58 ノード、60
共通ゲート接続ノード、62 第2PMOSトランジ
スタ、64 第4NMOSトランジスタ、66 共通ノ
ード
Claims (4)
- 【請求項1】 多数のメモリセルアレーブロック領域
と、前記メモリセルアレーブロック領域間に位置した周
辺回路領域とに分けられ、前記メモリセルアレー領域内
でへ供給される内部電源電圧VREFAと、前記周辺回
路領域へ供給される内部電源電圧VREFPとを分離し
て用いる半導体メモリ装置のレベル感知部及びパルス生
成部と、ポンピング部とから構成され所定レベルの昇圧
電源電圧VPPを生成する昇圧電源発生装置において、 前記レベル感知部に前記メモリセルアレーブロック領域
内へ供給される内部電源電圧を供給することを特徴とす
る昇圧電源発生装置。 - 【請求項2】 前記レベル感知部とパルス生成部に前記
メモリセルアレーブロック領域内での内部電源電圧を供
給することを特徴とする請求項1に記載の昇圧電源発生
装置。 - 【請求項3】 前記レベル感知部とパルス生成部及びポ
ンピング部に前記メモリセルアレーブロック領域内へ供
給される内部電源電圧を供給することを特徴とする請求
項1に記載の昇圧電源発生装置。 - 【請求項4】 前記レベル感知部は一端子にアレー用の
内部電源電圧VREFAが供給され、ゲート端に接地電
圧が印加される第1PMOSトランジスタと、 ゲート端に前記アレー用の内部電源電圧VREFAが供
給され一端子に接地電圧が印加される第1NMOSトラ
ンジスタと、 前記第1PMOSトランジスタの他の端子と前記第1N
MOSトランジスタの他の端子間に直列で連結され、共
通ゲートノードに昇圧電源電圧VPPが印加される第2
及び第3NMOSトランジスタと、 前記第2NMOSトランジスタの他の端子と前記第3N
MOSトランジスタの他の端子が接続されるノードに共
通ゲートノードが連結され、前記アレー用の内部電源電
圧VREFAが一端子に供給される第2PMOSトラン
ジスタと、 前記第2PMOSトランジスタの連結された共通ゲート
ノードにゲートが連結され、接地電圧端子に一端子が連
結され、前記第2PMOSトランジスタと他の端子が連
結されVPPOSCEが出力される第4NMOSトラン
ジスタとを含むことを特徴とする請求項1に記載の昇圧
電源発生装置。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019960023685A KR100190049B1 (ko) | 1996-06-25 | 1996-06-25 | 어레이회로 제어용 내부전압을 이용한 승압전원발생장치 |
KR1996-P-023685 | 1996-06-25 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH1011967A true JPH1011967A (ja) | 1998-01-16 |
JP3936419B2 JP3936419B2 (ja) | 2007-06-27 |
Family
ID=19463398
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP32048596A Expired - Lifetime JP3936419B2 (ja) | 1996-06-25 | 1996-11-29 | アレー回路制御用の内部電圧を用いた昇圧電源電圧発生装置 |
Country Status (3)
Country | Link |
---|---|
US (1) | US5886933A (ja) |
JP (1) | JP3936419B2 (ja) |
KR (1) | KR100190049B1 (ja) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6330173B1 (en) | 1999-10-27 | 2001-12-11 | Mitsubishi Denki Kabushiki Kaisha | Semiconductor integrated circuit comprising step-up voltage generation circuit |
KR100316053B1 (ko) * | 1999-12-29 | 2001-12-12 | 박종섭 | 고전위 발생장치의 Vpp 레벨 감지기 |
JP2005050503A (ja) * | 2003-07-15 | 2005-02-24 | Samsung Electronics Co Ltd | 昇圧電圧発生回路及び昇圧電圧発生方法 |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100728904B1 (ko) * | 2005-12-28 | 2007-06-15 | 주식회사 하이닉스반도체 | 전압 발생기 및 이를 포함하는 반도체 메모리 장치 |
Family Cites Families (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3155879B2 (ja) * | 1994-02-25 | 2001-04-16 | 株式会社東芝 | 半導体集積回路装置 |
JP3510335B2 (ja) * | 1994-07-18 | 2004-03-29 | 株式会社ルネサステクノロジ | 半導体記憶装置、内部電源電圧発生回路、内部高電圧発生回路、中間電圧発生回路、定電流源、および基準電圧発生回路 |
JPH0869693A (ja) * | 1994-08-30 | 1996-03-12 | Mitsubishi Electric Corp | スタティック型半導体記憶装置 |
-
1996
- 1996-06-25 KR KR1019960023685A patent/KR100190049B1/ko not_active IP Right Cessation
- 1996-11-29 JP JP32048596A patent/JP3936419B2/ja not_active Expired - Lifetime
-
1997
- 1997-06-19 US US08/879,757 patent/US5886933A/en not_active Expired - Lifetime
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6330173B1 (en) | 1999-10-27 | 2001-12-11 | Mitsubishi Denki Kabushiki Kaisha | Semiconductor integrated circuit comprising step-up voltage generation circuit |
KR100316053B1 (ko) * | 1999-12-29 | 2001-12-12 | 박종섭 | 고전위 발생장치의 Vpp 레벨 감지기 |
JP2005050503A (ja) * | 2003-07-15 | 2005-02-24 | Samsung Electronics Co Ltd | 昇圧電圧発生回路及び昇圧電圧発生方法 |
JP4723210B2 (ja) * | 2003-07-15 | 2011-07-13 | 三星電子株式会社 | 昇圧電圧発生回路及び昇圧電圧発生方法 |
Also Published As
Publication number | Publication date |
---|---|
US5886933A (en) | 1999-03-23 |
KR980004934A (ko) | 1998-03-30 |
JP3936419B2 (ja) | 2007-06-27 |
KR100190049B1 (ko) | 1999-06-01 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7042276B2 (en) | Charge pump with improved regulation | |
US6304469B1 (en) | Charge pump circuit including level shifters for threshold voltage cancellation and clock signal boosting, and memory device using same | |
US6278316B1 (en) | Pump circuit with reset circuitry | |
US6373325B1 (en) | Semiconductor device with a charge pumping circuit | |
US6549474B2 (en) | Method and circuit for regulating the output voltage from a charge pump circuit, and memory device using same | |
US6195307B1 (en) | Booster circuit and semiconductor memory device having the same | |
KR100241209B1 (ko) | 반도체집적회로장치 | |
JP3085782B2 (ja) | 半導体記憶装置 | |
US6046956A (en) | Semiconductor device, word line driver circuit and word line driving method | |
US5841703A (en) | Method and apparatus for removal of VT drop in the output diode of charge pumps | |
JP4257064B2 (ja) | 昇圧電位発生回路及び制御方法 | |
JP3006014B2 (ja) | 半導体メモリ | |
JPH1173769A (ja) | 半導体装置 | |
US5587648A (en) | Power supply circuit for generating an internal power supply potential based on an external potential | |
KR100296005B1 (ko) | 반도체장치 | |
US5754075A (en) | Integrated circuits including power supply boosters and methods of operating same | |
US5703814A (en) | Semiconductor memory device having dual boosting circuits to reduce energy required to supply boosting voltages | |
JP2000057772A (ja) | 半導体記憶装置 | |
US6781439B2 (en) | Memory device pump circuit with two booster circuits | |
JPH1011967A (ja) | アレー回路制御用の内部電圧を用いた昇圧電源電圧発生装置 | |
JP3410914B2 (ja) | 半導体集積回路 | |
KR100230372B1 (ko) | 반도체 메모리 장치의 내부 전압 변환기 | |
KR19990036519A (ko) | 출력 버퍼의 출력 전류를 크게 할 수 있는 반도체 기억 장치 | |
KR20010025819A (ko) | 반도체 메모리 장치의 내부전원전압 발생회로 | |
JP4127452B2 (ja) | 半導体集積回路装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20050602 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050729 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20051027 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060526 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060823 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20070223 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20070323 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110330 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120330 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130330 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130330 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140330 Year of fee payment: 7 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
EXPY | Cancellation because of completion of term |