JPH0998161A - クロック切替え回路 - Google Patents
クロック切替え回路Info
- Publication number
- JPH0998161A JPH0998161A JP7253329A JP25332995A JPH0998161A JP H0998161 A JPH0998161 A JP H0998161A JP 7253329 A JP7253329 A JP 7253329A JP 25332995 A JP25332995 A JP 25332995A JP H0998161 A JPH0998161 A JP H0998161A
- Authority
- JP
- Japan
- Prior art keywords
- clock
- phase
- switching
- circuit
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Detection And Prevention Of Errors In Transmission (AREA)
- Synchronisation In Digital Transmission Systems (AREA)
Abstract
(57)【要約】
【課題】 ２系統のクロックを切替えて１つのクロック
を選択する場合に発生するグリッチ及び位相跳躍を防止
する。 【解決手段】 位相判定部２０はクロックＡ，Ｂの位相
差から位相情報Ｓ２０を出力する。位相情報Ｓ２０が例
えば“Ｈ”の場合、マルチプレクサ３１はクロックＢを
選択してマルチプレクサ３３へ入力する。切替えタイミ
ング作成部１０は、切替えタイミング信号Ｓ１０をマル
チプレクサ３３へ出力する。“Ｈ”の切替え信号ｓｅｌ
が出力信号Ｓ１１の立ち下がりによりＤ−ＦＦ１２にラ
ッチされると、切替えタイミング信号Ｓ１０が“Ｈ”に
なる。すると、マルチプレクサ３３はマルチプレクサ３
１の出力信号Ｓ３１であるクロックＢをクロックＣとし
て出力する。従って、クロックＣにはグリッチが発生せ
ず、かつ±９０°以上の位相跳躍が起きることはない。
を選択する場合に発生するグリッチ及び位相跳躍を防止
する。 【解決手段】 位相判定部２０はクロックＡ，Ｂの位相
差から位相情報Ｓ２０を出力する。位相情報Ｓ２０が例
えば“Ｈ”の場合、マルチプレクサ３１はクロックＢを
選択してマルチプレクサ３３へ入力する。切替えタイミ
ング作成部１０は、切替えタイミング信号Ｓ１０をマル
チプレクサ３３へ出力する。“Ｈ”の切替え信号ｓｅｌ
が出力信号Ｓ１１の立ち下がりによりＤ−ＦＦ１２にラ
ッチされると、切替えタイミング信号Ｓ１０が“Ｈ”に
なる。すると、マルチプレクサ３３はマルチプレクサ３
１の出力信号Ｓ３１であるクロックＢをクロックＣとし
て出力する。従って、クロックＣにはグリッチが発生せ
ず、かつ±９０°以上の位相跳躍が起きることはない。
Description
【０００１】
【発明の属する技術分野】本発明は、クロックに基づい
て動作する装置に設けられ、２系統のクロックから１つ
のクロックを選択するクロック切替え回路に関するもの
である。
て動作する装置に設けられ、２系統のクロックから１つ
のクロックを選択するクロック切替え回路に関するもの
である。
【０００２】
【従来の技術】図２は、従来のクロック切替え回路の一
構成例を示す回路図である。このクロック切替え回路で
は、同一波数ではあるが位相が同期していない２つのク
ロック（デューティ比は共に50％）Ａ，Ｂがそれぞれ２
入力１出力のマルチプレクサ１の各入力端子に入力さ
れ、該クロックＡ，Ｂのいずれか一方が、該クロック
Ａ，Ｂの位相と同期していないタイミングで制御される
切替え信号ｓｅｌに基づいて選択され、クロックＣとし
て出力される。
構成例を示す回路図である。このクロック切替え回路で
は、同一波数ではあるが位相が同期していない２つのク
ロック（デューティ比は共に50％）Ａ，Ｂがそれぞれ２
入力１出力のマルチプレクサ１の各入力端子に入力さ
れ、該クロックＡ，Ｂのいずれか一方が、該クロック
Ａ，Ｂの位相と同期していないタイミングで制御される
切替え信号ｓｅｌに基づいて選択され、クロックＣとし
て出力される。
【０００３】
【発明が解決しようとする課題】しかしながら、図２の
クロック切替え回路では、次のような課題があった。図
３は、図２の動作を説明するためのタイムチャート１で
あり、縦軸に論理レベル、及び横軸に時間がとられてい
る。この図を参照しつつ、図２の動作を説明する。時間
ｔ１において、切替え信号ｓｅｌが低レベル（以下、
“Ｌ”という）のとき、マルチプレクサ１でクロックＢ
が選択され、クロックＣとして出力される。時間ｔ２に
おいて、切替え信号ｓｅｌが高レベル（以下、“Ｈ”と
いう）のときマルチプレクサ１でクロックＡが選択さ
れ、クロックＣとして出力される。そのため、この図２
のクロック切替え回路では、クロックＡ，Ｂを切替えた
時、時間ｔ２ａにおいて、クロックＣにグリッチｇが発
生している。一方、図４は、図２の動作を説明するため
のタイムチャート２であり、縦軸に論理レベル、及び横
軸に時間がとられている。この図を参照しつつ、図２の
動作を説明する。時間ｔ１において、切替え信号ｓｅｌ
が“Ｌ”のときマルチプレクサ１でクロックＢが選択さ
れ、クロックＣとして出力される。時間ｔ２において、
切替え信号ｓｅｌが“Ｈ”のときマルチプレクサ１でク
ロックＡが選択され、クロックＣとして出力される。そ
のため、この図２のクロック切替え回路では、クロック
Ａ，Ｂを切替えた場合、時間ｊにおいて、クロックＣに
１／４周期即ち９０°以上の位相跳躍ｊが発生してい
る。
クロック切替え回路では、次のような課題があった。図
３は、図２の動作を説明するためのタイムチャート１で
あり、縦軸に論理レベル、及び横軸に時間がとられてい
る。この図を参照しつつ、図２の動作を説明する。時間
ｔ１において、切替え信号ｓｅｌが低レベル（以下、
“Ｌ”という）のとき、マルチプレクサ１でクロックＢ
が選択され、クロックＣとして出力される。時間ｔ２に
おいて、切替え信号ｓｅｌが高レベル（以下、“Ｈ”と
いう）のときマルチプレクサ１でクロックＡが選択さ
れ、クロックＣとして出力される。そのため、この図２
のクロック切替え回路では、クロックＡ，Ｂを切替えた
時、時間ｔ２ａにおいて、クロックＣにグリッチｇが発
生している。一方、図４は、図２の動作を説明するため
のタイムチャート２であり、縦軸に論理レベル、及び横
軸に時間がとられている。この図を参照しつつ、図２の
動作を説明する。時間ｔ１において、切替え信号ｓｅｌ
が“Ｌ”のときマルチプレクサ１でクロックＢが選択さ
れ、クロックＣとして出力される。時間ｔ２において、
切替え信号ｓｅｌが“Ｈ”のときマルチプレクサ１でク
ロックＡが選択され、クロックＣとして出力される。そ
のため、この図２のクロック切替え回路では、クロック
Ａ，Ｂを切替えた場合、時間ｊにおいて、クロックＣに
１／４周期即ち９０°以上の位相跳躍ｊが発生してい
る。
【０００４】
【課題を解決するための手段】第１の発明は、前記課題
を解決するために、デューティ比５０％の第１のクロッ
ク又はデューティ比５０％で該第１のクロックと非同期
かつ同一周波数の第２のクロックのいずれか一方を該第
１のクロックの位相及び第２のクロックの位相と同期し
ていないタイミングで制御される切替え信号に基づいて
選択し、第３のクロックとして出力するクロック切替え
回路において、次のような手段を設けている。即ち、前
記第１のクロック及び前記第２のクロックを入力して該
第１のクロックと該第２のクロックとの位相差が±９０
°以下か否かを判定し、その判定結果に対応した論理レ
ベルの位相情報を出力する位相判定部と、前記第２のク
ロックを位相反転するインバータを有し、前記位相差が
±９０°以下でない場合に該インバータの出力信号を選
択し、前記位相差が±９０°以下の場合に前記第２のク
ロックを選択する位相反転部と、前記第１のクロックと
前記第２のクロックとの論理積をとるＡＮＤ回路を有
し、外部から入力される切替え信号の論理レベルを該Ａ
ＮＤ回路の出力信号の立ち下がりに同期して切替えタイ
ミング信号の論理レベルとして送出する切替えタイミン
グ作成部と、前記切替えタイミング信号の論理レベルに
応じて前記第１のクロック又は前記位相反転部の出力信
号のいずれか一方を選択して前記第３のクロックとする
選択手段とを、設けている。
を解決するために、デューティ比５０％の第１のクロッ
ク又はデューティ比５０％で該第１のクロックと非同期
かつ同一周波数の第２のクロックのいずれか一方を該第
１のクロックの位相及び第２のクロックの位相と同期し
ていないタイミングで制御される切替え信号に基づいて
選択し、第３のクロックとして出力するクロック切替え
回路において、次のような手段を設けている。即ち、前
記第１のクロック及び前記第２のクロックを入力して該
第１のクロックと該第２のクロックとの位相差が±９０
°以下か否かを判定し、その判定結果に対応した論理レ
ベルの位相情報を出力する位相判定部と、前記第２のク
ロックを位相反転するインバータを有し、前記位相差が
±９０°以下でない場合に該インバータの出力信号を選
択し、前記位相差が±９０°以下の場合に前記第２のク
ロックを選択する位相反転部と、前記第１のクロックと
前記第２のクロックとの論理積をとるＡＮＤ回路を有
し、外部から入力される切替え信号の論理レベルを該Ａ
ＮＤ回路の出力信号の立ち下がりに同期して切替えタイ
ミング信号の論理レベルとして送出する切替えタイミン
グ作成部と、前記切替えタイミング信号の論理レベルに
応じて前記第１のクロック又は前記位相反転部の出力信
号のいずれか一方を選択して前記第３のクロックとする
選択手段とを、設けている。
【０００５】第２の発明では、第１の発明の位相判定部
は、第１のクロックと第２のクロックとの排他的論理和
をとる排他的ＮＯＲ回路と、前記排他的ＮＯＲ回路の出
力信号の論理レベルを、前記第１のクロックと同一位相
でかつ２倍の周波数の第４のクロックの立ち下がりに同
期してラッチし、第１の発明の判定結果に対応した論理
レベルの位相情報を出力するラッチ回路とを、備えてい
る。第１及び第２の発明によれば、以上のようにクロッ
ク切替え回路を構成したので、切替え信号は、切替えタ
イミング作成部において、第１及び第２のクロックの論
理積の立ち下がりに同期して切替えタイミング信号とな
って出力される。そのため、第１及び第２のクロックの
切り替えを行った際、第３のクロックにはグリッチが発
生することがない。更に、位相判定部において、第１の
クロックの２倍の周波数で位相が同期した第４のクロッ
クを用い、第１のクロックと第２のクロックとの相対位
相関係が判定されて該位相関係を示す位相情報が出力さ
れる。位相反転部において、前記位相情報に基づいて第
２のクロックの正相又は逆相のいずれか一方が選択され
る。そのため、第１のクロックと第２のクロックとの位
相差がいかなる関係でも、選択手段が該第１のクロック
と第２のクロックの切り替えを行った際、第３のクロッ
クには±９０°以上の位相跳躍が発生することがない。
は、第１のクロックと第２のクロックとの排他的論理和
をとる排他的ＮＯＲ回路と、前記排他的ＮＯＲ回路の出
力信号の論理レベルを、前記第１のクロックと同一位相
でかつ２倍の周波数の第４のクロックの立ち下がりに同
期してラッチし、第１の発明の判定結果に対応した論理
レベルの位相情報を出力するラッチ回路とを、備えてい
る。第１及び第２の発明によれば、以上のようにクロッ
ク切替え回路を構成したので、切替え信号は、切替えタ
イミング作成部において、第１及び第２のクロックの論
理積の立ち下がりに同期して切替えタイミング信号とな
って出力される。そのため、第１及び第２のクロックの
切り替えを行った際、第３のクロックにはグリッチが発
生することがない。更に、位相判定部において、第１の
クロックの２倍の周波数で位相が同期した第４のクロッ
クを用い、第１のクロックと第２のクロックとの相対位
相関係が判定されて該位相関係を示す位相情報が出力さ
れる。位相反転部において、前記位相情報に基づいて第
２のクロックの正相又は逆相のいずれか一方が選択され
る。そのため、第１のクロックと第２のクロックとの位
相差がいかなる関係でも、選択手段が該第１のクロック
と第２のクロックの切り替えを行った際、第３のクロッ
クには±９０°以上の位相跳躍が発生することがない。
【０００６】第３の発明では、第１の発明の位相判定部
は、第２の発明の排他的ＮＯＲ回路と、第１のクロック
の位相を９０°遅延して第４のクロックを出力する遅延
回路と、前記排他的ＮＯＲ回路の出力信号の論理レベル
を前記第４のクロックの立ち上がりに同期してラッチ
し、第１の発明の判定結果に対応した論理レベルの位相
情報を出力するラッチ回路とを、備えている。第１及び
第３の発明によれば、切替えタイミング作成部におい
て、第１及び第２のクロックの論理積の立ち下がりに同
期して切替えタイミング信号となって出力される。その
ため、第１及び第２のクロックの切り替えを行った際、
第３のクロックにはグリッチが発生することがない。更
に、位相判定部において、第１のクロックに対して位相
が９０°遅延した遅延回路の出力信号を用い、第１のク
ロックと第２のクロックとの相対位相関係が判定されて
位相情報が出力される。位相反転部において、前記位相
情報に基づいて第２のクロックの正相又は逆相のいずれ
か一方が選択される。そのため、第１のクロックと第２
のクロックとの位相差がいかなる関係でも、選択手段が
該第１のクロックと第２のクロックの切り替えを行った
際、第３のクロックには±９０°以上の位相跳躍が発生
することがない。
は、第２の発明の排他的ＮＯＲ回路と、第１のクロック
の位相を９０°遅延して第４のクロックを出力する遅延
回路と、前記排他的ＮＯＲ回路の出力信号の論理レベル
を前記第４のクロックの立ち上がりに同期してラッチ
し、第１の発明の判定結果に対応した論理レベルの位相
情報を出力するラッチ回路とを、備えている。第１及び
第３の発明によれば、切替えタイミング作成部におい
て、第１及び第２のクロックの論理積の立ち下がりに同
期して切替えタイミング信号となって出力される。その
ため、第１及び第２のクロックの切り替えを行った際、
第３のクロックにはグリッチが発生することがない。更
に、位相判定部において、第１のクロックに対して位相
が９０°遅延した遅延回路の出力信号を用い、第１のク
ロックと第２のクロックとの相対位相関係が判定されて
位相情報が出力される。位相反転部において、前記位相
情報に基づいて第２のクロックの正相又は逆相のいずれ
か一方が選択される。そのため、第１のクロックと第２
のクロックとの位相差がいかなる関係でも、選択手段が
該第１のクロックと第２のクロックの切り替えを行った
際、第３のクロックには±９０°以上の位相跳躍が発生
することがない。
【０００７】第４の発明では、デューティ比５０％の第
１のクロック又はデューティ比５０％で該第１のクロッ
クと非同期かつ同一周波数の第２のクロックのいずれか
一方を該第１のクロックの位相及び第２のクロックの位
相と同期していないタイミングで制御される切替え信号
に基づいて選択し、第３のクロックとして出力するクロ
ック切替え回路において、次のような手段を設けてい
る。即ち、前記第１のクロック又は前記第２のクロック
のいずれか一方を選択信号の論理レベルに基づいて選択
する第１の選択手段と、外部から入力される切替え信号
の論理レベルを該第１の選択手段の出力信号の立ち上が
り又は立ち下がりに同期して取り込んで切替えタイミン
グ信号の論理レベルとして送出するラッチ回路と、前記
切替えタイミング信号の論理レベルを反転して前記選択
信号を生成するインバータとを、有する切替えタイミン
グ作成部と、前記切替えタイミング信号の論理レベルに
応じて前記第１のクロック又は前記第２のクロックのい
ずれか一方を前記第１の選択手段と相補的に選択して前
記第３のクロックとする第２の選択手段とを、設けてい
る。
１のクロック又はデューティ比５０％で該第１のクロッ
クと非同期かつ同一周波数の第２のクロックのいずれか
一方を該第１のクロックの位相及び第２のクロックの位
相と同期していないタイミングで制御される切替え信号
に基づいて選択し、第３のクロックとして出力するクロ
ック切替え回路において、次のような手段を設けてい
る。即ち、前記第１のクロック又は前記第２のクロック
のいずれか一方を選択信号の論理レベルに基づいて選択
する第１の選択手段と、外部から入力される切替え信号
の論理レベルを該第１の選択手段の出力信号の立ち上が
り又は立ち下がりに同期して取り込んで切替えタイミン
グ信号の論理レベルとして送出するラッチ回路と、前記
切替えタイミング信号の論理レベルを反転して前記選択
信号を生成するインバータとを、有する切替えタイミン
グ作成部と、前記切替えタイミング信号の論理レベルに
応じて前記第１のクロック又は前記第２のクロックのい
ずれか一方を前記第１の選択手段と相補的に選択して前
記第３のクロックとする第２の選択手段とを、設けてい
る。
【０００８】この第４の発明によれば、切替えタイミン
グ作成部では、第１の選択手段において、第１のクロッ
ク又は第２のクロックのいずれか一方が、切替えタイミ
ング信号をインバータで反転した選択信号の論理レベル
に基づいて選択される。外部から入力される切替え信号
の論理レベルは、ラッチ回路で第１の選択手段の出力信
号の立ち上がり又は立ち下がりに同期して取り込まれ、
切替えタイミング信号の論理レベルとして送出される。
第２の選択手段において、前記第１のクロック又は前記
第２のクロックのいずれか一方が、前記切替えタイミン
グ信号の論理レベルに応じて前記第１のマルチプレクサ
と相補的に選択され、第３のクロックとなって出力され
る。そのため、第２の選択手段の切替えタイミングは第
１及び第２のクロックの論理レベルが揃った時になり、
第３のクロックはグリッチのないものとなる。従って、
前記課題を解決できるのである。
グ作成部では、第１の選択手段において、第１のクロッ
ク又は第２のクロックのいずれか一方が、切替えタイミ
ング信号をインバータで反転した選択信号の論理レベル
に基づいて選択される。外部から入力される切替え信号
の論理レベルは、ラッチ回路で第１の選択手段の出力信
号の立ち上がり又は立ち下がりに同期して取り込まれ、
切替えタイミング信号の論理レベルとして送出される。
第２の選択手段において、前記第１のクロック又は前記
第２のクロックのいずれか一方が、前記切替えタイミン
グ信号の論理レベルに応じて前記第１のマルチプレクサ
と相補的に選択され、第３のクロックとなって出力され
る。そのため、第２の選択手段の切替えタイミングは第
１及び第２のクロックの論理レベルが揃った時になり、
第３のクロックはグリッチのないものとなる。従って、
前記課題を解決できるのである。
【０００９】
【発明の実施の形態】第１の実施形態 図１は、本発明の第１の実施形態を示すクロック切替え
回路の回路図である。このクロック切替え回路は、同一
周波数ではあるが位相が同期していない２つのクロック
（デューティ比５０％）Ａ，Ｂを入力して該クロック
Ａ，Ｂの切替えタイミング信号Ｓ１０を作成する切替え
タイミング作成部１０を有している。切替えタイミング
作成部１０は、クロックＡ，Ｂを入力する２入力ＡＮＤ
回路１１と、クロックＡ，Ｂのいずれか一方を選択する
切替え信号ｓｅｌがデータ入力端子に入力する遅延型フ
リップフロップ回路（以下、Ｄ−ＦＦという）１２を備
えている。ＡＮＤ回路１１の出力端子は、Ｄ−ＦＦ１２
のクロック入力端子に接続されている。一方、このクロ
ック切替え回路は、クロックＡの２倍の周波数かつ同一
位相のクロックＤを入力して該クロックＡ，Ｂの相互の
位相関係を判断して位相情報Ｓ２０を出力する位相判定
部２０を備えている。位相判定部２０は、クロックＡ，
Ｂを入力するエクスクルーシブノア（以下、Ｅ−ＮＯＲ
という）回路２１と、クロックＤがクロック入力端子に
入力するＤ−ＦＦ２２を備えている。Ｅ−ＮＯＲ回路２
１の出力端子は、Ｄ−ＦＦ１２のデータ入力端子に接続
されている。Ｄ−ＦＦ１２の出力端子から前記位相情報
Ｓ２０が出力されるようになっている。
回路の回路図である。このクロック切替え回路は、同一
周波数ではあるが位相が同期していない２つのクロック
（デューティ比５０％）Ａ，Ｂを入力して該クロック
Ａ，Ｂの切替えタイミング信号Ｓ１０を作成する切替え
タイミング作成部１０を有している。切替えタイミング
作成部１０は、クロックＡ，Ｂを入力する２入力ＡＮＤ
回路１１と、クロックＡ，Ｂのいずれか一方を選択する
切替え信号ｓｅｌがデータ入力端子に入力する遅延型フ
リップフロップ回路（以下、Ｄ−ＦＦという）１２を備
えている。ＡＮＤ回路１１の出力端子は、Ｄ−ＦＦ１２
のクロック入力端子に接続されている。一方、このクロ
ック切替え回路は、クロックＡの２倍の周波数かつ同一
位相のクロックＤを入力して該クロックＡ，Ｂの相互の
位相関係を判断して位相情報Ｓ２０を出力する位相判定
部２０を備えている。位相判定部２０は、クロックＡ，
Ｂを入力するエクスクルーシブノア（以下、Ｅ−ＮＯＲ
という）回路２１と、クロックＤがクロック入力端子に
入力するＤ−ＦＦ２２を備えている。Ｅ−ＮＯＲ回路２
１の出力端子は、Ｄ−ＦＦ１２のデータ入力端子に接続
されている。Ｄ−ＦＦ１２の出力端子から前記位相情報
Ｓ２０が出力されるようになっている。
【００１０】又、このクロック切替え回路は、位相反転
部３０を備えている。位相反転部３０は、２入力１出力
のマルチプレクサ３１を有している。マルチプレクサ３
１の一方の入力端子にはクロックＢが入力され、該マル
チプレクサ３１の他方の入力端子には、クロックＢがイ
ンバータ３２で反転された反転クロックＢ／が入力され
るようになっている。位相判定部２０中のＤ−ＦＦ２２
の出力端子は、マルチプレクサ３１の選択信号入力端子
に接続されている。このため、マルチプレクサ３１は、
位相情報Ｓ２０に基づいてクロックＢ又は逆相クロック
Ｂ／を選択する機能を有している。更に、このクロック
切替え回路は、選択手段である２入力１出力のマルチプ
レクサ３３を有している。マルチプレクサ３３の一方の
入力端子にはクロックＡが入力され、該マルチプレクサ
３３の他方の入力端子には、マルチプレクサ３１の出力
信号Ｓ３１が入力されるようになっている。マルチプレ
クサ３３は、クロックＡ又はマルチプレクサ３１の出力
信号Ｓ３１のいずれか一方を、切替えタイミング信号Ｓ
１０に基づいて選択してクロックＣを出力する機能を有
している。切替えタイミング作成部１０のＤ−ＦＦ１２
の出力端子は、マルチプレクサ３３の選択信号入力端子
に接続されている。このため、マルチプレクサ３３は、
切り替えタイミング作成部１０からの切り替えタイミン
グ信号Ｓ１０に基づいてクロックＡ又はマルチプレクサ
３１の出力信号Ｓ３１を選択してクロックＣを出力する
機能を有している。
部３０を備えている。位相反転部３０は、２入力１出力
のマルチプレクサ３１を有している。マルチプレクサ３
１の一方の入力端子にはクロックＢが入力され、該マル
チプレクサ３１の他方の入力端子には、クロックＢがイ
ンバータ３２で反転された反転クロックＢ／が入力され
るようになっている。位相判定部２０中のＤ−ＦＦ２２
の出力端子は、マルチプレクサ３１の選択信号入力端子
に接続されている。このため、マルチプレクサ３１は、
位相情報Ｓ２０に基づいてクロックＢ又は逆相クロック
Ｂ／を選択する機能を有している。更に、このクロック
切替え回路は、選択手段である２入力１出力のマルチプ
レクサ３３を有している。マルチプレクサ３３の一方の
入力端子にはクロックＡが入力され、該マルチプレクサ
３３の他方の入力端子には、マルチプレクサ３１の出力
信号Ｓ３１が入力されるようになっている。マルチプレ
クサ３３は、クロックＡ又はマルチプレクサ３１の出力
信号Ｓ３１のいずれか一方を、切替えタイミング信号Ｓ
１０に基づいて選択してクロックＣを出力する機能を有
している。切替えタイミング作成部１０のＤ−ＦＦ１２
の出力端子は、マルチプレクサ３３の選択信号入力端子
に接続されている。このため、マルチプレクサ３３は、
切り替えタイミング作成部１０からの切り替えタイミン
グ信号Ｓ１０に基づいてクロックＡ又はマルチプレクサ
３１の出力信号Ｓ３１を選択してクロックＣを出力する
機能を有している。
【００１１】図５は、図１の動作を説明するためのタイ
ムチャート１であり、縦軸に論理レベル、及び横軸に時
間がとられている。図５では、クロックＡに対してクロ
ックＢの位相差φが０°＜φ＜９０°の場合のタイムチ
ャートが示されている。この図を参照しつつ、図１の動
作を説明する。時間ｔ１において、位相判定部２０で
は、先ずＥ−ＮＯＲ回路２１により、クロックＡとクロ
ックＢとのＥ−ＮＯＲをとる。このＥ−ＮＯＲ回路２１
の出力信号Ｓ２１をＤ−ＦＦ２２によりクロックＤの立
下がりに同期してラッチする。そして、このＤ−ＦＦ２
２の出力信号が位相情報Ｓ２０となる。位相情報Ｓ２０
が“Ｈ”の期間ではクロックＡとクロックＢとの位相差
φが±９０°以下であり、該位相情報Ｓ２０が“Ｌ”の
期間では該位相差φが±９０°以上である。この図５で
は位相情報Ｓ２０が“Ｈ”となり、位相差φが±９０°
以下と判定される。位相情報Ｓ２０が“Ｈ”なので、マ
ルチプレクサ３１は、クロックＢを選択してマルチプレ
クサ３３へ入力する。一方、切替えタイミング作成部１
０では、先ずＡＮＤ回路１１によりクロックＡとクロッ
クＢとの論理積をとり、Ｄ−ＦＦ１２により該ＡＮＤ回
路１１の出力信号Ｓ１１の立下がりに同期して“Ｌ”の
切替え信号ｓｅｌをラッチし、この出力信号である切替
えタイミング信号Ｓ１０をマルチプレクサ３３へ出力す
る。
ムチャート１であり、縦軸に論理レベル、及び横軸に時
間がとられている。図５では、クロックＡに対してクロ
ックＢの位相差φが０°＜φ＜９０°の場合のタイムチ
ャートが示されている。この図を参照しつつ、図１の動
作を説明する。時間ｔ１において、位相判定部２０で
は、先ずＥ−ＮＯＲ回路２１により、クロックＡとクロ
ックＢとのＥ−ＮＯＲをとる。このＥ−ＮＯＲ回路２１
の出力信号Ｓ２１をＤ−ＦＦ２２によりクロックＤの立
下がりに同期してラッチする。そして、このＤ−ＦＦ２
２の出力信号が位相情報Ｓ２０となる。位相情報Ｓ２０
が“Ｈ”の期間ではクロックＡとクロックＢとの位相差
φが±９０°以下であり、該位相情報Ｓ２０が“Ｌ”の
期間では該位相差φが±９０°以上である。この図５で
は位相情報Ｓ２０が“Ｈ”となり、位相差φが±９０°
以下と判定される。位相情報Ｓ２０が“Ｈ”なので、マ
ルチプレクサ３１は、クロックＢを選択してマルチプレ
クサ３３へ入力する。一方、切替えタイミング作成部１
０では、先ずＡＮＤ回路１１によりクロックＡとクロッ
クＢとの論理積をとり、Ｄ−ＦＦ１２により該ＡＮＤ回
路１１の出力信号Ｓ１１の立下がりに同期して“Ｌ”の
切替え信号ｓｅｌをラッチし、この出力信号である切替
えタイミング信号Ｓ１０をマルチプレクサ３３へ出力す
る。
【００１２】時刻ｔ１ａにおいて、切替え信号ｓｅｌは
“Ｌ”から“Ｈ”へ遷移するが、ＡＮＤ回路１１の出力
信号Ｓ１１の立ち下がりが来ないので、Ｄ−ＦＦ１２に
ラッチされない。そのため、切替えタイミング信号Ｓ１
０は、“Ｌ”のままである。従って、マルチプレクサ３
３はクロックＡを選択し、クロックＣとして出力する。
時間ｔ２において、“Ｈ”の切替え信号ｓｅｌが、ＡＮ
Ｄ回路１１の出力信号Ｓ１１の立ち下がりに同期してＤ
−ＦＦ１２にラッチされる。そのため、切替えタイミン
グ信号Ｓ１０が“Ｈ”になる。すると、マルチプレクサ
３３はマルチプレクサ３１の出力信号Ｓ３１であるクロ
ックＢを選択し、クロックＣとして出力する。従って、
クロックＣにはグリッチが発生せず、かつ±９０°以上
の位相跳躍が起きることはない。
“Ｌ”から“Ｈ”へ遷移するが、ＡＮＤ回路１１の出力
信号Ｓ１１の立ち下がりが来ないので、Ｄ−ＦＦ１２に
ラッチされない。そのため、切替えタイミング信号Ｓ１
０は、“Ｌ”のままである。従って、マルチプレクサ３
３はクロックＡを選択し、クロックＣとして出力する。
時間ｔ２において、“Ｈ”の切替え信号ｓｅｌが、ＡＮ
Ｄ回路１１の出力信号Ｓ１１の立ち下がりに同期してＤ
−ＦＦ１２にラッチされる。そのため、切替えタイミン
グ信号Ｓ１０が“Ｈ”になる。すると、マルチプレクサ
３３はマルチプレクサ３１の出力信号Ｓ３１であるクロ
ックＢを選択し、クロックＣとして出力する。従って、
クロックＣにはグリッチが発生せず、かつ±９０°以上
の位相跳躍が起きることはない。
【００１３】図６は、図１の動作を説明するためのタイ
ムチャート２であり、縦軸に論理レベル、及び横軸に時
間がとられている。この図６では、クロックＡに対して
クロックＢの位相差φが９０°＜φ＜１８０°の場合の
タイムチャートが示されている。この図を参照しつつ、
図１の動作を説明する。時間ｔ１において、この図６で
は、位相情報Ｓ２０が“Ｌ”となり、位相差φが±９０
°以上と判定される。位相情報Ｓ２０が“Ｌ”なので、
マルチプレクサ３１は、反転クロックＢ／を選択してマ
ルチプレクサ３３へ出力する。時間ｔ２において、マル
チプレクサ３３は、マルチプレクサ３１の出力信号Ｓ３
１である反転クロックＢ／を選択し、クロックＣとして
出力する。従って、クロックＣにはグリッチが発生せ
ず、かつ±９０°以上の位相跳躍が起きることはない。
ムチャート２であり、縦軸に論理レベル、及び横軸に時
間がとられている。この図６では、クロックＡに対して
クロックＢの位相差φが９０°＜φ＜１８０°の場合の
タイムチャートが示されている。この図を参照しつつ、
図１の動作を説明する。時間ｔ１において、この図６で
は、位相情報Ｓ２０が“Ｌ”となり、位相差φが±９０
°以上と判定される。位相情報Ｓ２０が“Ｌ”なので、
マルチプレクサ３１は、反転クロックＢ／を選択してマ
ルチプレクサ３３へ出力する。時間ｔ２において、マル
チプレクサ３３は、マルチプレクサ３１の出力信号Ｓ３
１である反転クロックＢ／を選択し、クロックＣとして
出力する。従って、クロックＣにはグリッチが発生せ
ず、かつ±９０°以上の位相跳躍が起きることはない。
【００１４】図７は、図１の動作を説明するためのタイ
ムチャート３であり、縦軸に論理レベル、及び横軸に時
間がとられている。この図７では、クロックＡに対して
クロックＢの位相差φが１８０°＜φ＜２７０°の場合
のタイムチャートが示されている。この図を参照しつ
つ、図１の動作を説明する。時間ｔ１において、この図
７では、図６と同様に、位相情報Ｓ２０が“Ｌ”とな
り、位相差φが±９０°以上と判定される。位相情報Ｓ
２０が“Ｌ”なので、マルチプレクサ３１は、反転クロ
ックＢ／を選択してマルチプレクサ３３へ入力する。時
間ｔ２において、マルチプレクサ３３は、マルチプレク
サ３１の出力信号Ｓ３１である反転クロックＢ／を選択
し、クロックＣとして出力する。従って、クロックＣに
はグリッチが発生せず、かつ±９０°以上の位相跳躍が
起きることはない。
ムチャート３であり、縦軸に論理レベル、及び横軸に時
間がとられている。この図７では、クロックＡに対して
クロックＢの位相差φが１８０°＜φ＜２７０°の場合
のタイムチャートが示されている。この図を参照しつ
つ、図１の動作を説明する。時間ｔ１において、この図
７では、図６と同様に、位相情報Ｓ２０が“Ｌ”とな
り、位相差φが±９０°以上と判定される。位相情報Ｓ
２０が“Ｌ”なので、マルチプレクサ３１は、反転クロ
ックＢ／を選択してマルチプレクサ３３へ入力する。時
間ｔ２において、マルチプレクサ３３は、マルチプレク
サ３１の出力信号Ｓ３１である反転クロックＢ／を選択
し、クロックＣとして出力する。従って、クロックＣに
はグリッチが発生せず、かつ±９０°以上の位相跳躍が
起きることはない。
【００１５】図８は、図１の動作を説明するためのタイ
ムチャート４であり、縦軸に論理レベル、及び横軸に時
間がとられている。この図８では、クロックＡに対して
クロックＢの位相差φが２７０°＜φ＜３６０°の場合
のタイムチャートが示されている。この図を参照しつ
つ、図１の動作を説明する。時間ｔ１において、この図
８では、図５と同様に、位相情報Ｓ２０が“Ｈ”とな
り、位相差φが±９０°以下と判定される。位相情報Ｓ
２０が“Ｈ”なので、マルチプレクサ３１は、クロック
Ｂを選択してマルチプレクサ３３へ出力する。時間ｔ２
において、マルチプレクサ３３は、マルチプレクサ３１
の出力信号Ｓ３１である反転クロックＢ／を選択し、ク
ロックＣとして出力する。従って、クロックＣにはグリ
ッチが発生せず、かつ±９０°以上の位相跳躍が起きる
ことはない。
ムチャート４であり、縦軸に論理レベル、及び横軸に時
間がとられている。この図８では、クロックＡに対して
クロックＢの位相差φが２７０°＜φ＜３６０°の場合
のタイムチャートが示されている。この図を参照しつ
つ、図１の動作を説明する。時間ｔ１において、この図
８では、図５と同様に、位相情報Ｓ２０が“Ｈ”とな
り、位相差φが±９０°以下と判定される。位相情報Ｓ
２０が“Ｈ”なので、マルチプレクサ３１は、クロック
Ｂを選択してマルチプレクサ３３へ出力する。時間ｔ２
において、マルチプレクサ３３は、マルチプレクサ３１
の出力信号Ｓ３１である反転クロックＢ／を選択し、ク
ロックＣとして出力する。従って、クロックＣにはグリ
ッチが発生せず、かつ±９０°以上の位相跳躍が起きる
ことはない。
【００１６】以上のように、この第１の実施形態では、
切替えタイミング作成部１０は、切替え信号ｓｅｌがク
ロックＡ，Ｂの論理積の立ち下がりに同期して切替えタ
イミング信号Ｓ１０を出力する。そのため、クロック
Ａ，Ｂの切り替えを行った際、クロックＣにはグリッチ
が発生することがない。更に、位相判定部２０は、クロ
ックＡの２倍の周波数で位相が同期したクロックＤを用
い、クロックＡ，Ｂの相対位相関係を判定して位相情報
Ｓ２０を出力し、位相反転部３０は、該位相情報Ｓ２０
に基づいてクロックＢの正相又は逆相のいずれかを選択
するので、クロック信号Ａ，Ｂの切り替えを行った際、
クロック信号Ａ，Ｂの位相差がいかなる関係でも、クロ
ックＣには±９０°以上の位相跳躍が発生することがな
い。
切替えタイミング作成部１０は、切替え信号ｓｅｌがク
ロックＡ，Ｂの論理積の立ち下がりに同期して切替えタ
イミング信号Ｓ１０を出力する。そのため、クロック
Ａ，Ｂの切り替えを行った際、クロックＣにはグリッチ
が発生することがない。更に、位相判定部２０は、クロ
ックＡの２倍の周波数で位相が同期したクロックＤを用
い、クロックＡ，Ｂの相対位相関係を判定して位相情報
Ｓ２０を出力し、位相反転部３０は、該位相情報Ｓ２０
に基づいてクロックＢの正相又は逆相のいずれかを選択
するので、クロック信号Ａ，Ｂの切り替えを行った際、
クロック信号Ａ，Ｂの位相差がいかなる関係でも、クロ
ックＣには±９０°以上の位相跳躍が発生することがな
い。
【００１７】第２の実施形態 図９は、本発明の第２の実施形態を示すクロック切替え
回路の回路図であり、図１中の要素と共通の要素には共
通の符号が付されている。このクロック切替え回路は位
相判定部２０Ａを備えている。位相判定部２０Ａは、ク
ロックＡの位相を９０°遅延してＤ−ＦＦ２２のクロッ
ク入力端子へ出力する遅延回路２３を有している。他
は、図１と同様の構成である。図１０は、図９の動作を
説明するためのタイムチャート１であり、縦軸に論理レ
ベル、及び横軸に時間がとられている。図１０では、ク
ロックＡに対してクロックＢの位相差φが０°＜φ＜９
０°の場合のタイムチャートが示されている。この図を
参照しつつ、図９の動作を説明する。
回路の回路図であり、図１中の要素と共通の要素には共
通の符号が付されている。このクロック切替え回路は位
相判定部２０Ａを備えている。位相判定部２０Ａは、ク
ロックＡの位相を９０°遅延してＤ−ＦＦ２２のクロッ
ク入力端子へ出力する遅延回路２３を有している。他
は、図１と同様の構成である。図１０は、図９の動作を
説明するためのタイムチャート１であり、縦軸に論理レ
ベル、及び横軸に時間がとられている。図１０では、ク
ロックＡに対してクロックＢの位相差φが０°＜φ＜９
０°の場合のタイムチャートが示されている。この図を
参照しつつ、図９の動作を説明する。
【００１８】時間ｔ１において、位相判定部２０Ａで
は、先ずＥ−ＮＯＲ回路２１により、クロックＡとクロ
ックＢとのＥ−ＮＯＲをとる。このＥ−ＮＯＲ回路２１
の出力信号Ｓ２１をＤ−ＦＦ２２により遅延回路２３の
出力信号Ｓ２３の立上がりに同期してラッチする。そし
て、このＤ−ＦＦ２２の出力信号が位相情報Ｓ２０Ａと
なる。位相情報Ｓ２０Ａが“Ｈ”の期間では、クロック
ＡとクロックＢとの位相差φが±９０°以下、及び該位
相情報Ｓ２０が“Ｌ”の期間では該位相差φが±９０°
以上である。この図１０では、位相情報Ｓ２０Ａが
“Ｈ”となり、位相差φが±９０°以下と判定される。
位相情報Ｓ２０Ａが“Ｈ”なので、マルチプレクサ３１
は、クロックＢを選択してマルチプレクサ３３へ入力す
る。一方、切替えタイミング作成部１０では、先ずＡＮ
Ｄ回路１１によりクロックＡとクロックＢとの論理積を
とり、Ｄ−ＦＦ１２により該ＡＮＤ回路１１の出力信号
Ｓ１１の立下がりに同期して“Ｌ”の切替え信号ｓｅｌ
をラッチし、この出力信号である切替えタイミング信号
Ｓ１０をマルチプレクサ３３へ出力する。時刻ｔ１ａに
おいて、切替え信号ｓｅｌは“Ｌ”から“Ｈ”へ遷移す
るが、ＡＮＤ回路１１の出力信号Ｓ１１の立ち下がりが
来ないので、Ｄ−ＦＦ１２にラッチされない。そのた
め、切替えタイミング信号Ｓ１０は、“Ｌ”のままであ
る。従って、マルチプレクサ３３はクロックＡを選択
し、クロックＣとして出力する。
は、先ずＥ−ＮＯＲ回路２１により、クロックＡとクロ
ックＢとのＥ−ＮＯＲをとる。このＥ−ＮＯＲ回路２１
の出力信号Ｓ２１をＤ−ＦＦ２２により遅延回路２３の
出力信号Ｓ２３の立上がりに同期してラッチする。そし
て、このＤ−ＦＦ２２の出力信号が位相情報Ｓ２０Ａと
なる。位相情報Ｓ２０Ａが“Ｈ”の期間では、クロック
ＡとクロックＢとの位相差φが±９０°以下、及び該位
相情報Ｓ２０が“Ｌ”の期間では該位相差φが±９０°
以上である。この図１０では、位相情報Ｓ２０Ａが
“Ｈ”となり、位相差φが±９０°以下と判定される。
位相情報Ｓ２０Ａが“Ｈ”なので、マルチプレクサ３１
は、クロックＢを選択してマルチプレクサ３３へ入力す
る。一方、切替えタイミング作成部１０では、先ずＡＮ
Ｄ回路１１によりクロックＡとクロックＢとの論理積を
とり、Ｄ−ＦＦ１２により該ＡＮＤ回路１１の出力信号
Ｓ１１の立下がりに同期して“Ｌ”の切替え信号ｓｅｌ
をラッチし、この出力信号である切替えタイミング信号
Ｓ１０をマルチプレクサ３３へ出力する。時刻ｔ１ａに
おいて、切替え信号ｓｅｌは“Ｌ”から“Ｈ”へ遷移す
るが、ＡＮＤ回路１１の出力信号Ｓ１１の立ち下がりが
来ないので、Ｄ−ＦＦ１２にラッチされない。そのた
め、切替えタイミング信号Ｓ１０は、“Ｌ”のままであ
る。従って、マルチプレクサ３３はクロックＡを選択
し、クロックＣとして出力する。
【００１９】時間ｔ２において、“Ｈ”の切替え信号ｓ
ｅｌが、ＡＮＤ回路１１の出力信号Ｓ１１の立ち下がり
に同期してＤ−ＦＦ１２にラッチされる。そのため、切
替えタイミング信号Ｓ１０が、“Ｈ”になる。すると、
マルチプレクサ３３はマルチプレクサ３１の出力信号Ｓ
３１であるクロックＢを選択し、クロックＣとして出力
する。従って、クロックＣにはグリッチが発生せず、か
つ±９０°以上の位相跳躍が起きることはない。図１１
は、図９の動作を説明するためのタイムチャート２であ
り、縦軸に論理レベル、及び横軸に時間がとられてい
る。この図１１では、クロックＡに対してクロックＢの
位相差φが９０°＜φ＜１８０°の場合のタイムチャー
トが示されている。この図を参照しつつ、図９の動作を
説明する。時間ｔ１において、この図１１では、位相情
報Ｓ２０Ａが“Ｌ”となり、位相差φが±９０°以上と
判定される。位相情報Ｓ２０Ａが“Ｌ”なので、マルチ
プレクサ３１は、反転クロックＢ／を選択してマルチプ
レクサ３３へ出力する。時間ｔ２において、マルチプレ
クサ３３は、マルチプレクサ３１の出力信号Ｓ３１であ
る反転クロックＢ／を選択し、クロックＣとして出力す
る。従って、クロックＣにはグリッチが発生せず、かつ
±９０°以上の位相跳躍が起きることはない。
ｅｌが、ＡＮＤ回路１１の出力信号Ｓ１１の立ち下がり
に同期してＤ−ＦＦ１２にラッチされる。そのため、切
替えタイミング信号Ｓ１０が、“Ｈ”になる。すると、
マルチプレクサ３３はマルチプレクサ３１の出力信号Ｓ
３１であるクロックＢを選択し、クロックＣとして出力
する。従って、クロックＣにはグリッチが発生せず、か
つ±９０°以上の位相跳躍が起きることはない。図１１
は、図９の動作を説明するためのタイムチャート２であ
り、縦軸に論理レベル、及び横軸に時間がとられてい
る。この図１１では、クロックＡに対してクロックＢの
位相差φが９０°＜φ＜１８０°の場合のタイムチャー
トが示されている。この図を参照しつつ、図９の動作を
説明する。時間ｔ１において、この図１１では、位相情
報Ｓ２０Ａが“Ｌ”となり、位相差φが±９０°以上と
判定される。位相情報Ｓ２０Ａが“Ｌ”なので、マルチ
プレクサ３１は、反転クロックＢ／を選択してマルチプ
レクサ３３へ出力する。時間ｔ２において、マルチプレ
クサ３３は、マルチプレクサ３１の出力信号Ｓ３１であ
る反転クロックＢ／を選択し、クロックＣとして出力す
る。従って、クロックＣにはグリッチが発生せず、かつ
±９０°以上の位相跳躍が起きることはない。
【００２０】図１２は、図９の動作を説明するためのタ
イムチャート３であり、縦軸に論理レベル、及び横軸に
時間がとられている。この図１２では、クロックＡに対
してクロックＢの位相差φが１８０°＜φ＜２７０°の
場合のタイムチャートが示されている。この図を参照し
つつ、図９の動作を説明する。時間ｔ１において、この
図１２では、図１１と同様に位相情報Ｓ２０Ａが“Ｌ”
となり、位相差φが±９０°以上と判定される。位相情
報Ｓ２０Ａが“Ｌ”なので、マルチプレクサ３１は、反
転クロックＢ／を選択してマルチプレクサ３３へ入力す
る。時間ｔ２において、マルチプレクサ３３は、マルチ
プレクサ３１の出力信号Ｓ３１である反転クロックＢ／
を選択し、クロックＣとして出力する。従って、クロッ
クＣにはグリッチが発生せず、かつ±９０°以上の位相
跳躍が起きることはない。
イムチャート３であり、縦軸に論理レベル、及び横軸に
時間がとられている。この図１２では、クロックＡに対
してクロックＢの位相差φが１８０°＜φ＜２７０°の
場合のタイムチャートが示されている。この図を参照し
つつ、図９の動作を説明する。時間ｔ１において、この
図１２では、図１１と同様に位相情報Ｓ２０Ａが“Ｌ”
となり、位相差φが±９０°以上と判定される。位相情
報Ｓ２０Ａが“Ｌ”なので、マルチプレクサ３１は、反
転クロックＢ／を選択してマルチプレクサ３３へ入力す
る。時間ｔ２において、マルチプレクサ３３は、マルチ
プレクサ３１の出力信号Ｓ３１である反転クロックＢ／
を選択し、クロックＣとして出力する。従って、クロッ
クＣにはグリッチが発生せず、かつ±９０°以上の位相
跳躍が起きることはない。
【００２１】図１３は、図９の動作を説明するためのタ
イムチャート４であり、縦軸に論理レベル、及び横軸に
時間がとられている。この図１３では、クロックＡに対
してクロックＢの位相差φが２７０°＜φ＜３６０°の
場合のタイムチャートが示されている。この図を参照し
つつ、図９の動作を説明する。時間ｔ１において、この
図１３では、図１０と同様に、位相情報Ｓ２０Ａが
“Ｈ”となり、位相差φが±９０°以下と判定される。
位相情報Ｓ２０Ａが“Ｈ”なので、マルチプレクサ３１
は、クロックＢを選択してマルチプレクサ３３へ出力す
る。時間ｔ２において、マルチプレクサ３３は、マルチ
プレクサ３１の出力信号Ｓ３１である反転クロックＢ／
を選択し、クロックＣとして出力する。従って、クロッ
クＣにはグリッチが発生せず、かつ±９０°以上の位相
跳躍が起きることはない。
イムチャート４であり、縦軸に論理レベル、及び横軸に
時間がとられている。この図１３では、クロックＡに対
してクロックＢの位相差φが２７０°＜φ＜３６０°の
場合のタイムチャートが示されている。この図を参照し
つつ、図９の動作を説明する。時間ｔ１において、この
図１３では、図１０と同様に、位相情報Ｓ２０Ａが
“Ｈ”となり、位相差φが±９０°以下と判定される。
位相情報Ｓ２０Ａが“Ｈ”なので、マルチプレクサ３１
は、クロックＢを選択してマルチプレクサ３３へ出力す
る。時間ｔ２において、マルチプレクサ３３は、マルチ
プレクサ３１の出力信号Ｓ３１である反転クロックＢ／
を選択し、クロックＣとして出力する。従って、クロッ
クＣにはグリッチが発生せず、かつ±９０°以上の位相
跳躍が起きることはない。
【００２２】以上のように、この第２の実施形態では、
切替えタイミング作成部１０は、切替え信号ｓｅｌがク
ロックＡ，Ｂの論理積の立ち下がりに同期して切替えタ
イミング信号Ｓ１０を出力する。そのため、クロック信
号Ａ，Ｂの切り替えを行った際、クロックＣにはグリッ
チが発生することがない。更に、位相判定部２０Ａは、
クロックＡに対して位相が９０°遅延した遅延回路２３
の出力信号Ｓ２３を用い、クロックＡ，Ｂの相対位相関
係を判定して位相情報Ｓ２０Ａを出力し、位相反転部３
０は、該位相情報Ｓ２０Ａに基づいてクロックＢの正相
又は逆相を選択するので、クロック信号Ａ，Ｂの切り替
えを行った際、クロック信号Ａ，Ｂの位相差がいかなる
関係でも、クロックＣには±９０°以上の位相跳躍が発
生することがない。
切替えタイミング作成部１０は、切替え信号ｓｅｌがク
ロックＡ，Ｂの論理積の立ち下がりに同期して切替えタ
イミング信号Ｓ１０を出力する。そのため、クロック信
号Ａ，Ｂの切り替えを行った際、クロックＣにはグリッ
チが発生することがない。更に、位相判定部２０Ａは、
クロックＡに対して位相が９０°遅延した遅延回路２３
の出力信号Ｓ２３を用い、クロックＡ，Ｂの相対位相関
係を判定して位相情報Ｓ２０Ａを出力し、位相反転部３
０は、該位相情報Ｓ２０Ａに基づいてクロックＢの正相
又は逆相を選択するので、クロック信号Ａ，Ｂの切り替
えを行った際、クロック信号Ａ，Ｂの位相差がいかなる
関係でも、クロックＣには±９０°以上の位相跳躍が発
生することがない。
【００２３】第３の実施形態 図１４は、本発明の第３の実施形態を示すクロック切替
え回路の回路図である。このクロック切替え回路は、第
１の実施形態と同様のクロックＡ，Ｂを入力して該クロ
ックＡ，Ｂの切替えタイミング信号Ｓ４０を作成する切
替えタイミング作成部４０を有している。切替えタイミ
ング作成部４０は、クロックＡ，Ｂを入力する第１の選
択手段である２入力１出力のマルチプレクサ４１と、ク
ロックＡ，Ｂのいずれか一方を選択する切替え信号ｓｅ
ｌがデータ入力端子に入力するＤ−ＦＦ４２と、Ｄ−Ｆ
Ｆ４２の出力信号Ｓ４２を反転するインバータ４３と
を、備えている。マルチプレクサ４１の出力端子は、Ｄ
−ＦＦ４２のクロック入力端子に接続されている。イン
バータ４３の出力端子は、マルチプレクサ４１の選択信
号入力端子に接続されている。そのため、マルチプレク
サ４１は、切替えタイミング信号Ｓ４０の論理レベルを
インバータ４３で反転した信号Ｓ４３に基づいてクロッ
クＡ，Ｂの切替え制御を行う機能を有している。
え回路の回路図である。このクロック切替え回路は、第
１の実施形態と同様のクロックＡ，Ｂを入力して該クロ
ックＡ，Ｂの切替えタイミング信号Ｓ４０を作成する切
替えタイミング作成部４０を有している。切替えタイミ
ング作成部４０は、クロックＡ，Ｂを入力する第１の選
択手段である２入力１出力のマルチプレクサ４１と、ク
ロックＡ，Ｂのいずれか一方を選択する切替え信号ｓｅ
ｌがデータ入力端子に入力するＤ−ＦＦ４２と、Ｄ−Ｆ
Ｆ４２の出力信号Ｓ４２を反転するインバータ４３と
を、備えている。マルチプレクサ４１の出力端子は、Ｄ
−ＦＦ４２のクロック入力端子に接続されている。イン
バータ４３の出力端子は、マルチプレクサ４１の選択信
号入力端子に接続されている。そのため、マルチプレク
サ４１は、切替えタイミング信号Ｓ４０の論理レベルを
インバータ４３で反転した信号Ｓ４３に基づいてクロッ
クＡ，Ｂの切替え制御を行う機能を有している。
【００２４】更に、このクロック切替え回路は、第２の
選択手段である２入力１出力のマルチプレクサ５０を有
している。マルチプレクサ５０の一方の入力端子にはク
ロックＡが入力され、該マルチプレクサ５０の他方の入
力端子には、クロックＢが入力されるようになってい
る。マルチプレクサ５０は、クロックＡ又はクロックＢ
のいずれか一方を、Ｄ−ＦＦ４２の出力信号である切替
えタイミング信号Ｓ４０の論理レベルに基づいて選択し
てクロックＣを出力する機能を有している。つまり、こ
のクロック切替え回路では、マルチプレクサ４１，５０
はクロックＡ，Ｂを相補的に選択する構成になってい
る。図１５は、図１４の動作を説明するためのタイムチ
ャートであり、縦軸に論理レベル、及び横軸に時間がと
られている。
選択手段である２入力１出力のマルチプレクサ５０を有
している。マルチプレクサ５０の一方の入力端子にはク
ロックＡが入力され、該マルチプレクサ５０の他方の入
力端子には、クロックＢが入力されるようになってい
る。マルチプレクサ５０は、クロックＡ又はクロックＢ
のいずれか一方を、Ｄ−ＦＦ４２の出力信号である切替
えタイミング信号Ｓ４０の論理レベルに基づいて選択し
てクロックＣを出力する機能を有している。つまり、こ
のクロック切替え回路では、マルチプレクサ４１，５０
はクロックＡ，Ｂを相補的に選択する構成になってい
る。図１５は、図１４の動作を説明するためのタイムチ
ャートであり、縦軸に論理レベル、及び横軸に時間がと
られている。
【００２５】この図を参照しつつ、図１４の動作を説明
する。時間ｔ１において、クロックＡ，Ｂはマルチプレ
クサ４１，５０に入力される。一方、クロックＡ，Ｂと
は非同期のタイミングで入力する切替え信号ｓｅｌは、
Ｄ−ＦＦ４２に入力される。マルチプレクサ４１はクロ
ックＡを選択し、切替え信号ｓｅｌが“Ｌ”なので、切
替えタイミング信号Ｓ４０は“Ｌ”になる。そのため、
マルチプレクサ５０はクロックＢを選択している。ここ
で、クロックＢはクロックＡよりも位相が進んでおり、
クロックＢの立上がりからクロックＡの立上がりまでの
時間Ｔ１において切替え信号ｓｅｌの論理レベルを
“Ｌ”から“Ｈ”へ遷移させるものとする。時間ｔ２に
おいて、Ｄ−ＦＦ４２はマルチプレクサ４１で選択され
たクロックＡの立ち上がりに同期して切替え信号ｓｅｌ
を取り込んでラッチし、“Ｈ”の切替えタイミング信号
Ｓ４０を出力する。切替えタイミング信号Ｓ４０が
“Ｈ”に遷移すると、マルチプレクサ５０はクロックＡ
を選択する。つまり、クロックＡ，Ｂ共に“Ｈ”になっ
た時、マルチプレクサ５０は、このタイミングに同期し
て立ち上がるタイミング切替え信号Ｓ４０の論理レベル
に基づいて該クロックＡ，Ｂの切替えを行うため、選択
されたクロックＣはグリッチのないものとなる。
する。時間ｔ１において、クロックＡ，Ｂはマルチプレ
クサ４１，５０に入力される。一方、クロックＡ，Ｂと
は非同期のタイミングで入力する切替え信号ｓｅｌは、
Ｄ−ＦＦ４２に入力される。マルチプレクサ４１はクロ
ックＡを選択し、切替え信号ｓｅｌが“Ｌ”なので、切
替えタイミング信号Ｓ４０は“Ｌ”になる。そのため、
マルチプレクサ５０はクロックＢを選択している。ここ
で、クロックＢはクロックＡよりも位相が進んでおり、
クロックＢの立上がりからクロックＡの立上がりまでの
時間Ｔ１において切替え信号ｓｅｌの論理レベルを
“Ｌ”から“Ｈ”へ遷移させるものとする。時間ｔ２に
おいて、Ｄ−ＦＦ４２はマルチプレクサ４１で選択され
たクロックＡの立ち上がりに同期して切替え信号ｓｅｌ
を取り込んでラッチし、“Ｈ”の切替えタイミング信号
Ｓ４０を出力する。切替えタイミング信号Ｓ４０が
“Ｈ”に遷移すると、マルチプレクサ５０はクロックＡ
を選択する。つまり、クロックＡ，Ｂ共に“Ｈ”になっ
た時、マルチプレクサ５０は、このタイミングに同期し
て立ち上がるタイミング切替え信号Ｓ４０の論理レベル
に基づいて該クロックＡ，Ｂの切替えを行うため、選択
されたクロックＣはグリッチのないものとなる。
【００２６】以上のように、この第３の実施形態では、
切替え信号ｓｅｌは、マルチプレクサ４１で選択された
クロックの立上がりに同期してＤ−ＦＦ４２によりラッ
チされて切替えタイミング信号Ｓ４０となる。そのた
め、マルチプレクサ５０の切替えタイミングはクロック
Ａ，Ｂが共に“Ｈ”の時になり、選択されたクロックＣ
はグリッチのないものとなる。尚、本発明は上記実施形
態に限定されず、種々の変形が可能である。その変形例
としては、例えば次のようなものがある。 （ａ） 実施形態における位相判定部は、クロックＡと
クロックＢとの位相差が±９０°以下か否かを判定でき
れば、他の構成でもよい。 （ｂ） 実施形態における位相反転部は、クロックと反
転クロックとを位相情報に基づいて選択して出力できれ
ば、他の構成でもよい。 （ｃ） 実施形態における切替えタイミング作成部は、
外部から入力される切替え信号の論理レベルを、クロッ
クＡとクロックＢとの論理積をとるＡＮＤ回路の出力信
号の立ち下がりに同期して切替えタイミング信号の論理
レベルとして送出できれば、他の構成でもよい。
切替え信号ｓｅｌは、マルチプレクサ４１で選択された
クロックの立上がりに同期してＤ−ＦＦ４２によりラッ
チされて切替えタイミング信号Ｓ４０となる。そのた
め、マルチプレクサ５０の切替えタイミングはクロック
Ａ，Ｂが共に“Ｈ”の時になり、選択されたクロックＣ
はグリッチのないものとなる。尚、本発明は上記実施形
態に限定されず、種々の変形が可能である。その変形例
としては、例えば次のようなものがある。 （ａ） 実施形態における位相判定部は、クロックＡと
クロックＢとの位相差が±９０°以下か否かを判定でき
れば、他の構成でもよい。 （ｂ） 実施形態における位相反転部は、クロックと反
転クロックとを位相情報に基づいて選択して出力できれ
ば、他の構成でもよい。 （ｃ） 実施形態における切替えタイミング作成部は、
外部から入力される切替え信号の論理レベルを、クロッ
クＡとクロックＢとの論理積をとるＡＮＤ回路の出力信
号の立ち下がりに同期して切替えタイミング信号の論理
レベルとして送出できれば、他の構成でもよい。
【００２７】
【発明の効果】以上詳細に説明したように、第１及び第
２の発明によれば、切替えタイミング作成部は、切替え
信号が第１及び第２のクロックの論理積の立ち下がりに
同期して切替えタイミング信号を出力するので、該第１
及び第２のクロックの切り替えを行った際、第３のクロ
ックにグリッチが発生することを防止できる。更に、位
相判定部は、第１のクロックの２倍の周波数で位相が同
期した第４のクロックを用い、第１のクロックと第２の
クロックとの相対位相関係を判定して位相情報を出力
し、位相反転部は、該位相情報に基づいて第２のクロッ
クの正相又は逆相のいずれかを選択するので、第１のク
ロックと第２のクロックとの位相差がいかなる関係で
も、選択手段が該第１のクロックと第２のクロックの切
り替えを行った際、第３のクロックに±９０°以上の位
相跳躍が発生することを防止できる。
２の発明によれば、切替えタイミング作成部は、切替え
信号が第１及び第２のクロックの論理積の立ち下がりに
同期して切替えタイミング信号を出力するので、該第１
及び第２のクロックの切り替えを行った際、第３のクロ
ックにグリッチが発生することを防止できる。更に、位
相判定部は、第１のクロックの２倍の周波数で位相が同
期した第４のクロックを用い、第１のクロックと第２の
クロックとの相対位相関係を判定して位相情報を出力
し、位相反転部は、該位相情報に基づいて第２のクロッ
クの正相又は逆相のいずれかを選択するので、第１のク
ロックと第２のクロックとの位相差がいかなる関係で
も、選択手段が該第１のクロックと第２のクロックの切
り替えを行った際、第３のクロックに±９０°以上の位
相跳躍が発生することを防止できる。
【００２８】第１及び第３の発明によれば、切替えタイ
ミング作成部は、切替え信号が第１及び第２のクロック
の論理積の立ち下がりに同期して切替えタイミング信号
を出力する。そのため、該第１及び第２のクロックの切
り替えを行った際、第３のクロックにグリッチが発生す
ることを防止できる。更に、位相判定部は、第１のクロ
ックに対して位相が９０°遅延した遅延回路の出力信号
を用い、第１のクロックと第２のクロックとの相対位相
関係を判定して位相情報を出力し、位相反転部は、該位
相情報に基づいて第２のクロックの正相又は逆相を選択
するので、第１のクロックと第２のクロックとの位相差
がいかなる関係でも、選択手段が該第１のクロックと第
２のクロックの切り替えを行った際、第３のクロックに
±９０°以上の位相跳躍が発生することを防止できる。
第４の発明によれば、切替え信号は、第１の選択手段で
選択されたクロックの立上がりに同期してラッチ回路に
よりラッチされて切替えタイミング信号となる。そのた
め、第２の選択手段の切替えタイミングは第１及び第２
のクロックが共に“Ｈ”の時になり、第２の選択手段で
選択された第３のクロックにグリッチが発生することを
防止できる。
ミング作成部は、切替え信号が第１及び第２のクロック
の論理積の立ち下がりに同期して切替えタイミング信号
を出力する。そのため、該第１及び第２のクロックの切
り替えを行った際、第３のクロックにグリッチが発生す
ることを防止できる。更に、位相判定部は、第１のクロ
ックに対して位相が９０°遅延した遅延回路の出力信号
を用い、第１のクロックと第２のクロックとの相対位相
関係を判定して位相情報を出力し、位相反転部は、該位
相情報に基づいて第２のクロックの正相又は逆相を選択
するので、第１のクロックと第２のクロックとの位相差
がいかなる関係でも、選択手段が該第１のクロックと第
２のクロックの切り替えを行った際、第３のクロックに
±９０°以上の位相跳躍が発生することを防止できる。
第４の発明によれば、切替え信号は、第１の選択手段で
選択されたクロックの立上がりに同期してラッチ回路に
よりラッチされて切替えタイミング信号となる。そのた
め、第２の選択手段の切替えタイミングは第１及び第２
のクロックが共に“Ｈ”の時になり、第２の選択手段で
選択された第３のクロックにグリッチが発生することを
防止できる。
【図１】本発明の第１の実施形態のクロック切替え回路
の回路図である。
の回路図である。
【図２】従来のクロック切替え回路の回路図である。
【図３】図２のタイムチャート１である。
【図４】図２のタイムチャート２である。
【図５】図１のタイムチャート１である。
【図６】図１のタイムチャート２である。
【図７】図１のタイムチャート３である。
【図８】図１のタイムチャート４である。
【図９】本発明の第２の実施形態のクロック切替え回路
の回路図である。
の回路図である。
【図１０】図９のタイムチャート１である。
【図１１】図９のタイムチャート２である。
【図１２】図９のタイムチャート３である。
【図１３】図９のタイムチャート４である。
【図１４】本発明の第３の実施形態のクロック切替え回
路の回路図である。
路の回路図である。
【図１５】図１４のタイムチャートである。
１０ 切替えタ
イミング作成部 ２０，２０Ａ 位相判定
部 ２１ 排他的Ｎ
ＯＲ回路 ２２ ラッチ回
路 ２３，４２ 遅延回路 ３０，４０ 位相反転
部 ３３，４１，５０ マルチプ
レクサ（選択手段） ４３ インバー
タ
イミング作成部 ２０，２０Ａ 位相判定
部 ２１ 排他的Ｎ
ＯＲ回路 ２２ ラッチ回
路 ２３，４２ 遅延回路 ３０，４０ 位相反転
部 ３３，４１，５０ マルチプ
レクサ（選択手段） ４３ インバー
タ
Claims (4)
- 【請求項１】 デューティ比５０％の第１のクロック又
はデューティ比５０％で該第１のクロックと非同期かつ
同一周波数の第２のクロックのいずれか一方を該第１の
クロックの位相及び第２のクロックの位相と同期してい
ないタイミングで制御される切替え信号に基づいて選択
し、第３のクロックとして出力するクロック切替え回路
において、 前記第１のクロック及び前記第２のクロックを入力して
該第１のクロックと該第２のクロックとの位相差が±９
０°以下か否かを判定し、その判定結果に対応した論理
レベルの位相情報を出力する位相判定部と、 前記第２のクロックを位相反転するインバータを有し、
前記位相差が±９０°以下でない場合に該インバータの
出力信号を選択し、前記位相差が±９０°以下の場合に
前記第２のクロックを選択する位相反転部と、 前記第１のクロックと前記第２のクロックとの論理積を
とるＡＮＤ回路を有し、外部から入力される切替え信号
の論理レベルを該ＡＮＤ回路の出力信号の立ち下がりに
同期して切替えタイミング信号の論理レベルとして送出
する切替えタイミング作成部と、 前記切替えタイミング信号の論理レベルに応じて前記第
１のクロック又は前記位相反転部の出力信号のいずれか
一方を選択して前記第３のクロックとする選択手段と
を、 備えたことを特徴とするクロック切替え回路。 - 【請求項２】 前記位相判定部は、 前記第１のクロックと前記第２のクロックとの排他的論
理和をとる排他的ＮＯＲ回路と、 前記排他的ＮＯＲ回路の出力信号の論理レベルを、前記
第１のクロックと同一位相でかつ２倍の周波数の第４の
クロックの立ち下がりに同期してラッチし、前記判定結
果に対応した論理レベルの位相情報を出力するラッチ回
路とを、 備えたことを特徴とする請求項１記載のクロック切替え
回路。 - 【請求項３】 前記位相判定部は、 請求項２記載の排他的ＮＯＲ回路と、 前記第１のクロックの位相を９０°遅延して第４のクロ
ックを出力する遅延回路と、 前記排他的ＮＯＲ回路の出力信号の論理レベルを前記第
４のクロックの立ち上がりに同期してラッチし、前記判
定結果に対応した論理レベルの位相情報を出力するラッ
チ回路とを、 備えたことを特徴とする請求項１記載のクロック切替え
回路。 - 【請求項４】 デューティ比５０％の第１のクロック又
はデューティ比５０％で該第１のクロックと非同期かつ
同一周波数の第２のクロックのいずれか一方を該第１の
クロックの位相及び第２のクロックの位相と同期してい
ないタイミングで制御される切替え信号に基づいて選択
し、第３のクロックとして出力するクロック切替え回路
において、 前記第１のクロック又は前記第２のクロックのいずれか
一方を選択信号の論理レベルに基づいて選択する第１の
選択手段と、外部から入力される切替え信号の論理レベ
ルを該第１の選択手段の出力信号の立ち上がり又は立ち
下がりに同期して取り込んで切替えタイミング信号の論
理レベルとして送出するラッチ回路と、前記切替えタイ
ミング信号の論理レベルを反転して前記選択信号を生成
するインバータとを、有する切替えタイミング作成部
と、 前記切替えタイミング信号の論理レベルに応じて前記第
１のクロック又は前記第２のクロックのいずれか一方を
前記第１の選択手段と相補的に選択して前記第３のクロ
ックとする第２の選択手段とを、 備えたことを特徴とするクロック切替え回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7253329A JPH0998161A (ja) | 1995-09-29 | 1995-09-29 | クロック切替え回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7253329A JPH0998161A (ja) | 1995-09-29 | 1995-09-29 | クロック切替え回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0998161A true JPH0998161A (ja) | 1997-04-08 |
Family
ID=17249801
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7253329A Withdrawn JPH0998161A (ja) | 1995-09-29 | 1995-09-29 | クロック切替え回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0998161A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100437833B1 (ko) * | 2001-12-28 | 2004-06-30 | 주식회사 하이닉스반도체 | 클럭신호 스위치 회로 |
| KR100473384B1 (ko) * | 2000-12-14 | 2005-03-07 | 매그나칩 반도체 유한회사 | 클럭 스위치 회로 |
| US7145368B2 (en) | 2003-07-14 | 2006-12-05 | Matsushita Electric Industrial Co., Ltd. | Clock signal switching device, clock signal switching method, data bus switching device, and data bus switching method |
| JP2009124626A (ja) * | 2007-11-19 | 2009-06-04 | Seiko Epson Corp | 音声信号中継回路および音声信号中継方法 |
-
1995
- 1995-09-29 JP JP7253329A patent/JPH0998161A/ja not_active Withdrawn
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100473384B1 (ko) * | 2000-12-14 | 2005-03-07 | 매그나칩 반도체 유한회사 | 클럭 스위치 회로 |
| KR100437833B1 (ko) * | 2001-12-28 | 2004-06-30 | 주식회사 하이닉스반도체 | 클럭신호 스위치 회로 |
| US7145368B2 (en) | 2003-07-14 | 2006-12-05 | Matsushita Electric Industrial Co., Ltd. | Clock signal switching device, clock signal switching method, data bus switching device, and data bus switching method |
| US7423459B2 (en) | 2003-07-14 | 2008-09-09 | Matsushita Electric Indutrial Co., Ltd. | Clock signal switching device, clock signal switching method, data bus switching device, and data bus switching method |
| US7816952B2 (en) | 2003-07-14 | 2010-10-19 | Panasonic Corporation | Clock signal switching device, clock signal switching method, data bus switching device, and data bus switching method |
| US8026744B2 (en) | 2003-07-14 | 2011-09-27 | Panasonic Corporation | Clock signal switching device, clock signal switching method, data bus switching device, and data bus switching method |
| JP2009124626A (ja) * | 2007-11-19 | 2009-06-04 | Seiko Epson Corp | 音声信号中継回路および音声信号中継方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5623223A (en) | Glitchless clock switching circuit | |
| US7180336B2 (en) | Glitch-free clock switching apparatus | |
| US6563349B2 (en) | Multiplexor generating a glitch free output when selecting from multiple clock signals | |
| JP2000138568A (ja) | クロック信号切り換え装置 | |
| US6049236A (en) | Divide-by-one or divide-by-two qualified clock driver with glitch-free transitions between operating frequencies | |
| US6782064B1 (en) | Circuit, architecture and method for asynchronous clock domain switching | |
| JPH0998161A (ja) | クロック切替え回路 | |
| US6982573B2 (en) | Switchable clock source | |
| US6075398A (en) | Tunable digital oscillator circuit and method for producing clock signals of different frequencies | |
| JPH08330915A (ja) | クロック信号切替回路 | |
| JP2737607B2 (ja) | クロック切替回路 | |
| US6774681B2 (en) | Switchable clock source | |
| JP3562321B2 (ja) | クロック信号切り換え装置 | |
| JP2776157B2 (ja) | 発振回路 | |
| EP1263139A2 (en) | Glitch-free multiplexer | |
| JP2932813B2 (ja) | 出力ラッチ回路 | |
| KR100278271B1 (ko) | 클럭주파수분주장치 | |
| KR930003966B1 (ko) | Ntsc/pal겸용 발진주파수 변환회로 | |
| JP2679471B2 (ja) | クロック切替回路 | |
| JPH11145795A (ja) | クロック切替回路 | |
| JPH09139730A (ja) | エラステックストア | |
| JP2722808B2 (ja) | サンプリングクロック発生回路 | |
| JP2550999B2 (ja) | 同期パルス発生回路 | |
| JPH09130235A (ja) | ディジタルｐｌｌ回路 | |
| JPH05291893A (ja) | クロック選択回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20021203 |