JPH0992748A - 半導体素子用パッケージ - Google Patents
半導体素子用パッケージInfo
- Publication number
- JPH0992748A JPH0992748A JP7242673A JP24267395A JPH0992748A JP H0992748 A JPH0992748 A JP H0992748A JP 7242673 A JP7242673 A JP 7242673A JP 24267395 A JP24267395 A JP 24267395A JP H0992748 A JPH0992748 A JP H0992748A
- Authority
- JP
- Japan
- Prior art keywords
- ceramic substrate
- semiconductor element
- lid
- lid body
- solder
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73253—Bump and layer connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/161—Cap
- H01L2924/1615—Shape
- H01L2924/16152—Cap comprising a cavity for hosting the device, e.g. U-shaped cap
Landscapes
- Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
Abstract
(57)【要約】
【課題】無理な力を加えずに半導体素子を確実に固定し
た状態で空所に収容でき、蓋の機械加工工数を低減し、
半導体素子の発熱及び冷却の繰返しによるセラミック基
板、蓋及び半導体素子間の各接着部に発生するストレス
を緩和する。 【解決手段】セラミック基板16の上面に半導体素子1
4が第1はんだ11を介して固定され、半導体素子14
を収容可能な空所18を有する蓋17をセラミック基板
16の上面周縁に接着することにより、半導体素子14
を収容するように構成される。蓋17は半導体素子14
の上面を覆う蓋本体19と、蓋本体19とは別部材によ
り形成され上面が蓋本体19の下面周縁に緩衝材24を
介して接着されかつ半導体素子14の側面を覆う枠材2
6とを有する。蓋本体19と枠材26とセラミック基板
16とは、これらの熱膨張係数をそれぞれα1とα2とα
3とするとき、α1≦α2≦α3の関係を満たすように構成
される。
た状態で空所に収容でき、蓋の機械加工工数を低減し、
半導体素子の発熱及び冷却の繰返しによるセラミック基
板、蓋及び半導体素子間の各接着部に発生するストレス
を緩和する。 【解決手段】セラミック基板16の上面に半導体素子1
4が第1はんだ11を介して固定され、半導体素子14
を収容可能な空所18を有する蓋17をセラミック基板
16の上面周縁に接着することにより、半導体素子14
を収容するように構成される。蓋17は半導体素子14
の上面を覆う蓋本体19と、蓋本体19とは別部材によ
り形成され上面が蓋本体19の下面周縁に緩衝材24を
介して接着されかつ半導体素子14の側面を覆う枠材2
6とを有する。蓋本体19と枠材26とセラミック基板
16とは、これらの熱膨張係数をそれぞれα1とα2とα
3とするとき、α1≦α2≦α3の関係を満たすように構成
される。
Description
【0001】
【発明の属する技術分野】本発明は半導体素子を収容す
るためのパッケージに関するものである。
るためのパッケージに関するものである。
【0002】
【従来の技術】従来、この種の半導体素子用パッケージ
として、セラミック基板と蓋からなり、内部に半導体素
子を収容するための空所を有し、セラミック基板がガラ
スセラミック焼結体で形成され、蓋が窒化アルミニウム
焼結体で形成された半導体素子収納用パッケージが開示
されている(特開平6−244295)。このパッケー
ジではセラミック基板が50.0〜90.0体積%のコ
ージェライト及びムライトの少なくとも1種からなる結
晶と、10.0〜50.0体積%のアルミナ、スピネ
ル、アノーサイト及びフォルステライトの少なくとも1
種からなる結晶とが含有される。蓋はAlN粉末を主成
分とする原料粉末をプレス成形により成形体を形成した
後、この成形体を約1800℃の温度で焼成することに
より、伏せ椀状に形成される。また蓋の側壁下面はセラ
ミック基板の上面周縁にガラスや樹脂等の封止材を介し
て接着され、半導体素子の上面はこの半導体素子の発し
た熱を効率良く大気中に放散させるために蓋の内面に接
着される。
として、セラミック基板と蓋からなり、内部に半導体素
子を収容するための空所を有し、セラミック基板がガラ
スセラミック焼結体で形成され、蓋が窒化アルミニウム
焼結体で形成された半導体素子収納用パッケージが開示
されている(特開平6−244295)。このパッケー
ジではセラミック基板が50.0〜90.0体積%のコ
ージェライト及びムライトの少なくとも1種からなる結
晶と、10.0〜50.0体積%のアルミナ、スピネ
ル、アノーサイト及びフォルステライトの少なくとも1
種からなる結晶とが含有される。蓋はAlN粉末を主成
分とする原料粉末をプレス成形により成形体を形成した
後、この成形体を約1800℃の温度で焼成することに
より、伏せ椀状に形成される。また蓋の側壁下面はセラ
ミック基板の上面周縁にガラスや樹脂等の封止材を介し
て接着され、半導体素子の上面はこの半導体素子の発し
た熱を効率良く大気中に放散させるために蓋の内面に接
着される。
【0003】このように構成された半導体素子収納用パ
ッケージでは、セラミック基板の熱膨張係数が蓋の熱膨
張係数と半導体素子の構成材料であるシリコンの熱膨張
係数とに近似した値になるので、半導体素子の発熱によ
りセラミック基板、蓋及び半導体素子に熱応力が発生せ
ず、半導体素子を長期間正常にかつ安定して作動させる
ことができるようになっている。
ッケージでは、セラミック基板の熱膨張係数が蓋の熱膨
張係数と半導体素子の構成材料であるシリコンの熱膨張
係数とに近似した値になるので、半導体素子の発熱によ
りセラミック基板、蓋及び半導体素子に熱応力が発生せ
ず、半導体素子を長期間正常にかつ安定して作動させる
ことができるようになっている。
【0004】
【発明が解決しようとする課題】しかし、上記従来の半
導体素子収納用パッケージでは、焼結したままの蓋の側
壁の高さにばらつきがあり、この状態で上面に半導体素
子を固定したセラミック基板に蓋を接着すると、半導体
素子に過大な圧縮力が作用したり或いは半導体素子の上
面を蓋の内面に接着できなかったりする不具合があっ
た。この点を解消するために側壁の下面及び蓋の内面を
機械加工して側壁の高さを半導体素子の高さに合わせよ
うとすると、蓋の内面の機械加工が煩わしく加工工数が
大幅に増大する問題点がある。また、上記従来の半導体
素子収納用パッケージでは、セラミック基板の熱膨張係
数が蓋及び半導体素子の熱膨張係数に近似した値になる
とはいっても、完全に一致するわけではないため、セラ
ミック基板、蓋及び半導体素子間の各接着部に、半導体
素子の発熱及び冷却の繰返しによる比較的大きなストレ
スが作用する問題点もあった。
導体素子収納用パッケージでは、焼結したままの蓋の側
壁の高さにばらつきがあり、この状態で上面に半導体素
子を固定したセラミック基板に蓋を接着すると、半導体
素子に過大な圧縮力が作用したり或いは半導体素子の上
面を蓋の内面に接着できなかったりする不具合があっ
た。この点を解消するために側壁の下面及び蓋の内面を
機械加工して側壁の高さを半導体素子の高さに合わせよ
うとすると、蓋の内面の機械加工が煩わしく加工工数が
大幅に増大する問題点がある。また、上記従来の半導体
素子収納用パッケージでは、セラミック基板の熱膨張係
数が蓋及び半導体素子の熱膨張係数に近似した値になる
とはいっても、完全に一致するわけではないため、セラ
ミック基板、蓋及び半導体素子間の各接着部に、半導体
素子の発熱及び冷却の繰返しによる比較的大きなストレ
スが作用する問題点もあった。
【0005】本発明の目的は、半導体素子に無理な力を
加えずに半導体素子をセラミック基板及び蓋本体に確実
に固定した状態で空所に収容でき、蓋の機械加工工数を
低減することができ、更に半導体素子の発熱及び冷却の
繰返しによるセラミック基板、蓋及び半導体素子間の各
接着部に発生するストレスを緩和することができる半導
体素子用パッケージを提供することにある。本発明の別
の目的は、軽量化を図ることができ、また半導体素子の
温度上昇を低減できる半導体素子用パッケージを提供す
ることにある。
加えずに半導体素子をセラミック基板及び蓋本体に確実
に固定した状態で空所に収容でき、蓋の機械加工工数を
低減することができ、更に半導体素子の発熱及び冷却の
繰返しによるセラミック基板、蓋及び半導体素子間の各
接着部に発生するストレスを緩和することができる半導
体素子用パッケージを提供することにある。本発明の別
の目的は、軽量化を図ることができ、また半導体素子の
温度上昇を低減できる半導体素子用パッケージを提供す
ることにある。
【0006】
【課題を解決するための手段】請求項1に係る発明は、
図1に示すように上面に半導体素子14が第1はんだ1
1を介して固定されたセラミック基板16と、半導体素
子14を収容可能な空所18を有する蓋17とを備え、
蓋17をセラミック基板16の上面周縁に接着すること
により半導体素子14を収容するように構成された半導
体素子用パッケージの改良である。その特徴ある構成
は、蓋17が半導体素子14の上面を覆う蓋本体19
と、蓋本体19とは別部材により形成され上面が蓋本体
19の下面周縁に緩衝材24を介して接着されかつ半導
体素子14の側面を覆う枠材26とを有し、蓋本体19
と枠材26とセラミック基板16の熱膨張係数をそれぞ
れα1とα2とα3とするときα1≦α2≦α3の関係を満た
すところにある。請求項4に係る発明は、請求項1ない
し3いずれかに係る発明であって、更にセラミック基板
16の上面周縁に第1メタライズ層21が形成され、枠
材26の下面に第2メタライズ層22が形成され、枠材
26が第2メタライズ層22と第3はんだ13と第1メ
タライズ層21とを介してセラミック基板16の上面周
縁に接着されたことを特徴とする半導体素子用セラミッ
クパッケージである。請求項5に係る発明は、請求項1
ないし4いずれかに係る発明であって、更にセラミック
基板16の上面に第1はんだ11を介して半導体素子1
4が固定され、半導体素子14に対向する蓋本体19の
下面に第3メタライズ層23が形成され、半導体素子1
4の上面が蓋本体19の下面に第3はんだ13及び第3
メタライズ層23を介して接着されたことを特徴とする
半導体素子用パッケージである。
図1に示すように上面に半導体素子14が第1はんだ1
1を介して固定されたセラミック基板16と、半導体素
子14を収容可能な空所18を有する蓋17とを備え、
蓋17をセラミック基板16の上面周縁に接着すること
により半導体素子14を収容するように構成された半導
体素子用パッケージの改良である。その特徴ある構成
は、蓋17が半導体素子14の上面を覆う蓋本体19
と、蓋本体19とは別部材により形成され上面が蓋本体
19の下面周縁に緩衝材24を介して接着されかつ半導
体素子14の側面を覆う枠材26とを有し、蓋本体19
と枠材26とセラミック基板16の熱膨張係数をそれぞ
れα1とα2とα3とするときα1≦α2≦α3の関係を満た
すところにある。請求項4に係る発明は、請求項1ない
し3いずれかに係る発明であって、更にセラミック基板
16の上面周縁に第1メタライズ層21が形成され、枠
材26の下面に第2メタライズ層22が形成され、枠材
26が第2メタライズ層22と第3はんだ13と第1メ
タライズ層21とを介してセラミック基板16の上面周
縁に接着されたことを特徴とする半導体素子用セラミッ
クパッケージである。請求項5に係る発明は、請求項1
ないし4いずれかに係る発明であって、更にセラミック
基板16の上面に第1はんだ11を介して半導体素子1
4が固定され、半導体素子14に対向する蓋本体19の
下面に第3メタライズ層23が形成され、半導体素子1
4の上面が蓋本体19の下面に第3はんだ13及び第3
メタライズ層23を介して接着されたことを特徴とする
半導体素子用パッケージである。
【0007】このように構成された半導体素子用パッケ
ージでは、蓋17の側壁をなす枠材26を蓋本体19と
は別部材としたので、半導体素子14に無理な力を加え
ずに半導体素子14をセラミック基板16及び蓋本体1
9に確実に固定した状態で空所18に収容できる。また
蓋本体19及び枠材26は比較的単純な形状であるの
で、半導体素子14との高さを合わせるために枠材26
を機械加工したとしても僅かな工数で済む。更に蓋本体
19、枠材26及びセラミック基板16がこれらの熱膨
張係数の間のα1≦α2≦α3という関係を満たすことに
より、半導体素子14の発熱及び冷却の繰返しによるセ
ラミック基板16、蓋17及び半導体素子14間の各接
着部、即ち第1〜第3はんだ11〜13に発生するスト
レスを緩和することができ、上記各熱膨張係数の僅かな
相違により第1〜第3はんだ11〜13に発生するスト
レスも縦弾性係数の小さい緩衝材24が伸縮することに
より低減することができる。
ージでは、蓋17の側壁をなす枠材26を蓋本体19と
は別部材としたので、半導体素子14に無理な力を加え
ずに半導体素子14をセラミック基板16及び蓋本体1
9に確実に固定した状態で空所18に収容できる。また
蓋本体19及び枠材26は比較的単純な形状であるの
で、半導体素子14との高さを合わせるために枠材26
を機械加工したとしても僅かな工数で済む。更に蓋本体
19、枠材26及びセラミック基板16がこれらの熱膨
張係数の間のα1≦α2≦α3という関係を満たすことに
より、半導体素子14の発熱及び冷却の繰返しによるセ
ラミック基板16、蓋17及び半導体素子14間の各接
着部、即ち第1〜第3はんだ11〜13に発生するスト
レスを緩和することができ、上記各熱膨張係数の僅かな
相違により第1〜第3はんだ11〜13に発生するスト
レスも縦弾性係数の小さい緩衝材24が伸縮することに
より低減することができる。
【0008】請求項6に係る発明は、請求項1ないし5
いずれかに係る発明であって、更に図2に示すように蓋
本体19の上面にAl又はAgにより形成されたヒート
シンク45が積層接着されたことを特徴とする半導体素
子用パッケージである。このように構成されたパッケー
ジでは、半導体素子14の発した熱が第3はんだ13及
び蓋本体19を介してヒートシンク45からスムーズに
放散されるので、半導体素子14の温度上昇を低減する
ことができる。
いずれかに係る発明であって、更に図2に示すように蓋
本体19の上面にAl又はAgにより形成されたヒート
シンク45が積層接着されたことを特徴とする半導体素
子用パッケージである。このように構成されたパッケー
ジでは、半導体素子14の発した熱が第3はんだ13及
び蓋本体19を介してヒートシンク45からスムーズに
放散されるので、半導体素子14の温度上昇を低減する
ことができる。
【0009】
【発明の実施の形態】蓋本体はセラミックスにより板状
に形成され、枠材はセラミックスにより矩形等の多角形
又は円形の枠状に形成される。セラミック基板はセラミ
ック層と回路層とが交互に積層されたセラミック多層配
線基板であり、板状に形成される。またセラミック基板
の下面には回路層と電気的に接続される多数のI/Oピ
ンが突設される。蓋本体はSiC,AlN,低温焼結材
料又はAl2O3により形成され、枠材はSiC,Al
N,低温焼結材料又はAl2O3により形成され、更にセ
ラミック基板はAlN,低温焼結材料又はAl2O3によ
り形成されることが好ましい。低温焼結材料としてはガ
ラス−セラミック系焼結材料やBaSn(BO3)2系焼
結材料等を用いることができる。上記SiC,AlN,
低温焼結材料及びAl2O3の熱膨張係数はSiCが最も
小さく、AlN,低温焼結材料,Al2O3の順に大きく
なる。従って、上記蓋本体、枠材及びセラミック基板を
それぞれ形成する材料は、蓋本体、枠材及びセラミック
基板の各熱膨張係数α1,α2及びα3がα1≦α2≦α3の
関係を満たすように選択される。緩衝材はAl又はAg
により形成される。緩衝材をAlにより形成するときに
は、この厚さを0.1〜0.5mmの範囲にすることが
好ましい。これは緩衝材の厚さが0.1mm未満ではろ
う材中のSi成分が緩衝材のAl中に侵入して多くなり
Alが硬くなる不具合があり、0.5mmを越えるとセ
ラミックスが割れる不具合があるからである。また緩衝
材をAgにより形成するときには、この厚さを5〜20
μmの範囲にすることが好ましい。これは緩衝材の厚さ
が5μm未満では接合不良が発生する恐れがあり、20
μmを越えるとセラミックスが割れる不具合があるから
である。
に形成され、枠材はセラミックスにより矩形等の多角形
又は円形の枠状に形成される。セラミック基板はセラミ
ック層と回路層とが交互に積層されたセラミック多層配
線基板であり、板状に形成される。またセラミック基板
の下面には回路層と電気的に接続される多数のI/Oピ
ンが突設される。蓋本体はSiC,AlN,低温焼結材
料又はAl2O3により形成され、枠材はSiC,Al
N,低温焼結材料又はAl2O3により形成され、更にセ
ラミック基板はAlN,低温焼結材料又はAl2O3によ
り形成されることが好ましい。低温焼結材料としてはガ
ラス−セラミック系焼結材料やBaSn(BO3)2系焼
結材料等を用いることができる。上記SiC,AlN,
低温焼結材料及びAl2O3の熱膨張係数はSiCが最も
小さく、AlN,低温焼結材料,Al2O3の順に大きく
なる。従って、上記蓋本体、枠材及びセラミック基板を
それぞれ形成する材料は、蓋本体、枠材及びセラミック
基板の各熱膨張係数α1,α2及びα3がα1≦α2≦α3の
関係を満たすように選択される。緩衝材はAl又はAg
により形成される。緩衝材をAlにより形成するときに
は、この厚さを0.1〜0.5mmの範囲にすることが
好ましい。これは緩衝材の厚さが0.1mm未満ではろ
う材中のSi成分が緩衝材のAl中に侵入して多くなり
Alが硬くなる不具合があり、0.5mmを越えるとセ
ラミックスが割れる不具合があるからである。また緩衝
材をAgにより形成するときには、この厚さを5〜20
μmの範囲にすることが好ましい。これは緩衝材の厚さ
が5μm未満では接合不良が発生する恐れがあり、20
μmを越えるとセラミックスが割れる不具合があるから
である。
【0010】(a) セラミック基板の上面周縁への第1メ
タライズ層の形成 セラミック基板が低温焼結材料により形成される場合 セラミック基板はグリーンシートに導体ペーストを印刷
し積層した後、焼成することにより作製され、多層配線
基板となる。セラミック基板を低温焼結材料により形成
する場合は、導体ペーストとしてAgを用い、120℃
で10分間乾燥し積層した後、375℃で40分間脱脂
し、更に875℃で20〜30分間焼成することにより
セラミック基板を得る。このとき第1メタライズ層もA
gにて同時に形成される。 セラミック基板がAlN,Al2O3又はSiCにより
形成される場合 セラミック基板をAlN,Al2O3又はSiCにより形
成する場合は、Wペーストを用い、多層配線基板を形成
する。第1メタライズ層もWにて同時に形成されるが、
はんだ付けをするため表面にNiめっきを施す。
タライズ層の形成 セラミック基板が低温焼結材料により形成される場合 セラミック基板はグリーンシートに導体ペーストを印刷
し積層した後、焼成することにより作製され、多層配線
基板となる。セラミック基板を低温焼結材料により形成
する場合は、導体ペーストとしてAgを用い、120℃
で10分間乾燥し積層した後、375℃で40分間脱脂
し、更に875℃で20〜30分間焼成することにより
セラミック基板を得る。このとき第1メタライズ層もA
gにて同時に形成される。 セラミック基板がAlN,Al2O3又はSiCにより
形成される場合 セラミック基板をAlN,Al2O3又はSiCにより形
成する場合は、Wペーストを用い、多層配線基板を形成
する。第1メタライズ層もWにて同時に形成されるが、
はんだ付けをするため表面にNiめっきを施す。
【0011】(b) 枠材の下面への第2メタライズ層の形
成 第2メタライズ層がAlの場合 枠材が単体の状態で又は枠材及び蓋本体の接着時に枠材
の下面にAl−Si系ろう材を挟んで厚さ0.1〜0.
5mmのAl板を置き、これらに荷重0.5〜2kg/
cm2を加え、真空中で600〜630℃に5〜30分
間加熱することにより、Al板が枠材の下面に接着さ
れ、このAl板が第2メタライズ層となる。枠材に接着
された第2メタライズ層の下面にはNiめっきを施すこ
とが好ましい。 第2メタライズ層がAgの場合 枠材が単体の状態で又は枠材及び蓋本体の接着時に枠材
の下面にAgペーストを塗布して100〜150℃に5
〜30分間加熱して乾燥させ、大気中で800〜900
℃に5〜30分間加熱することにより、上記Agペース
トが厚さ5〜20μmの第2メタライズ層となる。Ag
ペーストが塗布される枠材がAlNにより形成される場
合には、Agペースト中のガラス成分の反応を抑えるた
めに、Agペーストを塗布する前にAgペーストを塗布
する面を酸化処理し更にSiO2がコーティングされる
ことが好ましい。
成 第2メタライズ層がAlの場合 枠材が単体の状態で又は枠材及び蓋本体の接着時に枠材
の下面にAl−Si系ろう材を挟んで厚さ0.1〜0.
5mmのAl板を置き、これらに荷重0.5〜2kg/
cm2を加え、真空中で600〜630℃に5〜30分
間加熱することにより、Al板が枠材の下面に接着さ
れ、このAl板が第2メタライズ層となる。枠材に接着
された第2メタライズ層の下面にはNiめっきを施すこ
とが好ましい。 第2メタライズ層がAgの場合 枠材が単体の状態で又は枠材及び蓋本体の接着時に枠材
の下面にAgペーストを塗布して100〜150℃に5
〜30分間加熱して乾燥させ、大気中で800〜900
℃に5〜30分間加熱することにより、上記Agペース
トが厚さ5〜20μmの第2メタライズ層となる。Ag
ペーストが塗布される枠材がAlNにより形成される場
合には、Agペースト中のガラス成分の反応を抑えるた
めに、Agペーストを塗布する前にAgペーストを塗布
する面を酸化処理し更にSiO2がコーティングされる
ことが好ましい。
【0012】(c) 蓋本体の下面への第3メタライズ層の
形成 第3メタライズ層がAlの場合 蓋本体が単体の状態で又は蓋本体及び枠材の接着時に蓋
本体下面の所定の位置にAl−Si系ろう材を挟んで厚
さ0.1〜0.5mmAl板を置き、これらに荷重0.
5〜2kg/cm2を加え、真空中で600〜630℃
に5〜30分間加熱することにより、Al板が蓋本体下
面の所定の位置に接着され、このAl板が第3メタライ
ズ層となる。蓋本体に接着された第2メタライズ層の下
面にはNiめっきを施すことが好ましい。 第3メタライズ層がAgの場合 蓋本体が単体の状態で又は蓋本体及び枠材の接着時に蓋
本体下面の所定の位置にAgペーストを塗布して100
〜150℃に5〜30分間加熱して乾燥させ、大気中で
800〜900℃に5〜30分間加熱することにより、
上記Agペーストが厚さ5〜20μmの第3メタライズ
層となる。Agペーストが塗布される蓋本体がAlNに
より形成される場合には、Agペースト中のガラス成分
の反応を抑えるために、Agペーストを塗布する前にA
gペーストを塗布する面を酸化処理し更にSiO2がコ
ーティングされることが好ましい。
形成 第3メタライズ層がAlの場合 蓋本体が単体の状態で又は蓋本体及び枠材の接着時に蓋
本体下面の所定の位置にAl−Si系ろう材を挟んで厚
さ0.1〜0.5mmAl板を置き、これらに荷重0.
5〜2kg/cm2を加え、真空中で600〜630℃
に5〜30分間加熱することにより、Al板が蓋本体下
面の所定の位置に接着され、このAl板が第3メタライ
ズ層となる。蓋本体に接着された第2メタライズ層の下
面にはNiめっきを施すことが好ましい。 第3メタライズ層がAgの場合 蓋本体が単体の状態で又は蓋本体及び枠材の接着時に蓋
本体下面の所定の位置にAgペーストを塗布して100
〜150℃に5〜30分間加熱して乾燥させ、大気中で
800〜900℃に5〜30分間加熱することにより、
上記Agペーストが厚さ5〜20μmの第3メタライズ
層となる。Agペーストが塗布される蓋本体がAlNに
より形成される場合には、Agペースト中のガラス成分
の反応を抑えるために、Agペーストを塗布する前にA
gペーストを塗布する面を酸化処理し更にSiO2がコ
ーティングされることが好ましい。
【0013】(d) 蓋本体に枠材を接着することによる蓋
の形成 緩衝材がAlの場合 枠材、Al−Si系ろう材、緩衝材、Al−Si系ろう
材及び蓋本体を順に重ね、これらに荷重0.5〜2kg
/cm2を加え、真空中で600〜630℃に5〜30
分間加熱することにより、蓋本体に枠材が接着されて蓋
が形成される。 緩衝材がAgの場合 蓋本体の下面のうち枠材に対向する位置にAgペースト
を塗布して100〜150℃に5〜30分間加熱して乾
燥させ、枠材の上面にAgペーストを塗布して5〜30
℃に5〜30分間加熱して乾燥させる。蓋本体と枠材と
を重ね、大気中で800〜900℃に5〜30分間加熱
することにより、蓋本体に枠材が接着されて蓋が形成さ
れる。上記Agペーストは厚さ5〜20μmの緩衝材と
なる。Agペーストが塗布される蓋本体又は枠材がAl
Nにより形成される場合には、Agペースト中のガラス
成分の反応を抑えるために、Agペーストを塗布する前
にAgペーストを塗布する面を酸化処理し更にSiO2
がコーティングされることが好ましい。
の形成 緩衝材がAlの場合 枠材、Al−Si系ろう材、緩衝材、Al−Si系ろう
材及び蓋本体を順に重ね、これらに荷重0.5〜2kg
/cm2を加え、真空中で600〜630℃に5〜30
分間加熱することにより、蓋本体に枠材が接着されて蓋
が形成される。 緩衝材がAgの場合 蓋本体の下面のうち枠材に対向する位置にAgペースト
を塗布して100〜150℃に5〜30分間加熱して乾
燥させ、枠材の上面にAgペーストを塗布して5〜30
℃に5〜30分間加熱して乾燥させる。蓋本体と枠材と
を重ね、大気中で800〜900℃に5〜30分間加熱
することにより、蓋本体に枠材が接着されて蓋が形成さ
れる。上記Agペーストは厚さ5〜20μmの緩衝材と
なる。Agペーストが塗布される蓋本体又は枠材がAl
Nにより形成される場合には、Agペースト中のガラス
成分の反応を抑えるために、Agペーストを塗布する前
にAgペーストを塗布する面を酸化処理し更にSiO2
がコーティングされることが好ましい。
【0014】(e) 半導体素子のセラミック基板への固定 セラミック基板に蓋を接着する前にセラミック基板上面
の回路層に半導体素子が第1はんだであるはんだバンプ
を介して固定される。具体的には半導体素子下面の電極
に盛り上げられた第1はんだをセラミック基板上面の回
路層の端子にフラックスの粘着力で仮固定し、この状態
で330〜360℃に5〜10秒間加熱して第1はんだ
を溶融することにより、半導体素子がセラミック基板に
固定される。
の回路層に半導体素子が第1はんだであるはんだバンプ
を介して固定される。具体的には半導体素子下面の電極
に盛り上げられた第1はんだをセラミック基板上面の回
路層の端子にフラックスの粘着力で仮固定し、この状態
で330〜360℃に5〜10秒間加熱して第1はんだ
を溶融することにより、半導体素子がセラミック基板に
固定される。
【0015】(f) 蓋のセラミック基板及び半導体素子へ
の接着 半導体素子が固定されたセラミック基板上面の第1メタ
ライズ層に第2はんだを載せ、半導体素子の上面に第3
はんだを載せた状態で、枠材下面の第2メタライズ層が
第2はんだに対向し、蓋本体の下面の第3メタライズ層
が第3はんだに対向するように蓋をセラミック基板に被
せ、更にこの状態でリフロー炉で220〜250℃に5
〜10秒間加熱することにより、蓋がセラミック基板及
び半導体素子に接着される。
の接着 半導体素子が固定されたセラミック基板上面の第1メタ
ライズ層に第2はんだを載せ、半導体素子の上面に第3
はんだを載せた状態で、枠材下面の第2メタライズ層が
第2はんだに対向し、蓋本体の下面の第3メタライズ層
が第3はんだに対向するように蓋をセラミック基板に被
せ、更にこの状態でリフロー炉で220〜250℃に5
〜10秒間加熱することにより、蓋がセラミック基板及
び半導体素子に接着される。
【0016】(g) ヒートシンク ヒートシンクがAlの場合 蓋本体が単体の状態でこの蓋本体の上面にAl−Si系
ろう材を挟んでヒートシンクを重ね、これらに荷重0.
5〜2kg/cm2を加え、真空中で600〜630℃
に5〜30分間加熱することにより、蓋本体にヒートシ
ンクが接着される。ヒートシンクとしては、板状のヒー
トシンク、Al板をプレス成形することにより蜂の巣状
に形成されたコルゲートハニカムフィンを有するヒート
シンク、Al板をプレス成形することにより多数の窓が
形成されたコルゲートルーバフィンを有するヒートシン
ク、アルミダイカスト鋳造法等により形成され多数の板
状又はピン状のフィンを有するヒートシンク等が挙げら
れる。 ヒートシンクがAgの場合 蓋本体の上面にAgペーストを塗布して100〜150
℃に5〜30分間加熱して乾燥させ、大気中で800〜
900℃に5〜30分間加熱することにより、上記Ag
ペーストが厚さ5〜20μmのヒートシンクとなる。A
gペーストが塗布される蓋本体がAlNにより形成され
る場合には、Agペースト中のガラス成分の反応を抑え
るために、Agペーストを塗布する前にAgペーストを
塗布する面を酸化処理し更にSiO2がコーティングさ
れることが好ましい。
ろう材を挟んでヒートシンクを重ね、これらに荷重0.
5〜2kg/cm2を加え、真空中で600〜630℃
に5〜30分間加熱することにより、蓋本体にヒートシ
ンクが接着される。ヒートシンクとしては、板状のヒー
トシンク、Al板をプレス成形することにより蜂の巣状
に形成されたコルゲートハニカムフィンを有するヒート
シンク、Al板をプレス成形することにより多数の窓が
形成されたコルゲートルーバフィンを有するヒートシン
ク、アルミダイカスト鋳造法等により形成され多数の板
状又はピン状のフィンを有するヒートシンク等が挙げら
れる。 ヒートシンクがAgの場合 蓋本体の上面にAgペーストを塗布して100〜150
℃に5〜30分間加熱して乾燥させ、大気中で800〜
900℃に5〜30分間加熱することにより、上記Ag
ペーストが厚さ5〜20μmのヒートシンクとなる。A
gペーストが塗布される蓋本体がAlNにより形成され
る場合には、Agペースト中のガラス成分の反応を抑え
るために、Agペーストを塗布する前にAgペーストを
塗布する面を酸化処理し更にSiO2がコーティングさ
れることが好ましい。
【0017】上記Al−Si系ろう材としては、Al−
7.5%Si箔(重量%、以下同じ)、Al−13%S
i箔、Al−9.5%Si−1.0%Mg箔、Al−
7.5%Si−10%Ge箔等のろう材が例示される。
また上記第1はんだとしては、95%Pb−5%Sn
箔,90%Pb−10%Sn箔等のはんだが例示され、
第2及び第3はんだとしては、Sn−3.5%Ag箔,
Pb−50%In箔,37%Pb−63%Sn箔、40
%Pb−60%Sn箔,36%Pb−62%Sn−2%
Ag箔等のはんだが例示される。
7.5%Si箔(重量%、以下同じ)、Al−13%S
i箔、Al−9.5%Si−1.0%Mg箔、Al−
7.5%Si−10%Ge箔等のろう材が例示される。
また上記第1はんだとしては、95%Pb−5%Sn
箔,90%Pb−10%Sn箔等のはんだが例示され、
第2及び第3はんだとしては、Sn−3.5%Ag箔,
Pb−50%In箔,37%Pb−63%Sn箔、40
%Pb−60%Sn箔,36%Pb−62%Sn−2%
Ag箔等のはんだが例示される。
【0018】
【実施例】次に本発明の実施例を図面に基づいて詳しく
説明する。 <実施例1〜9>図1に示すように、半導体素子用パッ
ケージ10は上面に半導体素子14が第1はんだ11を
介して固定されたセラミック基板16と、半導体素子1
4を収容可能な空所18を有する蓋17とを備え、蓋1
7は半導体素子14の上面を覆う蓋本体19と、蓋本体
19とは別部材により形成され上面が蓋本体19の下面
周縁に緩衝材24を介して接着されかつ半導体素子14
の側面を覆う枠材26とを有する。表1に示すように蓋
本体19としてはAlN,SiCを、緩衝材18として
はAlを、枠材26としてはAlN,Al2O3,低温焼
結材料,SiCを、セラミック基板16としてはAl2
O3,低温焼結材料,AlNを、それぞれ用い、蓋本体
19と枠材26とセラミック基板16の熱膨張係数をそ
れぞれα1とα2とα3とするときα1≦α2≦α3の関係を
満たすように蓋本体19と枠材26とセラミック基板1
6とを組合せた。
説明する。 <実施例1〜9>図1に示すように、半導体素子用パッ
ケージ10は上面に半導体素子14が第1はんだ11を
介して固定されたセラミック基板16と、半導体素子1
4を収容可能な空所18を有する蓋17とを備え、蓋1
7は半導体素子14の上面を覆う蓋本体19と、蓋本体
19とは別部材により形成され上面が蓋本体19の下面
周縁に緩衝材24を介して接着されかつ半導体素子14
の側面を覆う枠材26とを有する。表1に示すように蓋
本体19としてはAlN,SiCを、緩衝材18として
はAlを、枠材26としてはAlN,Al2O3,低温焼
結材料,SiCを、セラミック基板16としてはAl2
O3,低温焼結材料,AlNを、それぞれ用い、蓋本体
19と枠材26とセラミック基板16の熱膨張係数をそ
れぞれα1とα2とα3とするときα1≦α2≦α3の関係を
満たすように蓋本体19と枠材26とセラミック基板1
6とを組合せた。
【0019】上記低温焼結材としてはDuPont社製
の商品名「低温焼結材料951」を使用した。SiC,
AlN,低温焼結材料及びAl2O3の熱膨張係数はそれ
ぞれ4.2×10-6/℃,4.6×10-6/℃,5.8
×10-6/℃及び6.7×10-6/℃であった。蓋本体
19は縦横がそれぞれ40mmで高さが0.38mmの
板であり、緩衝材24は厚さが0.2mmでありかつ内
部に縦横がそれぞれ18mmの矩形の空所18を有し、
枠材26は高さが0.38mmでありかつ上記緩衝材2
4と同一形状の空所を有した。またセラミック基板16
は縦横がそれぞれ40mmで高さが1.5mmであり、
半導体素子14は縦横がそれぞれ10mmで高さが0.
5mmであった。これらの半導体素子用パッケージ10
を次のように製造した。
の商品名「低温焼結材料951」を使用した。SiC,
AlN,低温焼結材料及びAl2O3の熱膨張係数はそれ
ぞれ4.2×10-6/℃,4.6×10-6/℃,5.8
×10-6/℃及び6.7×10-6/℃であった。蓋本体
19は縦横がそれぞれ40mmで高さが0.38mmの
板であり、緩衝材24は厚さが0.2mmでありかつ内
部に縦横がそれぞれ18mmの矩形の空所18を有し、
枠材26は高さが0.38mmでありかつ上記緩衝材2
4と同一形状の空所を有した。またセラミック基板16
は縦横がそれぞれ40mmで高さが1.5mmであり、
半導体素子14は縦横がそれぞれ10mmで高さが0.
5mmであった。これらの半導体素子用パッケージ10
を次のように製造した。
【0020】先ずセラミック基板16、枠材26及び蓋
本体19がそれぞれ単体の状態でセラミック基板16の
上面周縁に第1メタライズ層21を、枠材26の下面に
第2メタライズ層22を、更に蓋本体19の下面中央に
第3メタライズ層23をそれぞれ形成した。第1メタラ
イズ層21はセラミック基板16の作製と同時にこの基
板16の上面周縁に位置するように形成した。第2メタ
ライズ層22は枠材26の下面にAl−7.5%Si箔
ろう材27を挟んで厚さ0.2mmのAl板を置き、こ
れらに荷重2kg/cm2を加え、真空中で630℃に
10分間加熱することにより形成した。第3メタライズ
層23は蓋本体19の下面中央にAl−7.5%Si箔
ろう材27を挟んで厚さ0.2mmAl板を置き、これ
らに荷重2kg/cm2を加え、真空中で630℃に1
0分間加熱することにより形成した。蓋17と枠材26
とを接合した後に、第2及び第3メタライズ層22,2
3の表面にはNiめっき(図示せず)を施した。
本体19がそれぞれ単体の状態でセラミック基板16の
上面周縁に第1メタライズ層21を、枠材26の下面に
第2メタライズ層22を、更に蓋本体19の下面中央に
第3メタライズ層23をそれぞれ形成した。第1メタラ
イズ層21はセラミック基板16の作製と同時にこの基
板16の上面周縁に位置するように形成した。第2メタ
ライズ層22は枠材26の下面にAl−7.5%Si箔
ろう材27を挟んで厚さ0.2mmのAl板を置き、こ
れらに荷重2kg/cm2を加え、真空中で630℃に
10分間加熱することにより形成した。第3メタライズ
層23は蓋本体19の下面中央にAl−7.5%Si箔
ろう材27を挟んで厚さ0.2mmAl板を置き、これ
らに荷重2kg/cm2を加え、真空中で630℃に1
0分間加熱することにより形成した。蓋17と枠材26
とを接合した後に、第2及び第3メタライズ層22,2
3の表面にはNiめっき(図示せず)を施した。
【0021】次に枠材26、Al−7.5%Si箔ろう
材27、緩衝材24、Al−7.5%Si箔ろう材27
及び蓋本体19を下から順に重ね、これらに荷重2kg
/cm2を加え、真空中で630℃に10分間加熱する
ことにより、蓋本体19に枠材26を接着して蓋17を
形成した。またセラミック基板16上面の回路層16a
には半導体素子14を第1はんだ11であるはんだバン
プを介して固定した。具体的には半導体素子14下面の
電極(図示せず)に盛り上げられた第1はんだ11をセ
ラミック基板16上面の回路層16aの端子にフラック
スの粘着力で仮固定し、この状態で350℃に10秒間
加熱して第1はんだ11を溶融することにより、半導体
素子14をセラミック基板16に固定した。
材27、緩衝材24、Al−7.5%Si箔ろう材27
及び蓋本体19を下から順に重ね、これらに荷重2kg
/cm2を加え、真空中で630℃に10分間加熱する
ことにより、蓋本体19に枠材26を接着して蓋17を
形成した。またセラミック基板16上面の回路層16a
には半導体素子14を第1はんだ11であるはんだバン
プを介して固定した。具体的には半導体素子14下面の
電極(図示せず)に盛り上げられた第1はんだ11をセ
ラミック基板16上面の回路層16aの端子にフラック
スの粘着力で仮固定し、この状態で350℃に10秒間
加熱して第1はんだ11を溶融することにより、半導体
素子14をセラミック基板16に固定した。
【0022】更にセラミック基板16上面の第1メタラ
イズ層21に第2はんだ12を載せ、半導体素子14の
上面に第3はんだ13を載せた状態で、枠材26下面の
第2メタライズ層22が第2はんだ12に対向し、蓋本
体19の下面の第3メタライズ層23が第3はんだ13
に対向するように蓋17をセラミック基板16に被せ、
この状態でリフロー炉で250℃に5秒間加熱すること
により、蓋17をセラミック基板16及び半導体素子1
4に接着してパッケージ10を作製した。第1はんだ1
1としては95%Pb−5%Sn箔を用い、第2及び第
3はんだ12,13としてはSn−3.5%Ag箔をそ
れぞれ用いた。また29はセラミック基板16の下面に
突設されたI/Oピンである。
イズ層21に第2はんだ12を載せ、半導体素子14の
上面に第3はんだ13を載せた状態で、枠材26下面の
第2メタライズ層22が第2はんだ12に対向し、蓋本
体19の下面の第3メタライズ層23が第3はんだ13
に対向するように蓋17をセラミック基板16に被せ、
この状態でリフロー炉で250℃に5秒間加熱すること
により、蓋17をセラミック基板16及び半導体素子1
4に接着してパッケージ10を作製した。第1はんだ1
1としては95%Pb−5%Sn箔を用い、第2及び第
3はんだ12,13としてはSn−3.5%Ag箔をそ
れぞれ用いた。また29はセラミック基板16の下面に
突設されたI/Oピンである。
【0023】<実施例10〜19>図2及び表1に示す
ように、蓋本体19としてはAlN,SiC,Al2O3
を、緩衝材24としてはAlを、枠材26としてはAl
N,Al2O3,低温焼結材料,SiCを、セラミック基
板16としてはAl2O3,低温焼結材料,AlNを、そ
れぞれ用い、蓋本体19と枠材26とセラミック基板1
6の熱膨張係数をそれぞれα1とα2とα3とするときα1
≦α2≦α3の関係を満たすように蓋本体19と枠材26
とセラミック基板16とを組合せ、かつ蓋本体19の上
面にヒートシンク45を積層接着して半導体素子用パッ
ケージ40を作製した。ヒートシンク45の蓋本体19
への積層接着方法としては、蓋本体19が単体の状態で
この蓋本体19の上面にAl−7.5%Si箔ろう材2
7を挟んでヒートシンク45となる厚さ0.2mmのA
l板を重ね、これらに荷重2kg/cm2を加え、真空
中で630℃に10分間加熱することにより行った。上
記以外は実施例1〜9と略同様に構成した。
ように、蓋本体19としてはAlN,SiC,Al2O3
を、緩衝材24としてはAlを、枠材26としてはAl
N,Al2O3,低温焼結材料,SiCを、セラミック基
板16としてはAl2O3,低温焼結材料,AlNを、そ
れぞれ用い、蓋本体19と枠材26とセラミック基板1
6の熱膨張係数をそれぞれα1とα2とα3とするときα1
≦α2≦α3の関係を満たすように蓋本体19と枠材26
とセラミック基板16とを組合せ、かつ蓋本体19の上
面にヒートシンク45を積層接着して半導体素子用パッ
ケージ40を作製した。ヒートシンク45の蓋本体19
への積層接着方法としては、蓋本体19が単体の状態で
この蓋本体19の上面にAl−7.5%Si箔ろう材2
7を挟んでヒートシンク45となる厚さ0.2mmのA
l板を重ね、これらに荷重2kg/cm2を加え、真空
中で630℃に10分間加熱することにより行った。上
記以外は実施例1〜9と略同様に構成した。
【0024】<実施例20〜24>図3及び表1に示す
ように、蓋本体59としてはAlNを、緩衝材64とし
てはAgを、枠材66としてはAlN,Al2O3,低温
焼結材料を、セラミック基板16としてはAl2O3,低
温焼結材料を、それぞれ用い、蓋本体59と枠材66と
セラミック基板16の熱膨張係数をそれぞれα1とα2と
α3とするときα1≦α2≦α3の関係を満たすように蓋本
体59と枠材66とセラミック基板16とを組合せて半
導体素子用パッケージ50を作製した。蓋本体59、セ
ラミック基板16及び半導体素子14の寸法は実施例1
〜9のものとそれぞれ同一であった。枠材66は高さが
0.635mmでありかつ内部に縦横がそれぞれ18m
mの矩形の空所58を有した。これらの半導体素子用パ
ッケージ50を次のように製造した。
ように、蓋本体59としてはAlNを、緩衝材64とし
てはAgを、枠材66としてはAlN,Al2O3,低温
焼結材料を、セラミック基板16としてはAl2O3,低
温焼結材料を、それぞれ用い、蓋本体59と枠材66と
セラミック基板16の熱膨張係数をそれぞれα1とα2と
α3とするときα1≦α2≦α3の関係を満たすように蓋本
体59と枠材66とセラミック基板16とを組合せて半
導体素子用パッケージ50を作製した。蓋本体59、セ
ラミック基板16及び半導体素子14の寸法は実施例1
〜9のものとそれぞれ同一であった。枠材66は高さが
0.635mmでありかつ内部に縦横がそれぞれ18m
mの矩形の空所58を有した。これらの半導体素子用パ
ッケージ50を次のように製造した。
【0025】先ずセラミック基板16、枠材66及び蓋
本体59がそれぞれ単体の状態でセラミック基板16の
上面周縁に第1メタライズ層61を、枠材66の下面に
第2メタライズ層62を、更に蓋本体59の下面中央に
第3メタライズ層63をそれぞれ形成した。第1メタラ
イズ層61はセラミック基板16の作製と同時にこの基
板16の上面周縁に位置するように形成した。第2メタ
ライズ層62は枠材66の下面にAgペーストを塗布し
て150℃に10分間加熱して乾燥させ、大気中で85
0℃に10分間加熱することにより形成した。第3メタ
ライズ層63は蓋本体59の下面中央にAgペーストを
塗布して150℃に10分間加熱して乾燥させ、大気中
で850℃に10分間加熱することにより形成した。第
2及び第3メタライズ層の厚さは同一の10μmであっ
た。Agペーストが塗布されるセラミック基板16、枠
材66又は蓋本体59がAlNにより形成される場合に
は、Agペーストを塗布する前にAgペーストを塗布す
る面を酸化処理し更にSiO2をコーティングした(図
示せず)。
本体59がそれぞれ単体の状態でセラミック基板16の
上面周縁に第1メタライズ層61を、枠材66の下面に
第2メタライズ層62を、更に蓋本体59の下面中央に
第3メタライズ層63をそれぞれ形成した。第1メタラ
イズ層61はセラミック基板16の作製と同時にこの基
板16の上面周縁に位置するように形成した。第2メタ
ライズ層62は枠材66の下面にAgペーストを塗布し
て150℃に10分間加熱して乾燥させ、大気中で85
0℃に10分間加熱することにより形成した。第3メタ
ライズ層63は蓋本体59の下面中央にAgペーストを
塗布して150℃に10分間加熱して乾燥させ、大気中
で850℃に10分間加熱することにより形成した。第
2及び第3メタライズ層の厚さは同一の10μmであっ
た。Agペーストが塗布されるセラミック基板16、枠
材66又は蓋本体59がAlNにより形成される場合に
は、Agペーストを塗布する前にAgペーストを塗布す
る面を酸化処理し更にSiO2をコーティングした(図
示せず)。
【0026】次に蓋本体59の下面のうち枠材66に対
向する位置にAgペーストを塗布して150℃に10分
間加熱して乾燥させ、枠材66の上面にAgペーストを
塗布して150℃に10分間加熱して乾燥させ、蓋本体
59と枠材66とを重ね、大気中で850℃に10分間
加熱することにより、蓋本体59に枠材66を接着して
蓋57を形成した。上記Agペーストは厚さ20μmの
緩衝材64となる。Agペーストが塗布される蓋本体5
9又は枠材66がAlNにより形成される場合には、A
gペーストを塗布する前にAgペーストを塗布する面を
酸化処理した後SiO2をコーティングした(図示せ
ず)。またセラミック基板16上面の回路層16aには
半導体素子14を第1はんだ11であるはんだバンプを
介して固定した。
向する位置にAgペーストを塗布して150℃に10分
間加熱して乾燥させ、枠材66の上面にAgペーストを
塗布して150℃に10分間加熱して乾燥させ、蓋本体
59と枠材66とを重ね、大気中で850℃に10分間
加熱することにより、蓋本体59に枠材66を接着して
蓋57を形成した。上記Agペーストは厚さ20μmの
緩衝材64となる。Agペーストが塗布される蓋本体5
9又は枠材66がAlNにより形成される場合には、A
gペーストを塗布する前にAgペーストを塗布する面を
酸化処理した後SiO2をコーティングした(図示せ
ず)。またセラミック基板16上面の回路層16aには
半導体素子14を第1はんだ11であるはんだバンプを
介して固定した。
【0027】更にセラミック基板16上面の第1メタラ
イズ層61に第2はんだ12を載せ、半導体素子14の
上面に第3はんだ13を載せた状態で、枠材66下面の
第2メタライズ層62が第2はんだ12に対向し、蓋本
体59の下面の第3メタライズ層63が第3はんだ13
に対向するように蓋57をセラミック基板16に被せ、
この状態でリフロー炉で250℃に10秒間加熱するこ
とにより、蓋57をセラミック基板16及び半導体素子
14に接着してパッケージ50を作製した。28はセラ
ミック基板16の下面に突設されたI/Oピンである。
イズ層61に第2はんだ12を載せ、半導体素子14の
上面に第3はんだ13を載せた状態で、枠材66下面の
第2メタライズ層62が第2はんだ12に対向し、蓋本
体59の下面の第3メタライズ層63が第3はんだ13
に対向するように蓋57をセラミック基板16に被せ、
この状態でリフロー炉で250℃に10秒間加熱するこ
とにより、蓋57をセラミック基板16及び半導体素子
14に接着してパッケージ50を作製した。28はセラ
ミック基板16の下面に突設されたI/Oピンである。
【0028】<実施例25〜29>図4及び表1に示す
ように、蓋本体59としてはAlNを、緩衝材64とし
てはAgを、枠材66としてはAlN,Al2O3,低温
焼結材料を、セラミック基板16としてはAl2O3,低
温焼結材料を、それぞれ用い、蓋本体59と枠材66と
セラミック基板16の熱膨張係数をそれぞれα1とα2と
α3とするときα1≦α2≦α3の関係を満たすように蓋本
体59と枠材66とセラミック基板16とを組合せ、か
つ蓋本体59の上面にヒートシンク85を積層接着して
半導体素子用パッケージ80を作製した。ヒートシンク
85の蓋本体59への積層接着方法としては、蓋本体5
9の上面にAgペーストを塗布して150℃に10分間
加熱して乾燥させ、大気中で850℃に10分間加熱す
ることにより行った。ヒートシンク85の厚さは20μ
mであった。またAgペーストを塗布する前に、蓋本体
59のAgペーストを塗布する面を酸化処理し、更にS
iO2をコーティングした(図示せず)。上記以外は実
施例20〜24と略同様に構成した。
ように、蓋本体59としてはAlNを、緩衝材64とし
てはAgを、枠材66としてはAlN,Al2O3,低温
焼結材料を、セラミック基板16としてはAl2O3,低
温焼結材料を、それぞれ用い、蓋本体59と枠材66と
セラミック基板16の熱膨張係数をそれぞれα1とα2と
α3とするときα1≦α2≦α3の関係を満たすように蓋本
体59と枠材66とセラミック基板16とを組合せ、か
つ蓋本体59の上面にヒートシンク85を積層接着して
半導体素子用パッケージ80を作製した。ヒートシンク
85の蓋本体59への積層接着方法としては、蓋本体5
9の上面にAgペーストを塗布して150℃に10分間
加熱して乾燥させ、大気中で850℃に10分間加熱す
ることにより行った。ヒートシンク85の厚さは20μ
mであった。またAgペーストを塗布する前に、蓋本体
59のAgペーストを塗布する面を酸化処理し、更にS
iO2をコーティングした(図示せず)。上記以外は実
施例20〜24と略同様に構成した。
【0029】<比較例1及び4>図5及び表1に示すよ
うに、蓋7aをAlNにより一体的に形成し、セラミッ
ク基板6を低温焼結材料又はAl2O3により形成した。
第1メタライズ層3aはセラミック基板6の作製と同時
にこの基板6の上面周縁に位置するように形成した。第
1メタライズ層3aに対向する蓋7aの下面には第2メ
タライズ層3bを形成し、セラミック基板6に第1はん
だ2aを介して固定された半導体素子4の上面に対向す
る蓋7aの下面中央には第3メタライズ層3cを形成し
た。第2及び第3メタライズ層3a〜3cは、塗布され
たAgペーストを150℃に10分間加熱して乾燥さ
せ、大気中で850℃に10分間加熱することにより形
成した。またAlNにより形成された蓋7aのうちAg
ペーストを塗布する面には、Agペーストを塗布する前
に、酸化処理し更にSiO2をコーティングした(図示
せず)。セラミック基板6上面の第1メタライズ層3a
に第2はんだ2bを載せ、半導体素子4の上面に第3は
んだ2cを載せた状態で、第2メタライズ層3bが第2
はんだ2bに対向しかつ第3メタライズ層3cが第3は
んだ2cに対向するように蓋7aをセラミック基板6に
被せ、この状態でリフロー炉で250℃に10秒間加熱
することにより、蓋7aをセラミック基板6及び半導体
素子4に接着してパッケージ1aを作製した。蓋7aは
縦横がそれぞれ40mmで高さが1.2mmであり、空
所8は縦横がそれぞれ18mmで深さが0.8mmであ
り、セラミック基板6は縦横がそれぞれ40mmで高さ
が1.5mmであり、半導体素子4は縦横がそれぞれ1
0mmで高さが0.5mmであった。
うに、蓋7aをAlNにより一体的に形成し、セラミッ
ク基板6を低温焼結材料又はAl2O3により形成した。
第1メタライズ層3aはセラミック基板6の作製と同時
にこの基板6の上面周縁に位置するように形成した。第
1メタライズ層3aに対向する蓋7aの下面には第2メ
タライズ層3bを形成し、セラミック基板6に第1はん
だ2aを介して固定された半導体素子4の上面に対向す
る蓋7aの下面中央には第3メタライズ層3cを形成し
た。第2及び第3メタライズ層3a〜3cは、塗布され
たAgペーストを150℃に10分間加熱して乾燥さ
せ、大気中で850℃に10分間加熱することにより形
成した。またAlNにより形成された蓋7aのうちAg
ペーストを塗布する面には、Agペーストを塗布する前
に、酸化処理し更にSiO2をコーティングした(図示
せず)。セラミック基板6上面の第1メタライズ層3a
に第2はんだ2bを載せ、半導体素子4の上面に第3は
んだ2cを載せた状態で、第2メタライズ層3bが第2
はんだ2bに対向しかつ第3メタライズ層3cが第3は
んだ2cに対向するように蓋7aをセラミック基板6に
被せ、この状態でリフロー炉で250℃に10秒間加熱
することにより、蓋7aをセラミック基板6及び半導体
素子4に接着してパッケージ1aを作製した。蓋7aは
縦横がそれぞれ40mmで高さが1.2mmであり、空
所8は縦横がそれぞれ18mmで深さが0.8mmであ
り、セラミック基板6は縦横がそれぞれ40mmで高さ
が1.5mmであり、半導体素子4は縦横がそれぞれ1
0mmで高さが0.5mmであった。
【0030】<比較例2、3、5及び6>図6及び表1
に示すように、蓋7bをコバール(Kovar)又はC
u/W合金により一体的に形成し、セラミック基板6を
低温焼結材料又はAl2O3により形成し、上記材料を組
合せて4種類の半導体素子用パッケージ1bを作製し
た。第1メタライズ層3aはセラミック基板6の作製と
同時にこの基板6の上面周縁に位置するように形成し、
第1メタライズ層3aに対向する蓋7bの下面には第2
メタライズ層(図示せず)を形成し、セラミック基板6
に第1はんだ2aを介して固定された半導体素子4の上
面に対向する蓋7bの下面中央には第3メタライズ層
(図示せず)を形成した。第2及び第3メタライズ層は
それぞれ所定の位置に施されたNiめっきである。セラ
ミック基板6上面の第1メタライズ層3aに第2はんだ
2bを載せ、半導体素子4の上面に第3はんだ2cを載
せた状態で、第2メタライズ層が第2はんだ2bに対向
しかつ第3メタライズ層が第3はんだ2cに対向するよ
うに蓋7bをセラミック基板6に被せ、この状態でリフ
ロー炉で250℃に10秒間加熱することにより、蓋7
bをセラミック基板6及び半導体素子4に接着してパッ
ケージ1bを作製した。蓋7b、空所8、セラミック基
板6及び半導体素子4の寸法は上記比較例1と略同一で
あった。
に示すように、蓋7bをコバール(Kovar)又はC
u/W合金により一体的に形成し、セラミック基板6を
低温焼結材料又はAl2O3により形成し、上記材料を組
合せて4種類の半導体素子用パッケージ1bを作製し
た。第1メタライズ層3aはセラミック基板6の作製と
同時にこの基板6の上面周縁に位置するように形成し、
第1メタライズ層3aに対向する蓋7bの下面には第2
メタライズ層(図示せず)を形成し、セラミック基板6
に第1はんだ2aを介して固定された半導体素子4の上
面に対向する蓋7bの下面中央には第3メタライズ層
(図示せず)を形成した。第2及び第3メタライズ層は
それぞれ所定の位置に施されたNiめっきである。セラ
ミック基板6上面の第1メタライズ層3aに第2はんだ
2bを載せ、半導体素子4の上面に第3はんだ2cを載
せた状態で、第2メタライズ層が第2はんだ2bに対向
しかつ第3メタライズ層が第3はんだ2cに対向するよ
うに蓋7bをセラミック基板6に被せ、この状態でリフ
ロー炉で250℃に10秒間加熱することにより、蓋7
bをセラミック基板6及び半導体素子4に接着してパッ
ケージ1bを作製した。蓋7b、空所8、セラミック基
板6及び半導体素子4の寸法は上記比較例1と略同一で
あった。
【0031】<比較試験と評価>実施例1〜29及び比
較例1〜6の半導体素子用パッケージの各構成部品の材
料と、実施例1〜29の半導体素子用パッケージの蓋本
体及び枠材の接着温度とを表1に示した。また実施例1
〜29及び比較例1〜6の半導体素子用パッケージの蓋
の反り(長さ40mmでの反りの平均値)、−40℃〜
125℃の温度サイクルをパッケージに1000回印加
した後の蓋とセラミック基板との接合強度、半導体素子
を3W発熱させたときの熱抵抗、及びパッケージの重量
(半導体素子を含む。)をそれぞれ測定し、その結果を
表2に示した。表2の温度サイクル後のパッケージ強度
において、Aは接合強度が良好であり、Bは接合強度が
普通であり、Cは接合強度が不良であることを示す。
較例1〜6の半導体素子用パッケージの各構成部品の材
料と、実施例1〜29の半導体素子用パッケージの蓋本
体及び枠材の接着温度とを表1に示した。また実施例1
〜29及び比較例1〜6の半導体素子用パッケージの蓋
の反り(長さ40mmでの反りの平均値)、−40℃〜
125℃の温度サイクルをパッケージに1000回印加
した後の蓋とセラミック基板との接合強度、半導体素子
を3W発熱させたときの熱抵抗、及びパッケージの重量
(半導体素子を含む。)をそれぞれ測定し、その結果を
表2に示した。表2の温度サイクル後のパッケージ強度
において、Aは接合強度が良好であり、Bは接合強度が
普通であり、Cは接合強度が不良であることを示す。
【0032】
【表1】
【0033】
【表2】
【0034】表1及び表2より明らかなように、実施例
1〜29のパッケージでは比較例1〜6のパッケージよ
り軽量であり、反りが少ないことが判った。蓋とセラミ
ック基板との接合強度もはんだへのストレスが少ないた
め良好であった。
1〜29のパッケージでは比較例1〜6のパッケージよ
り軽量であり、反りが少ないことが判った。蓋とセラミ
ック基板との接合強度もはんだへのストレスが少ないた
め良好であった。
【0035】
【発明の効果】以上述べたように、本発明によれば、蓋
本体が半導体素子の上面を覆い、蓋本体とは別部材によ
り形成されかつ上面が蓋本体の下面周縁に緩衝材を介し
て接着された枠材が半導体素子の側面を覆い、蓋本体と
枠材とセラミック基板蓋本体の熱膨張係数をそれぞれα
1とα2とα3とするとき、上記蓋本体と枠材とセラミッ
ク基板とをα1≦α2≦α3の関係を満たすように構成し
たので、半導体素子の高さに合わせるための蓋の内面の
機械加工が煩わしく加工工数が大幅に増大する従来の半
導体素子収納用パッケージと比較して、半導体素子との
高さを合わせるために枠材を機械加工したとしても僅か
な加工工数で済む。また蓋の側壁をなす枠材を蓋本体と
は別部材としたので、半導体素子に無理な力を加えずに
半導体素子をセラミック基板及び蓋本体に確実に固定し
た状態で空所に収容できる。
本体が半導体素子の上面を覆い、蓋本体とは別部材によ
り形成されかつ上面が蓋本体の下面周縁に緩衝材を介し
て接着された枠材が半導体素子の側面を覆い、蓋本体と
枠材とセラミック基板蓋本体の熱膨張係数をそれぞれα
1とα2とα3とするとき、上記蓋本体と枠材とセラミッ
ク基板とをα1≦α2≦α3の関係を満たすように構成し
たので、半導体素子の高さに合わせるための蓋の内面の
機械加工が煩わしく加工工数が大幅に増大する従来の半
導体素子収納用パッケージと比較して、半導体素子との
高さを合わせるために枠材を機械加工したとしても僅か
な加工工数で済む。また蓋の側壁をなす枠材を蓋本体と
は別部材としたので、半導体素子に無理な力を加えずに
半導体素子をセラミック基板及び蓋本体に確実に固定し
た状態で空所に収容できる。
【0036】また蓋本体、枠材及びセラミック基板がこ
れらの熱膨張係数の間のα1≦α2≦α3という関係を満
たすことにより、半導体素子の発熱及び冷却の繰返しに
よるセラミック基板、蓋及び半導体素子間の各接着部に
発生するストレスを緩和することができ、上記各熱膨張
係数の僅かな相違により各接着部に発生するストレスも
縦弾性係数の小さい緩衝材が伸縮することにより低減す
ることができる。また緩衝材として比重の比較的小さい
Alを用いれば、本発明のパッケージを従来のパッケー
ジより軽くすることができる。更に蓋本体の上面にAl
又はAgにより形成されたヒートシンクを積層接着すれ
ば、半導体素子の発した熱が第3はんだ及び蓋本体を介
してヒートシンクからスムーズに放散されるので、半導
体素子の温度上昇を低減することができる。
れらの熱膨張係数の間のα1≦α2≦α3という関係を満
たすことにより、半導体素子の発熱及び冷却の繰返しに
よるセラミック基板、蓋及び半導体素子間の各接着部に
発生するストレスを緩和することができ、上記各熱膨張
係数の僅かな相違により各接着部に発生するストレスも
縦弾性係数の小さい緩衝材が伸縮することにより低減す
ることができる。また緩衝材として比重の比較的小さい
Alを用いれば、本発明のパッケージを従来のパッケー
ジより軽くすることができる。更に蓋本体の上面にAl
又はAgにより形成されたヒートシンクを積層接着すれ
ば、半導体素子の発した熱が第3はんだ及び蓋本体を介
してヒートシンクからスムーズに放散されるので、半導
体素子の温度上昇を低減することができる。
【図1】本発明の実施例1〜6の半導体素子用パッケー
ジの要部断面図。
ジの要部断面図。
【図2】本発明の実施例7〜13の半導体素子用パッケ
ージの要部断面図。
ージの要部断面図。
【図3】本発明の実施例14〜16の半導体素子用パッ
ケージの要部断面図。
ケージの要部断面図。
【図4】本発明の実施例17〜19の半導体素子用パッ
ケージの要部断面図。
ケージの要部断面図。
【図5】比較例1の半導体素子用パッケージの要部断面
図。
図。
【図6】比較例2及び3の半導体素子用パッケージの要
部断面図。
部断面図。
10,40,50,80 半導体素子用パッケージ 11 第1はんだ 13 第3はんだ 14 半導体素子 16 セラミック基板 17,57 蓋 18,58 空所 19,59 蓋本体 21,61 第1メタライズ層 22,62 第2メタライズ層 23,63 第3メタライズ層 24,64 緩衝材 26,66 枠材 45,85 ヒートシンク
───────────────────────────────────────────────────── フロントページの続き (72)発明者 初鹿 昌文 埼玉県大宮市北袋町1丁目297番地 三菱 マテリアル株式会社総合研究所内
Claims (6)
- 【請求項1】 上面に半導体素子(14)が第1はんだ(11)
を介して固定されたセラミック基板(16)と、前記半導体
素子(14)を収容可能な空所(18,58)を有する蓋(17,57)と
を備え、前記蓋(17,57)を前記セラミック基板(16)の上
面周縁に接着することにより前記半導体素子(14)を収容
するように構成された半導体素子用パッケージにおい
て、 前記蓋(17,57)が前記半導体素子(14)の上面を覆う蓋本
体(19,59)と、 前記蓋本体(19,59)とは別部材により形成され上面が前
記蓋本体(19,59)の下面周縁に緩衝材(24,64)を介して接
着されかつ前記半導体素子(14)の側面を覆う枠材(26,6
6)とを有し、 前記蓋本体(19,59)と前記枠材(26,66)と前記セラミック
基板(16)の熱膨張係数をそれぞれα1とα2とα3とする
ときα1≦α2≦α3の関係を満たすことを特徴とする半
導体素子用パッケージ。 - 【請求項2】 熱膨張係数α1の蓋本体(19,59)がSi
C,AlN,低温焼結材料又はAl2O3により形成さ
れ、 熱膨張係数α2の枠材(26,66)がSiC,AlN,低温焼
結材料又はAl2O3により形成され、 熱膨張係数α3のセラミック基板(16)がAlN,低温焼
結材料又はAl2O3により形成され、 α1≦α2≦α3の関係を満たすように前記蓋本体(19,59)
と前記枠材(26,66)と前記セラミック基板(16)とが選択
された請求項1記載の半導体素子用パッケージ。 - 【請求項3】 緩衝材(24,64)がAl又はAgにより形
成された請求項1又は2記載の半導体素子用パッケー
ジ。 - 【請求項4】 セラミック基板(16)の上面周縁に第1メ
タライズ層(21,61)が形成され、 枠材(26,66)の下面に第2メタライズ層(22,62)が形成さ
れ、 前記枠材(26,66)が前記第2メタライズ層(22,62)と第3
はんだ(13)と前記第1メタライズ層(21,61)とを介して
前記セラミック基板(16)の上面周縁に接着された請求項
1ないし3いずれか記載の半導体素子用パッケージ。 - 【請求項5】 セラミック基板(16)の上面に第1はんだ
(11)を介して半導体素子(14)が固定され、 前記半導体素子(14)に対向する蓋本体(19,59)の下面に
第3メタライズ層(23,63)が形成され、 前記半導体素子(14)の上面が前記蓋本体(19,59)の下面
に第3はんだ(13)及び前記第3メタライズ層(23,63)を
介して接着された請求項1ないし4いずれか記載の半導
体素子用パッケージ。 - 【請求項6】 蓋本体(19,59)の上面にAl又はAgに
より形成されたヒートシンク(45,85)が積層接着された
請求項1ないし5いずれか記載の半導体素子用パッケー
ジ。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP7242673A JPH0992748A (ja) | 1995-09-21 | 1995-09-21 | 半導体素子用パッケージ |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP7242673A JPH0992748A (ja) | 1995-09-21 | 1995-09-21 | 半導体素子用パッケージ |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH0992748A true JPH0992748A (ja) | 1997-04-04 |
Family
ID=17092544
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP7242673A Withdrawn JPH0992748A (ja) | 1995-09-21 | 1995-09-21 | 半導体素子用パッケージ |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH0992748A (ja) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2003243565A (ja) * | 2002-02-07 | 2003-08-29 | Motorola Inc | パッケージ化半導体装置およびその製作方法 |
GB2359927B (en) * | 1998-12-21 | 2003-11-26 | Intel Corp | Windowed non-ceramic package having embedded frame |
US6692993B2 (en) | 1998-10-13 | 2004-02-17 | Intel Corporation | Windowed non-ceramic package having embedded frame |
JP2018088443A (ja) * | 2016-11-28 | 2018-06-07 | 京セラ株式会社 | 電子素子実装用基板および電子装置 |
-
1995
- 1995-09-21 JP JP7242673A patent/JPH0992748A/ja not_active Withdrawn
Cited By (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6692993B2 (en) | 1998-10-13 | 2004-02-17 | Intel Corporation | Windowed non-ceramic package having embedded frame |
US7026707B2 (en) | 1998-10-13 | 2006-04-11 | Intel Corporation | Windowed package having embedded frame |
US7223631B2 (en) | 1998-10-13 | 2007-05-29 | Intel Corporation | Windowed package having embedded frame |
GB2359927B (en) * | 1998-12-21 | 2003-11-26 | Intel Corp | Windowed non-ceramic package having embedded frame |
JP2003243565A (ja) * | 2002-02-07 | 2003-08-29 | Motorola Inc | パッケージ化半導体装置およびその製作方法 |
JP4653383B2 (ja) * | 2002-02-07 | 2011-03-16 | フリースケール セミコンダクター インコーポレイテッド | パッケージ化半導体装置およびその製作方法 |
JP2018088443A (ja) * | 2016-11-28 | 2018-06-07 | 京セラ株式会社 | 電子素子実装用基板および電子装置 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3180677B2 (ja) | ヒートシンク付セラミック回路基板 | |
JPS6327860B2 (ja) | ||
JPS63314855A (ja) | セラミツクパツケ−ジ | |
JPH0992748A (ja) | 半導体素子用パッケージ | |
JP3250187B2 (ja) | 高放熱性セラミックパッケージ | |
JP2000183253A (ja) | 半導体素子収納用パッケージ | |
JP2517024B2 (ja) | セラミックパッケ―ジとその製造方法 | |
JP2516981B2 (ja) | セラミックパッケ−ジとその製造方法 | |
JPH0883872A (ja) | 半導体素子収納用パッケージ | |
JP4454164B2 (ja) | 半導体素子収納用パッケージ | |
JP3204771B2 (ja) | セラミックパッケージ | |
JP2003197803A (ja) | 半導体パッケージ | |
JPH06196585A (ja) | 回路基板 | |
JP2514911Y2 (ja) | 半導体素子収納用パッケージ | |
JP2000183236A (ja) | 半導体素子収納用パッケージ | |
JP3659300B2 (ja) | 半導体素子収納用パッケージ | |
JPH0997865A (ja) | 放熱部品 | |
JP2515672Y2 (ja) | 半導体素子収納用パッケージ | |
JP2548964Y2 (ja) | 半導体素子収納用パッケージ | |
JP3439844B2 (ja) | 半導体素子収納用パッケージ | |
JPH07297322A (ja) | 複合セラミック基板及びその製造方法 | |
JPH0770634B2 (ja) | セラミツクスパツケ−ジ及びその製造方法 | |
JPH0529499A (ja) | セラミツクス多層基板 | |
JP3752447B2 (ja) | 半導体素子収納用パッケージ | |
JPH0465544B2 (ja) |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20021203 |