JPH0992748A - 半導体素子用パッケージ - Google Patents
半導体素子用パッケージInfo
- Publication number
- JPH0992748A JPH0992748A JP7242673A JP24267395A JPH0992748A JP H0992748 A JPH0992748 A JP H0992748A JP 7242673 A JP7242673 A JP 7242673A JP 24267395 A JP24267395 A JP 24267395A JP H0992748 A JPH0992748 A JP H0992748A
- Authority
- JP
- Japan
- Prior art keywords
- ceramic substrate
- semiconductor element
- lid
- lid body
- solder
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73253—Bump and layer connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/161—Cap
- H01L2924/1615—Shape
- H01L2924/16152—Cap comprising a cavity for hosting the device, e.g. U-shaped cap
Landscapes
- Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
Abstract
(57)【要約】
【課題】無理な力を加えずに半導体素子を確実に固定し
た状態で空所に収容でき、蓋の機械加工工数を低減し、
半導体素子の発熱及び冷却の繰返しによるセラミック基
板、蓋及び半導体素子間の各接着部に発生するストレス
を緩和する。 【解決手段】セラミック基板１６の上面に半導体素子１
４が第１はんだ１１を介して固定され、半導体素子１４
を収容可能な空所１８を有する蓋１７をセラミック基板
１６の上面周縁に接着することにより、半導体素子１４
を収容するように構成される。蓋１７は半導体素子１４
の上面を覆う蓋本体１９と、蓋本体１９とは別部材によ
り形成され上面が蓋本体１９の下面周縁に緩衝材２４を
介して接着されかつ半導体素子１４の側面を覆う枠材２
６とを有する。蓋本体１９と枠材２６とセラミック基板
１６とは、これらの熱膨張係数をそれぞれα1とα2とα
3とするとき、α1≦α2≦α3の関係を満たすように構成
される。
た状態で空所に収容でき、蓋の機械加工工数を低減し、
半導体素子の発熱及び冷却の繰返しによるセラミック基
板、蓋及び半導体素子間の各接着部に発生するストレス
を緩和する。 【解決手段】セラミック基板１６の上面に半導体素子１
４が第１はんだ１１を介して固定され、半導体素子１４
を収容可能な空所１８を有する蓋１７をセラミック基板
１６の上面周縁に接着することにより、半導体素子１４
を収容するように構成される。蓋１７は半導体素子１４
の上面を覆う蓋本体１９と、蓋本体１９とは別部材によ
り形成され上面が蓋本体１９の下面周縁に緩衝材２４を
介して接着されかつ半導体素子１４の側面を覆う枠材２
６とを有する。蓋本体１９と枠材２６とセラミック基板
１６とは、これらの熱膨張係数をそれぞれα1とα2とα
3とするとき、α1≦α2≦α3の関係を満たすように構成
される。
Description
【０００１】
【発明の属する技術分野】本発明は半導体素子を収容す
るためのパッケージに関するものである。
るためのパッケージに関するものである。
【０００２】
【従来の技術】従来、この種の半導体素子用パッケージ
として、セラミック基板と蓋からなり、内部に半導体素
子を収容するための空所を有し、セラミック基板がガラ
スセラミック焼結体で形成され、蓋が窒化アルミニウム
焼結体で形成された半導体素子収納用パッケージが開示
されている（特開平６−２４４２９５）。このパッケー
ジではセラミック基板が５０．０〜９０．０体積％のコ
ージェライト及びムライトの少なくとも１種からなる結
晶と、１０．０〜５０．０体積％のアルミナ、スピネ
ル、アノーサイト及びフォルステライトの少なくとも１
種からなる結晶とが含有される。蓋はＡｌＮ粉末を主成
分とする原料粉末をプレス成形により成形体を形成した
後、この成形体を約１８００℃の温度で焼成することに
より、伏せ椀状に形成される。また蓋の側壁下面はセラ
ミック基板の上面周縁にガラスや樹脂等の封止材を介し
て接着され、半導体素子の上面はこの半導体素子の発し
た熱を効率良く大気中に放散させるために蓋の内面に接
着される。
として、セラミック基板と蓋からなり、内部に半導体素
子を収容するための空所を有し、セラミック基板がガラ
スセラミック焼結体で形成され、蓋が窒化アルミニウム
焼結体で形成された半導体素子収納用パッケージが開示
されている（特開平６−２４４２９５）。このパッケー
ジではセラミック基板が５０．０〜９０．０体積％のコ
ージェライト及びムライトの少なくとも１種からなる結
晶と、１０．０〜５０．０体積％のアルミナ、スピネ
ル、アノーサイト及びフォルステライトの少なくとも１
種からなる結晶とが含有される。蓋はＡｌＮ粉末を主成
分とする原料粉末をプレス成形により成形体を形成した
後、この成形体を約１８００℃の温度で焼成することに
より、伏せ椀状に形成される。また蓋の側壁下面はセラ
ミック基板の上面周縁にガラスや樹脂等の封止材を介し
て接着され、半導体素子の上面はこの半導体素子の発し
た熱を効率良く大気中に放散させるために蓋の内面に接
着される。
【０００３】このように構成された半導体素子収納用パ
ッケージでは、セラミック基板の熱膨張係数が蓋の熱膨
張係数と半導体素子の構成材料であるシリコンの熱膨張
係数とに近似した値になるので、半導体素子の発熱によ
りセラミック基板、蓋及び半導体素子に熱応力が発生せ
ず、半導体素子を長期間正常にかつ安定して作動させる
ことができるようになっている。
ッケージでは、セラミック基板の熱膨張係数が蓋の熱膨
張係数と半導体素子の構成材料であるシリコンの熱膨張
係数とに近似した値になるので、半導体素子の発熱によ
りセラミック基板、蓋及び半導体素子に熱応力が発生せ
ず、半導体素子を長期間正常にかつ安定して作動させる
ことができるようになっている。
【０００４】
【発明が解決しようとする課題】しかし、上記従来の半
導体素子収納用パッケージでは、焼結したままの蓋の側
壁の高さにばらつきがあり、この状態で上面に半導体素
子を固定したセラミック基板に蓋を接着すると、半導体
素子に過大な圧縮力が作用したり或いは半導体素子の上
面を蓋の内面に接着できなかったりする不具合があっ
た。この点を解消するために側壁の下面及び蓋の内面を
機械加工して側壁の高さを半導体素子の高さに合わせよ
うとすると、蓋の内面の機械加工が煩わしく加工工数が
大幅に増大する問題点がある。また、上記従来の半導体
素子収納用パッケージでは、セラミック基板の熱膨張係
数が蓋及び半導体素子の熱膨張係数に近似した値になる
とはいっても、完全に一致するわけではないため、セラ
ミック基板、蓋及び半導体素子間の各接着部に、半導体
素子の発熱及び冷却の繰返しによる比較的大きなストレ
スが作用する問題点もあった。
導体素子収納用パッケージでは、焼結したままの蓋の側
壁の高さにばらつきがあり、この状態で上面に半導体素
子を固定したセラミック基板に蓋を接着すると、半導体
素子に過大な圧縮力が作用したり或いは半導体素子の上
面を蓋の内面に接着できなかったりする不具合があっ
た。この点を解消するために側壁の下面及び蓋の内面を
機械加工して側壁の高さを半導体素子の高さに合わせよ
うとすると、蓋の内面の機械加工が煩わしく加工工数が
大幅に増大する問題点がある。また、上記従来の半導体
素子収納用パッケージでは、セラミック基板の熱膨張係
数が蓋及び半導体素子の熱膨張係数に近似した値になる
とはいっても、完全に一致するわけではないため、セラ
ミック基板、蓋及び半導体素子間の各接着部に、半導体
素子の発熱及び冷却の繰返しによる比較的大きなストレ
スが作用する問題点もあった。
【０００５】本発明の目的は、半導体素子に無理な力を
加えずに半導体素子をセラミック基板及び蓋本体に確実
に固定した状態で空所に収容でき、蓋の機械加工工数を
低減することができ、更に半導体素子の発熱及び冷却の
繰返しによるセラミック基板、蓋及び半導体素子間の各
接着部に発生するストレスを緩和することができる半導
体素子用パッケージを提供することにある。本発明の別
の目的は、軽量化を図ることができ、また半導体素子の
温度上昇を低減できる半導体素子用パッケージを提供す
ることにある。
加えずに半導体素子をセラミック基板及び蓋本体に確実
に固定した状態で空所に収容でき、蓋の機械加工工数を
低減することができ、更に半導体素子の発熱及び冷却の
繰返しによるセラミック基板、蓋及び半導体素子間の各
接着部に発生するストレスを緩和することができる半導
体素子用パッケージを提供することにある。本発明の別
の目的は、軽量化を図ることができ、また半導体素子の
温度上昇を低減できる半導体素子用パッケージを提供す
ることにある。
【０００６】
【課題を解決するための手段】請求項１に係る発明は、
図１に示すように上面に半導体素子１４が第１はんだ１
１を介して固定されたセラミック基板１６と、半導体素
子１４を収容可能な空所１８を有する蓋１７とを備え、
蓋１７をセラミック基板１６の上面周縁に接着すること
により半導体素子１４を収容するように構成された半導
体素子用パッケージの改良である。その特徴ある構成
は、蓋１７が半導体素子１４の上面を覆う蓋本体１９
と、蓋本体１９とは別部材により形成され上面が蓋本体
１９の下面周縁に緩衝材２４を介して接着されかつ半導
体素子１４の側面を覆う枠材２６とを有し、蓋本体１９
と枠材２６とセラミック基板１６の熱膨張係数をそれぞ
れα1とα2とα3とするときα1≦α2≦α3の関係を満た
すところにある。請求項４に係る発明は、請求項１ない
し３いずれかに係る発明であって、更にセラミック基板
１６の上面周縁に第１メタライズ層２１が形成され、枠
材２６の下面に第２メタライズ層２２が形成され、枠材
２６が第２メタライズ層２２と第３はんだ１３と第１メ
タライズ層２１とを介してセラミック基板１６の上面周
縁に接着されたことを特徴とする半導体素子用セラミッ
クパッケージである。請求項５に係る発明は、請求項１
ないし４いずれかに係る発明であって、更にセラミック
基板１６の上面に第１はんだ１１を介して半導体素子１
４が固定され、半導体素子１４に対向する蓋本体１９の
下面に第３メタライズ層２３が形成され、半導体素子１
４の上面が蓋本体１９の下面に第３はんだ１３及び第３
メタライズ層２３を介して接着されたことを特徴とする
半導体素子用パッケージである。
図１に示すように上面に半導体素子１４が第１はんだ１
１を介して固定されたセラミック基板１６と、半導体素
子１４を収容可能な空所１８を有する蓋１７とを備え、
蓋１７をセラミック基板１６の上面周縁に接着すること
により半導体素子１４を収容するように構成された半導
体素子用パッケージの改良である。その特徴ある構成
は、蓋１７が半導体素子１４の上面を覆う蓋本体１９
と、蓋本体１９とは別部材により形成され上面が蓋本体
１９の下面周縁に緩衝材２４を介して接着されかつ半導
体素子１４の側面を覆う枠材２６とを有し、蓋本体１９
と枠材２６とセラミック基板１６の熱膨張係数をそれぞ
れα1とα2とα3とするときα1≦α2≦α3の関係を満た
すところにある。請求項４に係る発明は、請求項１ない
し３いずれかに係る発明であって、更にセラミック基板
１６の上面周縁に第１メタライズ層２１が形成され、枠
材２６の下面に第２メタライズ層２２が形成され、枠材
２６が第２メタライズ層２２と第３はんだ１３と第１メ
タライズ層２１とを介してセラミック基板１６の上面周
縁に接着されたことを特徴とする半導体素子用セラミッ
クパッケージである。請求項５に係る発明は、請求項１
ないし４いずれかに係る発明であって、更にセラミック
基板１６の上面に第１はんだ１１を介して半導体素子１
４が固定され、半導体素子１４に対向する蓋本体１９の
下面に第３メタライズ層２３が形成され、半導体素子１
４の上面が蓋本体１９の下面に第３はんだ１３及び第３
メタライズ層２３を介して接着されたことを特徴とする
半導体素子用パッケージである。
【０００７】このように構成された半導体素子用パッケ
ージでは、蓋１７の側壁をなす枠材２６を蓋本体１９と
は別部材としたので、半導体素子１４に無理な力を加え
ずに半導体素子１４をセラミック基板１６及び蓋本体１
９に確実に固定した状態で空所１８に収容できる。また
蓋本体１９及び枠材２６は比較的単純な形状であるの
で、半導体素子１４との高さを合わせるために枠材２６
を機械加工したとしても僅かな工数で済む。更に蓋本体
１９、枠材２６及びセラミック基板１６がこれらの熱膨
張係数の間のα1≦α2≦α3という関係を満たすことに
より、半導体素子１４の発熱及び冷却の繰返しによるセ
ラミック基板１６、蓋１７及び半導体素子１４間の各接
着部、即ち第１〜第３はんだ１１〜１３に発生するスト
レスを緩和することができ、上記各熱膨張係数の僅かな
相違により第１〜第３はんだ１１〜１３に発生するスト
レスも縦弾性係数の小さい緩衝材２４が伸縮することに
より低減することができる。
ージでは、蓋１７の側壁をなす枠材２６を蓋本体１９と
は別部材としたので、半導体素子１４に無理な力を加え
ずに半導体素子１４をセラミック基板１６及び蓋本体１
９に確実に固定した状態で空所１８に収容できる。また
蓋本体１９及び枠材２６は比較的単純な形状であるの
で、半導体素子１４との高さを合わせるために枠材２６
を機械加工したとしても僅かな工数で済む。更に蓋本体
１９、枠材２６及びセラミック基板１６がこれらの熱膨
張係数の間のα1≦α2≦α3という関係を満たすことに
より、半導体素子１４の発熱及び冷却の繰返しによるセ
ラミック基板１６、蓋１７及び半導体素子１４間の各接
着部、即ち第１〜第３はんだ１１〜１３に発生するスト
レスを緩和することができ、上記各熱膨張係数の僅かな
相違により第１〜第３はんだ１１〜１３に発生するスト
レスも縦弾性係数の小さい緩衝材２４が伸縮することに
より低減することができる。
【０００８】請求項６に係る発明は、請求項１ないし５
いずれかに係る発明であって、更に図２に示すように蓋
本体１９の上面にＡｌ又はＡｇにより形成されたヒート
シンク４５が積層接着されたことを特徴とする半導体素
子用パッケージである。このように構成されたパッケー
ジでは、半導体素子１４の発した熱が第３はんだ１３及
び蓋本体１９を介してヒートシンク４５からスムーズに
放散されるので、半導体素子１４の温度上昇を低減する
ことができる。
いずれかに係る発明であって、更に図２に示すように蓋
本体１９の上面にＡｌ又はＡｇにより形成されたヒート
シンク４５が積層接着されたことを特徴とする半導体素
子用パッケージである。このように構成されたパッケー
ジでは、半導体素子１４の発した熱が第３はんだ１３及
び蓋本体１９を介してヒートシンク４５からスムーズに
放散されるので、半導体素子１４の温度上昇を低減する
ことができる。
【０００９】
【発明の実施の形態】蓋本体はセラミックスにより板状
に形成され、枠材はセラミックスにより矩形等の多角形
又は円形の枠状に形成される。セラミック基板はセラミ
ック層と回路層とが交互に積層されたセラミック多層配
線基板であり、板状に形成される。またセラミック基板
の下面には回路層と電気的に接続される多数のＩ／Ｏピ
ンが突設される。蓋本体はＳｉＣ，ＡｌＮ，低温焼結材
料又はＡｌ2Ｏ3により形成され、枠材はＳｉＣ，Ａｌ
Ｎ，低温焼結材料又はＡｌ2Ｏ3により形成され、更にセ
ラミック基板はＡｌＮ，低温焼結材料又はＡｌ2Ｏ3によ
り形成されることが好ましい。低温焼結材料としてはガ
ラス−セラミック系焼結材料やＢａＳｎ（ＢＯ3）2系焼
結材料等を用いることができる。上記ＳｉＣ，ＡｌＮ，
低温焼結材料及びＡｌ2Ｏ3の熱膨張係数はＳｉＣが最も
小さく、ＡｌＮ，低温焼結材料，Ａｌ2Ｏ3の順に大きく
なる。従って、上記蓋本体、枠材及びセラミック基板を
それぞれ形成する材料は、蓋本体、枠材及びセラミック
基板の各熱膨張係数α1，α2及びα3がα1≦α2≦α3の
関係を満たすように選択される。緩衝材はＡｌ又はＡｇ
により形成される。緩衝材をＡｌにより形成するときに
は、この厚さを０．１〜０．５ｍｍの範囲にすることが
好ましい。これは緩衝材の厚さが０．１ｍｍ未満ではろ
う材中のＳｉ成分が緩衝材のＡｌ中に侵入して多くなり
Ａｌが硬くなる不具合があり、０．５ｍｍを越えるとセ
ラミックスが割れる不具合があるからである。また緩衝
材をＡｇにより形成するときには、この厚さを５〜２０
μｍの範囲にすることが好ましい。これは緩衝材の厚さ
が５μｍ未満では接合不良が発生する恐れがあり、２０
μｍを越えるとセラミックスが割れる不具合があるから
である。
に形成され、枠材はセラミックスにより矩形等の多角形
又は円形の枠状に形成される。セラミック基板はセラミ
ック層と回路層とが交互に積層されたセラミック多層配
線基板であり、板状に形成される。またセラミック基板
の下面には回路層と電気的に接続される多数のＩ／Ｏピ
ンが突設される。蓋本体はＳｉＣ，ＡｌＮ，低温焼結材
料又はＡｌ2Ｏ3により形成され、枠材はＳｉＣ，Ａｌ
Ｎ，低温焼結材料又はＡｌ2Ｏ3により形成され、更にセ
ラミック基板はＡｌＮ，低温焼結材料又はＡｌ2Ｏ3によ
り形成されることが好ましい。低温焼結材料としてはガ
ラス−セラミック系焼結材料やＢａＳｎ（ＢＯ3）2系焼
結材料等を用いることができる。上記ＳｉＣ，ＡｌＮ，
低温焼結材料及びＡｌ2Ｏ3の熱膨張係数はＳｉＣが最も
小さく、ＡｌＮ，低温焼結材料，Ａｌ2Ｏ3の順に大きく
なる。従って、上記蓋本体、枠材及びセラミック基板を
それぞれ形成する材料は、蓋本体、枠材及びセラミック
基板の各熱膨張係数α1，α2及びα3がα1≦α2≦α3の
関係を満たすように選択される。緩衝材はＡｌ又はＡｇ
により形成される。緩衝材をＡｌにより形成するときに
は、この厚さを０．１〜０．５ｍｍの範囲にすることが
好ましい。これは緩衝材の厚さが０．１ｍｍ未満ではろ
う材中のＳｉ成分が緩衝材のＡｌ中に侵入して多くなり
Ａｌが硬くなる不具合があり、０．５ｍｍを越えるとセ
ラミックスが割れる不具合があるからである。また緩衝
材をＡｇにより形成するときには、この厚さを５〜２０
μｍの範囲にすることが好ましい。これは緩衝材の厚さ
が５μｍ未満では接合不良が発生する恐れがあり、２０
μｍを越えるとセラミックスが割れる不具合があるから
である。
【００１０】(a) セラミック基板の上面周縁への第１メ
タライズ層の形成 セラミック基板が低温焼結材料により形成される場合 セラミック基板はグリーンシートに導体ペーストを印刷
し積層した後、焼成することにより作製され、多層配線
基板となる。セラミック基板を低温焼結材料により形成
する場合は、導体ペーストとしてＡｇを用い、１２０℃
で１０分間乾燥し積層した後、３７５℃で４０分間脱脂
し、更に８７５℃で２０〜３０分間焼成することにより
セラミック基板を得る。このとき第１メタライズ層もＡ
ｇにて同時に形成される。 セラミック基板がＡｌＮ，Ａｌ2Ｏ3又はＳｉＣにより
形成される場合 セラミック基板をＡｌＮ，Ａｌ2Ｏ3又はＳｉＣにより形
成する場合は、Ｗペーストを用い、多層配線基板を形成
する。第１メタライズ層もＷにて同時に形成されるが、
はんだ付けをするため表面にＮｉめっきを施す。
タライズ層の形成 セラミック基板が低温焼結材料により形成される場合 セラミック基板はグリーンシートに導体ペーストを印刷
し積層した後、焼成することにより作製され、多層配線
基板となる。セラミック基板を低温焼結材料により形成
する場合は、導体ペーストとしてＡｇを用い、１２０℃
で１０分間乾燥し積層した後、３７５℃で４０分間脱脂
し、更に８７５℃で２０〜３０分間焼成することにより
セラミック基板を得る。このとき第１メタライズ層もＡ
ｇにて同時に形成される。 セラミック基板がＡｌＮ，Ａｌ2Ｏ3又はＳｉＣにより
形成される場合 セラミック基板をＡｌＮ，Ａｌ2Ｏ3又はＳｉＣにより形
成する場合は、Ｗペーストを用い、多層配線基板を形成
する。第１メタライズ層もＷにて同時に形成されるが、
はんだ付けをするため表面にＮｉめっきを施す。
【００１１】(b) 枠材の下面への第２メタライズ層の形
成 第２メタライズ層がＡｌの場合 枠材が単体の状態で又は枠材及び蓋本体の接着時に枠材
の下面にＡｌ−Ｓｉ系ろう材を挟んで厚さ０．１〜０．
５ｍｍのＡｌ板を置き、これらに荷重０．５〜２ｋｇ／
ｃｍ2を加え、真空中で６００〜６３０℃に５〜３０分
間加熱することにより、Ａｌ板が枠材の下面に接着さ
れ、このＡｌ板が第２メタライズ層となる。枠材に接着
された第２メタライズ層の下面にはＮｉめっきを施すこ
とが好ましい。 第２メタライズ層がＡｇの場合 枠材が単体の状態で又は枠材及び蓋本体の接着時に枠材
の下面にＡｇペーストを塗布して１００〜１５０℃に５
〜３０分間加熱して乾燥させ、大気中で８００〜９００
℃に５〜３０分間加熱することにより、上記Ａｇペース
トが厚さ５〜２０μｍの第２メタライズ層となる。Ａｇ
ペーストが塗布される枠材がＡｌＮにより形成される場
合には、Ａｇペースト中のガラス成分の反応を抑えるた
めに、Ａｇペーストを塗布する前にＡｇペーストを塗布
する面を酸化処理し更にＳｉＯ2がコーティングされる
ことが好ましい。
成 第２メタライズ層がＡｌの場合 枠材が単体の状態で又は枠材及び蓋本体の接着時に枠材
の下面にＡｌ−Ｓｉ系ろう材を挟んで厚さ０．１〜０．
５ｍｍのＡｌ板を置き、これらに荷重０．５〜２ｋｇ／
ｃｍ2を加え、真空中で６００〜６３０℃に５〜３０分
間加熱することにより、Ａｌ板が枠材の下面に接着さ
れ、このＡｌ板が第２メタライズ層となる。枠材に接着
された第２メタライズ層の下面にはＮｉめっきを施すこ
とが好ましい。 第２メタライズ層がＡｇの場合 枠材が単体の状態で又は枠材及び蓋本体の接着時に枠材
の下面にＡｇペーストを塗布して１００〜１５０℃に５
〜３０分間加熱して乾燥させ、大気中で８００〜９００
℃に５〜３０分間加熱することにより、上記Ａｇペース
トが厚さ５〜２０μｍの第２メタライズ層となる。Ａｇ
ペーストが塗布される枠材がＡｌＮにより形成される場
合には、Ａｇペースト中のガラス成分の反応を抑えるた
めに、Ａｇペーストを塗布する前にＡｇペーストを塗布
する面を酸化処理し更にＳｉＯ2がコーティングされる
ことが好ましい。
【００１２】(c) 蓋本体の下面への第３メタライズ層の
形成 第３メタライズ層がＡｌの場合 蓋本体が単体の状態で又は蓋本体及び枠材の接着時に蓋
本体下面の所定の位置にＡｌ−Ｓｉ系ろう材を挟んで厚
さ０．１〜０．５ｍｍＡｌ板を置き、これらに荷重０．
５〜２ｋｇ／ｃｍ2を加え、真空中で６００〜６３０℃
に５〜３０分間加熱することにより、Ａｌ板が蓋本体下
面の所定の位置に接着され、このＡｌ板が第３メタライ
ズ層となる。蓋本体に接着された第２メタライズ層の下
面にはＮｉめっきを施すことが好ましい。 第３メタライズ層がＡｇの場合 蓋本体が単体の状態で又は蓋本体及び枠材の接着時に蓋
本体下面の所定の位置にＡｇペーストを塗布して１００
〜１５０℃に５〜３０分間加熱して乾燥させ、大気中で
８００〜９００℃に５〜３０分間加熱することにより、
上記Ａｇペーストが厚さ５〜２０μｍの第３メタライズ
層となる。Ａｇペーストが塗布される蓋本体がＡｌＮに
より形成される場合には、Ａｇペースト中のガラス成分
の反応を抑えるために、Ａｇペーストを塗布する前にＡ
ｇペーストを塗布する面を酸化処理し更にＳｉＯ2がコ
ーティングされることが好ましい。
形成 第３メタライズ層がＡｌの場合 蓋本体が単体の状態で又は蓋本体及び枠材の接着時に蓋
本体下面の所定の位置にＡｌ−Ｓｉ系ろう材を挟んで厚
さ０．１〜０．５ｍｍＡｌ板を置き、これらに荷重０．
５〜２ｋｇ／ｃｍ2を加え、真空中で６００〜６３０℃
に５〜３０分間加熱することにより、Ａｌ板が蓋本体下
面の所定の位置に接着され、このＡｌ板が第３メタライ
ズ層となる。蓋本体に接着された第２メタライズ層の下
面にはＮｉめっきを施すことが好ましい。 第３メタライズ層がＡｇの場合 蓋本体が単体の状態で又は蓋本体及び枠材の接着時に蓋
本体下面の所定の位置にＡｇペーストを塗布して１００
〜１５０℃に５〜３０分間加熱して乾燥させ、大気中で
８００〜９００℃に５〜３０分間加熱することにより、
上記Ａｇペーストが厚さ５〜２０μｍの第３メタライズ
層となる。Ａｇペーストが塗布される蓋本体がＡｌＮに
より形成される場合には、Ａｇペースト中のガラス成分
の反応を抑えるために、Ａｇペーストを塗布する前にＡ
ｇペーストを塗布する面を酸化処理し更にＳｉＯ2がコ
ーティングされることが好ましい。
【００１３】(d) 蓋本体に枠材を接着することによる蓋
の形成 緩衝材がＡｌの場合 枠材、Ａｌ−Ｓｉ系ろう材、緩衝材、Ａｌ−Ｓｉ系ろう
材及び蓋本体を順に重ね、これらに荷重０．５〜２ｋｇ
／ｃｍ2を加え、真空中で６００〜６３０℃に５〜３０
分間加熱することにより、蓋本体に枠材が接着されて蓋
が形成される。 緩衝材がＡｇの場合 蓋本体の下面のうち枠材に対向する位置にＡｇペースト
を塗布して１００〜１５０℃に５〜３０分間加熱して乾
燥させ、枠材の上面にＡｇペーストを塗布して５〜３０
℃に５〜３０分間加熱して乾燥させる。蓋本体と枠材と
を重ね、大気中で８００〜９００℃に５〜３０分間加熱
することにより、蓋本体に枠材が接着されて蓋が形成さ
れる。上記Ａｇペーストは厚さ５〜２０μｍの緩衝材と
なる。Ａｇペーストが塗布される蓋本体又は枠材がＡｌ
Ｎにより形成される場合には、Ａｇペースト中のガラス
成分の反応を抑えるために、Ａｇペーストを塗布する前
にＡｇペーストを塗布する面を酸化処理し更にＳｉＯ2
がコーティングされることが好ましい。
の形成 緩衝材がＡｌの場合 枠材、Ａｌ−Ｓｉ系ろう材、緩衝材、Ａｌ−Ｓｉ系ろう
材及び蓋本体を順に重ね、これらに荷重０．５〜２ｋｇ
／ｃｍ2を加え、真空中で６００〜６３０℃に５〜３０
分間加熱することにより、蓋本体に枠材が接着されて蓋
が形成される。 緩衝材がＡｇの場合 蓋本体の下面のうち枠材に対向する位置にＡｇペースト
を塗布して１００〜１５０℃に５〜３０分間加熱して乾
燥させ、枠材の上面にＡｇペーストを塗布して５〜３０
℃に５〜３０分間加熱して乾燥させる。蓋本体と枠材と
を重ね、大気中で８００〜９００℃に５〜３０分間加熱
することにより、蓋本体に枠材が接着されて蓋が形成さ
れる。上記Ａｇペーストは厚さ５〜２０μｍの緩衝材と
なる。Ａｇペーストが塗布される蓋本体又は枠材がＡｌ
Ｎにより形成される場合には、Ａｇペースト中のガラス
成分の反応を抑えるために、Ａｇペーストを塗布する前
にＡｇペーストを塗布する面を酸化処理し更にＳｉＯ2
がコーティングされることが好ましい。
【００１４】(e) 半導体素子のセラミック基板への固定 セラミック基板に蓋を接着する前にセラミック基板上面
の回路層に半導体素子が第１はんだであるはんだバンプ
を介して固定される。具体的には半導体素子下面の電極
に盛り上げられた第１はんだをセラミック基板上面の回
路層の端子にフラックスの粘着力で仮固定し、この状態
で３３０〜３６０℃に５〜１０秒間加熱して第１はんだ
を溶融することにより、半導体素子がセラミック基板に
固定される。
の回路層に半導体素子が第１はんだであるはんだバンプ
を介して固定される。具体的には半導体素子下面の電極
に盛り上げられた第１はんだをセラミック基板上面の回
路層の端子にフラックスの粘着力で仮固定し、この状態
で３３０〜３６０℃に５〜１０秒間加熱して第１はんだ
を溶融することにより、半導体素子がセラミック基板に
固定される。
【００１５】(f) 蓋のセラミック基板及び半導体素子へ
の接着 半導体素子が固定されたセラミック基板上面の第１メタ
ライズ層に第２はんだを載せ、半導体素子の上面に第３
はんだを載せた状態で、枠材下面の第２メタライズ層が
第２はんだに対向し、蓋本体の下面の第３メタライズ層
が第３はんだに対向するように蓋をセラミック基板に被
せ、更にこの状態でリフロー炉で２２０〜２５０℃に５
〜１０秒間加熱することにより、蓋がセラミック基板及
び半導体素子に接着される。
の接着 半導体素子が固定されたセラミック基板上面の第１メタ
ライズ層に第２はんだを載せ、半導体素子の上面に第３
はんだを載せた状態で、枠材下面の第２メタライズ層が
第２はんだに対向し、蓋本体の下面の第３メタライズ層
が第３はんだに対向するように蓋をセラミック基板に被
せ、更にこの状態でリフロー炉で２２０〜２５０℃に５
〜１０秒間加熱することにより、蓋がセラミック基板及
び半導体素子に接着される。
【００１６】(g) ヒートシンク ヒートシンクがＡｌの場合 蓋本体が単体の状態でこの蓋本体の上面にＡｌ−Ｓｉ系
ろう材を挟んでヒートシンクを重ね、これらに荷重０．
５〜２ｋｇ／ｃｍ2を加え、真空中で６００〜６３０℃
に５〜３０分間加熱することにより、蓋本体にヒートシ
ンクが接着される。ヒートシンクとしては、板状のヒー
トシンク、Ａｌ板をプレス成形することにより蜂の巣状
に形成されたコルゲートハニカムフィンを有するヒート
シンク、Ａｌ板をプレス成形することにより多数の窓が
形成されたコルゲートルーバフィンを有するヒートシン
ク、アルミダイカスト鋳造法等により形成され多数の板
状又はピン状のフィンを有するヒートシンク等が挙げら
れる。 ヒートシンクがＡｇの場合 蓋本体の上面にＡｇペーストを塗布して１００〜１５０
℃に５〜３０分間加熱して乾燥させ、大気中で８００〜
９００℃に５〜３０分間加熱することにより、上記Ａｇ
ペーストが厚さ５〜２０μｍのヒートシンクとなる。Ａ
ｇペーストが塗布される蓋本体がＡｌＮにより形成され
る場合には、Ａｇペースト中のガラス成分の反応を抑え
るために、Ａｇペーストを塗布する前にＡｇペーストを
塗布する面を酸化処理し更にＳｉＯ2がコーティングさ
れることが好ましい。
ろう材を挟んでヒートシンクを重ね、これらに荷重０．
５〜２ｋｇ／ｃｍ2を加え、真空中で６００〜６３０℃
に５〜３０分間加熱することにより、蓋本体にヒートシ
ンクが接着される。ヒートシンクとしては、板状のヒー
トシンク、Ａｌ板をプレス成形することにより蜂の巣状
に形成されたコルゲートハニカムフィンを有するヒート
シンク、Ａｌ板をプレス成形することにより多数の窓が
形成されたコルゲートルーバフィンを有するヒートシン
ク、アルミダイカスト鋳造法等により形成され多数の板
状又はピン状のフィンを有するヒートシンク等が挙げら
れる。 ヒートシンクがＡｇの場合 蓋本体の上面にＡｇペーストを塗布して１００〜１５０
℃に５〜３０分間加熱して乾燥させ、大気中で８００〜
９００℃に５〜３０分間加熱することにより、上記Ａｇ
ペーストが厚さ５〜２０μｍのヒートシンクとなる。Ａ
ｇペーストが塗布される蓋本体がＡｌＮにより形成され
る場合には、Ａｇペースト中のガラス成分の反応を抑え
るために、Ａｇペーストを塗布する前にＡｇペーストを
塗布する面を酸化処理し更にＳｉＯ2がコーティングさ
れることが好ましい。
【００１７】上記Ａｌ−Ｓｉ系ろう材としては、Ａｌ−
７．５％Ｓｉ箔（重量％、以下同じ）、Ａｌ−１３％Ｓ
ｉ箔、Ａｌ−９．５％Ｓｉ−１．０％Ｍｇ箔、Ａｌ−
７．５％Ｓｉ−１０％Ｇｅ箔等のろう材が例示される。
また上記第１はんだとしては、９５％Ｐｂ−５％Ｓｎ
箔，９０％Ｐｂ−１０％Ｓｎ箔等のはんだが例示され、
第２及び第３はんだとしては、Ｓｎ−３．５％Ａｇ箔，
Ｐｂ−５０％Ｉｎ箔，３７％Ｐｂ−６３％Ｓｎ箔、４０
％Ｐｂ−６０％Ｓｎ箔，３６％Ｐｂ−６２％Ｓｎ−２％
Ａｇ箔等のはんだが例示される。
７．５％Ｓｉ箔（重量％、以下同じ）、Ａｌ−１３％Ｓ
ｉ箔、Ａｌ−９．５％Ｓｉ−１．０％Ｍｇ箔、Ａｌ−
７．５％Ｓｉ−１０％Ｇｅ箔等のろう材が例示される。
また上記第１はんだとしては、９５％Ｐｂ−５％Ｓｎ
箔，９０％Ｐｂ−１０％Ｓｎ箔等のはんだが例示され、
第２及び第３はんだとしては、Ｓｎ−３．５％Ａｇ箔，
Ｐｂ−５０％Ｉｎ箔，３７％Ｐｂ−６３％Ｓｎ箔、４０
％Ｐｂ−６０％Ｓｎ箔，３６％Ｐｂ−６２％Ｓｎ−２％
Ａｇ箔等のはんだが例示される。
【００１８】
【実施例】次に本発明の実施例を図面に基づいて詳しく
説明する。 ＜実施例１〜９＞図１に示すように、半導体素子用パッ
ケージ１０は上面に半導体素子１４が第１はんだ１１を
介して固定されたセラミック基板１６と、半導体素子１
４を収容可能な空所１８を有する蓋１７とを備え、蓋１
７は半導体素子１４の上面を覆う蓋本体１９と、蓋本体
１９とは別部材により形成され上面が蓋本体１９の下面
周縁に緩衝材２４を介して接着されかつ半導体素子１４
の側面を覆う枠材２６とを有する。表１に示すように蓋
本体１９としてはＡｌＮ，ＳｉＣを、緩衝材１８として
はＡｌを、枠材２６としてはＡｌＮ，Ａｌ2Ｏ3，低温焼
結材料，ＳｉＣを、セラミック基板１６としてはＡｌ2
Ｏ3，低温焼結材料，ＡｌＮを、それぞれ用い、蓋本体
１９と枠材２６とセラミック基板１６の熱膨張係数をそ
れぞれα1とα2とα3とするときα1≦α2≦α3の関係を
満たすように蓋本体１９と枠材２６とセラミック基板１
６とを組合せた。
説明する。 ＜実施例１〜９＞図１に示すように、半導体素子用パッ
ケージ１０は上面に半導体素子１４が第１はんだ１１を
介して固定されたセラミック基板１６と、半導体素子１
４を収容可能な空所１８を有する蓋１７とを備え、蓋１
７は半導体素子１４の上面を覆う蓋本体１９と、蓋本体
１９とは別部材により形成され上面が蓋本体１９の下面
周縁に緩衝材２４を介して接着されかつ半導体素子１４
の側面を覆う枠材２６とを有する。表１に示すように蓋
本体１９としてはＡｌＮ，ＳｉＣを、緩衝材１８として
はＡｌを、枠材２６としてはＡｌＮ，Ａｌ2Ｏ3，低温焼
結材料，ＳｉＣを、セラミック基板１６としてはＡｌ2
Ｏ3，低温焼結材料，ＡｌＮを、それぞれ用い、蓋本体
１９と枠材２６とセラミック基板１６の熱膨張係数をそ
れぞれα1とα2とα3とするときα1≦α2≦α3の関係を
満たすように蓋本体１９と枠材２６とセラミック基板１
６とを組合せた。
【００１９】上記低温焼結材としてはＤｕＰｏｎｔ社製
の商品名「低温焼結材料９５１」を使用した。ＳｉＣ，
ＡｌＮ，低温焼結材料及びＡｌ2Ｏ3の熱膨張係数はそれ
ぞれ４．２×１０-6／℃，４．６×１０-6／℃，５．８
×１０-6／℃及び６．７×１０-6／℃であった。蓋本体
１９は縦横がそれぞれ４０ｍｍで高さが０．３８ｍｍの
板であり、緩衝材２４は厚さが０．２ｍｍでありかつ内
部に縦横がそれぞれ１８ｍｍの矩形の空所１８を有し、
枠材２６は高さが０．３８ｍｍでありかつ上記緩衝材２
４と同一形状の空所を有した。またセラミック基板１６
は縦横がそれぞれ４０ｍｍで高さが１．５ｍｍであり、
半導体素子１４は縦横がそれぞれ１０ｍｍで高さが０．
５ｍｍであった。これらの半導体素子用パッケージ１０
を次のように製造した。
の商品名「低温焼結材料９５１」を使用した。ＳｉＣ，
ＡｌＮ，低温焼結材料及びＡｌ2Ｏ3の熱膨張係数はそれ
ぞれ４．２×１０-6／℃，４．６×１０-6／℃，５．８
×１０-6／℃及び６．７×１０-6／℃であった。蓋本体
１９は縦横がそれぞれ４０ｍｍで高さが０．３８ｍｍの
板であり、緩衝材２４は厚さが０．２ｍｍでありかつ内
部に縦横がそれぞれ１８ｍｍの矩形の空所１８を有し、
枠材２６は高さが０．３８ｍｍでありかつ上記緩衝材２
４と同一形状の空所を有した。またセラミック基板１６
は縦横がそれぞれ４０ｍｍで高さが１．５ｍｍであり、
半導体素子１４は縦横がそれぞれ１０ｍｍで高さが０．
５ｍｍであった。これらの半導体素子用パッケージ１０
を次のように製造した。
【００２０】先ずセラミック基板１６、枠材２６及び蓋
本体１９がそれぞれ単体の状態でセラミック基板１６の
上面周縁に第１メタライズ層２１を、枠材２６の下面に
第２メタライズ層２２を、更に蓋本体１９の下面中央に
第３メタライズ層２３をそれぞれ形成した。第１メタラ
イズ層２１はセラミック基板１６の作製と同時にこの基
板１６の上面周縁に位置するように形成した。第２メタ
ライズ層２２は枠材２６の下面にＡｌ−７．５％Ｓｉ箔
ろう材２７を挟んで厚さ０．２ｍｍのＡｌ板を置き、こ
れらに荷重２ｋｇ／ｃｍ2を加え、真空中で６３０℃に
１０分間加熱することにより形成した。第３メタライズ
層２３は蓋本体１９の下面中央にＡｌ−７．５％Ｓｉ箔
ろう材２７を挟んで厚さ０．２ｍｍＡｌ板を置き、これ
らに荷重２ｋｇ／ｃｍ2を加え、真空中で６３０℃に１
０分間加熱することにより形成した。蓋１７と枠材２６
とを接合した後に、第２及び第３メタライズ層２２，２
３の表面にはＮｉめっき（図示せず）を施した。
本体１９がそれぞれ単体の状態でセラミック基板１６の
上面周縁に第１メタライズ層２１を、枠材２６の下面に
第２メタライズ層２２を、更に蓋本体１９の下面中央に
第３メタライズ層２３をそれぞれ形成した。第１メタラ
イズ層２１はセラミック基板１６の作製と同時にこの基
板１６の上面周縁に位置するように形成した。第２メタ
ライズ層２２は枠材２６の下面にＡｌ−７．５％Ｓｉ箔
ろう材２７を挟んで厚さ０．２ｍｍのＡｌ板を置き、こ
れらに荷重２ｋｇ／ｃｍ2を加え、真空中で６３０℃に
１０分間加熱することにより形成した。第３メタライズ
層２３は蓋本体１９の下面中央にＡｌ−７．５％Ｓｉ箔
ろう材２７を挟んで厚さ０．２ｍｍＡｌ板を置き、これ
らに荷重２ｋｇ／ｃｍ2を加え、真空中で６３０℃に１
０分間加熱することにより形成した。蓋１７と枠材２６
とを接合した後に、第２及び第３メタライズ層２２，２
３の表面にはＮｉめっき（図示せず）を施した。
【００２１】次に枠材２６、Ａｌ−７．５％Ｓｉ箔ろう
材２７、緩衝材２４、Ａｌ−７．５％Ｓｉ箔ろう材２７
及び蓋本体１９を下から順に重ね、これらに荷重２ｋｇ
／ｃｍ2を加え、真空中で６３０℃に１０分間加熱する
ことにより、蓋本体１９に枠材２６を接着して蓋１７を
形成した。またセラミック基板１６上面の回路層１６ａ
には半導体素子１４を第１はんだ１１であるはんだバン
プを介して固定した。具体的には半導体素子１４下面の
電極（図示せず）に盛り上げられた第１はんだ１１をセ
ラミック基板１６上面の回路層１６ａの端子にフラック
スの粘着力で仮固定し、この状態で３５０℃に１０秒間
加熱して第１はんだ１１を溶融することにより、半導体
素子１４をセラミック基板１６に固定した。
材２７、緩衝材２４、Ａｌ−７．５％Ｓｉ箔ろう材２７
及び蓋本体１９を下から順に重ね、これらに荷重２ｋｇ
／ｃｍ2を加え、真空中で６３０℃に１０分間加熱する
ことにより、蓋本体１９に枠材２６を接着して蓋１７を
形成した。またセラミック基板１６上面の回路層１６ａ
には半導体素子１４を第１はんだ１１であるはんだバン
プを介して固定した。具体的には半導体素子１４下面の
電極（図示せず）に盛り上げられた第１はんだ１１をセ
ラミック基板１６上面の回路層１６ａの端子にフラック
スの粘着力で仮固定し、この状態で３５０℃に１０秒間
加熱して第１はんだ１１を溶融することにより、半導体
素子１４をセラミック基板１６に固定した。
【００２２】更にセラミック基板１６上面の第１メタラ
イズ層２１に第２はんだ１２を載せ、半導体素子１４の
上面に第３はんだ１３を載せた状態で、枠材２６下面の
第２メタライズ層２２が第２はんだ１２に対向し、蓋本
体１９の下面の第３メタライズ層２３が第３はんだ１３
に対向するように蓋１７をセラミック基板１６に被せ、
この状態でリフロー炉で２５０℃に５秒間加熱すること
により、蓋１７をセラミック基板１６及び半導体素子１
４に接着してパッケージ１０を作製した。第１はんだ１
１としては９５％Ｐｂ−５％Ｓｎ箔を用い、第２及び第
３はんだ１２，１３としてはＳｎ−３．５％Ａｇ箔をそ
れぞれ用いた。また２９はセラミック基板１６の下面に
突設されたＩ／Ｏピンである。
イズ層２１に第２はんだ１２を載せ、半導体素子１４の
上面に第３はんだ１３を載せた状態で、枠材２６下面の
第２メタライズ層２２が第２はんだ１２に対向し、蓋本
体１９の下面の第３メタライズ層２３が第３はんだ１３
に対向するように蓋１７をセラミック基板１６に被せ、
この状態でリフロー炉で２５０℃に５秒間加熱すること
により、蓋１７をセラミック基板１６及び半導体素子１
４に接着してパッケージ１０を作製した。第１はんだ１
１としては９５％Ｐｂ−５％Ｓｎ箔を用い、第２及び第
３はんだ１２，１３としてはＳｎ−３．５％Ａｇ箔をそ
れぞれ用いた。また２９はセラミック基板１６の下面に
突設されたＩ／Ｏピンである。
【００２３】＜実施例１０〜１９＞図２及び表１に示す
ように、蓋本体１９としてはＡｌＮ，ＳｉＣ，Ａｌ2Ｏ3
を、緩衝材２４としてはＡｌを、枠材２６としてはＡｌ
Ｎ，Ａｌ2Ｏ3，低温焼結材料，ＳｉＣを、セラミック基
板１６としてはＡｌ2Ｏ3，低温焼結材料，ＡｌＮを、そ
れぞれ用い、蓋本体１９と枠材２６とセラミック基板１
６の熱膨張係数をそれぞれα1とα2とα3とするときα1
≦α2≦α3の関係を満たすように蓋本体１９と枠材２６
とセラミック基板１６とを組合せ、かつ蓋本体１９の上
面にヒートシンク４５を積層接着して半導体素子用パッ
ケージ４０を作製した。ヒートシンク４５の蓋本体１９
への積層接着方法としては、蓋本体１９が単体の状態で
この蓋本体１９の上面にＡｌ−７．５％Ｓｉ箔ろう材２
７を挟んでヒートシンク４５となる厚さ０．２ｍｍのＡ
ｌ板を重ね、これらに荷重２ｋｇ／ｃｍ2を加え、真空
中で６３０℃に１０分間加熱することにより行った。上
記以外は実施例１〜９と略同様に構成した。
ように、蓋本体１９としてはＡｌＮ，ＳｉＣ，Ａｌ2Ｏ3
を、緩衝材２４としてはＡｌを、枠材２６としてはＡｌ
Ｎ，Ａｌ2Ｏ3，低温焼結材料，ＳｉＣを、セラミック基
板１６としてはＡｌ2Ｏ3，低温焼結材料，ＡｌＮを、そ
れぞれ用い、蓋本体１９と枠材２６とセラミック基板１
６の熱膨張係数をそれぞれα1とα2とα3とするときα1
≦α2≦α3の関係を満たすように蓋本体１９と枠材２６
とセラミック基板１６とを組合せ、かつ蓋本体１９の上
面にヒートシンク４５を積層接着して半導体素子用パッ
ケージ４０を作製した。ヒートシンク４５の蓋本体１９
への積層接着方法としては、蓋本体１９が単体の状態で
この蓋本体１９の上面にＡｌ−７．５％Ｓｉ箔ろう材２
７を挟んでヒートシンク４５となる厚さ０．２ｍｍのＡ
ｌ板を重ね、これらに荷重２ｋｇ／ｃｍ2を加え、真空
中で６３０℃に１０分間加熱することにより行った。上
記以外は実施例１〜９と略同様に構成した。
【００２４】＜実施例２０〜２４＞図３及び表１に示す
ように、蓋本体５９としてはＡｌＮを、緩衝材６４とし
てはＡｇを、枠材６６としてはＡｌＮ，Ａｌ2Ｏ3，低温
焼結材料を、セラミック基板１６としてはＡｌ2Ｏ3，低
温焼結材料を、それぞれ用い、蓋本体５９と枠材６６と
セラミック基板１６の熱膨張係数をそれぞれα1とα2と
α3とするときα1≦α2≦α3の関係を満たすように蓋本
体５９と枠材６６とセラミック基板１６とを組合せて半
導体素子用パッケージ５０を作製した。蓋本体５９、セ
ラミック基板１６及び半導体素子１４の寸法は実施例１
〜９のものとそれぞれ同一であった。枠材６６は高さが
０．６３５ｍｍでありかつ内部に縦横がそれぞれ１８ｍ
ｍの矩形の空所５８を有した。これらの半導体素子用パ
ッケージ５０を次のように製造した。
ように、蓋本体５９としてはＡｌＮを、緩衝材６４とし
てはＡｇを、枠材６６としてはＡｌＮ，Ａｌ2Ｏ3，低温
焼結材料を、セラミック基板１６としてはＡｌ2Ｏ3，低
温焼結材料を、それぞれ用い、蓋本体５９と枠材６６と
セラミック基板１６の熱膨張係数をそれぞれα1とα2と
α3とするときα1≦α2≦α3の関係を満たすように蓋本
体５９と枠材６６とセラミック基板１６とを組合せて半
導体素子用パッケージ５０を作製した。蓋本体５９、セ
ラミック基板１６及び半導体素子１４の寸法は実施例１
〜９のものとそれぞれ同一であった。枠材６６は高さが
０．６３５ｍｍでありかつ内部に縦横がそれぞれ１８ｍ
ｍの矩形の空所５８を有した。これらの半導体素子用パ
ッケージ５０を次のように製造した。
【００２５】先ずセラミック基板１６、枠材６６及び蓋
本体５９がそれぞれ単体の状態でセラミック基板１６の
上面周縁に第１メタライズ層６１を、枠材６６の下面に
第２メタライズ層６２を、更に蓋本体５９の下面中央に
第３メタライズ層６３をそれぞれ形成した。第１メタラ
イズ層６１はセラミック基板１６の作製と同時にこの基
板１６の上面周縁に位置するように形成した。第２メタ
ライズ層６２は枠材６６の下面にＡｇペーストを塗布し
て１５０℃に１０分間加熱して乾燥させ、大気中で８５
０℃に１０分間加熱することにより形成した。第３メタ
ライズ層６３は蓋本体５９の下面中央にＡｇペーストを
塗布して１５０℃に１０分間加熱して乾燥させ、大気中
で８５０℃に１０分間加熱することにより形成した。第
２及び第３メタライズ層の厚さは同一の１０μｍであっ
た。Ａｇペーストが塗布されるセラミック基板１６、枠
材６６又は蓋本体５９がＡｌＮにより形成される場合に
は、Ａｇペーストを塗布する前にＡｇペーストを塗布す
る面を酸化処理し更にＳｉＯ2をコーティングした（図
示せず）。
本体５９がそれぞれ単体の状態でセラミック基板１６の
上面周縁に第１メタライズ層６１を、枠材６６の下面に
第２メタライズ層６２を、更に蓋本体５９の下面中央に
第３メタライズ層６３をそれぞれ形成した。第１メタラ
イズ層６１はセラミック基板１６の作製と同時にこの基
板１６の上面周縁に位置するように形成した。第２メタ
ライズ層６２は枠材６６の下面にＡｇペーストを塗布し
て１５０℃に１０分間加熱して乾燥させ、大気中で８５
０℃に１０分間加熱することにより形成した。第３メタ
ライズ層６３は蓋本体５９の下面中央にＡｇペーストを
塗布して１５０℃に１０分間加熱して乾燥させ、大気中
で８５０℃に１０分間加熱することにより形成した。第
２及び第３メタライズ層の厚さは同一の１０μｍであっ
た。Ａｇペーストが塗布されるセラミック基板１６、枠
材６６又は蓋本体５９がＡｌＮにより形成される場合に
は、Ａｇペーストを塗布する前にＡｇペーストを塗布す
る面を酸化処理し更にＳｉＯ2をコーティングした（図
示せず）。
【００２６】次に蓋本体５９の下面のうち枠材６６に対
向する位置にＡｇペーストを塗布して１５０℃に１０分
間加熱して乾燥させ、枠材６６の上面にＡｇペーストを
塗布して１５０℃に１０分間加熱して乾燥させ、蓋本体
５９と枠材６６とを重ね、大気中で８５０℃に１０分間
加熱することにより、蓋本体５９に枠材６６を接着して
蓋５７を形成した。上記Ａｇペーストは厚さ２０μｍの
緩衝材６４となる。Ａｇペーストが塗布される蓋本体５
９又は枠材６６がＡｌＮにより形成される場合には、Ａ
ｇペーストを塗布する前にＡｇペーストを塗布する面を
酸化処理した後ＳｉＯ2をコーティングした（図示せ
ず）。またセラミック基板１６上面の回路層１６ａには
半導体素子１４を第１はんだ１１であるはんだバンプを
介して固定した。
向する位置にＡｇペーストを塗布して１５０℃に１０分
間加熱して乾燥させ、枠材６６の上面にＡｇペーストを
塗布して１５０℃に１０分間加熱して乾燥させ、蓋本体
５９と枠材６６とを重ね、大気中で８５０℃に１０分間
加熱することにより、蓋本体５９に枠材６６を接着して
蓋５７を形成した。上記Ａｇペーストは厚さ２０μｍの
緩衝材６４となる。Ａｇペーストが塗布される蓋本体５
９又は枠材６６がＡｌＮにより形成される場合には、Ａ
ｇペーストを塗布する前にＡｇペーストを塗布する面を
酸化処理した後ＳｉＯ2をコーティングした（図示せ
ず）。またセラミック基板１６上面の回路層１６ａには
半導体素子１４を第１はんだ１１であるはんだバンプを
介して固定した。
【００２７】更にセラミック基板１６上面の第１メタラ
イズ層６１に第２はんだ１２を載せ、半導体素子１４の
上面に第３はんだ１３を載せた状態で、枠材６６下面の
第２メタライズ層６２が第２はんだ１２に対向し、蓋本
体５９の下面の第３メタライズ層６３が第３はんだ１３
に対向するように蓋５７をセラミック基板１６に被せ、
この状態でリフロー炉で２５０℃に１０秒間加熱するこ
とにより、蓋５７をセラミック基板１６及び半導体素子
１４に接着してパッケージ５０を作製した。２８はセラ
ミック基板１６の下面に突設されたＩ／Ｏピンである。
イズ層６１に第２はんだ１２を載せ、半導体素子１４の
上面に第３はんだ１３を載せた状態で、枠材６６下面の
第２メタライズ層６２が第２はんだ１２に対向し、蓋本
体５９の下面の第３メタライズ層６３が第３はんだ１３
に対向するように蓋５７をセラミック基板１６に被せ、
この状態でリフロー炉で２５０℃に１０秒間加熱するこ
とにより、蓋５７をセラミック基板１６及び半導体素子
１４に接着してパッケージ５０を作製した。２８はセラ
ミック基板１６の下面に突設されたＩ／Ｏピンである。
【００２８】＜実施例２５〜２９＞図４及び表１に示す
ように、蓋本体５９としてはＡｌＮを、緩衝材６４とし
てはＡｇを、枠材６６としてはＡｌＮ，Ａｌ2Ｏ3，低温
焼結材料を、セラミック基板１６としてはＡｌ2Ｏ3，低
温焼結材料を、それぞれ用い、蓋本体５９と枠材６６と
セラミック基板１６の熱膨張係数をそれぞれα1とα2と
α3とするときα1≦α2≦α3の関係を満たすように蓋本
体５９と枠材６６とセラミック基板１６とを組合せ、か
つ蓋本体５９の上面にヒートシンク８５を積層接着して
半導体素子用パッケージ８０を作製した。ヒートシンク
８５の蓋本体５９への積層接着方法としては、蓋本体５
９の上面にＡｇペーストを塗布して１５０℃に１０分間
加熱して乾燥させ、大気中で８５０℃に１０分間加熱す
ることにより行った。ヒートシンク８５の厚さは２０μ
ｍであった。またＡｇペーストを塗布する前に、蓋本体
５９のＡｇペーストを塗布する面を酸化処理し、更にＳ
ｉＯ2をコーティングした（図示せず）。上記以外は実
施例２０〜２４と略同様に構成した。
ように、蓋本体５９としてはＡｌＮを、緩衝材６４とし
てはＡｇを、枠材６６としてはＡｌＮ，Ａｌ2Ｏ3，低温
焼結材料を、セラミック基板１６としてはＡｌ2Ｏ3，低
温焼結材料を、それぞれ用い、蓋本体５９と枠材６６と
セラミック基板１６の熱膨張係数をそれぞれα1とα2と
α3とするときα1≦α2≦α3の関係を満たすように蓋本
体５９と枠材６６とセラミック基板１６とを組合せ、か
つ蓋本体５９の上面にヒートシンク８５を積層接着して
半導体素子用パッケージ８０を作製した。ヒートシンク
８５の蓋本体５９への積層接着方法としては、蓋本体５
９の上面にＡｇペーストを塗布して１５０℃に１０分間
加熱して乾燥させ、大気中で８５０℃に１０分間加熱す
ることにより行った。ヒートシンク８５の厚さは２０μ
ｍであった。またＡｇペーストを塗布する前に、蓋本体
５９のＡｇペーストを塗布する面を酸化処理し、更にＳ
ｉＯ2をコーティングした（図示せず）。上記以外は実
施例２０〜２４と略同様に構成した。
【００２９】＜比較例１及び４＞図５及び表１に示すよ
うに、蓋７ａをＡｌＮにより一体的に形成し、セラミッ
ク基板６を低温焼結材料又はＡｌ2Ｏ3により形成した。
第１メタライズ層３ａはセラミック基板６の作製と同時
にこの基板６の上面周縁に位置するように形成した。第
１メタライズ層３ａに対向する蓋７ａの下面には第２メ
タライズ層３ｂを形成し、セラミック基板６に第１はん
だ２ａを介して固定された半導体素子４の上面に対向す
る蓋７ａの下面中央には第３メタライズ層３ｃを形成し
た。第２及び第３メタライズ層３ａ〜３ｃは、塗布され
たＡｇペーストを１５０℃に１０分間加熱して乾燥さ
せ、大気中で８５０℃に１０分間加熱することにより形
成した。またＡｌＮにより形成された蓋７ａのうちＡｇ
ペーストを塗布する面には、Ａｇペーストを塗布する前
に、酸化処理し更にＳｉＯ2をコーティングした（図示
せず）。セラミック基板６上面の第１メタライズ層３ａ
に第２はんだ２ｂを載せ、半導体素子４の上面に第３は
んだ２ｃを載せた状態で、第２メタライズ層３ｂが第２
はんだ２ｂに対向しかつ第３メタライズ層３ｃが第３は
んだ２ｃに対向するように蓋７ａをセラミック基板６に
被せ、この状態でリフロー炉で２５０℃に１０秒間加熱
することにより、蓋７ａをセラミック基板６及び半導体
素子４に接着してパッケージ１ａを作製した。蓋７ａは
縦横がそれぞれ４０ｍｍで高さが１．２ｍｍであり、空
所８は縦横がそれぞれ１８ｍｍで深さが０．８ｍｍであ
り、セラミック基板６は縦横がそれぞれ４０ｍｍで高さ
が１．５ｍｍであり、半導体素子４は縦横がそれぞれ１
０ｍｍで高さが０．５ｍｍであった。
うに、蓋７ａをＡｌＮにより一体的に形成し、セラミッ
ク基板６を低温焼結材料又はＡｌ2Ｏ3により形成した。
第１メタライズ層３ａはセラミック基板６の作製と同時
にこの基板６の上面周縁に位置するように形成した。第
１メタライズ層３ａに対向する蓋７ａの下面には第２メ
タライズ層３ｂを形成し、セラミック基板６に第１はん
だ２ａを介して固定された半導体素子４の上面に対向す
る蓋７ａの下面中央には第３メタライズ層３ｃを形成し
た。第２及び第３メタライズ層３ａ〜３ｃは、塗布され
たＡｇペーストを１５０℃に１０分間加熱して乾燥さ
せ、大気中で８５０℃に１０分間加熱することにより形
成した。またＡｌＮにより形成された蓋７ａのうちＡｇ
ペーストを塗布する面には、Ａｇペーストを塗布する前
に、酸化処理し更にＳｉＯ2をコーティングした（図示
せず）。セラミック基板６上面の第１メタライズ層３ａ
に第２はんだ２ｂを載せ、半導体素子４の上面に第３は
んだ２ｃを載せた状態で、第２メタライズ層３ｂが第２
はんだ２ｂに対向しかつ第３メタライズ層３ｃが第３は
んだ２ｃに対向するように蓋７ａをセラミック基板６に
被せ、この状態でリフロー炉で２５０℃に１０秒間加熱
することにより、蓋７ａをセラミック基板６及び半導体
素子４に接着してパッケージ１ａを作製した。蓋７ａは
縦横がそれぞれ４０ｍｍで高さが１．２ｍｍであり、空
所８は縦横がそれぞれ１８ｍｍで深さが０．８ｍｍであ
り、セラミック基板６は縦横がそれぞれ４０ｍｍで高さ
が１．５ｍｍであり、半導体素子４は縦横がそれぞれ１
０ｍｍで高さが０．５ｍｍであった。
【００３０】＜比較例２、３、５及び６＞図６及び表１
に示すように、蓋７ｂをコバール（Ｋｏｖａｒ）又はＣ
ｕ／Ｗ合金により一体的に形成し、セラミック基板６を
低温焼結材料又はＡｌ2Ｏ3により形成し、上記材料を組
合せて４種類の半導体素子用パッケージ１ｂを作製し
た。第１メタライズ層３ａはセラミック基板６の作製と
同時にこの基板６の上面周縁に位置するように形成し、
第１メタライズ層３ａに対向する蓋７ｂの下面には第２
メタライズ層（図示せず）を形成し、セラミック基板６
に第１はんだ２ａを介して固定された半導体素子４の上
面に対向する蓋７ｂの下面中央には第３メタライズ層
（図示せず）を形成した。第２及び第３メタライズ層は
それぞれ所定の位置に施されたＮｉめっきである。セラ
ミック基板６上面の第１メタライズ層３ａに第２はんだ
２ｂを載せ、半導体素子４の上面に第３はんだ２ｃを載
せた状態で、第２メタライズ層が第２はんだ２ｂに対向
しかつ第３メタライズ層が第３はんだ２ｃに対向するよ
うに蓋７ｂをセラミック基板６に被せ、この状態でリフ
ロー炉で２５０℃に１０秒間加熱することにより、蓋７
ｂをセラミック基板６及び半導体素子４に接着してパッ
ケージ１ｂを作製した。蓋７ｂ、空所８、セラミック基
板６及び半導体素子４の寸法は上記比較例１と略同一で
あった。
に示すように、蓋７ｂをコバール（Ｋｏｖａｒ）又はＣ
ｕ／Ｗ合金により一体的に形成し、セラミック基板６を
低温焼結材料又はＡｌ2Ｏ3により形成し、上記材料を組
合せて４種類の半導体素子用パッケージ１ｂを作製し
た。第１メタライズ層３ａはセラミック基板６の作製と
同時にこの基板６の上面周縁に位置するように形成し、
第１メタライズ層３ａに対向する蓋７ｂの下面には第２
メタライズ層（図示せず）を形成し、セラミック基板６
に第１はんだ２ａを介して固定された半導体素子４の上
面に対向する蓋７ｂの下面中央には第３メタライズ層
（図示せず）を形成した。第２及び第３メタライズ層は
それぞれ所定の位置に施されたＮｉめっきである。セラ
ミック基板６上面の第１メタライズ層３ａに第２はんだ
２ｂを載せ、半導体素子４の上面に第３はんだ２ｃを載
せた状態で、第２メタライズ層が第２はんだ２ｂに対向
しかつ第３メタライズ層が第３はんだ２ｃに対向するよ
うに蓋７ｂをセラミック基板６に被せ、この状態でリフ
ロー炉で２５０℃に１０秒間加熱することにより、蓋７
ｂをセラミック基板６及び半導体素子４に接着してパッ
ケージ１ｂを作製した。蓋７ｂ、空所８、セラミック基
板６及び半導体素子４の寸法は上記比較例１と略同一で
あった。
【００３１】＜比較試験と評価＞実施例１〜２９及び比
較例１〜６の半導体素子用パッケージの各構成部品の材
料と、実施例１〜２９の半導体素子用パッケージの蓋本
体及び枠材の接着温度とを表１に示した。また実施例１
〜２９及び比較例１〜６の半導体素子用パッケージの蓋
の反り（長さ４０ｍｍでの反りの平均値）、−４０℃〜
１２５℃の温度サイクルをパッケージに１０００回印加
した後の蓋とセラミック基板との接合強度、半導体素子
を３Ｗ発熱させたときの熱抵抗、及びパッケージの重量
（半導体素子を含む。）をそれぞれ測定し、その結果を
表２に示した。表２の温度サイクル後のパッケージ強度
において、Ａは接合強度が良好であり、Ｂは接合強度が
普通であり、Ｃは接合強度が不良であることを示す。
較例１〜６の半導体素子用パッケージの各構成部品の材
料と、実施例１〜２９の半導体素子用パッケージの蓋本
体及び枠材の接着温度とを表１に示した。また実施例１
〜２９及び比較例１〜６の半導体素子用パッケージの蓋
の反り（長さ４０ｍｍでの反りの平均値）、−４０℃〜
１２５℃の温度サイクルをパッケージに１０００回印加
した後の蓋とセラミック基板との接合強度、半導体素子
を３Ｗ発熱させたときの熱抵抗、及びパッケージの重量
（半導体素子を含む。）をそれぞれ測定し、その結果を
表２に示した。表２の温度サイクル後のパッケージ強度
において、Ａは接合強度が良好であり、Ｂは接合強度が
普通であり、Ｃは接合強度が不良であることを示す。
【００３２】
【表１】
【００３３】
【表２】
【００３４】表１及び表２より明らかなように、実施例
１〜２９のパッケージでは比較例１〜６のパッケージよ
り軽量であり、反りが少ないことが判った。蓋とセラミ
ック基板との接合強度もはんだへのストレスが少ないた
め良好であった。
１〜２９のパッケージでは比較例１〜６のパッケージよ
り軽量であり、反りが少ないことが判った。蓋とセラミ
ック基板との接合強度もはんだへのストレスが少ないた
め良好であった。
【００３５】
【発明の効果】以上述べたように、本発明によれば、蓋
本体が半導体素子の上面を覆い、蓋本体とは別部材によ
り形成されかつ上面が蓋本体の下面周縁に緩衝材を介し
て接着された枠材が半導体素子の側面を覆い、蓋本体と
枠材とセラミック基板蓋本体の熱膨張係数をそれぞれα
1とα2とα3とするとき、上記蓋本体と枠材とセラミッ
ク基板とをα1≦α2≦α3の関係を満たすように構成し
たので、半導体素子の高さに合わせるための蓋の内面の
機械加工が煩わしく加工工数が大幅に増大する従来の半
導体素子収納用パッケージと比較して、半導体素子との
高さを合わせるために枠材を機械加工したとしても僅か
な加工工数で済む。また蓋の側壁をなす枠材を蓋本体と
は別部材としたので、半導体素子に無理な力を加えずに
半導体素子をセラミック基板及び蓋本体に確実に固定し
た状態で空所に収容できる。
本体が半導体素子の上面を覆い、蓋本体とは別部材によ
り形成されかつ上面が蓋本体の下面周縁に緩衝材を介し
て接着された枠材が半導体素子の側面を覆い、蓋本体と
枠材とセラミック基板蓋本体の熱膨張係数をそれぞれα
1とα2とα3とするとき、上記蓋本体と枠材とセラミッ
ク基板とをα1≦α2≦α3の関係を満たすように構成し
たので、半導体素子の高さに合わせるための蓋の内面の
機械加工が煩わしく加工工数が大幅に増大する従来の半
導体素子収納用パッケージと比較して、半導体素子との
高さを合わせるために枠材を機械加工したとしても僅か
な加工工数で済む。また蓋の側壁をなす枠材を蓋本体と
は別部材としたので、半導体素子に無理な力を加えずに
半導体素子をセラミック基板及び蓋本体に確実に固定し
た状態で空所に収容できる。
【００３６】また蓋本体、枠材及びセラミック基板がこ
れらの熱膨張係数の間のα1≦α2≦α3という関係を満
たすことにより、半導体素子の発熱及び冷却の繰返しに
よるセラミック基板、蓋及び半導体素子間の各接着部に
発生するストレスを緩和することができ、上記各熱膨張
係数の僅かな相違により各接着部に発生するストレスも
縦弾性係数の小さい緩衝材が伸縮することにより低減す
ることができる。また緩衝材として比重の比較的小さい
Ａｌを用いれば、本発明のパッケージを従来のパッケー
ジより軽くすることができる。更に蓋本体の上面にＡｌ
又はＡｇにより形成されたヒートシンクを積層接着すれ
ば、半導体素子の発した熱が第３はんだ及び蓋本体を介
してヒートシンクからスムーズに放散されるので、半導
体素子の温度上昇を低減することができる。
れらの熱膨張係数の間のα1≦α2≦α3という関係を満
たすことにより、半導体素子の発熱及び冷却の繰返しに
よるセラミック基板、蓋及び半導体素子間の各接着部に
発生するストレスを緩和することができ、上記各熱膨張
係数の僅かな相違により各接着部に発生するストレスも
縦弾性係数の小さい緩衝材が伸縮することにより低減す
ることができる。また緩衝材として比重の比較的小さい
Ａｌを用いれば、本発明のパッケージを従来のパッケー
ジより軽くすることができる。更に蓋本体の上面にＡｌ
又はＡｇにより形成されたヒートシンクを積層接着すれ
ば、半導体素子の発した熱が第３はんだ及び蓋本体を介
してヒートシンクからスムーズに放散されるので、半導
体素子の温度上昇を低減することができる。
【図１】本発明の実施例１〜６の半導体素子用パッケー
ジの要部断面図。
ジの要部断面図。
【図２】本発明の実施例７〜１３の半導体素子用パッケ
ージの要部断面図。
ージの要部断面図。
【図３】本発明の実施例１４〜１６の半導体素子用パッ
ケージの要部断面図。
ケージの要部断面図。
【図４】本発明の実施例１７〜１９の半導体素子用パッ
ケージの要部断面図。
ケージの要部断面図。
【図５】比較例１の半導体素子用パッケージの要部断面
図。
図。
【図６】比較例２及び３の半導体素子用パッケージの要
部断面図。
部断面図。
１０，４０，５０，８０ 半導体素子用パッケージ １１ 第１はんだ １３ 第３はんだ １４ 半導体素子 １６ セラミック基板 １７，５７ 蓋 １８，５８ 空所 １９，５９ 蓋本体 ２１，６１ 第１メタライズ層 ２２，６２ 第２メタライズ層 ２３，６３ 第３メタライズ層 ２４，６４ 緩衝材 ２６，６６ 枠材 ４５，８５ ヒートシンク
───────────────────────────────────────────────────── フロントページの続き (72)発明者 初鹿 昌文 埼玉県大宮市北袋町１丁目297番地 三菱 マテリアル株式会社総合研究所内
Claims (6)
- 【請求項１】 上面に半導体素子(14)が第１はんだ(11)
を介して固定されたセラミック基板(16)と、前記半導体
素子(14)を収容可能な空所(18,58)を有する蓋(17,57)と
を備え、前記蓋(17,57)を前記セラミック基板(16)の上
面周縁に接着することにより前記半導体素子(14)を収容
するように構成された半導体素子用パッケージにおい
て、 前記蓋(17,57)が前記半導体素子(14)の上面を覆う蓋本
体(19,59)と、 前記蓋本体(19,59)とは別部材により形成され上面が前
記蓋本体(19,59)の下面周縁に緩衝材(24,64)を介して接
着されかつ前記半導体素子(14)の側面を覆う枠材(26,6
6)とを有し、 前記蓋本体(19,59)と前記枠材(26,66)と前記セラミック
基板(16)の熱膨張係数をそれぞれα1とα2とα3とする
ときα1≦α2≦α3の関係を満たすことを特徴とする半
導体素子用パッケージ。 - 【請求項２】 熱膨張係数α1の蓋本体(19,59)がＳｉ
Ｃ，ＡｌＮ，低温焼結材料又はＡｌ2Ｏ3により形成さ
れ、 熱膨張係数α2の枠材(26,66)がＳｉＣ，ＡｌＮ，低温焼
結材料又はＡｌ2Ｏ3により形成され、 熱膨張係数α3のセラミック基板(16)がＡｌＮ，低温焼
結材料又はＡｌ2Ｏ3により形成され、 α1≦α2≦α3の関係を満たすように前記蓋本体(19,59)
と前記枠材(26,66)と前記セラミック基板(16)とが選択
された請求項１記載の半導体素子用パッケージ。 - 【請求項３】 緩衝材(24,64)がＡｌ又はＡｇにより形
成された請求項１又は２記載の半導体素子用パッケー
ジ。 - 【請求項４】 セラミック基板(16)の上面周縁に第１メ
タライズ層(21,61)が形成され、 枠材(26,66)の下面に第２メタライズ層(22,62)が形成さ
れ、 前記枠材(26,66)が前記第２メタライズ層(22,62)と第３
はんだ(13)と前記第１メタライズ層(21,61)とを介して
前記セラミック基板(16)の上面周縁に接着された請求項
１ないし３いずれか記載の半導体素子用パッケージ。 - 【請求項５】 セラミック基板(16)の上面に第１はんだ
(11)を介して半導体素子(14)が固定され、 前記半導体素子(14)に対向する蓋本体(19,59)の下面に
第３メタライズ層(23,63)が形成され、 前記半導体素子(14)の上面が前記蓋本体(19,59)の下面
に第３はんだ(13)及び前記第３メタライズ層(23,63)を
介して接着された請求項１ないし４いずれか記載の半導
体素子用パッケージ。 - 【請求項６】 蓋本体(19,59)の上面にＡｌ又はＡｇに
より形成されたヒートシンク(45,85)が積層接着された
請求項１ないし５いずれか記載の半導体素子用パッケー
ジ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7242673A JPH0992748A (ja) | 1995-09-21 | 1995-09-21 | 半導体素子用パッケージ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7242673A JPH0992748A (ja) | 1995-09-21 | 1995-09-21 | 半導体素子用パッケージ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0992748A true JPH0992748A (ja) | 1997-04-04 |
Family
ID=17092544
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7242673A Withdrawn JPH0992748A (ja) | 1995-09-21 | 1995-09-21 | 半導体素子用パッケージ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0992748A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2003243565A (ja) * | 2002-02-07 | 2003-08-29 | Motorola Inc | パッケージ化半導体装置およびその製作方法 |
| GB2359927B (en) * | 1998-12-21 | 2003-11-26 | Intel Corp | Windowed non-ceramic package having embedded frame |
| US6692993B2 (en) | 1998-10-13 | 2004-02-17 | Intel Corporation | Windowed non-ceramic package having embedded frame |
| JP2018088443A (ja) * | 2016-11-28 | 2018-06-07 | 京セラ株式会社 | 電子素子実装用基板および電子装置 |
-
1995
- 1995-09-21 JP JP7242673A patent/JPH0992748A/ja not_active Withdrawn
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6692993B2 (en) | 1998-10-13 | 2004-02-17 | Intel Corporation | Windowed non-ceramic package having embedded frame |
| US7026707B2 (en) | 1998-10-13 | 2006-04-11 | Intel Corporation | Windowed package having embedded frame |
| US7223631B2 (en) | 1998-10-13 | 2007-05-29 | Intel Corporation | Windowed package having embedded frame |
| GB2359927B (en) * | 1998-12-21 | 2003-11-26 | Intel Corp | Windowed non-ceramic package having embedded frame |
| JP2003243565A (ja) * | 2002-02-07 | 2003-08-29 | Motorola Inc | パッケージ化半導体装置およびその製作方法 |
| JP4653383B2 (ja) * | 2002-02-07 | 2011-03-16 | フリースケール セミコンダクター インコーポレイテッド | パッケージ化半導体装置およびその製作方法 |
| JP2018088443A (ja) * | 2016-11-28 | 2018-06-07 | 京セラ株式会社 | 電子素子実装用基板および電子装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3180677B2 (ja) | ヒートシンク付セラミック回路基板 | |
| JPS6327860B2 (ja) | ||
| JPS63314855A (ja) | セラミツクパツケ−ジ | |
| JPH0992748A (ja) | 半導体素子用パッケージ | |
| JP3250187B2 (ja) | 高放熱性セラミックパッケージ | |
| JP2000183253A (ja) | 半導体素子収納用パッケージ | |
| JP2517024B2 (ja) | セラミックパッケ―ジとその製造方法 | |
| JP2516981B2 (ja) | セラミックパッケ−ジとその製造方法 | |
| JPH0883872A (ja) | 半導体素子収納用パッケージ | |
| JP4454164B2 (ja) | 半導体素子収納用パッケージ | |
| JP3204771B2 (ja) | セラミックパッケージ | |
| JP2003197803A (ja) | 半導体パッケージ | |
| JPH06196585A (ja) | 回路基板 | |
| JP2514911Y2 (ja) | 半導体素子収納用パッケージ | |
| JP2000183236A (ja) | 半導体素子収納用パッケージ | |
| JP3659300B2 (ja) | 半導体素子収納用パッケージ | |
| JPH0997865A (ja) | 放熱部品 | |
| JP2515672Y2 (ja) | 半導体素子収納用パッケージ | |
| JP2548964Y2 (ja) | 半導体素子収納用パッケージ | |
| JP3439844B2 (ja) | 半導体素子収納用パッケージ | |
| JPH07297322A (ja) | 複合セラミック基板及びその製造方法 | |
| JPH0770634B2 (ja) | セラミツクスパツケ−ジ及びその製造方法 | |
| JPH0529499A (ja) | セラミツクス多層基板 | |
| JP3752447B2 (ja) | 半導体素子収納用パッケージ | |
| JPH0465544B2 (ja) |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20021203 |