JP3439844B2 - 半導体素子収納用パッケージ - Google Patents
半導体素子収納用パッケージInfo
- Publication number
- JP3439844B2 JP3439844B2 JP23118394A JP23118394A JP3439844B2 JP 3439844 B2 JP3439844 B2 JP 3439844B2 JP 23118394 A JP23118394 A JP 23118394A JP 23118394 A JP23118394 A JP 23118394A JP 3439844 B2 JP3439844 B2 JP 3439844B2
- Authority
- JP
- Japan
- Prior art keywords
- metal base
- ceramic frame
- integrated circuit
- semiconductor integrated
- metal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/161—Cap
- H01L2924/1615—Shape
- H01L2924/16195—Flat cap [not enclosing an internal cavity]
Landscapes
- Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
Description
【０００１】
【産業上の利用分野】本発明は、半導体素子、特に半導
体集積回路素子を収容するための半導体素子収納用パッ
ケージに関するものである。
体集積回路素子を収容するための半導体素子収納用パッ
ケージに関するものである。
【０００２】
【従来の技術】近年、情報処理装置の高性能化に伴いこ
れを構成する半導体集積回路素子も高密度化、高集積化
が急激に進んでいる。そのため半導体集積回路素子は作
動時に発生する単位面積、単位体積当たりの発熱量が増
大し、半導体集積回路素子を正常、且つ安定に作動させ
るためにはその熱をいかに効率的に除去するかが課題と
なっている。
れを構成する半導体集積回路素子も高密度化、高集積化
が急激に進んでいる。そのため半導体集積回路素子は作
動時に発生する単位面積、単位体積当たりの発熱量が増
大し、半導体集積回路素子を正常、且つ安定に作動させ
るためにはその熱をいかに効率的に除去するかが課題と
なっている。
【０００３】従来、半導体集積回路素子が発生する熱の
除去方法としては一般に上面中央部に半導体素子を載置
する載置部を有する良熱伝導性の銅から成る金属基体上
に、前記載置部を囲繞するようにして酸化アルミニウム
質焼結体やムライト質焼結体、炭化珪素質焼結体、窒化
アルミニウム質焼結体等のセラミックスから成るセラミ
ックス枠体を銀ロウ等のロウ材を介して接合した構造の
半導体素子収納用パッケージを準備し、前記金属基体の
載置部に半導体集積回路素子を載置固定して半導体集積
回路素子から発生される熱を金属基体に吸収させるとと
もに該吸収した熱を大気中に放散させる方法が採られて
いる。
除去方法としては一般に上面中央部に半導体素子を載置
する載置部を有する良熱伝導性の銅から成る金属基体上
に、前記載置部を囲繞するようにして酸化アルミニウム
質焼結体やムライト質焼結体、炭化珪素質焼結体、窒化
アルミニウム質焼結体等のセラミックスから成るセラミ
ックス枠体を銀ロウ等のロウ材を介して接合した構造の
半導体素子収納用パッケージを準備し、前記金属基体の
載置部に半導体集積回路素子を載置固定して半導体集積
回路素子から発生される熱を金属基体に吸収させるとと
もに該吸収した熱を大気中に放散させる方法が採られて
いる。
【０００４】尚、前記セラミックス枠体には複数個のメ
タライズ配線層が埋設されており、該メタライズ配線層
を介して内部に収容する半導体集積回路素子の各電極を
外部電気回路に電気的に接続し得るようになっている。
タライズ配線層が埋設されており、該メタライズ配線層
を介して内部に収容する半導体集積回路素子の各電極を
外部電気回路に電気的に接続し得るようになっている。
【０００５】また前記セラミックス枠体は、その下面に
メタライズ金属層が被着されており、該メタライズ金属
層を金属基体に銀ロウ等のロウ材を介してロウ付けする
ことによって金属基体上に所定位置に接合されてる。
メタライズ金属層が被着されており、該メタライズ金属
層を金属基体に銀ロウ等のロウ材を介してロウ付けする
ことによって金属基体上に所定位置に接合されてる。
【０００６】
【発明が解決しようとする課題】しかしながら、この従
来の半導体素子収納用パッケージにおいては、金属基体
を構成する銅の熱膨張係数が１７×１０-6／℃であり、
セラミックス枠体の熱膨張係数（酸化アルミニウム質焼
結体から成る場合は約７．０×１０-6／℃）に比べて極
めて大きいことから銅から成る金属基体上にセラミック
ス枠体を銀ロウ等のロウ材を介してロウ付けする際、金
属基体とセラミックス枠体との熱膨張係数の相違に起因
して発生する熱応力によって金属基体の半導体集積回路
素子が載置される載置部に大きな変形を招来し、その結
果、金属基体に半導体集積回路素子を強固に固定するこ
とができなくなったり、半導体集積回路素子の各電極を
セラミックス枠体に設けたメタライズ配線層に正確に電
気的接続をすることができないという欠点を有してい
た。
来の半導体素子収納用パッケージにおいては、金属基体
を構成する銅の熱膨張係数が１７×１０-6／℃であり、
セラミックス枠体の熱膨張係数（酸化アルミニウム質焼
結体から成る場合は約７．０×１０-6／℃）に比べて極
めて大きいことから銅から成る金属基体上にセラミック
ス枠体を銀ロウ等のロウ材を介してロウ付けする際、金
属基体とセラミックス枠体との熱膨張係数の相違に起因
して発生する熱応力によって金属基体の半導体集積回路
素子が載置される載置部に大きな変形を招来し、その結
果、金属基体に半導体集積回路素子を強固に固定するこ
とができなくなったり、半導体集積回路素子の各電極を
セラミックス枠体に設けたメタライズ配線層に正確に電
気的接続をすることができないという欠点を有してい
た。
【０００７】
【発明の目的】本発明は、上記欠点に鑑み案出されたも
のであり、その目的は、金属基体の半導体集積回路素子
が載置される載置部に大きな変形が発生するのを皆無と
し、半導体集積回路素子を金属基体上に強固に固定する
ことができるとともに半導体集積回路素子の各電極をセ
ラミックス枠体に設けたメタライズ配線層に正確に電気
的接続することができる半導体素子収納用パッケージを
提供することにある。
のであり、その目的は、金属基体の半導体集積回路素子
が載置される載置部に大きな変形が発生するのを皆無と
し、半導体集積回路素子を金属基体上に強固に固定する
ことができるとともに半導体集積回路素子の各電極をセ
ラミックス枠体に設けたメタライズ配線層に正確に電気
的接続することができる半導体素子収納用パッケージを
提供することにある。
【０００８】
【課題を解決するための手段】本発明は、上面に半導体
素子が載置される載置部を有する銅から成る金属基体上
に、前記載置部を囲繞するようにしてメタライズ配線層
を有するセラミックス枠体をロウ付けした半導体素子収
納用パッケージであって、前記金属基体の上面に前記載
置部を四角形に取り囲み、且つセラミックス枠体内側に
露出する溝を前記四角形の角から前記金属基体の各側面
に達するように延出させて形成したことを特徴とするも
のである。
素子が載置される載置部を有する銅から成る金属基体上
に、前記載置部を囲繞するようにしてメタライズ配線層
を有するセラミックス枠体をロウ付けした半導体素子収
納用パッケージであって、前記金属基体の上面に前記載
置部を四角形に取り囲み、且つセラミックス枠体内側に
露出する溝を前記四角形の角から前記金属基体の各側面
に達するように延出させて形成したことを特徴とするも
のである。
【０００９】また本発明は前記溝が金属基体の厚みの３
分の１以上の深さであることを特徴とするものである。
分の１以上の深さであることを特徴とするものである。
【００１０】
【作用】本発明の半導体素子収納用パッケージによれ
ば、金属基体の上面で、且つセラミックス枠体の内側に
露出する領域に半導体集積回路素子が載置される載置部
を四角形に取り囲み、且つセラミックス枠体内側に露出
する溝を四角形の角から金属基体の各側面に達するよう
に延出させて形成したことから、金属基体上面にセラミ
ックス枠体を銀ロウ等のロウ材を介してロウ付けする
際、金属基体とセラミックス枠体との熱膨張係数の相違
に起因して熱応力が発生したとしても該熱応力は金属基
体に形成した溝に有効に吸収され、その結果、半導体集
積回路素子が載置される載置部に大きな変形を招来する
ことは一切ない。
ば、金属基体の上面で、且つセラミックス枠体の内側に
露出する領域に半導体集積回路素子が載置される載置部
を四角形に取り囲み、且つセラミックス枠体内側に露出
する溝を四角形の角から金属基体の各側面に達するよう
に延出させて形成したことから、金属基体上面にセラミ
ックス枠体を銀ロウ等のロウ材を介してロウ付けする
際、金属基体とセラミックス枠体との熱膨張係数の相違
に起因して熱応力が発生したとしても該熱応力は金属基
体に形成した溝に有効に吸収され、その結果、半導体集
積回路素子が載置される載置部に大きな変形を招来する
ことは一切ない。
【００１１】
【実施例】次に本発明を添付図面に基づき詳細に説明す
る。図１は、本発明の半導体素子収納用パッケージの一
実施例を示す断面図であり、１は金属基体、２はセラミ
ックス枠体である。
る。図１は、本発明の半導体素子収納用パッケージの一
実施例を示す断面図であり、１は金属基体、２はセラミ
ックス枠体である。
【００１２】前記金属基体１は、その上面中央部に半導
体集積回路素子３が載置される載置部１ａが設けてあ
り、該載置部１ａ上には半導体集積回路素子３がガラ
ス、樹脂、ロウ材等の接着剤を介して載置固定され、ま
たその上面外周部には前記載置部１ａを囲繞するように
してセラミックス枠体２が銀ロウ等のロウ材を介して接
合されている。
体集積回路素子３が載置される載置部１ａが設けてあ
り、該載置部１ａ上には半導体集積回路素子３がガラ
ス、樹脂、ロウ材等の接着剤を介して載置固定され、ま
たその上面外周部には前記載置部１ａを囲繞するように
してセラミックス枠体２が銀ロウ等のロウ材を介して接
合されている。
【００１３】前記金属基体１は、無酸素銅等の銅から成
り、該銅はその熱伝導率が約４００Ｗ／ｍ・Ｋと高く、
熱を伝導し易いことから金属基体１上に半導体集積回路
素子３を載置固定した場合、金属基体１は半導体集積回
路素子３が発生する熱を良好に吸収するとともに該吸収
した熱を大気中に効率よく放散させることができ、その
結果、半導体集積回路素子３は常に低温となり、半導体
集積回路素子３を長期間にわたり正常、且つ安定に作動
させることが可能となる。
り、該銅はその熱伝導率が約４００Ｗ／ｍ・Ｋと高く、
熱を伝導し易いことから金属基体１上に半導体集積回路
素子３を載置固定した場合、金属基体１は半導体集積回
路素子３が発生する熱を良好に吸収するとともに該吸収
した熱を大気中に効率よく放散させることができ、その
結果、半導体集積回路素子３は常に低温となり、半導体
集積回路素子３を長期間にわたり正常、且つ安定に作動
させることが可能となる。
【００１４】また前記金属基体１は、図２に示すように
その上面でセラミックス枠体２の内側に露出する領域に
載置部１ａを四角形に取り囲み、且つセラミックス枠体
２内側に露出する溝Ｇを四角形の角から金属基体１の各
側面に達するように延出させて形成している。
その上面でセラミックス枠体２の内側に露出する領域に
載置部１ａを四角形に取り囲み、且つセラミックス枠体
２内側に露出する溝Ｇを四角形の角から金属基体１の各
側面に達するように延出させて形成している。
【００１５】前記金属基体１に設けられた溝Ｇは、金属
基体１上面にセラミックス枠体２を銀ロウ等のロウ材を
介して接合する際、金属基体１とセラミックス枠体２と
の間に発生する両者の熱膨張係数の相違に起因する熱応
力を良好に吸収する作用を為し、これにより金属基体１
の上面にセラミックス枠体２をロウ付けする際に金属基
体１とセラミックス枠体２との熱膨張係数の相違に起因
する熱応力が発生したとしても該熱応力は金属基体１に
形成された溝Ｇで有効に吸収され、その結果、半導体集
積回路素子３が載置される載置部１ａが変形することは
一切ない。
基体１上面にセラミックス枠体２を銀ロウ等のロウ材を
介して接合する際、金属基体１とセラミックス枠体２と
の間に発生する両者の熱膨張係数の相違に起因する熱応
力を良好に吸収する作用を為し、これにより金属基体１
の上面にセラミックス枠体２をロウ付けする際に金属基
体１とセラミックス枠体２との熱膨張係数の相違に起因
する熱応力が発生したとしても該熱応力は金属基体１に
形成された溝Ｇで有効に吸収され、その結果、半導体集
積回路素子３が載置される載置部１ａが変形することは
一切ない。
【００１６】尚、前記金属基体１の上面に形成した溝Ｇ
はその深さが金属基体１の厚みの３分の１未満であると
セラミックス枠体２を金属基体１上面にロウ材付けする
際、金属基体１とセラミックス枠体２との間に発生する
熱応力が溝Ｇに良好に吸収されなくなる傾向にある。従
って前記金属基体１に形成される溝Ｇはその深さを金属
基体１の厚みの３分の１以上としておくことが好まし
い。
はその深さが金属基体１の厚みの３分の１未満であると
セラミックス枠体２を金属基体１上面にロウ材付けする
際、金属基体１とセラミックス枠体２との間に発生する
熱応力が溝Ｇに良好に吸収されなくなる傾向にある。従
って前記金属基体１に形成される溝Ｇはその深さを金属
基体１の厚みの３分の１以上としておくことが好まし
い。
【００１７】また前記銅から成る金属基体１は、例えば
銅のインゴットに圧延加工や打ち抜き加工、研削加工
等、従来周知の金属加工法を施すことによって上面に溝
Ｇを有する所定の板状に形成される。
銅のインゴットに圧延加工や打ち抜き加工、研削加工
等、従来周知の金属加工法を施すことによって上面に溝
Ｇを有する所定の板状に形成される。
【００１８】更に前記金属基体１は、その上面外周部に
該金属基体１の上面に設けた載置部１ａを囲繞するよう
にしてセラミックス枠体２が銀ロウ等のロウ材を介して
ロウ付け接合されており、金属基体１とセラミックス枠
体２とで内部に半導体集積回路素子３を収容するための
空所が形成される。
該金属基体１の上面に設けた載置部１ａを囲繞するよう
にしてセラミックス枠体２が銀ロウ等のロウ材を介して
ロウ付け接合されており、金属基体１とセラミックス枠
体２とで内部に半導体集積回路素子３を収容するための
空所が形成される。
【００１９】前記金属基体１に接合されるセラミックス
枠体２は、酸化アルミニウム質焼結体、窒化アルミニウ
ム質焼結体、ムライト質焼結体、炭化珪素質焼結体等の
セラミックスから成り、例えば、酸化アルミニウム質焼
結体から成る場合、主原料としての酸化アルミニウム粉
末及び焼結助材としての酸化珪素粉末、酸化カルシウム
粉末、酸化マグネシウム粉末等を含む酸化アルミニウム
質焼結体原料粉末に適当な有機バインダー、溶剤、可塑
剤等を添加混合して泥漿状となすとともにこれを従来周
知のドクターブレード法やカレンダーロール法等のシー
ト成形技術を採用して複数枚のセラミックグリーンシー
ト（未焼成セラミックシート）を得、次に前記セラミッ
クグリーンシートのそれぞれに適当な打ち抜き加工を施
すとともにこれらを所定の順に上下に積層してセラミッ
クグリーンシート積層体となし、最後に前記セラミック
グリーンシート積層体を高温（約1600℃）で焼成するこ
とによって製作される。
枠体２は、酸化アルミニウム質焼結体、窒化アルミニウ
ム質焼結体、ムライト質焼結体、炭化珪素質焼結体等の
セラミックスから成り、例えば、酸化アルミニウム質焼
結体から成る場合、主原料としての酸化アルミニウム粉
末及び焼結助材としての酸化珪素粉末、酸化カルシウム
粉末、酸化マグネシウム粉末等を含む酸化アルミニウム
質焼結体原料粉末に適当な有機バインダー、溶剤、可塑
剤等を添加混合して泥漿状となすとともにこれを従来周
知のドクターブレード法やカレンダーロール法等のシー
ト成形技術を採用して複数枚のセラミックグリーンシー
ト（未焼成セラミックシート）を得、次に前記セラミッ
クグリーンシートのそれぞれに適当な打ち抜き加工を施
すとともにこれらを所定の順に上下に積層してセラミッ
クグリーンシート積層体となし、最後に前記セラミック
グリーンシート積層体を高温（約1600℃）で焼成するこ
とによって製作される。
【００２０】前記セラミックス枠体２はまたその下面に
タングステン、モリブデン等の高融点金属粉末から成る
メタライズ金属層４が被着形成されており、該メタライ
ズ金属層４と金属基体１上面とを銀ロウ等のロウ材を介
してロウ付けすることによって金属基体１上に接合され
る。
タングステン、モリブデン等の高融点金属粉末から成る
メタライズ金属層４が被着形成されており、該メタライ
ズ金属層４と金属基体１上面とを銀ロウ等のロウ材を介
してロウ付けすることによって金属基体１上に接合され
る。
【００２１】前記メタライズ金属層４はセラミックス枠
体２を金属基体１にロウ付けする際の下地金属として作
用し、タングステンやモリブデン等の高融点金属粉末に
適当な有機バインダー、溶剤を添加混合して得た金属ペ
ーストをセラミックス枠体２となるセラミックグリーン
シートに予め従来周知のスクリーン印刷法により印刷塗
布しておくことによってセラミックス枠体２の下面に所
定パターンに被着形成される。
体２を金属基体１にロウ付けする際の下地金属として作
用し、タングステンやモリブデン等の高融点金属粉末に
適当な有機バインダー、溶剤を添加混合して得た金属ペ
ーストをセラミックス枠体２となるセラミックグリーン
シートに予め従来周知のスクリーン印刷法により印刷塗
布しておくことによってセラミックス枠体２の下面に所
定パターンに被着形成される。
【００２２】また前記セラミックス枠体２を金属基体１
に銀ロウ等のロウ材を介してロウ付けするには、金属基
体１の上面外周部にセラミックス枠体２を間にシート状
の銀ロウ材を挟んで載置するとともにこれらを約８５０
℃の温度に加熱し、前記銀ロウ材を溶融させる方法が採
られる。この場合、金属基体１の上面には半導体集積回
路素子３の載置される載置部１ａを取り囲むように溝Ｇ
が形成されていることからセラミックス枠体２を金属基
体１にロウ付けする際に両者の熱膨張係数の相違に起因
して熱応力が発生しても該熱応力は金属基体１に形成さ
れた溝Ｇによって有効に吸収され、その結果、半導体集
積回路素子３が載置固定される載置部１ａが変形するこ
とは一切なく、該載置部１ａに半導体集積回路素子３を
強固に固定することができるとともに半導体集積回路素
子３の各電極を後述するメタライズ配線層５に正確に電
気的接続をすることができる。
に銀ロウ等のロウ材を介してロウ付けするには、金属基
体１の上面外周部にセラミックス枠体２を間にシート状
の銀ロウ材を挟んで載置するとともにこれらを約８５０
℃の温度に加熱し、前記銀ロウ材を溶融させる方法が採
られる。この場合、金属基体１の上面には半導体集積回
路素子３の載置される載置部１ａを取り囲むように溝Ｇ
が形成されていることからセラミックス枠体２を金属基
体１にロウ付けする際に両者の熱膨張係数の相違に起因
して熱応力が発生しても該熱応力は金属基体１に形成さ
れた溝Ｇによって有効に吸収され、その結果、半導体集
積回路素子３が載置固定される載置部１ａが変形するこ
とは一切なく、該載置部１ａに半導体集積回路素子３を
強固に固定することができるとともに半導体集積回路素
子３の各電極を後述するメタライズ配線層５に正確に電
気的接続をすることができる。
【００２３】更に前記金属基体１上にロウ付けされたセ
ラミックス枠体２はその内部にタングステン、モリブデ
ン等の高融点金属粉末から成るメタライズ配線層５が埋
設してあり、該メタライズ配線層５は半導体集積回路素
子３の各電極を外部リード端子７に接続する作用を為
し、その一端に外部リード端子７が、また他端には半導
体集積回路素子３の電極に接続されたボンディングワイ
ヤ６が取着される。
ラミックス枠体２はその内部にタングステン、モリブデ
ン等の高融点金属粉末から成るメタライズ配線層５が埋
設してあり、該メタライズ配線層５は半導体集積回路素
子３の各電極を外部リード端子７に接続する作用を為
し、その一端に外部リード端子７が、また他端には半導
体集積回路素子３の電極に接続されたボンディングワイ
ヤ６が取着される。
【００２４】前記メタライズ配線層５はタングステン、
モリブデン等の高融点金属粉末から成り、前述のメタラ
イズ金属層４と同様の方法によってセラミックス枠体２
の内部に所定パターンに埋設される。
モリブデン等の高融点金属粉末から成り、前述のメタラ
イズ金属層４と同様の方法によってセラミックス枠体２
の内部に所定パターンに埋設される。
【００２５】前記セラミックス枠体２に埋設したメタラ
イズ配線層５はその一端に外部リード端子７が取着され
ており、該外部リード端子７は内部に収容する半導体集
積回路素子３の各電極を外部電気回路に電気的に接続す
る作用を為し、鉄−コバルト−ニッケル合金や、鉄−ニ
ッケル合金等の金属から形成されている。
イズ配線層５はその一端に外部リード端子７が取着され
ており、該外部リード端子７は内部に収容する半導体集
積回路素子３の各電極を外部電気回路に電気的に接続す
る作用を為し、鉄−コバルト−ニッケル合金や、鉄−ニ
ッケル合金等の金属から形成されている。
【００２６】かくして本発明の半導体素子収納用パッケ
ージによれば、セラミックス枠体２が接合された金属基
体１の載置部１ａに半導体集積回路素子３を接着剤を介
して載置固定し、半導体集積回路素子３の各電極をボン
ディングワイヤ６を介してメタライズ配線層５に接続す
るとともに蓋体８をセラミックス枠体２の上面に封止材
を介して接合することによって製品としての半導体装置
となる。
ージによれば、セラミックス枠体２が接合された金属基
体１の載置部１ａに半導体集積回路素子３を接着剤を介
して載置固定し、半導体集積回路素子３の各電極をボン
ディングワイヤ６を介してメタライズ配線層５に接続す
るとともに蓋体８をセラミックス枠体２の上面に封止材
を介して接合することによって製品としての半導体装置
となる。
【００２７】
【発明の効果】発明の半導体素子収納用パッケージによ
れば、金属基体の上面で、且つセラミックス枠体の内側
に露出する領域に半導体集積回路素子が載置される載置
部を四角形に取り囲み、且つセラミックス枠体内側に露
出する溝を四角形の角から金属基体の各側面に達するよ
うに延出させて形成したことから、金属基体上面にセラ
ミックス枠体を銀ロウ等のロウ材を介してロウ付けする
際、金属基体とセラミックス枠体との熱膨張係数の相違
に起因して熱応力が発生したとしても該熱応力は金属基
体に形成した溝に有効に吸収され、その結果、半導体集
積回路素子が載置される載置部に大きな変形を招来する
ことは一切ない。
れば、金属基体の上面で、且つセラミックス枠体の内側
に露出する領域に半導体集積回路素子が載置される載置
部を四角形に取り囲み、且つセラミックス枠体内側に露
出する溝を四角形の角から金属基体の各側面に達するよ
うに延出させて形成したことから、金属基体上面にセラ
ミックス枠体を銀ロウ等のロウ材を介してロウ付けする
際、金属基体とセラミックス枠体との熱膨張係数の相違
に起因して熱応力が発生したとしても該熱応力は金属基
体に形成した溝に有効に吸収され、その結果、半導体集
積回路素子が載置される載置部に大きな変形を招来する
ことは一切ない。
【図１】本発明の半導体素子収納用パッケージの一実施
例を示す断面図である。
例を示す断面図である。
【図２】図１に示した半導体素子収納用パッケージの要
部を示す斜視図である。
部を示す斜視図である。
１・・・・金属基体
１ａ・・・載置部
２・・・・セラミックス枠体
３・・・・半導体集積回路素子
５・・・・メタライズ配線層
Ｇ・・・・溝
Claims (2)
- 【請求項１】 上面に半導体素子が載置される載置部を
有する銅から成る金属基体上に、前記載置部を囲繞する
ようにしてメタライズ配線層を有するセラミックス枠体
をロウ付けした半導体素子収納用パッケージであって、
前記金属基体の上面に前記載置部を四角形に取り囲み、
且つセラミックス枠体内側に露出する溝を前記四角形の
角から前記金属基体の各側面に達するように延出させて
形成したことを特徴とする半導体素子収納用パッケー
ジ。 - 【請求項２】 前記溝が金属基体の厚みの３分の１以上
の深さであることを特徴とする請求項１に記載の半導体
素子収納用パッケージ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP23118394A JP3439844B2 (ja) | 1994-09-27 | 1994-09-27 | 半導体素子収納用パッケージ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP23118394A JP3439844B2 (ja) | 1994-09-27 | 1994-09-27 | 半導体素子収納用パッケージ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0897326A JPH0897326A (ja) | 1996-04-12 |
| JP3439844B2 true JP3439844B2 (ja) | 2003-08-25 |
Family
ID=16919631
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP23118394A Expired - Fee Related JP3439844B2 (ja) | 1994-09-27 | 1994-09-27 | 半導体素子収納用パッケージ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3439844B2 (ja) |
-
1994
- 1994-09-27 JP JP23118394A patent/JP3439844B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0897326A (ja) | 1996-04-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3346657B2 (ja) | 半導体素子収納用パッケージ | |
| JP3439844B2 (ja) | 半導体素子収納用パッケージ | |
| JP3556567B2 (ja) | 電子部品収納用パッケージ | |
| JPH09162324A (ja) | 半導体素子収納用パッケージ | |
| JPH11289037A (ja) | 放熱用金属板およびそれを用いた電子部品用パッケージ | |
| JP2763417B2 (ja) | 半導体素子収納用パッケージの製造方法 | |
| JP3346655B2 (ja) | 半導体素子収納用パッケージ | |
| JP3401089B2 (ja) | 半導体素子収納用パッケージ | |
| JP2740602B2 (ja) | 半導体素子収納用パッケージ | |
| JP2849865B2 (ja) | 放熱体の製造方法 | |
| JPH07211822A (ja) | 半導体素子収納用パッケージ | |
| JP2515672Y2 (ja) | 半導体素子収納用パッケージ | |
| JP2000077583A (ja) | 電子部品用パッケージおよびその製造方法 | |
| JP2515660Y2 (ja) | 半導体素子収納用パッケージ | |
| JP4377748B2 (ja) | 電子部品収納用パッケージおよび電子装置 | |
| JPH05226514A (ja) | 半導体素子収納用パッケージ | |
| JPH11297909A (ja) | 放熱用金属板およびそれを用いた電子部品用パッケージ | |
| JP3659467B2 (ja) | 半導体素子収納用パッケージ | |
| JPH0864713A (ja) | 半導体素子収納用パッケージ | |
| JPH08316353A (ja) | 半導体素子収納用パッケージ | |
| JP2537834Y2 (ja) | 半導体素子収納用パッケージ | |
| JP2571571Y2 (ja) | 半導体素子収納用パッケージ | |
| JP3287965B2 (ja) | 半導体素子収納用パッケージ | |
| JP3420476B2 (ja) | 半導体素子収納用パッケージ | |
| JP2746841B2 (ja) | 配線基板 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |