JP2514911Y2 - 半導体素子収納用パッケージ - Google Patents
半導体素子収納用パッケージInfo
- Publication number
- JP2514911Y2 JP2514911Y2 JP1990128569U JP12856990U JP2514911Y2 JP 2514911 Y2 JP2514911 Y2 JP 2514911Y2 JP 1990128569 U JP1990128569 U JP 1990128569U JP 12856990 U JP12856990 U JP 12856990U JP 2514911 Y2 JP2514911 Y2 JP 2514911Y2
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor element
- package
- insulating substrate
- frame
- sintered body
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/161—Cap
- H01L2924/1615—Shape
- H01L2924/16195—Flat cap [not enclosing an internal cavity]
Landscapes
- Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
Description
【考案の詳細な説明】 （産業上の利用分野） 本考案は半導体素子を収容するための半導体素子収納
用パッケージの改良に関するものである。
用パッケージの改良に関するものである。
（従来の技術） 従来、半導体素子、特に半導体集積回路素子（LSI）
等を収容するための半導体素子収納用パッケージは、一
般にアルミナセラミックス等の電気絶縁材料から成り、
その上面中央部に半導体素子を載置収容するための凹部
及び該凹部周辺より外周端にかけて導出されたタングス
テン、モリブデン、マンガン等の高融点金属粉末から成
るメタライズ配線層を有する絶縁基体と、半導体素子を
外部電気回路に電気的に接続するために前記メタライズ
配線層にロウ材を介し取着された外部リード端子と、蓋
体とから構成されており、絶縁基体の凹部底面に半導体
素子を載置固定するとともに該半導体素子の各電極をボ
ンディングワイヤを介してメタライズ配線層に接続し、
しかる後、絶縁基体上面に蓋体をガラス、樹脂等から成
る封止部材を介して接合させ、絶縁基体と蓋体とから成
る容器内部に半導体素子を気密封止にすることによって
最終製品としての半導体装置となる。
等を収容するための半導体素子収納用パッケージは、一
般にアルミナセラミックス等の電気絶縁材料から成り、
その上面中央部に半導体素子を載置収容するための凹部
及び該凹部周辺より外周端にかけて導出されたタングス
テン、モリブデン、マンガン等の高融点金属粉末から成
るメタライズ配線層を有する絶縁基体と、半導体素子を
外部電気回路に電気的に接続するために前記メタライズ
配線層にロウ材を介し取着された外部リード端子と、蓋
体とから構成されており、絶縁基体の凹部底面に半導体
素子を載置固定するとともに該半導体素子の各電極をボ
ンディングワイヤを介してメタライズ配線層に接続し、
しかる後、絶縁基体上面に蓋体をガラス、樹脂等から成
る封止部材を介して接合させ、絶縁基体と蓋体とから成
る容器内部に半導体素子を気密封止にすることによって
最終製品としての半導体装置となる。
しかしながら、近時、半導体素子は高密度化、高集積
化、高速駆動化が急激に進み、該半導体素子を上記従来
の半導体素子収納用パッケージに収容した場合、以下に
述べる欠点を有したものとなる。
化、高速駆動化が急激に進み、該半導体素子を上記従来
の半導体素子収納用パッケージに収容した場合、以下に
述べる欠点を有したものとなる。
即ち、 （１）半導体素子を構成するシリコンとパッケージの絶
縁基体を構成するアルミナセラミックスの熱膨張係数が
それぞれ3.0〜3.5×10-6／℃、6.0〜7.5×10-6／℃であ
り、大きく相違することから両者に半導体素子を作動さ
せた際等に発生する熱が印加されると両者間に大きな熱
応力が発生し、該熱応力によって半導体素子が破損した
り、絶縁基体より剥離して半導体装置としての機能を喪
失させてしまう。
縁基体を構成するアルミナセラミックスの熱膨張係数が
それぞれ3.0〜3.5×10-6／℃、6.0〜7.5×10-6／℃であ
り、大きく相違することから両者に半導体素子を作動さ
せた際等に発生する熱が印加されると両者間に大きな熱
応力が発生し、該熱応力によって半導体素子が破損した
り、絶縁基体より剥離して半導体装置としての機能を喪
失させてしまう。
（２）パッケージの絶縁基体を構成するアルミナセラミ
ックスはその誘電率が９〜10（室温1MHz）と高いため絶
縁基体に設けたメタライズ配線層を伝わる電気信号の伝
播速度が遅く、そのため電気信号の高速伝播を要求する
半導体素子はその収容が不可となる。
ックスはその誘電率が９〜10（室温1MHz）と高いため絶
縁基体に設けたメタライズ配線層を伝わる電気信号の伝
播速度が遅く、そのため電気信号の高速伝播を要求する
半導体素子はその収容が不可となる。
（３）パッケージの絶縁基体を構成するアルミナセラミ
ックスはその熱伝導率が17W/m・Ｋ程度と低いため半導
体素子が作動時に発生する熱を大気中に良好に放散させ
ることができず、その結果、半導体素子を該素子自身が
発生する熱によって高温とし、誤動作を起こさせてしま
う。
ックスはその熱伝導率が17W/m・Ｋ程度と低いため半導
体素子が作動時に発生する熱を大気中に良好に放散させ
ることができず、その結果、半導体素子を該素子自身が
発生する熱によって高温とし、誤動作を起こさせてしま
う。
等の欠点を有していた。
そこで上記欠点を解消するために半導体素子が載固定
される部分を熱伝導率が100W/m/K以上、熱膨張係数が半
導体素子の熱膨張係数に近い4.6×10-6／℃である窒化
アルミニウム質焼結体で、またメタライズ配線層を施す
部分を誘電率が6.4（室温1MHz）と低いムライト質焼結
体で形成し、各々を銀ロウ等のロウ材を介して取着した
構造の半導体素子収納用パッケージが提案されている。
される部分を熱伝導率が100W/m/K以上、熱膨張係数が半
導体素子の熱膨張係数に近い4.6×10-6／℃である窒化
アルミニウム質焼結体で、またメタライズ配線層を施す
部分を誘電率が6.4（室温1MHz）と低いムライト質焼結
体で形成し、各々を銀ロウ等のロウ材を介して取着した
構造の半導体素子収納用パッケージが提案されている。
しかしながら、窒化アルミニウム質焼結体とムライト
質焼結体とを銀ロウ材を介して取着した場合、銀ロウ材
のびビッカース硬度（Hv）がHv≧83と硬いこと及び窒化
アルミニウム質焼結体とムライト質焼結体はその各々の
熱膨張係数が4.6×10-6／℃、4.2×10-6／℃と近似する
ものの若干の差を有していること等から両者をロウ付け
する際、ロウ付け面積が4.0mm2以上の広いものとなると
両者間に大きな熱応力が発生し、該熱応力によって窒化
アルミニウム質焼結体とムライト質焼結体との取着強度
が低下したり、機械的強度の弱いムライト質焼結体が破
損したりするという欠点を誘発してしまう。
質焼結体とを銀ロウ材を介して取着した場合、銀ロウ材
のびビッカース硬度（Hv）がHv≧83と硬いこと及び窒化
アルミニウム質焼結体とムライト質焼結体はその各々の
熱膨張係数が4.6×10-6／℃、4.2×10-6／℃と近似する
ものの若干の差を有していること等から両者をロウ付け
する際、ロウ付け面積が4.0mm2以上の広いものとなると
両者間に大きな熱応力が発生し、該熱応力によって窒化
アルミニウム質焼結体とムライト質焼結体との取着強度
が低下したり、機械的強度の弱いムライト質焼結体が破
損したりするという欠点を誘発してしまう。
（考案の目的） 本考案は上記欠点に鑑み案出されたもので、その目的
は窒化アルミニウム質焼結体とムライト質焼結体とを強
固に取着し、内部に高密度化、高集積化、高速駆動化し
た半導体素子を気密に収容することができる半導体素子
収納用パッケージを提供することにある。
は窒化アルミニウム質焼結体とムライト質焼結体とを強
固に取着し、内部に高密度化、高集積化、高速駆動化し
た半導体素子を気密に収容することができる半導体素子
収納用パッケージを提供することにある。
（課題を解決するための手段） 本考案は窒化アルミニウム質焼結体から成り、上面に
半導体素子が載置される載置部を有する絶縁基体に、前
記載置部を囲繞するようにしてムライト質焼結体から成
る枠体をロウ材を介し取着した構造の半導体素子収納用
パッケージにおいて、前記ロウ材のビッカース硬度（H
v）がHv≦70であることを特徴とするものである。
半導体素子が載置される載置部を有する絶縁基体に、前
記載置部を囲繞するようにしてムライト質焼結体から成
る枠体をロウ材を介し取着した構造の半導体素子収納用
パッケージにおいて、前記ロウ材のビッカース硬度（H
v）がHv≦70であることを特徴とするものである。
（実施例） 次に本考案を添付図面に基づき詳細に説明する。
第１図は本考案の半導体素子収納用パッケージの一実
施例を示し、１は絶縁基体、２は枠体である。
施例を示し、１は絶縁基体、２は枠体である。
前記絶縁基体１はその上面中央部に半導体素子３が載
置される凸状の載置部1aが設けてあり、該凸状載置部1a
上には半導体素子３が接着材を介し取着される。
置される凸状の載置部1aが設けてあり、該凸状載置部1a
上には半導体素子３が接着材を介し取着される。
前記絶縁基体１は窒化アルミニウム質焼結体から成
り、該窒化アルミニウム質焼結体はその熱伝導率が100W
/m・Ｋ以上と高く、熱を伝導し易い材質であることから
絶縁基体１上に半導体素子３を載置固定した場合、絶縁
基体１は半導体素子３が発する熱を吸収するとともに該
吸収した熱を大気中に良好に拡散させることができ、そ
の結果、半導体素子３を常に低温となし、半導体素子３
を長期間にわたり正常、且つ安定に作動させることが可
能となる。
り、該窒化アルミニウム質焼結体はその熱伝導率が100W
/m・Ｋ以上と高く、熱を伝導し易い材質であることから
絶縁基体１上に半導体素子３を載置固定した場合、絶縁
基体１は半導体素子３が発する熱を吸収するとともに該
吸収した熱を大気中に良好に拡散させることができ、そ
の結果、半導体素子３を常に低温となし、半導体素子３
を長期間にわたり正常、且つ安定に作動させることが可
能となる。
また前記絶縁基体１を構成する窒化アルミニウム質焼
結体はその熱膨張係数が4.6×10-6／℃であり、半導体
素子３の熱膨張係数に近く、且つ両者の接合部面積が狭
いことから絶縁基体１の載置部1a上に半導体素子３を載
置固定した後、両者に半導体素子３を作動させた際等に
発生する熱が印加されたとしても両者間には大きな熱応
力が発生することはなく、該熱応力によって半導体素子
３が破損したり、絶縁基体１より剥離したりすることは
ない。
結体はその熱膨張係数が4.6×10-6／℃であり、半導体
素子３の熱膨張係数に近く、且つ両者の接合部面積が狭
いことから絶縁基体１の載置部1a上に半導体素子３を載
置固定した後、両者に半導体素子３を作動させた際等に
発生する熱が印加されたとしても両者間には大きな熱応
力が発生することはなく、該熱応力によって半導体素子
３が破損したり、絶縁基体１より剥離したりすることは
ない。
尚、前記窒化アルミニウム質焼結体から成る絶縁基体
１は例えば、主原料としての窒化アルミニウム粉末に焼
結助剤としての酸化イットリウム、カルシア等の粉末及
び適当な有機溶剤、溶媒を添加混合して泥漿物を作ると
ともに該泥漿物をドクターブレード法を採用することに
よってグリーンシート（生シート）を形成し、しかる
後、前記グリーンシートに適当な打ち抜き加工を施すと
ともにこれを複数枚積層し、約1800℃の高温で焼成する
ことによって製作される。
１は例えば、主原料としての窒化アルミニウム粉末に焼
結助剤としての酸化イットリウム、カルシア等の粉末及
び適当な有機溶剤、溶媒を添加混合して泥漿物を作ると
ともに該泥漿物をドクターブレード法を採用することに
よってグリーンシート（生シート）を形成し、しかる
後、前記グリーンシートに適当な打ち抜き加工を施すと
ともにこれを複数枚積層し、約1800℃の高温で焼成する
ことによって製作される。
また前記絶縁基体１の上面外周端には該絶縁基体１上
面に設けた凸状の載置部1aを囲繞するようにして枠体２
がロウ付け取着されており、絶縁基体１と枠体２とで半
導体素子３を収容するための空所が内部に形成される。
面に設けた凸状の載置部1aを囲繞するようにして枠体２
がロウ付け取着されており、絶縁基体１と枠体２とで半
導体素子３を収容するための空所が内部に形成される。
前記絶縁基体１と枠体２との取着は、枠体２の下面に
予めメタライズ金属層７を被着させておき、該メタライ
ズ金属層７を絶縁基体１の上面に予め被着させておいた
メタライズ金属層８にロウ材９を介し取着することによ
って行われる。
予めメタライズ金属層７を被着させておき、該メタライ
ズ金属層７を絶縁基体１の上面に予め被着させておいた
メタライズ金属層８にロウ材９を介し取着することによ
って行われる。
前記絶縁基体１及び枠体２の各々に被着させたメタラ
イズ金属層７、８はタングステン、モリブデン、マンガ
ン等の高融点金属粉末から成り、該高融点金属粉末に有
機溶剤、溶媒を添加混合して得た金属ペーストを絶縁基
体１上面及び枠体２の下面に従来周知のスクリーン印刷
法により印刷塗布し、しかる後、これを高温で焼き付け
ることよって絶縁基体１及び枠体２の各々に被着され
る。
イズ金属層７、８はタングステン、モリブデン、マンガ
ン等の高融点金属粉末から成り、該高融点金属粉末に有
機溶剤、溶媒を添加混合して得た金属ペーストを絶縁基
体１上面及び枠体２の下面に従来周知のスクリーン印刷
法により印刷塗布し、しかる後、これを高温で焼き付け
ることよって絶縁基体１及び枠体２の各々に被着され
る。
また前記絶縁基体１と枠体２とを取着するロウ材９は
例えば金、銀、あるいは金、銀を主成分とする金属から
成り、そのビッカース硬度（Hv）はHv≦70のものであ
る。
例えば金、銀、あるいは金、銀を主成分とする金属から
成り、そのビッカース硬度（Hv）はHv≦70のものであ
る。
前記ロウ材９はそのビッカース硬度（Hv）がHv≦70で
軟質なものであることから絶縁基体１と枠体２とをロウ
付け取着する際、ロウ付け面積が4.0mm2以上の広いもと
なり、絶縁基体１と枠体２との間に大きな熱応力が発生
したとしても該熱応力はロウ材９を変形させることによ
って吸収され、これによって絶縁基体１と枠体２との取
着強度が低下したり、枠体２が破損したりすることはな
い。
軟質なものであることから絶縁基体１と枠体２とをロウ
付け取着する際、ロウ付け面積が4.0mm2以上の広いもと
なり、絶縁基体１と枠体２との間に大きな熱応力が発生
したとしても該熱応力はロウ材９を変形させることによ
って吸収され、これによって絶縁基体１と枠体２との取
着強度が低下したり、枠体２が破損したりすることはな
い。
尚、前記ロウ材９はそのビッカース硬度（Hv）がHv＞
70となるとロウ材９が硬くなりすぎ、ロウ材９が絶縁基
体１と枠体２との間に発生する熱応力を完全に吸収する
ことができなくなって絶縁基体１と枠体２との取着強度
が低下したり、枠体２が破損したりしてしまう。従っ
て、絶縁基体１と枠体２とを取着するロウ材９はそのビ
ッカース硬度（Hv）がHv≦70に特定される。
70となるとロウ材９が硬くなりすぎ、ロウ材９が絶縁基
体１と枠体２との間に発生する熱応力を完全に吸収する
ことができなくなって絶縁基体１と枠体２との取着強度
が低下したり、枠体２が破損したりしてしまう。従っ
て、絶縁基体１と枠体２とを取着するロウ材９はそのビ
ッカース硬度（Hv）がHv≦70に特定される。
また前記絶縁基体１に取着される枠体２はムライト質
焼結体から成り、例えばムライト、シリカ、マグネシ
ア、カルシア等の原料粉末に適当な有機溶剤、溶媒を添
加混合して泥漿状となすとともにこれをドクターブレー
ド法を採用することによってグリーンシート（生シー
ト）を形成し、しかる後、前記グリーンシートに適当な
打ち抜き加工を施すとともに複数枚積層し、約1400〜18
00℃の温度で焼成することによって製作される。
焼結体から成り、例えばムライト、シリカ、マグネシ
ア、カルシア等の原料粉末に適当な有機溶剤、溶媒を添
加混合して泥漿状となすとともにこれをドクターブレー
ド法を採用することによってグリーンシート（生シー
ト）を形成し、しかる後、前記グリーンシートに適当な
打ち抜き加工を施すとともに複数枚積層し、約1400〜18
00℃の温度で焼成することによって製作される。
前記枠体２はその内部にモリブデン、タングステン等
の高融点金属粉末から成るメタライズ配線層４が埋設し
てあり、該メタライズ配線層４は半導体素子３の電極を
外部リードピン５に接続する作用を為し、その一端に外
部リードピン５が、また他端には半導体素子３の電極に
接続されるボンディングワイヤ６が取着される。
の高融点金属粉末から成るメタライズ配線層４が埋設し
てあり、該メタライズ配線層４は半導体素子３の電極を
外部リードピン５に接続する作用を為し、その一端に外
部リードピン５が、また他端には半導体素子３の電極に
接続されるボンディングワイヤ６が取着される。
前記枠体２はそれを構成するムライト質焼結体の誘導
率が6.3（室温1MHz）と低いことから枠体２に埋設した
メタライズ配線層４を伝わる電気信号の伝播速度を極め
て速いものとなすことができ、これによってパッケージ
内に電気信号の伝播速度が速い高速駆動を行う半導体素
子の収容も可能となる。
率が6.3（室温1MHz）と低いことから枠体２に埋設した
メタライズ配線層４を伝わる電気信号の伝播速度を極め
て速いものとなすことができ、これによってパッケージ
内に電気信号の伝播速度が速い高速駆動を行う半導体素
子の収容も可能となる。
また前記枠体２に埋設したメタライズ配線層４に取着
される外部リードピン５は内部に収容する半導体素子３
の各電極を外部電気回路に電気的に接続する作用を為
し、コバール金属、42Alloy等の金属をピン状に成した
ものが使用される。
される外部リードピン５は内部に収容する半導体素子３
の各電極を外部電気回路に電気的に接続する作用を為
し、コバール金属、42Alloy等の金属をピン状に成した
ものが使用される。
尚、前記外部リードピン５の外表面にニッケル、金等
から成る良導電性で、且つ耐蝕性に優れた金属を従来周
知のメッキ法により2.0乃至10.0μｍの厚みに層着させ
ておくと、外部リードピン５と外部電気回路との電気的
接続が良好となり、また外部リードピン５の酸化腐食が
有効に防止される。従って、外部リードピン５の外表面
にはニッケル、金等から成る良導電性で、且つ耐蝕性に
優れた金属を2.0乃至10.0μｍの厚みに層着させておく
ことが好ましい。
から成る良導電性で、且つ耐蝕性に優れた金属を従来周
知のメッキ法により2.0乃至10.0μｍの厚みに層着させ
ておくと、外部リードピン５と外部電気回路との電気的
接続が良好となり、また外部リードピン５の酸化腐食が
有効に防止される。従って、外部リードピン５の外表面
にはニッケル、金等から成る良導電性で、且つ耐蝕性に
優れた金属を2.0乃至10.0μｍの厚みに層着させておく
ことが好ましい。
かくして本考案の半導体素子収納用パッケージによれ
ば、枠体２が取着された絶縁基体１の凸状載置部1a上に
半導体素子３を取着固定し、半導体素子３の各電極をボ
ンディングワイヤ６を介してメタライズ配線層４に接続
するとともに蓋体10を枠体２の上面に封止部材を介して
取着することによって最終製品としての半導体装置とな
る。
ば、枠体２が取着された絶縁基体１の凸状載置部1a上に
半導体素子３を取着固定し、半導体素子３の各電極をボ
ンディングワイヤ６を介してメタライズ配線層４に接続
するとともに蓋体10を枠体２の上面に封止部材を介して
取着することによって最終製品としての半導体装置とな
る。
（考案の効果） 本考案の半導体素子収納用パッケージによれば半導体
素子が載置固定される絶縁基体を熱伝導率が100w/m・Ｋ
以上の窒化アルミニウム質焼結体で形成したことから内
部に収容する半導体素子の発する熱は絶縁基体を介して
大気中に良好に放散させ、その結果、半導体素子を常に
低温となし、半導体素子を長期間にわたり正常、且つ安
定に作動させることができる。
素子が載置固定される絶縁基体を熱伝導率が100w/m・Ｋ
以上の窒化アルミニウム質焼結体で形成したことから内
部に収容する半導体素子の発する熱は絶縁基体を介して
大気中に良好に放散させ、その結果、半導体素子を常に
低温となし、半導体素子を長期間にわたり正常、且つ安
定に作動させることができる。
また半導体素子が載置固定される絶縁基体は該半導体
素子の熱膨張係数に近い熱膨張係数を有する窒化アルミ
ニウム質焼結体より成っていることから絶縁基体に半導
体素子を載置固定した後、絶縁基体と半導体素子の両者
に半導体素子を作動させた際等に発生する熱が印加され
たとしても両者間には大きな熱応力が発生することはな
く、該熱応力によって半導体素子が破損したり、絶縁基
体より剥離したりすることはない。
素子の熱膨張係数に近い熱膨張係数を有する窒化アルミ
ニウム質焼結体より成っていることから絶縁基体に半導
体素子を載置固定した後、絶縁基体と半導体素子の両者
に半導体素子を作動させた際等に発生する熱が印加され
たとしても両者間には大きな熱応力が発生することはな
く、該熱応力によって半導体素子が破損したり、絶縁基
体より剥離したりすることはない。
更に内部に収容した半導体素子の各電極を外部電気回
路に接続するメタライズ配線層を誘電率が6.3（室温1MH
z）と低いムライト質焼結体から成る枠体に形成したこ
とからメタライズ配線層４を伝わる電気信号の伝播速度
を極めて速いものとなすことができ、その結果、パッケ
ージ内部に電気信号の伝播速度が速い高速駆動を行う半
導体素子の収容も可能となる。
路に接続するメタライズ配線層を誘電率が6.3（室温1MH
z）と低いムライト質焼結体から成る枠体に形成したこ
とからメタライズ配線層４を伝わる電気信号の伝播速度
を極めて速いものとなすことができ、その結果、パッケ
ージ内部に電気信号の伝播速度が速い高速駆動を行う半
導体素子の収容も可能となる。
また更に窒化アルミニウム質焼結体から成る絶縁基体
とムライト質焼結体から成る枠体とをビッカース硬度
（Hv）がHv≦70のロウ材を使用して取着したことから絶
縁基体と枠体とをロウ付け取着する際、ロウ付け面積が
4.0mm2以上の広いもとなり、絶縁基体と枠体との間に大
きな熱応力が発生したとしても該熱応力はロウ材を変形
させることによって吸収され、これによって絶縁基体と
枠体との取着強度が低下したり、機械的強度の弱い枠体
が破損したりすることもない。
とムライト質焼結体から成る枠体とをビッカース硬度
（Hv）がHv≦70のロウ材を使用して取着したことから絶
縁基体と枠体とをロウ付け取着する際、ロウ付け面積が
4.0mm2以上の広いもとなり、絶縁基体と枠体との間に大
きな熱応力が発生したとしても該熱応力はロウ材を変形
させることによって吸収され、これによって絶縁基体と
枠体との取着強度が低下したり、機械的強度の弱い枠体
が破損したりすることもない。
第１図は本考案の半導体素子収納用パッケージの一実施
例を示す断面図である。 １…絶縁基体、1a…凸状の載置部 ２…枠体、９…ロウ材
例を示す断面図である。 １…絶縁基体、1a…凸状の載置部 ２…枠体、９…ロウ材
Claims (1)
- 【請求項１】窒化アルミニウム質焼結体から成り、上面
に半導体素子が載置される載置部を有する絶縁基体に、
前記載置部を囲繞するようにしてムライト質焼結体から
成る枠体をロウ材を介し取着した構造の半導体素子収納
用パッケージにおいて、前記ロウ材のビッカース硬度
（Hv）がHv≦70であることを特徴とする半導体素子収納
用パッケージ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1990128569U JP2514911Y2 (ja) | 1990-11-29 | 1990-11-29 | 半導体素子収納用パッケージ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1990128569U JP2514911Y2 (ja) | 1990-11-29 | 1990-11-29 | 半導体素子収納用パッケージ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0485733U JPH0485733U (ja) | 1992-07-24 |
| JP2514911Y2 true JP2514911Y2 (ja) | 1996-10-23 |
Family
ID=31876024
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1990128569U Expired - Lifetime JP2514911Y2 (ja) | 1990-11-29 | 1990-11-29 | 半導体素子収納用パッケージ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2514911Y2 (ja) |
-
1990
- 1990-11-29 JP JP1990128569U patent/JP2514911Y2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0485733U (ja) | 1992-07-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2514911Y2 (ja) | 半導体素子収納用パッケージ | |
| JP3046148B2 (ja) | 電子部品収納用パッケージ | |
| JP2783735B2 (ja) | 半導体素子収納用パッケージ | |
| JP3176251B2 (ja) | 半導体素子収納用パッケージ | |
| JP2746813B2 (ja) | 半導体素子収納用パッケージ | |
| JPH05160284A (ja) | 半導体素子収納用パッケージ | |
| JP2710893B2 (ja) | リード付き電子部品 | |
| JP3426741B2 (ja) | 半導体素子収納用パッケージ | |
| JP3176267B2 (ja) | 半導体素子収納用パッケージ | |
| JPH10107240A (ja) | イメージセンサー素子収納用パッケージ | |
| JP3210838B2 (ja) | 半導体素子収納用パッケージの製造方法 | |
| JP2515672Y2 (ja) | 半導体素子収納用パッケージ | |
| JP2813072B2 (ja) | 半導体素子収納用パッケージ | |
| JP2784094B2 (ja) | 半導体素子収納用パッケージ | |
| JP2813073B2 (ja) | 半導体素子収納用パッケージ | |
| JP2792636B2 (ja) | 半導体素子収納用パッケージ | |
| JP2728593B2 (ja) | 半導体素子収納用パッケージ | |
| JP2784129B2 (ja) | 半導体素子収納用パッケージ | |
| JP2670208B2 (ja) | 半導体素子収納用パッケージ | |
| JPH06169025A (ja) | 半導体素子収納用パッケージ | |
| JP2948991B2 (ja) | 半導体素子収納用パッケージ | |
| JP2813074B2 (ja) | 半導体素子収納用パッケージ | |
| JPH0723965Y2 (ja) | 半導体素子収納用パッケージ | |
| JPH05144965A (ja) | 電子部品収納用パツケージ | |
| JPH06188341A (ja) | 半導体素子収納用パッケージ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| EXPY | Cancellation because of completion of term |