JPH0982923A - 不揮発性半導体記憶装置 - Google Patents
不揮発性半導体記憶装置Info
- Publication number
- JPH0982923A JPH0982923A JP23451595A JP23451595A JPH0982923A JP H0982923 A JPH0982923 A JP H0982923A JP 23451595 A JP23451595 A JP 23451595A JP 23451595 A JP23451595 A JP 23451595A JP H0982923 A JPH0982923 A JP H0982923A
- Authority
- JP
- Japan
- Prior art keywords
- memory cell
- wiring
- cell array
- potential
- row decoder
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Read Only Memory (AREA)
- Semiconductor Memories (AREA)
- Non-Volatile Memory (AREA)
Abstract
動作の高速化を可能にするため、左右のロウデコーダに
接続されメモリセルアレイを横断する配線をセルブロッ
ク1個当たり1本にすることを特徴とする。 【解決手段】メモリセルが複数個接続されて、複数のワ
ード線を含むメモリセルブロックがアレイ状に配列され
たメモリセルアレイ36を挟んで、両側にロウデコーダ
35a及び35bが配置される。そして、各メモリセル
ブロック毎に設けられて、上記ロウデコーダ35aと3
5bの間に、上記ワード線と異なる配線層の横断配線N
1が設けられる。また、ロウデコーダ35bには、横断
配線N1の信号を反転状態に設定する第2相補信号発生
部37が設けられている。
Description
装置に係り、例えば複数のメモリセルを直列若しくは並
列に接続してNANDセル、ANDセル、DINORセ
ル等のメモリセルユニットを構成した不揮発性半導体記
憶装置に関する。
気的に書替えを可能としたEEPROMが知られてい
る。なかでも、メモリセルを複数個直列接続してNAN
Dセルブロックを構成するNANDセル型EEPROM
は、ビット線コンタクトの数を低減できるため、高集積
化ができるものとして注目されている。
ROMの従来のロウデコーダの回路構成及びメモリセル
アレイの等価回路図である。
コード信号及びロウデコーダ起動信号RDECDが、ナ
ンド回路1及びノット回路2からノア回路3を介して入
力され、電圧切換回路4で電圧が切換えられる。電圧切
換回路4からは、ノードN1、N2を経てロウデコーダ
5a及び5bに、そして複数のメモリセルから構成され
るメモリセルアレイ6に上記信号が供給されるようにな
っている。
ける1つのメモリセルは、半導体基板上に絶縁膜を介し
て浮遊ゲート(電荷蓄積層)と制御ゲートが積層された
FETMOS構造を有している。また、複数個のメモリ
セルが隣接するもの同士でソース・ドレインを共用する
形で直列接続されてNANDセルを構成し、これを1単
位として上記NANDセルの一端部が選択ゲートトラン
ジスタを介してビット線に接続されるものである。この
ようなNANDセルが、マトリックス配列されてメモリ
セルアレイが構成される。尚、メモリセルアレイ6は、
p型基板、またはp型ウェル内に集積形成される。
はり選択ゲートトランジスタを介して共通ソース線に接
続されている。また、メモリトランジスタの制御ゲート
及び選択ゲートトランジスタのゲート電極は、メモリセ
ルアレイ6の行方向にそれぞれ制御ゲート線(ワード
線)、選択ゲート線として共通接続されている。
動作について、図22乃至図24を参照して説明する。
21に示されるロウデコーダ5a、5bを用いた場合の
データ読出し、書込み、消去の各動作のタイミング図で
ある。
トから最も離れた位置のメモリセルから順に行われる。
選択されたメモリセルの制御ゲートには、高電圧Vpp
(=20V程度)が印加され、それよりビット線コンタ
クト側にあるメモリセルの制御ゲート及び選択ゲートに
は中間電位VM(=10V程度)が印加され、ビット線
にはデータに応じて0Vまたは中間電位VMが与えられ
る。
の電位は選択メモリセルのドレインまで伝達されて、ド
レインから浮遊ゲートに電子注入が生じる。これによ
り、その選択されたメモリセルの閾値は、負に設定され
ていたものが正方向にシフトされる。この状態を、例え
ば“1”とする。一方、ビット線に中間電位が与えられ
たときは、電子注入が起こらず、従ってメモリセルの閾
値は変化せず、負に止まる。この状態は“0”である。
ロック内の全てのメモリセルに対して同時に行われる。
すなわち、選択されたNANDセルブロック内の全ての
制御ゲートが0Vとされ、ビット線、ソース線、p型ウ
ェル(若しくはp型基板)、非選択NANDセルブロッ
ク中の制御ゲート及び全ての選択ゲートに、高電圧20
V程度の電圧が印加される。これにより、選択NAND
セルブロック中の全てのメモリセルで、浮遊ゲートの電
子がp型ウェル(若しくはp型基板)に放出され、閾値
電圧は正方向にシフトされていたメモリセルを含めて、
全てのメモリセルが負方向に設定される。
モリセルの制御ゲートが0Vとされ、それ以外のメモリ
セルの制御ゲート及び選択ゲートが電源電圧Vcc若しく
は電源電圧より高い電圧VHとして、選択メモリセルで
電流が流れるか否かが検出されることにより行われる。
5a、5bを用いた場合のNANDセルブロック〜ロウ
デコーダ〜メモリセルアレイの横断配線の配列、及びメ
モリセルアレイ横断配線の読出し動作時の電位状態を示
したものである。また、図26は、図21に示されたロ
ウデコーダ5a、5bを用いた場合のNANDセルメブ
ロック、ロウデコーダ、メモリセルアレイ横断配線の配
列、及びメモリセルアレイ横断配線の書込み、消去動作
時の電位状態を示したものである。
に、従来はメモリセルアレイ6の左右両側にロウデコー
ダ5a、5bが配置され、メモリセルアレイ6の左右に
あるロウデコーダ5a、5b間に、2本のメモリセルア
レイ横断配線(ノード)N1、N2が配設されていた。
これらの2本の横断配線N1、N2は、各NANDセル
ブロック内で、一方が0V、他方が“H(ハイ)”レベ
ル電位にある。NANDセルブロックは、通常数百個〜
数千個存在するため、“H”レベル電位にある配線数も
数百個〜数千個あり、従って“H”レベル電位の負荷容
量は大きくなる。
ccより高い電圧)が上記メモリセルアレイ6の横断配線
N1、N2に充電される場合、高電圧の供給能力が小さ
いため、高電圧の充電所要時間が長くなる。したがっ
て、上記高電圧充電を行う動作の動作速度が遅くなる、
という課題を有していた。また、高電圧充電時間を短縮
するために高電圧の供給能力を増加させると、高電圧発
生回路のパターン面積が増大し、そのためにチップサイ
ズが大きくなるという課題があった。
PROM等に於いても、同様に生じ得るものである。
ANDセル型等のEEPROM等に於いては、メモリセ
ルアレイの横断配線が、NANDセルブロック1個当た
りに2本存在し、この横断配線2本のうちの1本が
“H”レベル電位に充電されるため、“H”レベル電位
がVccより高いチップ内部昇圧電圧である場合にはこの
昇圧電圧の充電所要時間が長時間化し、動作速度の低下
を招く、という課題を有していた。
ために、昇圧電圧の供給能力を増加させようとすると、
チップ面積が増大するという課題を有していた。
であり、その目的とするところは、チップ面積を増大さ
せることなく、従来よりも動作の高速化が可能な不揮発
性半導体記憶装置を提供することにある。
くとも1つのメモリセルが複数個接続されて、複数のワ
ード線を含むメモリセルブロックがアレイ状に配列され
たメモリセルアレイと、このメモリセルアレイのビット
線を選択する列選択手段と、上記メモリセルアレイを挟
んで、該メモリセルの第1の側及びこの第1の側と反対
側の第2の側に配置され、上記メモリセルブロックを1
つの単位として選択する第1及び第2の行選択手段と、
各メモリセルブロック毎に設けられ、上記メモリセルア
レイの第1の側に配置された第1の行選択手段と上記メ
モリセルアレイの第2の側に配置された第2の行選択手
段との間に接続される第1の配線と、上記メモリセルア
レイの第1の側に設けられて、対応するメモリセルブロ
ックが選択状態にあるか否かにより上記第1の配線を異
なる第1の電位に設定する第1の電位設定手段と、上記
メモリセルアレイの第2の側に設けられて、上記第1の
配線の信号の反転状態に対応する第2の電位に設定する
第2の電位設定手段と、この第2の電位を上記第2の行
選択手段に供給する第2の配線とを具備し、上記第1の
配線と上記ワード線は、それぞれ異なる配線層に配設さ
れた配線材により構成されることを特徴とする。
1個当たりメモリセルアレイ横断配線数を1本とするこ
とができるため、昇圧電圧を充電する配線数を減少させ
ることができ、従ってチップサイズをほとんど増加させ
ることなく、昇圧電圧の充電所要時間を短縮させること
ができ、動作速度の向上を実現することができる。
施の形態を説明する。
ル型EEPROMシステム構成を示すブロック図であ
る。
し、データ書込み、再書込み、書込みベリファイ読出し
及び消去ベリファイ読出しを行うために、ビット線制御
回路12が設けられている。このビット線制御回路12
は、データ入出力バッファ13に結合されると共に、ア
ドレスバッファ14からのアドレス信号を受けるカラム
デコーダ15の出力を入力として受ける。
ート及び選択ゲートを制御するためにロウデコーダ16
が結合されると共に、メモリセルアレイ11が形成され
るp基板(またはp型ウェル)の電位を制御するための
基板電位制御回路17が結合されている。
消去動作時にメモリセル11へのデータの読出し、書込
み、消去を行うために、メモリセルに印加する読出し、
書込み、消去用高電圧を発生、供給するためのものであ
る。また、中間電位発生回路19は、書込み動作時にメ
モリセルやビット線等に印加する中間電位(>Vcc電
位)を発生、供給するものである。
11の1つのNANDセル部分の平面図及びその等価回
路図であり、図4(a)及び(b)はそれぞれ図3
(a)のI−I′線及びII−II′線に沿った断面図であ
る。
ン基板(またはp型ウェル)21に、複数のNANDセ
ルから成るメモリセルアレイが形成されている。1つの
NANDセルに着目して説明すると、この実施の形態に
於いては、8個のメモリセルM1 〜M8 が直列接続され
て1つのNANDセルを構成している。
1にゲート絶縁膜23を介して浮遊ゲート24(2
41 、242 、…、248 )が形成され、この上に層間
絶縁膜25を介して制御ゲート26(261 、262 、
…、268 )が形成されて構成されている。これらのメ
モリセルのソース・ドレインであるn型拡散層27(2
70 、271 、…、2710)は、隣接するもの同志共用
する形で接続され、これによりメモリセルが直列接続さ
れる。
は、メモリセルの浮遊ゲート、制御ゲートと同時に形成
された選択ゲート249 、269 及び2410、26
10が、それぞれ設けられている。素子形成された基板上
は、後述する横断配線28を含めてCVD酸化膜29に
より覆われ、このCVD酸化膜29上にビット線30が
配設されている。
レイン側拡散層27にはコンタクトさせている。行方向
に配列されたNANDセルの制御ゲート24は、共通に
制御ゲート線CG(1)、CG(2)、…、CG(8)
として配設されている。これら制御ゲート線は、ワード
線となる。選択ゲート249 、269 及び2410、26
10も、それぞれ行方向に連続的に選択ゲート線SG1 、
SG2 として配設されている。
ト線30より下のCVD酸化膜29中に配置されていた
が、制御ゲート26と異なる配線層に配設されるもので
あれば良い。
28′は、ビット線30上のCVD酸化膜29′中に配
設されていても良い。
1との間のゲート絶縁膜23を、メモリセル部のゲート
絶縁膜より厚くして、その信頼性を高めるようにしても
良い。
ックス配列されたメモリセルアレイの等価回路を示した
ものである。
破線で示されたNANDセルブロックを1つの単位とし
て選択、非選択が行われている。そして、読出し動作や
書込み動作では、選択されたブロック中の8本の制御ゲ
ートCG(1)〜CG(8)のうち1本が選択される。
また、消去動作では、ブロック単位の選択、非選択のみ
行われ、選択ブロック中の8本の制御ゲートは一括して
選択若しくは非選択状態となる。
選択ブロック中の8本の制御ゲートのうちCG(3)が
選択された場合を例にとっているが、選択制御ゲートと
してCG(3)以外の7本の何れかが選択される場合で
も、本発明は同様に実施可能であり、有効である。
デコーダの回路構成及びメモリセルアレイの等価回路図
である。
ード信号及びロウデコーダ起動信号RDECDが、ナン
ド回路31及びノット回路32からノア回路33を介し
て入力され、電圧切換回路34で電圧が切換えられる。
電圧切換回路34からは、ノードN1及びノードN2L
を経て第1相補信号発生部を有するロウデコーダ35a
に、そしてノードN1を経てロウデコーダ35bに上記
信号が供給されるようになっている。これらロウデコー
ダ35a、35bは、複数のメモリセルから構成される
メモリセルアレイ36の左右両側に素子を有している。
リセルアレイ36中を横断する1本の横断配線(ノー
ド)N1を含んでいる(図12及び図13も合わせて参
照)。このロウデコーダ35a、35bの回路構成上の
特徴は、メモリセルアレイ36を横断する配線数が1本
であることである。そして、この配線数1本を実現する
ために、ロウデコーダ35b側に第2相補信号発生部3
7と、ノードN2Rが設けられている。
a、35b中の素子がメモリセルアレイ36の左右両側
に配置されているのは、メモリセルアレイ36中の制御
ゲート線のピッチが小さく、また制御ゲート線1本当た
りのロウデコーダ回路内素子数が3個と多いため、メモ
リセルアレイの片側だけではロウデコーダ回路が収まら
ないからである。
ャートを参照して、図1に示されたロウデコーダを用い
て実現されるメモリセルデータ読出し動作、書込み動作
及び消去動作のそれぞれについて説明する。
して、メモリセルデータ読出し動作タイミングを説明す
る。但し、図7中のセルpウェルノードは、メモリセル
が構成されているウェル(若しくは基板)電位を表して
いる。
起動信号RDECDがVccとなる。すると、ロウアドレ
スにより選択されたブロック内ではノードS1がVccと
なるため、この選択されたブロックに対応するロウデコ
ーダが活性状態となる。つまり、ノードN1、N2R、
N2Lが、それぞれVcc、0V、0Vとなり、ロウデコ
ーダが選択状態となる。
ャージされた後、CGDi (Control Gate Drain)(i
=1,2,4〜8)、SGD(Select Gate Drain )、
SGS(Select Gate Source)がVccまで充電されるこ
とにより、選択ブロック内のCG(i) (i=1,2,4
〜8)、SG(Select Gate )(1)、SG(2)がV
ccまで充電される。
により、Vccより高い電圧が発生され、上記高電圧発生
回路18の電圧出力ノードVPPを介してVPPRW、
CGDi (i=1,2,4〜8)、SGD、SGSや選
択ブロック内のノードN1、CG(i) (i=1,2,4
〜8)、SG(1)、SG(2)等が、VccからV
H(但し、VH はVccより高い電圧、例えばVcc3Vに
対して4〜5V)まで充電される。この状態がしばらく
保持される。
ゲートCG(3)に接続されたメモリセル)の閾値電圧
が正であれば、対応するNANDセルにはセル電流が流
れず、ビット線電位は低下せず、ビット線は“H”レベ
ル電位にある。また、選択されたメモリセルの閾値電圧
が負であれば、対応するNANDセルにはセル電流が流
れ、ビット線電位が“L(ロー)”レベル電位まで低下
する。
8)、SGD、SGSや選択ブロック内のCG(i) (i
=1,2,4〜8)、SG(1)、SG(2)が0Vと
なった後、ビット線電位をセンスして(図7中のT11の
部分)、メモリセルデータの判定が行われる。
位発生が停止されると共に、VH 電位にある各ノードが
Vcc電位に設定される。最後に、ロウデコーダ起動信号
RDECDが0Vにされることにより、ロウデコーダが
非活性状態にされて、メモリセルデータ読出し動作が終
了する。
て、図1に示されたロウデコーダを用いて実現されるメ
モリセルへのデータ書込み動作を説明する。但し、図8
中のセルpウェルノードは、メモリセルが構成されてい
るウェル(若しくは基板)電位を表す。以下に、図8の
動作タイミングの説明を行う。
起動信号RDECDがVccとなる。すると、ロウアドレ
スにより選択されたブロック内では、ノードS1がVcc
となるため、この選択されたブロックに対応するロウデ
コーダが活性状態となる。つまり、ノードN1、N2
R、N2Lが、それぞれVcc、0V、0Vとなり、ロウ
デコーダが選択状態となる。
がVccまで充電されることにより、選択ブロック内のC
G(i) (i=1〜8)、SG(1)がVccまで充電され
る。この時には、“0”データ書込みのメモリセル(メ
モリセルの閾値電圧を書込み動作前の状態から変動させ
ないメモリセル)に接続されたビット線も、Vcc電位ま
で充電される。
によりVccより高い電圧が発生され、上記高電圧発生回
路18の電圧出力ノードVPPを介して、VPPRW、
選択ブロック内のノードN1、非選択ブロック内のノー
ドN2R及びN2Lが、それぞれVccから20V(但
し、20VはVccより高い電圧)まで充電される。同様
に、チップ内部の中間電圧発生回路19によりVccより
高い電圧が発生される。そして、上記中間電圧発生回路
19の電圧出力ノードVMを介して、CGDi (i=
1,2,4〜8)、SGDや選択ブロック内のCG(i)
(i=1,2,4〜8)、SG(1)が、Vccから10
V(但し、10VはVccより高い電圧)まで充電され
る。
されることにより、選択ブロック内のCG(3)が20
Vまで充電される。この状態がしばらく保持されて、選
択されたメモリセルへのデータ書込みが行われる。
が0Vまで放電されることにより、選択ブロック内のC
G(i) (i=1〜8)、SG(1)が0Vまで放電され
る。続いて、“0”データ書込みのメモリセル(メモリ
セルの閾値電圧を書込み動作前の状態から変動させない
メモリセル)に接続されたビット線が、0Vに放電され
る。また、高電圧発生回路18や中間電圧発生回路19
によるVccより高い電圧の発生を止めると共に、20V
や10VにあるノードをVcc電位にする。
が0Vにされることにより、ロウデコーダが非活性状態
にされて、メモリセルへのデータ書込み動作が終了す
る。
て、図1に示されたロウデコーダを用いて実現されるメ
モリセルへのデータ消去動作について説明する。但し、
図9中のセルpウェルノードは、メモリセルが構成され
ているウェル(若しくは基板)電位を表す。以下に、図
9の動作タイミングの説明を行う。
起動信号RDECDがVccとなる。すると、ロウアドレ
スにより選択されたブロック内では、ノードS1がVcc
となる。このため、この選択されたブロックに対応する
ロウデコーダが、活性状態となる。つまり、ノードN
1、N2R、N2Lが、それぞれVcc、0V、0Vとな
り、ロウデコーダが選択状態となる。
まで充電されることにより、選択ブロック内のSG
(1)、SG(2)がVccまで充電されると共に、非選
択ブロック内のSG(1)、SG(2)がVccに、非選
択ブロック中のCG(i) (i=1〜8)が(Vcc−V
thn )に充電される(但し、Vthn はSGDSノードと
CG(i) (i=1〜8)の間のnチャネルトランジスタ
の閾値電圧)。また、メモリセルが構成されているウェ
ル(若しくは基板)であるセルpウェルや、メモリセル
アレイ内ソース線セル・ソース、ビット線が、Vcc電位
に充電される。
により、Vccより高い電圧が発生される。そして、上記
高電圧発生回路18の電圧出力ノードVPPを介して、
VPPRW、SGD、SGDS、セルpウェル、セル・
ソース、ビット線、選択ブロック内のノードN1、SG
(1)、SG(2)、非選択ブロック内のノードN2
R、N2L、SG(1)、SG(2)が、それぞれVcc
から20V(但し、20VはVccより高い電圧)まで充
電され、非選択ブロック内CG(i) (i=1〜8)がV
ccから(20V−Vthn)まで充電される。この状態
がしばらく保持されて、選択ブロック内のメモリセルの
データ消去が行われる。
pウェル、セル・ソース、ビット線が、20VからVcc
電位程度まで低下することにより、選択ブロック内SG
(1)、SG(2)や非選択ブロック内CG(i) (i=
1〜8)、SG(1)、SG(2)が、Vcc電位程度ま
で低下する。
り高い電圧の発生を止めると共に、20Vにあるノード
がVcc電位にされる。また、SGD、SGS、SGD
S、セルpウェル、セル・ソース、ビット線が0Vまで
放電されることにより、選択ブロック内SG(1)、S
G(2)や非選択ブロック内CG(i) (i=1〜8)、
SG(1)、SG(2)が0Vまで放電される。
が0Vにされることにより、ロウデコーダが非活性状態
にされて、データ消去動作が終了する。
回路構成及びメモリセルアレイの等価回路の変形例を示
したものである。
回路構成は、セルアレイ36中のSG(2)の電位設定
用部分の回路構成のみが、図1のロウデコーダ35bの
回路構成と異なっている。
用いた場合には、図1のロウデコーダ35a、35bを
用いた場合に比べて、書込み動作時、消去動作時に於け
る各ノードの電位は全く同じとなり、それぞれ図8及び
図9に示されたようになる。そして、読出し動作時に於
いてのみ、図1のロウデコーダと図10のロウデコーダ
の間での動作が異なる。
35a、35b′を用いた場合の読出し動作を説明する
タイミングチャートである。図7のタイミングチャート
と図11のタイミングチャートとでは、非選択ブロック
内のSG(2)の動作が異なるのみで、他の部分は全く
同じ動作タイミングとなる。
よりも優れている点について述べる。
セルブロック及びロウデコーダの配列、及び読出し動作
時に於けるノードN1の電位状態を示したものである。
また、図13は、上記実施の形態に係るNANDセルブ
ロック及びロウデコーダの配列、及び書込み、消去動作
時に於けるノードN1の電位状態を示したものである。
21に、この図21のロウデコーダを用いた場合の読出
し動作時、書込み動作時、消去動作時に於ける従来の動
作タイミングチャートを図22、図23及び図24に示
す。更に、従来例に係るNANDセルブロック及びロウ
デコーダの配列、及び読出し動作時に於けるノードN
1、ノードN2の電位状態を図25に、従来例に係るN
ANDセルブロック及びロウデコーダの配列、及び書込
み、消去動作時に於けるノードN1、ノードN2の電位
状態を図26に示す。
イの左右両端にある回路を接続する配線、つまりメモリ
セルアレイを横断する配線の数が2本となり、ノードN
2がメモリセルアレイ左右の回路で共通となっている。
これに対し、図1、図10に於いては、上記接続する配
線は、ノードN2R、ノードN2Lに分割されている。
ーダを用いた場合には、読出し、書込み、消去の各動作
は、図1及び図10の構成の回路の各動作に比べて、動
作所要時間が長くなる。これは、図7(T11)、図8
(T12)、図9(T13)の部分の所要時間に比べて、そ
れぞれ図22(T1 )、図23(T2 )、図24
(T3)の所要時間がずっと長くなるためである。この
理由について、以下、図12、図13、図25、図26
を用いて説明する。
a、5bを用いた場合には、メモリセルアレイ6を横断
する配線数は2本である。この2本の横断配線N1、N
2のうちの一方は0V、他方は“H”レベル電位(VH
や20V等の電位)にある(図25、図26参照)た
め、1つのNANDセルブロック中に1本の“H”レベ
ル電位にあるメモリセルアレイの横断配線が存在する。
したがって、NANDセルブロック数と同じ数だけメモ
リセルアレイの横断配線を“H”レベル電位に充電させ
なければならない。
は数百個〜数千個あるため、“H”レベル電圧の負荷容
量は大変大きい値となる。特に、“H”レベル電位がV
ccより高い電圧であり、且つこの“H”レベル電圧がチ
ップ内部で発生される電圧である場合には、“H”レベ
ル電圧の供給能力が電源電圧の供給能力に対してずっと
小さいため、数百個〜数千個の上記メモリセルアレイの
横断配線の充電所要時間は、大変長いものとなる。ま
た、上記充電所要時間を短縮するために高電圧の供給能
力を増加させようとすると、高電圧発生回路のパターン
面積を大幅に増加させねばならず、従ってチップ面積が
大幅に増加するという問題があった。
ロウデコーダを用いた場合には、メモリセルアレイ36
を横断する配線数は1本である。このメモリセルアレイ
36の横断配線N1の電位が、選択ブロック内では
“H”レベル電位(VH や20V等の電位)に、そして
非選択ブロック内では0V電位にある(図12、図13
参照)ため、“H”レベル電位にあるメモリセルアレイ
横断配線の数は、選択ブロック数と同数になる。
み動作時には、通常1個である。そのため、“H”レベ
ル電位にあるメモリセルアレイの横断配線は1本だけと
なり、“H”レベル電位の負荷容量は、図21に示され
た従来のロウデコーダを用いた場合に比べて、ずっと小
さくなる。
電圧であり、且つこの“H”レベル電圧がチップ内部で
発生される電圧である場合に於いても、“H”レベル電
圧の供給能力が電源電圧に対してずっと小さいにもかか
わらず、“H”レベル電位の負荷容量があまり大きくな
いため、“H”レベル電位充電所要時間はあまり長くな
らない。これは、例えば、図7のT11、図8のT12が、
それぞれ図22のT1、図23のT2 に対して大幅に短
いことに相当する。したがって、読出し動作、書込み動
作の所要時間は、図21の従来のロウデコーダを用いた
場合に比べて、大幅に短縮することができる。
ク数は通常1個とは限らず、複数個ある場合もある。消
去動作時に高電圧が充電されるメモリセルアレイの横断
配線数は、選択ブロック数と同じである。したがって、
選択ブロック数が少ないほど高電圧の負荷容量が小さく
なり、高電圧充電所要時間すなわち消去動作所要時間を
短縮することができる。
ブロック数に比べて十分少ない場合には、“H”レベル
電位にあるメモリセルアレイの横断配線がNANDセル
ブロック数に比べて十分少ない。そのため、図21のロ
ウデコーダを用いた場合に比べて、“H”レベル電位の
負荷容量を大幅に減少、すなわち“H”レベル電位充電
所要時間の大幅な短縮を実現することができる。このこ
とは、例えば、図9のT13が図23のT3 に対して大幅
に短いことに相当している。
のロウデコーダを用いた場合には、図21に示される従
来のロウデコーダ回路に比べ、第2相補信号発生部37
の部分の素子2個分だけ素子数が増える。しかしなが
ら、図1等に示されているロウデコーダ中には、1個の
NANDセルブロック当たり70個程度の素子が含まれ
ているので、素子数が2個程度増えてもパターン面積の
増加量はロウデコーダ全体のパターン面積に対して非常
に小さい。したがって、図21に示される従来のロウデ
コーダを用いて、図1の構成のロウデコーダを用いたと
きの動作速度と同等の動作速度を実現する場合に比べ
て、図1のロウデコーダを用いる場合の方がチップ面積
の増加量はずっと小さくなる。
回路構成及びメモリセルアレイの等価回路の更に他の変
形例を示したものである。
図1に示され構成のロウデコーダの回路構成上の差異
は、以下の通りである。
と電圧切換回路34の間に第3の相補信号発生部38が
設けられている。更に、図1に於いてはCG(i) (i=
1〜8)がnチャネルトランジスタを介して接続してい
るノードがSGDSからとなっているのに対し、この図
14では該ノードは0Vとなっている。
は、消去動作中には“H”レベル、消去動作時以外には
“L”レベルとなる信号である。このため、読出し動作
時と書込み動作時では、図1のロウデコーダを用いた場
合と図14のロウデコーダを用いた場合での差異はな
い。
ダを用いた場合の読出し動作、書込み動作及び消去動作
について説明する。
a′、35b″を用いると、読出し動作タイミング、書
込み動作タイミングは、図1のロウデコーダ35a、3
5bを用いた場合と全く同じものが得られる。つまり、
図14のロウデコーダ35a′、35b″を用いた場合
の読出し動作タイミング、書込み動作タイミングは、そ
れぞれ図7、図8のタイミングチャートと同じものにな
る。同様に、読出し動作時、書込み動作時それぞれに於
けるメモリセルアレイ36の横断配線N1の電位状態
は、図1のロウデコーダ35a、35bを用いた場合と
図14のロウデコーダ35a′、35b″を用いた場合
では同じとなる。
場合の読出し動作時、書込み動作時に於けるメモリセル
アレイ36の横断配線N1の電位状態は、それぞれ図1
2、図13に示した状態となる。したがって、図14に
示された構成のロウデコーダを用いることにより、図1
や図10に示された構成のロウデコーダを用いる場合と
同様に、読出し動作高速化や書込み動作高速化を実現す
ることができる。
のロウデコーダを用いた場合と図14の構成のロウデコ
ーダを用いた場合で、各部の電圧が異なる。
レベルとなるため、ノードS1とノードS2の電圧レベ
ルが同じになる。ここで、図1のロウデコーダに於ける
全ての動作時、及び図14のロウデコーダに於ける消去
動作以外の動作時には、ノードS1とノードS2の電圧
レベルは異なる、つまり電圧レベルが反転状態にある。
コーダを用いた場合の消去動作のタイミングを示したタ
イミングチャートである。
作中には、図1中のノードN1と図14中のノードN2
R、ノードN2Lは同電位であり、また図1中のノード
N2R、ノードN2Lと図14中のノードN1は同電位
となっている。したがって、図14に示されたロウデコ
ーダを用いた場合には、図16に示されるように、選択
ブロック内のメモリセルアレイ36の横断配線の電位は
0V、非選択ブロック内のメモリセルアレイ36の横断
配線の電位は20Vとなる。
た場合には、高電圧を充電するメモリセルアレイ36の
横断配線数は、 NANDセルブロック数−選択ブロック数 となる。つまり、図1のロウデコーダを用いた場合に
は、選択ブロック数が少などほど高電圧の負荷容量が小
さくなるのに対し、図14のロウデコーダを用いた場合
には、選択ブロック数が多いほど高電圧の負荷容量が小
さくなる。
に、図14に示されたロウデコーダを用いた場合に於い
ても、図21に示された従来のロウデコーダを用いた場
合に比べて、高電圧を充電する配線数が減少し、高電圧
の負荷容量を低減することができる。つまり、高電圧充
電所要時間を短縮でき、消去動作の高速化を実現するこ
とが可能となる。
ロウデコーダ中に於けるメモリセルアレイの横断配線の
配線材としては、制御ゲート線や選択ゲート線として用
いた配線材よりも抵抗率の低い配線材を用いることが望
ましい。この理由について、以下に説明する。
有しており、また容量としても配線そのものの容量値に
加えてトランジスタのゲート容量が含まれる。したがっ
て、図1、図10及び図14中のメモリセルアレイの横
断配線N1の左側と右側で、信号伝達の遅延が生じてし
まう。
の制御ゲート線のうち、CG(1)、CG(3)、CG
(5)、CG(7)の充電開始のタイミングが、CG
(2)、CG(4)、CG(6)、CG(8)の充電開
始のタイミングより、メモリセルアレイ横断配線の左か
ら右に信号が伝達する時の遅延時間の分だけ遅れること
になる。この遅延時間が、制御ゲート線や選択ゲート線
の充放電時の遅延時間に対して同程度以上の長さであれ
ば、メモリセルアレイ横断配線の遅延時間が動作時間を
大幅に長くする原因となり得る。
することにより、横断配線の遅延時間を短縮することが
できるので、上記横断配線の抵抗値は小さいほど望まし
い。図3乃至図5に示されるように、メモリセルアレイ
部分の制御ゲート線、選択ゲート線の配列より、制御ゲ
ート線や選択ゲート線と同じ配線層を用いてメモリセル
アレイ横断配線を作ることは困難であることがわかる。
制御ゲート線と同じ配線層の配線を新たに加える隙間が
ないことは、図面から明らかである。
配線材は、制御ゲート線、選択ゲート線と異なる配線層
となる。故に、メモリセルアレイ横断配線の配線材の抵
抗率を、制御ゲート線、選択ゲート線の配線材の抵抗値
より小さくすることは、それほど困難ではない。つま
り、抵抗率の低い配線材を用いることにより、上記横断
配線の抵抗値の低減化、更に遅延時間の短縮が実現可能
である。
抗率が制御ゲート線、選択ゲート線と同程度以下の場合
であっても、図1、図10及び図14に示された構成の
ロウデコーダを用いることにより、従来より動作の高速
化を実現できることは言うまでもない。
たが、本発明は上述した実施の形態に限定されるもので
はなく種々変更可能である。
た構成のロウデコーダ回路に於ける第2相補信号発生部
37は、図17に示される構成の回路37′、37″に
代えて用いる場合も本発明は有効である。
NDセルとして8個のメモリセルをビット線コンタクト
とソース線の間に直列接続した場合を例にとって説明し
たが、直列接続するメモリセルアレイの数は8個ではな
く、例えば2、4、16、32、64個等の場合に於い
ても、同様に本発明は適用可能である。
Dセル型EEPROMを例にとって説明を行ったが、本
発明は上記実施の形態に限られるものではなく、他のデ
バイス、例えばNORセル型EEPROM、DINOR
セル型EEPROM、ANDセル型EEPROM等に於
いても、同様に適用可能である。
AND構造若しくはカスケード構造をしたDRAM等に
於いても、本発明は有効である。その他、本発明の要旨
を逸脱しない範囲で種々変形して実施することができ
る。
OMに於けるメモリセルアレイの等価回路図である。ま
た、図19は、DINORセル型EEPROMに於ける
メモリセルアレイの等価回路図を示したものである。こ
のDINORセル型EEPROMは、“H.Onoda
et al.,IEDM Tech.Digest,
1992,pp.599−602”に詳細が記されてい
るので説明は省略する。
Mに於けるメモリセルアレイの等価回路図を示したもの
である。このANDセル型EEPROMの詳細に関して
は、“H.Kume et al.,IEDM Tec
h.Digest,1992,pp.991−993”
に記されているので、説明は省略する。
行ったが、本発明はその他、その要旨を逸脱しない範囲
で種々変更可能である。
モリセルアレイの左右両側にロウデコーダ回路を備えた
デバイスに於いて、左右のロウデコーダに接続されメモ
リセルアレイを横断する配線をセルブロック1個当たり
1本にすることができるので、高電圧を充電する配線数
を減少させることができる。したがって、チップ面積を
ほとんど増大させることなく、データ読出し、書込み、
消去の各動作時にチップ内部で発生する高電圧の負荷容
量を低減させることができ、データ読出し、書込み、消
去の各動作速度の高速化を実現することができる。
EPROMシステムのロウデコーダの回路構成及びメモ
リセルアレイの等価回路図である。
PROMシステムの概略構成を示すブロック図である。
1の1つのNANDセル部分の平面図及びその等価回路
図である。
I′線及びII−II′線に沿った断面図である。
セル部分の他の例を示す断面図である。
セルアレイの等価回路図である。
タイミングを説明するタイミングチャートである。
タイミングを説明するタイミングチャートである。
イミングを説明するタイミングチャートである。
メモリセルアレイの等価回路の変形例を示した図であ
る。
b′を用いた場合の読出し動作タイミングを説明するタ
イミングチャートである。
ロック、ロウデコーダ、メモリセルアレイ横断配線の配
列及びデータ読出し動作時に於けるメモリセルアレイ横
断配線の電位を示した図である。
ロック、ロウデコーダ、メモリセルアレイ横断配線の配
列及びデータ書込み、消去動作時に於けるメモリセルア
レイ横断配線の電位を示した図である。
メモリセルアレイの等価回路の更に他の変形例を示した
図である。
た場合の消去動作のタイミングを示したタイミングチャ
ートである。
た場合のNANDセルブロック、ロウデコーダ、メモリ
セルアレイ横断配線の配列及びデータ消去動作時に於け
るメモリセルアレイ横断配線の電位状態を示した図であ
る。
ウデコーダ回路に於ける第2相補信号発生部37の他の
構成例を示した図である。
メモリセルアレイの等価回路図である。
リセルアレイの等価回路図を示した図である。
ルアレイの等価回路図である。
コーダの回路構成及びメモリセルアレイの等価回路図で
ある。
用いた場合のデータ読出し動作のタイミング図である。
用いた場合のデータ書込み動作のタイミング図である。
用いた場合のデータ消去動作のタイミング図である。
用いた場合のNANDセルブロック、ロウデコーダ、メ
モリセルアレイの横断配線の配列及びメモリセルアレイ
横断配線の読出し動作時の電位状態を示した図である。
用いた場合のNANDセルブロック、ロウデコーダ、メ
モリセルアレイ横断配線の配列及びメモリセルアレイ横
断配線の書込み、消去動作時の電位状態を示した図であ
る。
御回路、13…データ入出力バッファ、14…アドレス
バッファ、15…カラムデコーダ、16…ロウデコー
ダ、17…基板電位制御回路、18…高電圧発生回路、
19…中間電圧発生回路、21…p型シリコン基板(p
型ウェル)、22…素子分離酸化膜、23…ゲート絶縁
膜、24(241 、242 、…、248 )…浮遊ゲー
ト、249 、2410、269 、2610…選択ゲート、2
5…層間絶縁膜、26(261 、262 、…、268 )
…制御ゲート、27(270 、271 、…、2710)…
n型拡散層、28…横断配線、29、29′…CVD酸
化膜、30…ビット線、35a、35a′、35b、3
5b′、35b″…ロウデコーダ。
Claims (8)
- 【請求項1】 少なくとも1つのメモリセルが複数個接
続されて、複数のワード線を含むメモリセルブロックが
アレイ状に配列されたメモリセルアレイと、 このメモリセルアレイのビット線を選択する列選択手段
と、 上記メモリセルアレイを挟んで、該メモリセルの第1の
側及びこの第1の側と反対側の第2の側に配置され、上
記メモリセルブロックを1つの単位として選択する第1
及び第2の行選択手段と、 各メモリセルブロック毎に設けられ、上記メモリセルア
レイの第1の側に配置された第1の行選択手段と上記メ
モリセルアレイの第2の側に配置された第2の行選択手
段との間に接続される第1の配線と、 上記メモリセルアレイの第1の側に設けられて、対応す
るメモリセルブロックが選択状態にあるか否かにより上
記第1の配線を異なる第1の電位に設定する第1の電位
設定手段と、 上記メモリセルアレイの第2の側に設けられて、上記第
1の配線の信号の反転状態に対応する第2の電位に設定
する第2の電位設定手段と、 この第2の電位を上記第2の行選択手段に供給する第2
の配線とを具備し、 上記第1の配線と上記ワード線は、それぞれ異なる配線
層に配設された配線材により構成されることを特徴とす
る不揮発性半導体記憶装置。 - 【請求項2】 上記第1の配線の配線材の抵抗率は上記
ワード線の配線材の抵抗率より低いことを特徴とする請
求項1に記載の不揮発性半導体記憶装置。 - 【請求項3】 上記第1及び第2の行選択手段に電源電
圧より高い第1の電圧が入力される第1の動作期間に、
上記メモリセルブロックに於いて上記第1の配線及び上
記第2の配線の何れかが上記第1の電圧に設定されるこ
とを特徴とする請求項1に記載の不揮発性半導体記憶装
置。 - 【請求項4】 上記メモリセルは、半導体基板上に積層
形成された電荷蓄積層と、制御ゲートとを有して、上記
電荷蓄積層と上記半導体基板の間の電荷の授受により電
気的書替えが行われることを特徴とする請求項1に記載
の不揮発性半導体記憶装置。 - 【請求項5】 上記メモリセルは、上記第1の動作期間
にデータ書替え動作を行うことを特徴とする請求項4に
記載の不揮発性半導体記憶装置。 - 【請求項6】 上記メモリセルブロックは、上記メモリ
セルを複数個直列接続して構成されるNANDセルであ
ることを特徴とする請求項1乃至5に記載の不揮発性半
導体記憶装置。 - 【請求項7】 上記メモリセルブロックは、上記メモリ
セルを複数個並列接続して構成されるANDセルである
ことを特徴とする請求項1乃至5に記載の不揮発性半導
体記憶装置。 - 【請求項8】 上記メモリセルブロックは、上記メモリ
セルを複数個並列接続して構成されるDINORセルで
あることを特徴とする請求項1乃至5に記載の不揮発性
半導体記憶装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP23451595A JP3350308B2 (ja) | 1995-09-12 | 1995-09-12 | 不揮発性半導体記憶装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP23451595A JP3350308B2 (ja) | 1995-09-12 | 1995-09-12 | 不揮発性半導体記憶装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH0982923A true JPH0982923A (ja) | 1997-03-28 |
JP3350308B2 JP3350308B2 (ja) | 2002-11-25 |
Family
ID=16972241
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP23451595A Expired - Fee Related JP3350308B2 (ja) | 1995-09-12 | 1995-09-12 | 不揮発性半導体記憶装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3350308B2 (ja) |
Cited By (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6339549B1 (en) | 1999-02-10 | 2002-01-15 | Nec Corporation | Semiconductor storage apparatus having main bit line and sub bit line |
KR100453673B1 (ko) * | 2000-10-31 | 2004-10-22 | 가부시끼가이샤 도시바 | 반도체 기억 장치 |
JP2006013538A (ja) * | 2005-08-08 | 2006-01-12 | Toshiba Corp | 不揮発性半導体記憶装置 |
JP2006313925A (ja) * | 2006-06-26 | 2006-11-16 | Toshiba Corp | 半導体記憶装置 |
US7301834B2 (en) | 2002-10-30 | 2007-11-27 | Kabushiki Kaisha Toshiba | Semiconductor memory |
JP2009272648A (ja) * | 2009-08-13 | 2009-11-19 | Toshiba Corp | 不揮発性半導体記憶装置 |
US7787277B2 (en) | 1998-07-02 | 2010-08-31 | Kabushiki Kaisha Toshiba | Semiconductor memory device capable of realizing a chip with high operation reliability and high yield |
US7893477B2 (en) | 1998-03-30 | 2011-02-22 | Kabushiki Kaisha Toshiba | Nonvolatile semiconductor memory |
US8059469B2 (en) | 2008-07-11 | 2011-11-15 | Samsung Electronics Co., Ltd. | Semiconductor device including driving transistors |
US8350309B2 (en) | 1998-03-30 | 2013-01-08 | Kabushiki Kaisha Toshiba | Nonvolatile semiconductor memory |
-
1995
- 1995-09-12 JP JP23451595A patent/JP3350308B2/ja not_active Expired - Fee Related
Cited By (14)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7893477B2 (en) | 1998-03-30 | 2011-02-22 | Kabushiki Kaisha Toshiba | Nonvolatile semiconductor memory |
US8350309B2 (en) | 1998-03-30 | 2013-01-08 | Kabushiki Kaisha Toshiba | Nonvolatile semiconductor memory |
US8084802B2 (en) | 1998-03-30 | 2011-12-27 | Kabushiki Kaisha Toshiba | Nonvolatile semiconductor memory |
US7787277B2 (en) | 1998-07-02 | 2010-08-31 | Kabushiki Kaisha Toshiba | Semiconductor memory device capable of realizing a chip with high operation reliability and high yield |
US8248849B2 (en) | 1998-07-02 | 2012-08-21 | Kabushiki Kaisha Toshiba | Semiconductor memory device capable of realizing a chip with high operation reliability and high yield |
US8259494B2 (en) | 1998-07-02 | 2012-09-04 | Kabushiki Kaisha Toshiba | Semiconductor memory device capable of realizing a chip with high operation reliability and high yield |
US8665661B2 (en) | 1998-07-02 | 2014-03-04 | Kabushiki Kaisha Toshiba | Semiconductor memory device capable of realizing a chip with high operation reliability and high yield |
US6339549B1 (en) | 1999-02-10 | 2002-01-15 | Nec Corporation | Semiconductor storage apparatus having main bit line and sub bit line |
KR100453673B1 (ko) * | 2000-10-31 | 2004-10-22 | 가부시끼가이샤 도시바 | 반도체 기억 장치 |
US7301834B2 (en) | 2002-10-30 | 2007-11-27 | Kabushiki Kaisha Toshiba | Semiconductor memory |
JP2006013538A (ja) * | 2005-08-08 | 2006-01-12 | Toshiba Corp | 不揮発性半導体記憶装置 |
JP2006313925A (ja) * | 2006-06-26 | 2006-11-16 | Toshiba Corp | 半導体記憶装置 |
US8059469B2 (en) | 2008-07-11 | 2011-11-15 | Samsung Electronics Co., Ltd. | Semiconductor device including driving transistors |
JP2009272648A (ja) * | 2009-08-13 | 2009-11-19 | Toshiba Corp | 不揮発性半導体記憶装置 |
Also Published As
Publication number | Publication date |
---|---|
JP3350308B2 (ja) | 2002-11-25 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8724424B2 (en) | Semiconductor memory device using only single-channel transistor to apply voltage to selected word line | |
US5313432A (en) | Segmented, multiple-decoder memory array and method for programming a memory array | |
US6285591B1 (en) | Method for programming an electrically erasable and programmable non-volatile semiconductor memory with automatic write-verify controller | |
JP3557078B2 (ja) | 不揮発性半導体記憶装置 | |
JP3913952B2 (ja) | 半導体記憶装置 | |
EP0606650B1 (en) | Nonvolatile semiconductor memory device | |
KR930000818B1 (ko) | Nand 메모리셀 구조를 갖춘 eeprom | |
KR100323553B1 (ko) | 데이타오기입방지능력이있는비휘발성반도체메모리 | |
JPH11120779A (ja) | 不揮発性半導体記憶装置 | |
JPH04186598A (ja) | 不揮発性半導体記憶装置 | |
KR100236214B1 (ko) | 반도체 기억장치 | |
JPH10125083A (ja) | 単一ビットセル及び多量ビットセル動作の同時的な遂行が可能な不揮発性半導体メモリ装置 | |
JP3350308B2 (ja) | 不揮発性半導体記憶装置 | |
JP3764184B2 (ja) | 不揮発性半導体記憶装置 | |
JP4153919B2 (ja) | 不揮発性半導体記憶装置 | |
JP3615041B2 (ja) | 不揮発性半導体記憶装置 | |
JP4153946B2 (ja) | 不揮発性半導体記憶装置 | |
CN116867280A (zh) | 存储装置 | |
JPH02177097A (ja) | 不揮発性半導体メモリ装置 | |
JPH06112443A (ja) | 不揮発性半導体記憶装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20070913 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080913 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080913 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090913 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090913 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100913 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110913 Year of fee payment: 9 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110913 Year of fee payment: 9 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120913 Year of fee payment: 10 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120913 Year of fee payment: 10 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130913 Year of fee payment: 11 |
|
LAPS | Cancellation because of no payment of annual fees |