JP3792227B2 - 半導体装置およびその製造方法 - Google Patents
半導体装置およびその製造方法 Download PDFInfo
- Publication number
- JP3792227B2 JP3792227B2 JP2003423911A JP2003423911A JP3792227B2 JP 3792227 B2 JP3792227 B2 JP 3792227B2 JP 2003423911 A JP2003423911 A JP 2003423911A JP 2003423911 A JP2003423911 A JP 2003423911A JP 3792227 B2 JP3792227 B2 JP 3792227B2
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor element
- film substrate
- electrode
- film
- conductor wiring
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73201—Location after the connecting process on the same surface
- H01L2224/73203—Bump and layer connectors
- H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
- H01L2224/8319—Arrangement of the layer connectors prior to mounting
- H01L2224/83192—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
Landscapes
- Wire Bonding (AREA)
Description
図5(a)はCOFの一部を示す断面図、図5(b)は同COFの図5(a)におけるC−C′断面の一部を示す断面図である。このCOFは、フラットパネルディスプレイの駆動用ドライバーとして主に使用されるもので、柔軟な絶縁性フィルム基板であるテープキャリア基板55に半導体素子56が搭載され、封止樹脂63により保護されている。
また、半導体素子の電極パッドとフィルム基板のめっき被膜がそれぞれ厚み0.6μm〜1.5μmにて形成されたことを特徴とする。
(実施の形態1)
図1(a)は本発明の実施の形態1における半導体装置の一部を示す断面図、図1(b)は同半導体装置の図1(a)におけるa−a′断面の一部を示す断面図、図2は同半導体装置の製造方法を説明する工程断面図、図3は同半導体装置を構成するテープキャリア基板の製造方法を説明する工程断面図である。この実施の形態1の半導体装置は、先に図5および図6を用いて説明した従来のCOFタイプの半導体装置とほぼ同様の構成を有しており、フラットパネルディスプレイの駆動用ドライバーとして主に使用される。
半導体素子8は、アルミニウムよりなる複数の電極パッド9が形成されており、電極パッド9の周縁部表面は保護層10で覆われている。
まず、図2を参照しながらテープキャリア基板7の製造方法を説明する。
図2(a)に示すように、フィルム基材1の表面に複数の導体配線2を並べて形成する。ここでは矩形のフィルム基材1の周縁領域に複数の導体配線2を、それぞれフィルム基材1の各辺と直交する方向に延びるように、かつ、フィルム基材1の各辺に沿う方向に互いに間隙を形成するように、並列に配列している。フィルム基材1は例えばポリイミドフィルムを用いる。導体配線2は例えば銅を用いて、その配列ピッチにもよるが、厚さ10〜20μm程度に形成する。さらに、矩形のフィルム基材1の周縁領域には、導体配線2を保護するソルダーレジスト6を形成しておく。ソルダーレジスト6の形成方法としては印刷法などを用いる。
図3(a)に示すように、テープキャリア基板7上に封止樹脂16を塗布する。この封止樹脂16はフィルム基材1上、導体配線2に囲まれた中央部に供給するが、導体配線2や突起電極3を覆うところまで広がってもよい。
(実施の形態2)
図4(a)は本発明の実施の形態2における半導体装置の一部を示す断面図、図4(b)は同半導体装置の図4(a)におけるb−b′断面の一部を示す断面図である。
2 導体配線
3 突起電極
4 めっき被膜
5 めっき被膜
7 テープキャリア基板(フィルム基板)
8 半導体素子
9 電極パッド
16 封止樹脂
18 超音波振動
20 フォトレジスト
20a 開口
21 露光マスク
21a 露光パターン
Claims (6)
- フィルム基材と、前記フィルム基材の表面に形成された導体配線と、搭載対象の半導体素子の複数の電極パッドに対応して前記導体配線上に形成された複数の突起電極と、前記複数の突起電極と導体配線の表面を被覆して前記半導体素子の電極パッドと同等の厚みに形成されためっき被膜とを有したフィルム基板。
- 請求項1記載のフィルム基板の製造方法であって、
導体配線が表面に形成されたフィルム基材上をフォトレジストで覆い、このフォトレジストに、搭載対象の半導体素子の複数の電極パッドに対応する導体配線部分を露出させる開口をフォトリソグラフィー法により形成する工程と、前記開口から露出した前記導体配線上に電解めっき法により突起電極を形成する工程と、前記フォトレジストを除去する工程と、前記複数の突起電極と導体配線の表面を被覆するめっき被膜を前記半導体素子の電極パッドと同等の厚みにて形成する工程とを行なうフィルム基板の製造方法。 - 請求項1記載のフィルム基板と、複数の電極パッドを有し、前記電極パッドと前記フィルム基板の突起電極との接触部における固相拡散で接合されて前記フィルム基板上に搭載された半導体素子とを有した半導体装置。
- 半導体素子の電極パッドはアルミニウムで形成され、フィルム基板のめっき被膜は金で形成された請求項3に記載の半導体装置。
- 半導体素子の電極パッドとフィルム基板のめっき被膜がそれぞれ厚み0.6μm〜1.5μmにて形成された請求項3または請求項4のいずれかに記載の半導体装置。
- 請求項3〜請求項5のいずれかに記載された半導体装置の製造方法であって、
フィルム基板の突起電極と半導体素子の電極パッドとを位置合わせする工程と、位置合わせした突起電極と電極パッドとを突起電極表面のめっき被膜を介して接触させ、その接触部に熱と超音波振動の少なくとも一方を印可して固相拡散で接合を形成させることにより、前記フィルム基板上に半導体素子を搭載する工程と、前記半導体素子の搭載前あるいは搭載後に前記フィルム基板上の半導体素子搭載領域に封止樹脂を供給する工程と、前記フィルム基材上の封止樹脂を硬化させる工程とを行なう半導体装置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003423911A JP3792227B2 (ja) | 2003-12-22 | 2003-12-22 | 半導体装置およびその製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003423911A JP3792227B2 (ja) | 2003-12-22 | 2003-12-22 | 半導体装置およびその製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2005183745A JP2005183745A (ja) | 2005-07-07 |
JP3792227B2 true JP3792227B2 (ja) | 2006-07-05 |
Family
ID=34784242
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2003423911A Expired - Fee Related JP3792227B2 (ja) | 2003-12-22 | 2003-12-22 | 半導体装置およびその製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3792227B2 (ja) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100891334B1 (ko) | 2007-05-25 | 2009-03-31 | 삼성전자주식회사 | 회로기판, 이를 구비하는 반도체 패키지, 회로기판의제조방법 및 반도체 패키지 제조방법 |
-
2003
- 2003-12-22 JP JP2003423911A patent/JP3792227B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2005183745A (ja) | 2005-07-07 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5874784A (en) | Semiconductor device having external connection terminals provided on an interconnection plate and fabrication process therefor | |
JP3238004B2 (ja) | 半導体装置の製造方法 | |
TWI287822B (en) | Film substrate and its manufacturing method | |
JP2004343030A (ja) | 配線回路基板とその製造方法とその配線回路基板を備えた回路モジュール | |
TWM512216U (zh) | 半導體基板結構與半導體封裝結構 | |
JPH10135404A (ja) | 半導体チップモジュール及びその製造方法 | |
US20070013064A1 (en) | Semiconductor device and electronic apparatus | |
US7508073B2 (en) | Wiring board, semiconductor device using the same, and method for manufacturing wiring board | |
JP4963989B2 (ja) | 半導体素子搭載用基板およびその製造方法 | |
US8062927B2 (en) | Wiring board and method of manufacturing the same, and electronic component device using the wiring board and method of manufacturing the same | |
JP3792227B2 (ja) | 半導体装置およびその製造方法 | |
JP7425704B2 (ja) | 半導体装置の製造方法および半導体装置 | |
JP3686047B2 (ja) | 半導体装置の製造方法 | |
JPH0982759A (ja) | 突起電極を有する基板の接続方法 | |
JP2005109377A (ja) | 半導体装置およびその製造方法 | |
JPH11297751A (ja) | 半導体装置 | |
TWI720728B (zh) | 薄膜覆晶封裝結構和其製作方法 | |
JP4260766B2 (ja) | 半導体装置 | |
JP3115802B2 (ja) | 半導体装置 | |
JP4175339B2 (ja) | 半導体装置の製造方法 | |
JP2009272382A (ja) | 半導体装置、配線基板およびその製造方法 | |
JP3196758B2 (ja) | リードフレームとリードフレームの製造方法と半導体装置と半導体装置の製造方法 | |
JP4286640B2 (ja) | 半導体装置およびその製造方法 | |
JPH0955448A (ja) | 半導体装置の製造方法 | |
JP2001237261A (ja) | 半導体装置およびその製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20060221 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20060307 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20060404 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100414 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110414 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120414 Year of fee payment: 6 |
|
LAPS | Cancellation because of no payment of annual fees |