JPH0969842A - スイッチング装置 - Google Patents
スイッチング装置Info
- Publication number
- JPH0969842A JPH0969842A JP18103296A JP18103296A JPH0969842A JP H0969842 A JPH0969842 A JP H0969842A JP 18103296 A JP18103296 A JP 18103296A JP 18103296 A JP18103296 A JP 18103296A JP H0969842 A JPH0969842 A JP H0969842A
- Authority
- JP
- Japan
- Prior art keywords
- switch
- unit
- switch unit
- data
- read
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L12/00—Data switching networks
- H04L12/54—Store-and-forward switching systems
- H04L12/56—Packet switching systems
- H04L12/5601—Transfer mode dependent, e.g. ATM
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L49/00—Packet switching elements
- H04L49/10—Packet switching elements characterised by the switching fabric construction
- H04L49/104—Asynchronous transfer mode [ATM] switching fabrics
- H04L49/105—ATM switching elements
- H04L49/106—ATM switching elements using space switching, e.g. crossbar or matrix
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L49/00—Packet switching elements
- H04L49/15—Interconnection of switching modules
- H04L49/1553—Interconnection of ATM switching modules, e.g. ATM switching fabrics
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L49/00—Packet switching elements
- H04L49/15—Interconnection of switching modules
- H04L49/1553—Interconnection of ATM switching modules, e.g. ATM switching fabrics
- H04L49/1576—Crossbar or matrix
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L49/00—Packet switching elements
- H04L49/25—Routing or path finding in a switch fabric
- H04L49/253—Routing or path finding in a switch fabric using establishment or release of connections between ports
- H04L49/255—Control mechanisms for ATM switching fabrics
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L49/00—Packet switching elements
- H04L49/25—Routing or path finding in a switch fabric
- H04L49/256—Routing or path finding in ATM switching fabrics
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Physics & Mathematics (AREA)
- Mathematical Physics (AREA)
- Data Exchanges In Wide-Area Networks (AREA)
Abstract
ッチング装置の提供を目的とする。 【解決手段】 スイッチング装置は他のユニットに夫々
対応する格納領域を有するメモリ手段を含む複数のスイ
ッチユニットからなる。上記装置は、第1のユニットが
第2のユニットによる出力のためのデータが受けたと
き、第1のユニットが受けたデータを第1のユニットの
記憶手段内の第2のユニットの対応する格納領域に格納
する書込みフェーズと、第2のユニットが格納されたデ
ータを第1のユニットの記憶手段内の第2のユニットの
対応する格納領域から引き出しデータを出力する読出し
フェーズとを有し、両方のフェーズで、最適データスル
ープットを得るためトラヒックフロー条件を監視しスイ
ッチ内のデータ転送経路を選択する制御ユニットの制御
下でスイッチユニットが同時に動作する。
Description
送モード(ATM)ネットワークにおいてデータをスイ
ッチングする際に使用されるスイッチング装置に関す
る。
れる従来のスイッチング装置1のブロック図が示されて
いる。同図の装置1において、複数の自己経路選択(セ
ルフルーティング)スイッチ素子(SRE)2はマトリ
ックス形で相互に接続されている。各自己経路選択素子
2は、4個の入力ポートI1乃至I4と、4個の出力ポ
ートO1乃至O4を有する。個別の各自己経路選択素子
2の中で、入力I1乃至I4のいずれかで受けられたA
TMセルは、いずれかの出力ポートO1乃至O4に供給
可能であり、自己経路選択素子2を通る各ATMセルと
関係した経路選択タグは、関係しているセルが通る出力
ポートを決めるため使用される。各出力ポートは、例え
ば、75セルの記憶容量を有する関係した先入れ先出し
セルバッファを含む。
素子2はマトリックス形に配置され、上記例の場合、ス
イッチング装置は、全体で12個の入力ポートと16個
の出力ポートとを有する。上記マトリックス形の接続を
容易に行なうため、各自己経路選択素子2は、当該自己
経路選択素子2の入力ポートI1乃至I4に夫々関係し
ている4個の再生出力R1乃至R4を有し、更に、当該
自己経路選択素子2の出力ポートO1乃至O4に夫々関
係している4個の拡張入力E1乃至E4を有する。入力
ポートI1乃至I4の中の一つで受けられたセルは、関
係した再生出力R1乃至R4による出力のため、再生さ
れ、再度タイミングが合わされる。拡張ポートE1乃至
E4の中の一つで受けられたセルは、関係した出力ポー
トO1乃至O4のセルバッファに挿入される。
近くにある自己経路選択素子への直接的な接続が得られ
る再タイミング調整された動作的な出力を提供するの
で、図示されたマトリックス形で使用するのが好適であ
る。これにより、受動的なバスの必要性が除かれ、印刷
回路基板レベルで隣接する自己経路選択素子の間の相互
接続の問題が低減される。
するスイッチを形成するため要求されるスイッチ素子の
個数はN2 に比例するので、比較的小さい、例えば、3
2個の入力ポート×32個の出力ポートまでのスイッチ
ング装置の場合、実際上はマトリックス構造だけが適当
である。より大きいスイッチの場合、図1に示された種
類の個々のマトリックス1は、図2に示されたような多
重路デルタ配置を用いて相互に接続可能である。
1に示された種類の8個の自己経路選択素子マトリック
ス1からなる。従って、図2の各自己経路選択素子マト
リックス1はマトリックス形に配置された複数の自己経
路選択素子2を含む。図2において、マトリックス1は
2列に配置され、左側の列の各マトリックスは、右側の
列の各自己経路選択素子マトリックス1の入力ポートに
夫々接続された出力ポートを有し、右側の列の各マトリ
ックスは、左側の列の各自己経路選択素子マトリックス
1の出力ポートに夫々接続された入力ポートを有する。
ング装置に利用された自己経路選択素子マトリックス
は、固定的な経路配置と、固定的なメモリの量とを有す
る(典型的に、自己経路選択素子2に関係したセルバッ
ファは75セルの記憶容量を有する)。スイッチング装
置の寸法が少しでも増加すると、自己経路選択素子の個
数が二乗の法則で増加し、スイッチング装置内で種々の
スイッチングノードを監視するため必要とされる“統計
的な”量(即ち、トラヒックフロー情報)が二乗の法則
で増加する。このような統計的な量の増加がスイッチコ
ントローラへの処理要求を増加させることは避けられな
い。
のにしたがって、混雑を生じさせる可能性のある点が増
える。トラヒックフローを評価し、いずれのソースポー
トが混雑を招いているかを確定するため、上記全ての点
を同時に監視することは困難である。その上、自己経路
選択素子マトリックスに基づくスイッチのセル遅延変化
(CDV)はスイッチの寸法に比例する。
る相対的に制限された値に固定され、かつ、別のスイッ
チアーキテクチャーを取り扱うために拡張し得ない点が
問題である。従って、本発明は、上記従来技術の問題点
を解決するスイッチング装置の提供を目的とする。
置は、他のユニットに対応する格納領域を有する記憶手
段を夫々に含む複数のスイッチユニットからなるスイッ
チング装置であって、第1のスイッチユニットが第2の
スイッチユニットにより出力するためのデータを受けた
とき、上記第1のスイッチユニットは上記受けられたデ
ータを上記第1のスイッチユニットの記憶手段内の上記
第2のスイッチユニットに対応する上記格納領域に格納
する書き込みフェーズと、上記第2のスイッチユニット
が上記格納されたデータを上記第1のスイッチユニット
の記憶手段内の上記第2のスイッチユニットに対応する
格納領域から引き出し、上記データを出力する読み出し
フェーズとを有する。
れたデータは、データを受けたスイッチユニットから、
データが出力されるべきスイッチユニットに直接転送さ
れる。従って、データは、スイッチング装置に格納され
た後、「静止」し、上記自己経路選択素子を利用する従
来のスイッチング装置のように、多数回に亘ってユニッ
トからユニットへ転送されることはない。これにより、
スイッチング遅延が回避されるので、スイッチング装置
がATMネットワークで使用されるときに、セル遅延変
化(CVD)を低減させる。
ッチユニットへのデータ転送は、完全に装置内で行なわ
れ、スイッチング装置が接続されている通信ライン/ネ
ットワークのデータレートよりも速いレートで実行可能
である。かくして、スイッチング遅延と混雑が一層低減
される。スイッチング装置の入力/出力ノードの個数
は、スイッチングユニットの台数と同数か、或いは、ス
イッチングユニットの台数に比例するので、より多数の
入力/出力ノードが必要とされる場合、要求されるスイ
ッチユニットの台数は直線的に増加し、従来のマトリッ
クス形のスイッチング装置のように二乗の法則には従わ
ない。装置内のスイッチングノードの個数は同様に直線
的にしか増加しないので、統計的なデータの量は、二乗
の法則ではなく、直線的な増加しか受けない。かくし
て、本発明の一実施例のスイッチング装置は、特に、比
較的多数の入力/出力ノードが必要とされる場合に、有
利であり、かつ、費用効率がよい。
チユニットは、好ましくは、同時に動作可能であり、上
記各スイッチユニットは、上記他のスイッチユニットに
よる出力のため受けられたデータを、上記各スイッチユ
ニットの記憶手段内の上記他のスイッチユニットに対応
する格納領域に格納する。同様に、上記読み出しフェー
ズ中に、上記スイッチユニットの中のいずれかの2台以
上のスイッチユニットが、好ましくは、別のスイッチユ
ニットの記憶手段内の夫々に対応する格納領域から、そ
の格納領域に格納された上記データを引き出すよう同時
に動作可能である。スイッチユニットは、このようにし
て並列に動作するので、データのスループットを望み通
りに高くすることが可能である。
手段に接続され、上記読み出しフェーズ中に使用するた
め複数のスイッチユニット−記憶手段の対を選択するた
め動作可能である制御手段を更に有し、この制御手段に
よって、各対のスイッチユニットが、上記読み出しフェ
ーズの間に、関係している対の中の上記記憶手段内の上
記各対のスイッチユニットの対応する格納領域から格納
されたデータを引き出すよう指定される。これにより、
上記装置は、データの最大スループットを達成し、か
つ、混雑を回避するため、上記対を知的かつ適応的に選
択し得るようになる。
イクルからなる。この場合、各スイッチユニットが他の
全てのスイッチユニットから順番にその各スイッチユニ
ットに指定されたデータを引き出すことを可能にするべ
く、制御手段は同一の読み出しフェーズ中の別の読み出
しサイクルに別のスイッチユニット−記憶手段の対を選
択するため動作可能である。
高いトラヒックレベルを有する)上記対に、より長いデ
ータ転送周期を与え、これにより、上記対を介して他の
対よりも多数のデータが転送されるように、同一の読み
出しフェーズ中の二つ以上の読み出しサイクルに少なく
とも一つの上記スイッチユニット−記憶手段の対を選択
する。
は交番してもよく、或いは、同一の読み出しフェーズの
二つの読み出しサイクルの間に書き込みフェーズがあっ
てもよい。各フェーズ/サイクルの間隔は一致している
必要がなく、最適なデータのスループットを得るため必
要に応じて、例えば、制御手段によって変更してもよ
い。
ラヒックフローの条件に依存して上記スイッチユニット
−記憶手段の対を選択するため動作可能である。例え
ば、上記制御手段は、上記スイッチユニットの上記記憶
手段の各格納領域に格納されたデータの量を監視するた
め動作可能なトラヒックフロー監視手段を含み、上記ス
イッチユニット−記憶手段の対の選択を行なうとき、上
記監視された量を利用する。この解決法には、更に、制
御手段の監視機能によってスイッチの統計量が自動的に
生成される利点がある。
ットワークで使用されるとき、制御手段は、スイッチユ
ニット−記憶手段の対を選択する際にセルの優先順位を
考慮可能である。更に、ATMネットワークに関する知
識を用いることにより、上記装置がATMネットワーク
で使用されているとき、制御手段は、ソースにそのセル
レートを「減速」させるため、スイッチユニットの中の
一つによって、データを上記スイッチユニットに送るデ
ータソースに適当なトラヒック管理セルを送信させる。
かくして、混雑が発生し得る状況が回避される。
トを相互接続するバス手段を更に有し、バス手段は上記
スイッチユニットと同数である複数の別個のバスライン
ユニットを有する。各スイッチユニットは全てのバスラ
インユニットに接続されているが、スイッチユニットの
夫々の記憶手段は、夫々の別個のバスラインユニットだ
けに接続されている。スイッチユニットと同数のバスラ
インがあるので、全スイッチユニットによる同時(並
列)動作が可能である。上記バス手段は、印刷回路基板
レベルで容易に実現可能な別々のスイッチユニットの間
に簡単な接続を提供し得る。スイッチユニットは、例え
ば、列方向に次々と配列され、バスラインが、スイッチ
ユニットの中を通って、或いは、スイッチユニットの一
方側で、スイッチユニットの列方向に並んで走る。
全体の性能を得るため、好ましくは、スイッチユニット
の動作を同期させる。上記制御手段は、読み出しフェー
ズ中に、夫々の対にされた記憶手段から格納されたデー
タを同時に引き出す全てのスイッチユニットが、上記読
み出しフェーズ中に別個のバスラインユニットを介して
上記データを引き出すように、上記スイッチユニット−
記憶手段の対を選択するため動作可能である。これによ
り、上記スイッチユニットの同時的な動作の間にバスの
衝突は防止される。この結果として、別個のスイッチユ
ニットが、夫々のバスアクセスを互いに独立かつ非同期
的に制御し得る場合に要求される別個の衝突回避論理回
路は必要なくなる。
ましくは、上記格納領域に夫々対応する仮想的な先入れ
−先出しメモリブロックを設けるべく利用され、各ブロ
ックは、対応する記憶領域にデータを格納し、対応する
記憶領域からデータを引き出すとき、上記スイッチユニ
ットによって用いるため、関係しているスイッチユニッ
トの記憶手段に格納された夫々の書き込み及び読み出し
ポインタを有している。これによって、記憶手段を設け
るため、例えば、専用の先入れ−先出し装置の代わりに
簡単な(かつ、記憶容量が大きい場合でも費用のかから
ない)ランダムアクセスメモリ装置を使用し得るように
なる。
ニットは、マルチキャスト(multicast) データが複数の
指定された他のスイッチユニットによる出力のため関係
している上記スイッチユニットによって受けられたと
き、上記受けられたマルチキャストデータを上記指定さ
れたスイッチユニットの中の第1のスイッチユニットだ
けに対応する上記関係しているスイッチの記憶手段の上
記格納領域に格納し、残りのスイッチユニットに夫々対
応する上記格納領域に、上記第1の指定されたスイッチ
ユニットに対応する上記格納領域内の上記マルチキャス
トデータの場所を示すマルチキャストアドレスポインタ
を格納するため動作的であるマルチキャスト処理手段を
有する。これにより、指定されたマルチキャストスイッ
チユニットに夫々対応する別々の記憶装置にマルチキャ
ストデータを数回に亘って書き込む必要が回避されるの
で、効率が良くなる。或いは、その代わりに、専用のマ
ルチキャスト格納領域を各記憶手段に設け、全てのマル
チキャストデータを上記マルチキャスト格納領域だけに
書き込み、マルチキャストアドレスポインタを全ての指
定されたマルチキャストスイッチユニットの格納領域に
格納することが可能である。
夫々の書き込み及び読み出しポートを有し、データが上
記読み出しポートから引き出されるのと同時にデータが
上記書き込みポートに書き込まれるよう適合している。
各スイッチユニットの上記記憶手段の上記読み出しポー
トは他の全てのスイッチユニットに接続されているが、
各スイッチユニットの上記記憶手段の上記書き込みポー
トは他のいかなるスイッチユニットにも接続されていな
い。かくして、上記読み出しフェーズ中に、前に格納さ
れたデータが他のスイッチユニットによって上記記憶手
段から取り出されるのと同時に、各スイッチユニットに
よって受けられたデータが関係しているユニットの上記
記憶手段に格納される。従って、書き込みフェーズは読
み出しフェーズと重なる。
ットの夫々の入力ポート及び出力ポートに接続され、デ
ータが上記入力ポートで受けられたとき、上記受けられ
たデータが格納されるべき上記スイッチユニットの記憶
手段内の上記格納場所を識別する経路選択タグを生成す
るため動作可能であるスイッチポート制御部を含む。上
記経路選択タグは、上記スイッチユニットによって上記
データを上記スイッチユニットの記憶手段の要求された
格納領域に格納するため使用されるが、データは、一
旦、格納領域に格納されると静止し、従来技術の上記自
己経路選択素子のように多数の別々のスイッチユニット
を介して伝達されることが無いので、経路選択タグ自体
を(上記データと共に)上記格納領域に格納する必要は
ない。かくして、転送効率は増加し、経路選択のオーバ
ーヘッド及び記憶必要容量は削減される。
記制御手段に接続され上記制御手段から制御情報を受
け、上記読み出しフェーズ中にそのスイッチユニットに
対し上記選択されたスイッチユニット−記憶手段の対を
識別し、上記記憶手段から上記関係しているスイッチユ
ニットに対し選択された各対のスイッチユニットへのデ
ータ転送を容易にするため、上記読み出しフェーズの途
中に亘って順番に適当なバスラインユニットを作動する
よう上記制御情報に従って動作可能である適応的なスイ
ッチ素子が含まれている。制御手段の代わりに低レベル
のバスの順序付け及び他の動作を実行するため、かかる
適応的なスイッチ素子を各スイッチユニットに設けるこ
とにより、制御手段に、高レベルのタスクを実行し、ト
ラヒックフローを監視させることが可能になる。
例に限定されることなく本発明を説明する。図3に示さ
れた本発明の一実施例のATMスイッチング装置10
は、複数のスイッチユニット200 乃至202 と、制御
ユニット30とからなる。スイッチユニット200 乃至
202 は、夫々の入力ポートI0 乃至I2 と、夫々の出
力ポートO0 乃至O2 を有する。各スイッチユニット2
00 乃至202 は、当該スイッチユニットの入力ポート
Iと出力ポートOに接続されたスイッチポート管理(S
PM)部22と、メモリ部24とを含む。データ、アド
レス及び制御線からなる各バスラインB0 乃至B2 は、
スイッチポート管理部200 乃至202 と、メモリ部2
20 乃至222 を相互接続するため機能する。各スイッ
チポート管理部22は全てのバスラインB0 乃至B2 に
接続されているが、各メモリ部24はバスラインB0 乃
至B2 の中の一つにしか接続されていない。
4は二つの格納領域に分割される。第1のスイッチユニ
ット200 のメモリ部240 の場合、二つの格納領域に
は、R1 とR2 の名前が付けられ、第2及び第3のスイ
ッチユニット201 及び20 2 の出力ポートO1 及びO
2 に夫々対応している。第2のスイッチユニット20 1
のメモリ部241 の場合、二つの格納領域には、R2 と
R0 の名前が付けられ、第3及び第1のスイッチユニッ
ト202 及び200 の出力ポートO2 及びO0に夫々対
応している。第3のスイッチユニット202 のメモリ部
242 の場合、二つの格納領域には、R0 とR1 の名前
が付けられ、第1及び第2のスイッチユニット200 及
び201 の出力ポートO0 及びO1 に夫々対応してい
る。かくして、各スイッチユニット20のメモリ部24
は、装置の他のスイッチユニットに夫々対応した格納領
域を有する。各格納領域Rは、シーケンシャルなリス
ト、又は、FIFO(先入れ−先出し)ユニットとして
機能する。
的のため簡略化され、3個のスイッチユニットと3本の
バスラインしか表わされていない。実際には、この例よ
りも多数のスイッチユニット及びバスライン、例えば、
全部で8本のバスラインがある。図3に示された本発明
の一実施例のATMスイッチング装置の動作を図4乃至
6を参照して説明する。図4に示された第1の動作フェ
ーズ(書き込みフェーズ)において、各スイッチユニッ
ト20のスイッチポート管理部22は、関連する入力ポ
ートIからセルを受ける。上記セルは、セルが供給され
るべき出力ポートを識別する添付ポート番号標識子、及
び/又は、マルチキャスト標識子を有する。かかるマル
チキャスト標識子は、一つの入力ポートで受けられたセ
ルが、一つの出力ポートだけではなく、複数の別々の出
力ポートに供給されるべきときに使用される。各セルの
受信に応答して、スイッチポート管理部22は、それ自
体のスイッチユニット20のメモリ部24の関連する記
憶領域R内の次の連続した空の場所に上記セルを書き込
む。この処理は、図4に太線で表わされたようなバスラ
インB0 乃至B2 の中の別々のバスラインを用いる他の
各スイッチポート管理部によって同時に行なわれる。例
えば、セルが入力ポートI1 で受けられ、出力チャンネ
ルO2 を予め決められ、スイッチユニット201 内のス
イッチポート管理部221 は、そのスイッチユニット2
01 のメモリ部241 の格納領域R2 に当該セルを格納
する。
る。図5に示されているように、読み出しフェーズの最
初のサイクル中に、ATMスイッチング装置の制御ユニ
ット30は、そのスイッチユニット自体とは別のスイッ
チユニット内のメモリ部24へのアクセスを得るため、
各スイッチポート管理部22にそのバスの選択を再構成
させる。例えば、図5に示されているように、各スイッ
チポート管理部22は、前のスイッチユニットのメモリ
部24をアドレス指定する。各スイッチポート管理部2
2は、従って、上記メモリ部内のそのスイッチポート管
理部の対応する格納領域からセルデータを読み出し、例
えば、スイッチポート管理部220 はメモリ部241 の
格納領域R0 からセルデータを読み出し、スイッチポー
ト管理部221 はメモリ部242 のそのスイッチポート
管理部が対応する格納領域R1 からセルデータを読み出
し、スイッチポート管理部222 はメモリ部240 の格
納領域R2 からセルデータを読み出す。
の複数の対が、セルデータの読み出し中に使用するため
制御ユニットによって選択され、各対は、バスラインB
0 乃至B2 の中の別個のバスラインを使用する固有のデ
ータ転送経路を有する。制御ユニット30の制御下で、
読み出しフェーズの連続した更なるサイクル中に、スイ
ッチポート管理部220 乃至222 が、モジュローn
(この場合、小さいnは、n=3である)に基づいてメ
モリ部240 乃至242 を次々に読み出すようプログラ
ムされる。
て、制御ユニット30は、所定の時間でトラヒックフロ
ーに依存してスイッチポート管理部によるメモリ部のア
クセスを制御する。格納領域に書き込まれるセルの個数
と、読み出されるセルの個数とを監視することにより、
制御ユニット30は、潜在的な混雑のソースが発生する
場所を計算し、あるスイッチポート管理部とメモリ部と
の経路がより長い周期に亘って確立されるようスイッチ
ポート管理部をプログラムすることが可能であり、潜在
的な混雑の状況が低減される。
て出力するためかなり大量のトラヒックが入力ポートI
0 に到達する可能性のある一つのトラヒックフローのシ
ナリオが示されている。この例の場合、制御ユニット3
0は、トラヒックが記憶部240 の格納領域R1 に不所
望に蓄積することを検出する。かかる状況を取り扱うた
め、制御ユニットは、次の読み出しサイクルが図5に示
した最初の読み出しサイクルに続いて始まるとき、スイ
ッチポート管理部221 と記憶部240 との間の経路を
“開いた状態”のままに維持する。かくして、スイッチ
ポート管理部220 はメモリ部242 のアクセスからメ
モリ部241 へのアクセスに変わり、スイッチメモリ管
理部222 はメモリ部241 のアクセスからメモリ部2
42 へのアクセスに変わり、図5の最初の読み出しサイ
クル中に確立されたスイッチポート管理部221 からメ
モリ部240 への経路は、図6において開いた状態のま
まである。その結果として、大量のトラヒックフローに
対処するため、より多くのセルがメモリ240 からスイ
ッチポート管理部221 に転送される。
セルデータを転送し、あらゆる潜在的な混雑の問題を低
減するため、別々の格納領域に格納されたセルデータの
量を監視し、スイッチポート管理部とメモリ部の経路の
中で読み出しフェーズ中に確定する必要がある経路を計
算することが可能である。制御ユニット30は、例え
ば、マイクロプロセッサからなる。
置の構成及び動作の詳細を説明する。図7には各スイッ
チポート管理部22の一つの可能性のある構成のブロッ
ク図が示されている。図7の例において、スイッチポー
ト管理部22は、全部で8個のスイッチングユニット
と、8本のバスラインB0 乃至B7 とを有するスイッチ
ング装置で使用される場合が指定されている。
は、スイッチポートコントローラ(SPC)ユニット4
0と、アドレス翻訳回路(ATC)41と、適応スイッ
チ素子(ASE)42と、二つのバスマルチプレクサユ
ニット44とが含まれる。スイッチポートコントローラ
ユニット40は、当該スイッチの入力ポートI及び出力
ポートOに直接的に接続されている。各ポートは、場合
に応じて、単一の622Mb/sのATMセルストリー
ム、又は、4個の個別の155Mb/sのセルストリー
ムを受信又は送信する。
ユニット40によって受けられたとき、アドレス変換回
路ユニット41は、セルによって伝搬されたアドレシン
グ情報(セルのヘッダ部の仮想的な経路識別子(VP
I)及び仮想的なチャンネル識別子(VCI)フィール
ド)を検査し、セルが供給されるべき出力ポートを判定
するため、適当なアドレス翻訳動作を実行する。アドレ
ス翻訳情報に従って、スイッチポートコントローラユニ
ット40は、上記ポート番号識別子及び/又はマルチキ
ャスト識別子をセルに付加する。
ルを受け、その固有のスイッチユニットのメモリ部24
へのセルの転送を制御する。書き込みフェーズにおい
て、適応スイッチ素子42は、そのスイッチユニット固
有のメモリ部に接続されるバスラインBだけを選択する
ため、適当なバス選択信号をバスマルチプレクサユニッ
ト44に供給する。図7の上側にあるバスマルチプレク
サユニット44は、最初の4本のバスラインB0 乃至B
3 に関係し、一方、図7の下側にあるバスマルチプレク
サユニット44は残りの4本のバスラインB4 乃至B7
に関係している。例えば、図7に示されたスイッチポー
ト管理部がスイッチユニット202 に含まれている場
合、必要とされるバスラインはB2 であるので、適応ス
イッチ素子42は、下側のバスマルチプレクサユニット
44を動作抑制状態に、上側のバスマルチプレクサユニ
ット44を動作可能状態にさせ、上側のバスマルチプレ
クサユニット44にバスラインB2 と適応スイッチ素子
42との間でデータ転送が行なえるよう指示する。この
ようにしてバス選択が行なわれた後、受信されたセル
は、適応スイッチ素子によって、要求された出力ポート
に対応するそのスイッチユニット固有のメモリ部の格納
領域に転送される。
素子42は読み出しフェーズに切替わる。適応スイッチ
素子42は、制御ユニット30から、読み出しフェーズ
の各サイクル中にアドレス指定すべきメモリ部を特定す
る制御情報を受ける。適応スイッチ素子42は、特定さ
れたメモリ部から適応スイッチ素子42へのデータ転送
を容易化させるため各個別のサイルク中に必要とされる
要求されたバスB0 乃至B7 を選択するため上記情報を
利用する。適応スイッチ素子42は、バスマルチプレク
サユニット44を使用して適当な選択を行なう。メモリ
部から読み出されたデータは、適応スイッチ素子42に
よってスイッチポートコントローラユニット40に転送
され、当該スイッチユニットの出力ポートOを介して出
力される。
ット30は、各スイッチポート管理部22の適応スイッ
チ素子42を介して、当該スイッチポート管理部内のバ
スマルチプレクサユニット44の動作を効率的に制御す
る。制御ユニット30は、バスの衝突及びそれに続く潜
在的なデータの劣悪化を防止するため、別個のスイッチ
ポート管理部22による全てのバスの切替えを同時に生
じさせる。
しフェーズの各サイクルで使用するスイッチポート管理
部−メモリ部の対の選択を決定する。図8には、制御ユ
ニット30によって発生され、読み出しフェーズ中に各
スイッチユニットの動作を制御するため各スイッチユニ
ットに送られた制御情報の一例が表わされている。制御
情報には初期タイミングデータ部が含まれる。タイミン
グデータ部には、読み出しフェーズの個別の各サイクル
の間隔を判定するため使用されるタイミングデータが含
まれている。例えば、上記間隔は、10セル又は20セ
ルとして指定することが可能である。このタイミングデ
ータは、全てのスイッチユニットに対し同一である。個
々のサイクルの間隔を全て一致させてもよく、その場
合、タイミングデータは短く、或いは、互いに異なる。
ーケンスデータ部が更に含まれている。図8の例の場
合、各シーケンスデータ部には8個のエントリーがあ
る。かくして、図8の例は、図7に示された8個の別個
のメモリ部があり、かつ、各読み出しフェーズが8個の
読み出しサイクルにより構成されるスイッチポート管理
部22に対応する。8個の別々のエントリーは、夫々、
8個の読み出しサイクルに対応し、各エントリーは、従
って、当該スイッチユニットが当該サイクル中にアクセ
スすべきメモリ部を示す。
スイッチユニット内の適応スイッチ素子42にダウンロ
ードされ、スイッチポート管理部−メモリ部の対の選択
をトラヒックフローの条件に従って変更させることが可
能になる。以下、より詳細に説明するように、各適応ス
イッチ素子42は、固有のスイッチに関係するシーケン
スデータを格納するバスシーケンスレジスタと、タイミ
ングデータを格納するタイミングレジスタとを含んでい
る。
択をトラヒックフローの条件に応じてダイナミックに変
更する制御ユニットの能力は、図3に示したスイッチン
グ装置の主要な利点である。図9には、種々のトラヒッ
クフローのシナリオにおけるスイッチポート管理部−メ
モリ部の対の選択能力の他の例が示されている。同図の
(A)に示された表によれば、4個のスイッチポート管
理部A乃至Dと、4個のメモリ部W乃至Zとが存在す
る。かくして、スイッチポート管理部Aとメモリ部Wが
同一のスイッチユニット(図3のスイッチユニット2
0)の一部を形成し、スイッチポート管理部Bとメモリ
部Xは別のスイッチユニットの一部を形成し、以下同様
である。
ラヒックフローのシナリオの中の第1のトラヒックフロ
ーのシナリオにおいて、スイッチポート管理部Bの入力
ポートIB からスイッチポート管理部Dの出力ポートO
D 部への大量のトラヒックフローがある。この場合、読
み出しフェーズは、タイムスロットT1乃至T3を夫々
有する3個の読み出しサイクルにより構成される。制御
ユニット30は、大量のセルデータがスイッチポート管
理部Dに対応するメモリ部Xの格納領域RD に蓄積する
ことを検出し、従って、メモリ部Xとスイッチポート管
理部Dの間の経路を、三つのタイムスロットT1乃至T
3の全体に亘って開いたままの状態に保つ。残りのスイ
ッチポート管理部A乃至Cと、メモリ部W、Y及びZに
対する対の選択は、図9の(B)に示された循環的な形
で、各読み出しサイクル中に変化する。
クフロー、即ち、スイッチポート管理部Cの入力ポート
IC からスイッチポート管理部Aの出力ノードOA への
トラヒックフローと、スイッチポート管理部Bの入力ポ
ートIB からスイッチポート管理部Dの出力ノードOD
へのトラヒックフローとが存在する第2のトラヒックフ
ローのシナリオに関係している。この例の場合、制御ユ
ニット30は、メモリ部Xからスイッチポート管理部A
への経路とメモリ部Xからスイッチポート管理部Dへの
経路を、三つのタイムスロットT1乃至T3の全体に亘
って開いた状態のまま維持する。他の二つのスイッチポ
ート管理部B及びCと、他の二つのメモリ部W及びZと
の間の経路は、三つのタイムスロットに亘って循環的に
変更され、上記例の場合、タイムスロットT1とT3は
同一の経路選択を有する。
合、制御ユニット30は、関連するスイッチポート管理
部に、スイッチポート管理部の関係した入力ポートにデ
ータを供給するソースに対し前向きの明示的な混雑の通
知(FECN)セル、後ろ向きの明示的な混雑の通知
(BECN)セル、又は、資源管理(RM)セルを発行
するよう指示するので、上記ソースはセルの発生を一時
的に“抑える(throttleback) ”。
されたスイッチユニット20の概要が示されている。各
スイッチユニット20のメモリ部24は、スイッチング
装置内のスイッチユニットの個数Nによって均等に分割
された固有の格納空間を有する。例えば、装置内に8個
のスイッチユニットが存在する場合、各メモリ部は、同
一の長さの8個の別々の格納領域R0 乃至R7 に分割さ
れる。厳密に言うと、各メモリ部24の格納空間は、N
−1個の格納領域に分割されるべきである。その理由
は、スイッチポート管理部分が、固有のメモリ部内に固
有のスイッチユニットのための格納領域を必要とせず、
即ち、スイッチユニットによって上記格納領域に書き込
まれ、同一のスイッチユニットによって再度読まれるセ
ルしか生じないためである。かかる書き込み及び再読み
出しは、テストモード、或いは、ループバックセルを格
納することが要求される場合に有用である。しかし、上
記動作モードは、好ましくは、各スイッチポート管理部
22内のスイッチポートコントローラユニット40によ
って替わりに実行される。
は、スイッチング装置内の対応するスイッチユニットの
ためのデータキュー(待ち行列)を提供する仮想的な先
入れ−先出し(FIFO)ユニットを構成する。図10
に示されているように、スイッチポート管理部は、セル
データを関連するメモリ部、即ち、固有のスイッチユニ
ット内のメモリ部に書き込むことだけが許可され、一
方、スイッチポート管理部は、いずれかのメモリ部から
セルデータを読み出すことが可能であるが、当該スイッ
チポート管理部に対応する上記メモリ部の中の格納領域
だけから読み出すことが可能である。
性のある組織的な構成が詳細に示されている。各キュー
に対し、対応するFIFO読み出し及び書き込みポイン
タがある。上記ポインタは、スイッチング装置内のあら
ゆるスイッチポート管理部で利用可能であることが必要
とされるので、メモリ部自体のポインタ格納部PSに格
納される。上記ポインタは、スイッチポート管理部22
内の適応スイッチ素子42によって初期化、読み出し、
及び、更新される。ポインタは、スイッチユニット20
の全体に亘って統一した操作を行なうため各メモリ部の
同一の場所に格納される。これにより、制御ユニット3
0によるプログラミングが更に容易化される。
域)のポインタ及び寸法が制御ユニット30によって決
められる。制御ユニット30は、スイッチユニットの夫
々の適応スイッチ素子42を介して各キューに対し読み
出し及び書き込みポインタを初期化する。かかる初期化
後、適応スイッチ素子42は以下のようにポインタを監
視、更新する。第1に、全ての適応スイッチ素子42
は、関連するメモリ部から全ての読み出し及び書き込み
ポインタを同時に読む。適応スイッチ素子は上記ポイン
タを内部に格納する。第2に、各適応スイッチ素子は、
処理しているセルに対し次の読み出し又は書き込みアド
レスを確定するためポインタを使用する。セルの転送が
特定の書き込みフェーズ又は読み出しサイクル(バスサ
イクル)に対し終了したとき、適応スイッチ素子は各ポ
インタに対する新しい値をもう一度関連するメモリ部に
書き込む。これにより、ポインタが完全な状態に維持さ
れることが保証される。
に格納されたポインタの値を読み出すことによりキュー
のレベルを監視する。次いで、制御ユニットは、スイッ
チング装置の性能を計算し、読み出しフェーズ中に使用
するための(最適な)スイッチポート管理部−メモリ部
の対の選択を決め、要求された対の選択を行なうため適
当な制御情報を適応スイッチ素子に送出する。
えば、一定のビットレート(CBR)のサービスが最高
の優先順位のキューを有し、可変のビットレート(VB
R)のサービスが次に高い優先順位のキューを有し、利
用可能なビットレート(ABR)のサービスが最低の優
先順位のキューを有するトラヒックの優先順位に基づい
て、各格納領域を別個のキューに分割することが可能で
ある。しかし、かかる分割は必須ではなく、より効率的
な解決法は、各スイッチポート管理部内のスイッチポー
トコントローラユニット40に対し、トラヒックの優先
順位に基づいて、当該スイッチポート管理部の適応スイ
ッチ素子42へのトラヒックの予定を立て、次いで、適
応スイッチ素子がその特定のポートに対するFIFOに
基づいてトラヒックを処理することである。
格納場所を有し(即ち、各バスラインBのアドレスバス
は20ビットの幅であり)、各格納場所は32のデータ
ビットからなる(即ち、各バスラインBのデータバスは
32ビット幅である)。かくして、各メモリ部24は、
上記例の場合、スタティック又はダイナミックの何れの
タイプでもよい4メガバイトのランダムアクセスメモリ
(RAM)によって実現することが可能である。メモリ
部に8個の格納領域R0 乃至R7 があるならば、各AT
Mセルは53バイトの長さがあるので、各格納領域R0
乃至R7 は9892個のATMセルまで格納可能であ
る。各々が4メガバイトのメモリ部を含む8個のスイッ
チングユニットを有するスイッチング装置の全記憶容量
は、8×8×9892=633088セルである。これ
は、偶然にも、図1に示されたような自己経路選択素子
(SRE)により構成された32×32のスイッチマト
リックスに対し19200個のセルしかない記憶容量に
匹敵する。
プレクサユニット44の一つの可能性のある実施例がよ
り詳細に示されている。このバスマルチプレクサユニッ
ト44は、セルデータの読み出し及び書き込むべくメモ
リ部にアクセスを提供するため接続された適応スイッチ
素子42からの命令に応答することを要求される。典型
的に、バスラインの本数は4の倍数である。この理由の
ため、図11に示されたバスマルチプレクサユニット4
4の好ましい実施例は、4方向に拡張可能なバスマルチ
プレクサユニットである。かかるバスマルチプレクサユ
ニット44は、アドレスA及びデータDバスを有する4
本のバスラインB0 乃至B3 の中の何れか一つを、適応
スイッチ素子42と接続された一つのポートPだけに接
続するよう設計されている。ユニット44は、一方向だ
けへ(ポートPからバスB0 乃至B3 の中の選択された
一つのバスへ)のアドレス転送を処理することが必要と
されるが、双方向のデータ転送を与えることが必要とさ
れる。
ラインB0 、B1 、B2 又はB3 は、2ビットの選択信
号をユニットの選択入力S1 及びS2 に供給する適応ス
イッチ素子42によって選択される。5本以上のバスラ
インが必要とされる場合、2個以上のバスマルチプレク
サユニット44が図7に示されたように並列形式に配置
される。各ユニットは、当該ユニットを選択するため使
用されるイネーブル信号Eを受けるためのイネーブル入
力Eを有する。
スイッチ素子部Pは、ユニットが選択されていないと
き、オープンの回路条件に設定される。これにより、1
個のバスマルチプレクサユニット44だけが所定の時間
にデータ信号を適応スイッチ素子に供給し得る。図12
には示されていないが、適応スイッチ素子とメモリ部の
間でデータ転送を制御するため適応スイッチ素子によっ
て使用された信号(例えば、読み出し、書き込み、及び
チップ選択信号)は、バスマルチプレクサユニットの中
を通過する。
ブロック図が表わされている。適応スイッチ素子42
は、スイッチポートコントローラ40の入力ポート及び
出力ポート(図7を参照のこと)に夫々接続された受信
セルバッファ420及び送信セルバッファ421を有す
る。各バッファ420又は421は、数ATMセルの記
憶容量を有するFIFOデバイスである。スイッチポー
トコントローラ40から受けられたセルデータは、適応
スイッチ素子の双方向データ信号ポートから、トライス
テート出力ユニット422を介して、上記(又は各)マ
ルチピレクサ44に出力可能である。同様に、バスマル
チプレクサ44から上記ポートに受信された信号は、ス
イッチポートコントローラ40へ出力するため入力ユニ
ット423を介して送信セルバッファ421に伝達され
る。
クサシーケンサユニット424と、関連した間隔レジス
タ425及びバスシーケンスレジスタ426を更に有す
る。間隔レジスタ425及びバスシーケンスレジスタ4
26は、制御ユニットインタフェース回路427に接続
されているので、制御ユニットは、制御情報(図8を参
照のこと)をバスマルチプレクサシーケンサユニット4
24にダウンロードすることが可能である。上記制御情
報のタイミングデータは、間隔レジスタ425に格納さ
れ、当該スイッチユニット(適応スイッチ素子)に関係
するシーケンスデータはバスシーケンスレジスタ426
に格納される。現在の読み出しサイクル中に一方のレジ
スタが適応スイッチ素子によって使用されている間に、
制御ユニットにもう一方のレジスタを更新させるため、
一つだけではなく二つのシーケンスレジスタを適応スイ
ッチ素子に設けることが可能である。
24は、メモリ転送のため要求されたバスを選択するた
め、バスマルチプレクサ44に供給される適当なバス選
択信号を発生し、選択されたメモリ部を用いて要求され
た読み出し及び書き込み動作を実行する。メモリ制御ユ
ニット428は、アクセスされたメモリ部を制御する適
当な読み出し、書き込み及びチップ選択信号を発生す
る。
ルチキャストデータの受信に応答して適応スイッチ素子
42の動作を制御するため設けられている。以下、図1
4を参照してかかる動作を説明する。適応スイッチ素子
42は、制御ユニットインタフェース回路427に接続
され、かつ、アドレス計算/ポインタ管理ユニット43
2を介して適応スイッチ素子のデータ信号ポートに接続
されたポインタ格納ユニット430を更に有する。アド
レス計算/ポインタ管理ユニット432は、上記又は各
バスマルチプレクサユニット44に印加するためのアド
レス信号Aを発生する。
素子42によって行なわれるとき、適応スイッチ素子
は、データ転送のため使用されるべきメモリ部から、当
該メモリ部のポインタ格納領域PS(図10を参照のこ
と)に格納された関係する読み出し又は書き込みポイン
タを取り出す。このポインタは、ポインタ格納ユニット
430に一時的に格納される。アドレス計算/ポインタ
管理ユニット432は、セルデータを読み出し又は書き
込むためメモリ部に印加する必要があるアドレス信号を
発生するためポインタを利用する。動作の終了後、ポイ
ンタ格納ユニット430に保持された関係した読み出し
又は書き込みポインタが、アドレス計算/ポインタ管理
ユニット432によって更新され、更新されたポインタ
は当該メモリ部のポインタ格納領域PSにもう一度書き
込まれる。
装置の書き込みフェーズ及び読み出しフェーズにおける
動作のフローチャートが夫々示されている。図14に示
されているように、書き込みフェーズ中に、各スイッチ
ユニット20内の適応スイッチ素子42は、固有のメモ
リ部を選択し、そのメモリ部に対し要求されたバス選択
を行なう(ステップS1)。次いで、ステップS2にお
いて、適応スイッチ素子は固有のメモリ部から関係する
書き込みポインタを読み出し、ポインタ格納ユニット4
30に一時的に格納する。ステップS3において、スイ
ッチポートコントローラ40から受信され、現在、受信
セルバッファ420に格納されているセルデータが、そ
のスイッチユニット固有のメモリ部内の関連する格納領
域に書き込まれる。行き先の出力ポート番号を示すため
スイッチポートコントローラ40によって各セルに付加
された経路選択タグは、適応スイッチ素子42によって
削除され、ATMセル自体だけがメモリ部に格納され
る。セルデータはスイッチング装置に“静止”し続け、
読み出しフェーズ中に、読み出し中の適応スイッチ素子
は、出力すべきデータが他のスイッチユニットのメモリ
部内のその適応スイッチ素子が対応している格納場所で
常に見つかることが分かっているので、経路選択タグの
除去が実行可能である。かくして、転送のオーバーヘッ
ドは低減され、バスの効率は増加される。
いて、書き込みポインタが更新され、ユニット自体のメ
モリ部のポインタ格納領域にもう一度書き込まれる。次
いで、ステップS5において、適応スイッチ素子はバス
を開放し、書き込みフェーズが終了する。受信されたセ
ルデータがマルチキャストデータである場合、即ち、多
数の別々のスイッチユニットに向けることが指定されて
いる場合、上記ステップS3が変更される。この場合、
受信しているスイッチユニットのスイッチポートコント
ローラ40は、指定された各出力スイッチユニットに対
しセルデータを簡単、かつ、繰り返し的に再生し、別個
の経路選択タグをセルデータの各ロットに追加し得る。
次いで、適応スイッチ素子によって、同一のセルデータ
がスイッチユニット内のメモリ部内の関連する各格納領
域に順番に書き込まれる。或いは、スイッチポートコン
トローラユニット40は、“マルチキャスト経路選択標
示”タグを受信されたセルデータに印加し、適応スイッ
チ素子42内のマルチキャスト制御ユニット429は、
別々の格納領域に繰り返し的なデータの書き込みを行な
ってもよい。しかし、何れの場合にも、適応スイッチ素
子は、(全マルチキャストセルデータをメモリブロック
に一回書き込むために必要な時間)×(マルチキャスト
出力スイッチユニットの個数)に一致する期間に亘っ
て、その適応スイッチ素子自体のスイッチユニットのメ
モリ部を占有する必要がある。
有時間を短縮するため、本発明の好ましい一実施例によ
れば、適応スイッチ素子42のマルチキャスト制御ユニ
ット429は、マルチキャスト出力スイッチユニットの
中の一つだけに対応する(その適応スイッチ素子自体の
メモリ部内の)格納領域である一つの“基本”記憶領域
だけにマルチキャストデータを書き込み、残りのマルチ
キャスト出力スイッチユニットに夫々対応する格納領域
に、マルチキャストデータ内の基本格納領域の場所を示
すアドレスポインタだけを書き込むことにより、マルチ
キャストデータ標示タグに応答する。更に、マルチキャ
ストデータを格納するため各メモリ部に専用のマルチキ
ャスト格納領域を設けても構わない。
み出しフェーズ中の動作フローチャートが示されてい
る。読み出しフェーズの開始時に、制御ユニット30
は、読み出しフェーズの各サイクル中に必要なタイミン
グ及びシーケンスデータを別のスイッチユニット内の適
応スイッチ素子42にダウンロードする。
テップS10において、各スイッチユニット内の適応ス
イッチ素子42は、当該サイクルの間、バスシーケンス
レジスタ426に保持さえたシーケンスデータに従っ
て、他のユニット内のメモリ部を選択する。上記メモリ
部に対し要求されたバスの選択が行なわれる。次いで、
ステップS11において、適応スイッチ素子は、選択さ
れたメモリ部のポインタ格納領域PSから、適応スイッ
チ素子のスイッチユニットに対応する選択されたメモリ
部の格納領域に対する読み出しポインタを得る。
子42は、当該格納領域からセルデータを読み出し、送
信セルバッファ421にそのセルデータを転送し、送信
セルバッファ421はスイッチポートコントローラ40
にそのセルデータを出力する。ステップS13におい
て、読み出しポインタが更新され、選択されたメモリ部
のポインタ格納領域にもう一度書き込まれる。ステップ
S14において、適応スイッチ素子42はバスを開放
し、現在の読み出しサイクルが終了する。
子42は、現在の読み出しフェーズの間に予定された全
ての読み出しサイクルが終了したかどうかをチェックす
る。終了していない場合、処理は次の読み出しサイクル
を開始するためステップS10に戻る。一方、ステップ
S15において、全ての読み出しサイクルが終了したと
判定された場合、ステップS16において、制御ユニッ
ト31は、全メモリ部の格納領域内のデータの量を評価
し、別のスイッチポート部−メモリ部の対を次の読み出
しフェーズで選択する必要があるかどうかを判定する。
あらゆる必要とされる選択の変更は、ステップS17で
新しい制御情報を適応スイッチ素子42にダウンロード
することによって行なわれる。更に、トラヒックフロー
の条件が対の選択に対する緊急の変更を要求する場合、
制御ユニットが読み出しフェーズの途中で対の選択を変
更することが可能である。
イッチング装置が表わされている。図3に示されたスイ
ッチング装置と同様に、各スイッチユニット20は、ス
イッチポート管理部22と、メモリ部24’とを含む。
この例の場合、メモリ部24’は、デュアルポートメモ
リ、例えば、インテグレーティッド デバイス テクノ
ロジー社(Integrated Device Technologies, Inc.)製の
IDT 7026S/L 16K×16のようなデュア
ルポートスタティックランダムアクセスメモリである。
上記各デュアルポートメモリ部24’は、セルデータを
メモリ部に書き込むためだけに使用される第1のポート
PW と、セルデータをメモリ部から読み出すためだけに
使用される第2のポートPR とを有する。書き込みポー
トPW は、メモリ部24’が存在するスイッチユニット
20のスイッチポート管理部22だけに接続されてい
る。その理由は、受信されたセルデータがスイッチユニ
ットの固有のメモリ部に常に書き込まれるからである。
一方、あらゆるスイッチポート管理部が各メモリ部2
4’を読めるようにするため、各デュアルポートメモリ
部24’の読み出しポートPR は、バスラインB0 乃至
B2 の中の別のバスラインに接続され、各スイッチポー
ト管理部22は3本のバス全てにアクセス可能である。
の際に使用されているが、本発明は、多数の入力及び出
力ポートが必要とされるあらゆる応用に使用されるスイ
ッチング装置を提供することが認められる。
−メモリ部の対の選択を決めるため使用される制御ユニ
ットは、トラヒックの量と同様にセルの優先順位を考慮
することが可能である。その上、制御ユニットは、ニュ
ーラルネットワーク、或いは、他の学習システムによっ
て実現可能であるので、制御ユニットが種々のトラヒッ
クフローの状況を処理する方法を学習し、将来、類似し
た状況が発生したときに蓄積された知識を適用し得るよ
うになる。
ある。
である。
ブロック図である。
ーズの動作を説明するブロック図である。
ーズの動作を説明するブロック図である。
ローの動作を説明するブロック図である。
ト管理(SPM)部をより詳細に示すブロック図であ
る。
ォーマットの一例の説明図である。
グ装置の動作がトラヒックフロー条件に依存して変更さ
れる様子を説明するための表である。
ニットの概略図である。
タのフォーマットの一例の説明図である。
マルチプレクサのブロック図である。
スイッチ素子(ASE)の詳細回路図である。
ェーズの動作フローチャートである。
ェーズの動作フローチャートである。
置のブロック図である。
(SPM)部 24,240 ,...,242 ,24’ メモリ部 30 制御ユニット 40 スイッチポートコントローラ(SPC)ユニッ
ト 41 アドレス翻訳回路(ATC) 42 適応スイッチ素子(ASE) 44 バスマルチプレクサユニット B0 ,...,B7 バスライン I0 ,...,I2 入力ポート O0 ,...,O2 出力ポート R0 ,...,R2 格納領域
Claims (19)
- 【請求項1】 各スイッチユニットが他のスイッチユニ
ットに夫々対応する格納領域を有する記憶手段を含む複
数のスイッチユニットを備えるスイッチング装置であっ
て、 第1のスイッチユニットと第2のスイッチユニットを備
え、 第1のスイッチユニットが第2のスイッチユニットによ
り出力するためのデータを受けたとき、上記第1のスイ
ッチユニットは上記受けたデータを上記第1のスイッチ
ユニットの記憶手段内の上記第2のスイッチユニットに
対応する上記格納領域に格納する書き込みフェーズと、 上記第2のスイッチユニットが上記第1のスイッチユニ
ットの記憶手段内の上記第2のスイッチユニットに対応
する格納領域から上記格納されたデータを引き出し、上
記データを出力する読み出しフェーズとを有するスイッ
チング装置。 - 【請求項2】 上記書き込みフェーズ中に、上記各スイ
ッチユニットは同時に動作可能であり、上記各スイッチ
ユニットは、上記他のスイッチユニットによる出力のた
め受けられたデータを、上記各スイッチユニットの記憶
手段内の上記他のスイッチユニットに対応する格納領域
に格納する請求項1記載の装置。 - 【請求項3】 上記読み出しフェーズ中に、2台以上の
上記スイッチユニットが、別のスイッチユニットの記憶
手段内の夫々に対応する格納領域から、その格納領域に
格納された上記データを引き出すよう同時に動作可能で
ある請求項1又は2記載の装置。 - 【請求項4】 上記各スイッチ手段に接続され、上記読
み出しフェーズ中に使用するための複数のスイッチユニ
ット−記憶手段の対を選択するため動作可能である制御
手段を更に有し、 これにより、各対のスイッチユニットが、上記読み出し
フェーズの間に、関係している対の中の上記記憶手段内
の上記スイッチユニットに対応する格納領域から、格納
されたデータを引き出すよう指定される、請求項3記載
の装置。 - 【請求項5】 上記読み出しフェーズは、多数の読み出
しサイクルからなり、上記制御手段は、同一の読み出し
フェーズ中の別の読み出しサイクルに別のスイッチユニ
ット−記憶手段の対を選択するため動作可能である、請
求項3又は4記載の装置。 - 【請求項6】 上記制御手段は、同一の読み出しフェー
ズ中の二つ以上の読み出しサイクルに少なくとも一つの
上記スイッチユニット−記憶手段の対を選択するため動
作可能である、請求項3又は5のうちいずれか1項記載
の装置。 - 【請求項7】 上記書き込みフェーズと読み出しフェー
ズは交番する請求項3乃至6のうちいずれか1項記載の
装置。 - 【請求項8】 同一の読み出しフェーズの二つの読み出
しサイクルの間に書き込みフェーズがある請求項5又は
6記載の装置。 - 【請求項9】 上記制御手段は、装置内のトラヒックフ
ローの条件に依存して上記スイッチユニット−記憶手段
の対を選択するため動作可能である請求項3乃至8のう
ちいずれか1項記載の装置。 - 【請求項10】 上記制御手段は、上記スイッチユニッ
トの上記記憶手段の各格納領域に格納されたデータの量
を監視するため動作可能なトラヒックフロー監視手段を
含み、上記スイッチユニットの記憶手段の対の選択を行
なうとき、上記監視された量を利用する請求項9記載の
装置。 - 【請求項11】 上記スイッチユニットを相互接続する
バス手段を更に有し、 上記バス手段は、上記スイッチユニットと同数である複
数の別々のバスラインユニットを有し、各スイッチユニ
ットは全てのバスラインユニットに接続されているが、
上記スイッチユニットの夫々の記憶手段は上記バスライ
ンユニットの中の別々のバスラインユニットだけに接続
されている、請求項1乃至10のうちいずれか1項記載
の装置。 - 【請求項12】 上記スイッチユニットを相互接続する
バス手段を更に有し、 上記バス手段は、上記スイッチユニットと同数である複
数の別々のバスラインユニットを有し、各スイッチユニ
ットは全てのバスラインユニットに接続されているが、
上記スイッチユニットの夫々の記憶手段は上記バスライ
ンユニットの中の別々のバスラインユニットだけに接続
され、上記読み出しフェーズ中に、夫々の対にされた記
憶手段から格納されたデータを同時に引き出す全てのス
イッチユニットが別個のバスラインユニットを介して上
記データを引き出すように、上記制御手段は上記スイッ
チユニット−記憶手段の対を選択するため動作可能であ
る、請求項4乃至10のうちいずれか1項記載の装置。 - 【請求項13】 上記格納領域に夫々対応し、上記対応
する格納領域でデータの格納及びデータの引き出しを行
なうとき、上記スイッチユニットによる使用のため、関
係している上記スイッチユニットの上記記憶手段に格納
された夫々の書き込み及び読み出しポインタを有する各
々の仮想的な先入れ−先出しメモリブロックを提供する
ため、各スイッチユニットの上記記憶手段が利用される
請求項1乃至12のうちいずれか1項記載の装置。 - 【請求項14】 各スイッチユニットは、マルチキャス
トデータを複数の指定された他のスイッチユニットによ
る出力のため関係している上記スイッチユニットが受け
たとき、上記受けたマルチキャストデータを上記指定さ
れたスイッチユニットの中の第1のスイッチユニットだ
けに対応する上記関係している記憶手段の上記格納領域
に格納し、残りのスイッチユニットに夫々対応する上記
格納領域に、上記第1の指定されたスイッチユニットに
対応する上記格納領域内の上記マルチキャストデータの
場所を示すマルチキャストアドレスポインタを格納する
ため動作的であるマルチキャスト処理手段を有する、請
求項1乃至13のうちいずれか1項記載の装置。 - 【請求項15】 上記各記憶手段は、夫々の書き込み及
び読み出しポートを有し、データが上記読み出しポート
から引き出されるのと同時にデータが上記書き込みポー
トに書き込まれるよう適合し;上記読み出しフェーズ中
に、前に格納されたデータが他のスイッチユニットによ
って上記記憶手段から取り出されるのと同時に、各スイ
ッチユニットによって受けられたデータが関係している
ユニットの上記記憶手段に格納されるように、各スイッ
チユニットの上記記憶手段の上記読み出しポートは他の
全てのスイッチユニットに接続されているが、各スイッ
チユニットの上記記憶手段の上記書き込みポートは他の
いかなるスイッチユニットにも接続されていない、請求
項1乃至14のうちいずれか1項記載の装置。 - 【請求項16】 各スイッチユニットは、上記スイッチ
ユニットの夫々の入力ポート及び出力ポートに接続さ
れ、データが上記入力ポートで受けられたとき、上記受
けられたデータが格納されるべき上記スイッチユニット
の記憶手段内の上記格納場所を識別する経路選択タグを
生成するため動作可能であるスイッチポート制御部を含
む、請求項1乃至15のうちいずれか1項記載の装置。 - 【請求項17】 各スイッチユニットには、上記制御手
段に接続され、上記制御手段から制御情報を受け、上記
読み出しフェーズ中にそのスイッチユニットに対し上記
選択されたスイッチユニット−記憶手段の対を識別し、
上記記憶手段から上記関係しているスイッチユニットに
対し選択された各対のスイッチユニットへのデータ転送
を容易にするため、上記読み出しフェーズの途中に亘っ
て順番に適当なバスラインユニットを作動するよう上記
制御情報に従って動作可能である適応的なスイッチ素子
が含まれる、請求項12記載の装置。 - 【請求項18】 各スイッチユニットは、上記関係して
いるユニットの上記適応的なスイッチ素子に接続された
第1のポートと、上記バスラインに夫々接続された複数
の更なるポートとを有するバス多重化手段を更に含み、 上記更なるポートの中のいずれか一つのポートが、上記
関係しているユニットの上記適応的なスイッチ素子によ
って発生された選択信号の上記バス多重化手段への印加
によって、該いずれか一つのポートと上記第1のポート
との間のデータ及びアドレス信号の転送のため指定可能
である、請求項17記載の装置。 - 【請求項19】 上記データは、非同期伝送モードネッ
トワークのセルデータである請求項1乃至18のうちい
ずれか1項記載の装置。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
GB9514093:5 | 1995-07-11 | ||
GB9514093A GB2303274B (en) | 1995-07-11 | 1995-07-11 | Switching apparatus |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH0969842A true JPH0969842A (ja) | 1997-03-11 |
JP3730714B2 JP3730714B2 (ja) | 2006-01-05 |
Family
ID=10777442
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP18103296A Expired - Lifetime JP3730714B2 (ja) | 1995-07-11 | 1996-07-10 | スイッチング装置 |
Country Status (7)
Country | Link |
---|---|
US (1) | US6011793A (ja) |
JP (1) | JP3730714B2 (ja) |
KR (1) | KR100382746B1 (ja) |
DE (1) | DE19627842C2 (ja) |
FR (1) | FR2736779B1 (ja) |
GB (1) | GB2303274B (ja) |
IL (1) | IL118827A (ja) |
Families Citing this family (18)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3604282B2 (ja) * | 1998-06-15 | 2004-12-22 | 富士通株式会社 | アドレス開放方法及び、これを用いるatm交換システムの共通バッファ装置 |
US20040042400A1 (en) * | 1998-12-18 | 2004-03-04 | Telefonaktiebolaget Lm Ericsson | Connection admission control based on bandwidth and buffer usage |
US6681270B1 (en) * | 1999-12-07 | 2004-01-20 | Texas Instruments Incorporated | Effective channel priority processing for transfer controller with hub and ports |
GB2358764B (en) * | 2000-01-28 | 2004-06-30 | Vegastream Ltd | Casualty-based memory access ordering in a multriprocessing environment |
US7120155B2 (en) * | 2000-10-03 | 2006-10-10 | Broadcom Corporation | Switch having virtual shared memory |
US6504786B1 (en) * | 2000-11-07 | 2003-01-07 | Gautam Nag Kavipurapu | High speed, scalable, dynamic integrated programmable switch (DIPS) device |
US20140050221A1 (en) * | 2012-08-16 | 2014-02-20 | Stmicroelectronics, Inc. | Interconnect arrangement |
GB2569276B (en) | 2017-10-20 | 2020-10-14 | Graphcore Ltd | Compiler method |
GB201717295D0 (en) * | 2017-10-20 | 2017-12-06 | Graphcore Ltd | Synchronization in a multi-tile processing array |
GB2569844B (en) | 2017-10-20 | 2021-01-06 | Graphcore Ltd | Sending data off-chip |
US10963003B2 (en) * | 2017-10-20 | 2021-03-30 | Graphcore Limited | Synchronization in a multi-tile processing array |
GB2569271B (en) | 2017-10-20 | 2020-05-13 | Graphcore Ltd | Synchronization with a host processor |
GB2569272B (en) | 2017-10-20 | 2020-05-27 | Graphcore Ltd | Direction indicator |
GB2569275B (en) | 2017-10-20 | 2020-06-03 | Graphcore Ltd | Time deterministic exchange |
GB2569775B (en) | 2017-10-20 | 2020-02-26 | Graphcore Ltd | Synchronization in a multi-tile, multi-chip processing arrangement |
GB2575294B8 (en) * | 2018-07-04 | 2022-07-20 | Graphcore Ltd | Host Proxy On Gateway |
GB2579412B (en) | 2018-11-30 | 2020-12-23 | Graphcore Ltd | Gateway pull model |
GB2580165B (en) * | 2018-12-21 | 2021-02-24 | Graphcore Ltd | Data exchange in a computer with predetermined delay |
Family Cites Families (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP0122684B1 (en) * | 1983-01-18 | 1988-06-15 | Plessey Overseas Limited | Electronic switching system |
BE1000396A7 (fr) * | 1987-03-18 | 1988-11-22 | Electronique Et Telecomm Bell | Systeme de commutation. |
US5233603A (en) * | 1988-04-21 | 1993-08-03 | Nec Corporation | Packet switch suitable for integrated circuit implementation |
US5210744A (en) * | 1989-06-28 | 1993-05-11 | Mitsubishi Denki Kabushiki Kaisha | Cell exchange apparatus |
JPH0564276A (ja) * | 1991-08-30 | 1993-03-12 | Nec Corp | 時間スイツチ回路 |
US5535197A (en) * | 1991-09-26 | 1996-07-09 | Ipc Information Systems, Inc. | Shared buffer switching module |
US5367520A (en) * | 1992-11-25 | 1994-11-22 | Bell Communcations Research, Inc. | Method and system for routing cells in an ATM switch |
JPH098807A (ja) * | 1995-01-25 | 1997-01-10 | Mitsubishi Electric Corp | Atm通信ネットワークシステム |
-
1995
- 1995-07-11 GB GB9514093A patent/GB2303274B/en not_active Expired - Fee Related
-
1996
- 1996-07-09 KR KR1019960027562A patent/KR100382746B1/ko not_active IP Right Cessation
- 1996-07-10 DE DE19627842A patent/DE19627842C2/de not_active Expired - Lifetime
- 1996-07-10 JP JP18103296A patent/JP3730714B2/ja not_active Expired - Lifetime
- 1996-07-10 IL IL11882796A patent/IL118827A/xx not_active IP Right Cessation
- 1996-07-11 FR FR9608678A patent/FR2736779B1/fr not_active Expired - Fee Related
- 1996-07-11 US US08/678,235 patent/US6011793A/en not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
IL118827A0 (en) | 1996-10-31 |
DE19627842C2 (de) | 1998-09-10 |
KR100382746B1 (ko) | 2003-07-18 |
FR2736779B1 (fr) | 1998-10-02 |
IL118827A (en) | 2000-01-31 |
GB9514093D0 (en) | 1995-09-13 |
GB2303274A (en) | 1997-02-12 |
FR2736779A1 (fr) | 1997-01-17 |
JP3730714B2 (ja) | 2006-01-05 |
US6011793A (en) | 2000-01-04 |
KR970009052A (ko) | 1997-02-24 |
DE19627842A1 (de) | 1997-01-30 |
GB2303274B (en) | 1999-09-08 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3730714B2 (ja) | スイッチング装置 | |
US6137807A (en) | Dual bank queue memory and queue control system | |
JP4024904B2 (ja) | データパケットを受け取りパケット交換回路に配信するデータユニット及びそのデータユニットを含む交換機 | |
US6781986B1 (en) | Scalable high capacity switch architecture method, apparatus and system | |
US5640389A (en) | Traffic shaper and packet communication apparatus | |
JP2618327B2 (ja) | 広帯域入力バッファatmスイッチ | |
KR100452951B1 (ko) | 에이티엠 교환 큐잉 시스템 | |
JP3853920B2 (ja) | 交換機、クロスコネクト・スイッチング装置、接続装置、および、交換機におけるルーティング方法 | |
JP3459235B2 (ja) | パケット交換装置及び同制御方法 | |
US6915372B2 (en) | Methods and apparatus for managing traffic through a buffered crossbar switch fabric | |
US6262989B1 (en) | Apparatus and method for providing different quality of service connections in a tunnel mode | |
US6941426B2 (en) | System for head and tail caching | |
KR19990087752A (ko) | 효율적인 출력 요구 패킷 스위치와 방법 | |
JPH04245358A (ja) | 固定又は可変長のデータブロックとして構成されたデータを記憶するバッファメモリを備えた情報一時記憶システム | |
US8706896B2 (en) | Guaranteed bandwidth memory apparatus and method | |
WO1999000738A1 (en) | Method and apparatus for dynamic queue sizing | |
JP2000261506A (ja) | レート制御されるマルチクラスの大容量パケットスイッチ | |
US6046982A (en) | Method and apparatus for reducing data loss in data transfer devices | |
JPH08307432A (ja) | 通信方法 | |
US6904046B2 (en) | Self-route multi-memory packet switch adapted to have an expandable number of input/output ports | |
US5343467A (en) | Space/time switching element having input/output circuits each separately switchable between two or more bit rates | |
US20030193943A1 (en) | Controlled shared memory smart switch system | |
US6553035B1 (en) | Apparatus and method for queuing data | |
JP2001060967A (ja) | パケットスイッチ装置 | |
US20020089981A1 (en) | Expandable self-route multi-memory packet switch with a configurable multicast mechanism |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20050929 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20051004 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20051007 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081014 Year of fee payment: 3 |
|
R371 | Transfer withdrawn |
Free format text: JAPANESE INTERMEDIATE CODE: R371 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081014 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091014 Year of fee payment: 4 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091014 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101014 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101014 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111014 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111014 Year of fee payment: 6 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111014 Year of fee payment: 6 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111014 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121014 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121014 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131014 Year of fee payment: 8 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
EXPY | Cancellation because of completion of term |