KR970009052A - 스위칭 장치 - Google Patents

스위칭 장치 Download PDF

Info

Publication number
KR970009052A
KR970009052A KR1019960027562A KR19960027562A KR970009052A KR 970009052 A KR970009052 A KR 970009052A KR 1019960027562 A KR1019960027562 A KR 1019960027562A KR 19960027562 A KR19960027562 A KR 19960027562A KR 970009052 A KR970009052 A KR 970009052A
Authority
KR
South Korea
Prior art keywords
switch unit
switch
memory means
data
units
Prior art date
Application number
KR1019960027562A
Other languages
English (en)
Other versions
KR100382746B1 (ko
Inventor
로이 스미스 그래미
Original Assignee
세키자와 다다시
후지쓰 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 세키자와 다다시, 후지쓰 가부시키가이샤 filed Critical 세키자와 다다시
Publication of KR970009052A publication Critical patent/KR970009052A/ko
Application granted granted Critical
Publication of KR100382746B1 publication Critical patent/KR100382746B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L12/00—Data switching networks
    • H04L12/54—Store-and-forward switching systems 
    • H04L12/56—Packet switching systems
    • H04L12/5601—Transfer mode dependent, e.g. ATM
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L49/00—Packet switching elements
    • H04L49/10—Packet switching elements characterised by the switching fabric construction
    • H04L49/104—Asynchronous transfer mode [ATM] switching fabrics
    • H04L49/105—ATM switching elements
    • H04L49/106—ATM switching elements using space switching, e.g. crossbar or matrix
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L49/00—Packet switching elements
    • H04L49/15—Interconnection of switching modules
    • H04L49/1553—Interconnection of ATM switching modules, e.g. ATM switching fabrics
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L49/00—Packet switching elements
    • H04L49/15—Interconnection of switching modules
    • H04L49/1553—Interconnection of ATM switching modules, e.g. ATM switching fabrics
    • H04L49/1576—Crossbar or matrix
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L49/00—Packet switching elements
    • H04L49/25—Routing or path finding in a switch fabric
    • H04L49/253—Routing or path finding in a switch fabric using establishment or release of connections between ports
    • H04L49/255—Control mechanisms for ATM switching fabrics
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L49/00—Packet switching elements
    • H04L49/25—Routing or path finding in a switch fabric
    • H04L49/256—Routing or path finding in ATM switching fabrics

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Physics & Mathematics (AREA)
  • Mathematical Physics (AREA)
  • Data Exchanges In Wide-Area Networks (AREA)

Abstract

예컨대 ATM 네트워크에 사용되는 스위칭 장치는 복수의 스위치 유닛(200-202)으로 구성된다. 이 스위치 유닛 각각은 복수의 다른 스위치 유닛에 각각 대응하는 저장 영역을 갖는 메모리 수단(240-242)을 포함한다. 스위칭 장치는 데이타가 제2스위치 유닛에 의해 출력되도록 제1스위치 유닛에 의해 수신될 때, 제1스위치 유닛은 이 수신된 데이타를 제2스위치 유닛에 대응하는 메모리 수단의 저장 영역에 저장한다. 스위칭 장치(5도)의 판독 과정에서 제2스위치 유닛은 제1스위치 유닛의 메모리 수단에 대응하는 저장 영역으로부터 저장된 데이타를 판독한다. 기록 및 판독 과정에서, 스위치 유닛은 제어 유닛(30)의 제어하에서 동시에 동작한다. 제어 유닛은 최적의 데이타 처리율을 얻기 위해 트래픽 흐름 상태를 모니터하고 스위치내의 데이타 전송 경로를 선택한다. 본 발명의 스위칭 장치는 적응성과 고속의 동작을 제공할 수 있다.

Description

스위칭 장치
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제3도는 본 발명을 구현한 ATM 스위칭 장치를 나타낸 블록도, 제4도 내지 제6도는 제3도에 도시된 스위칭 장치를 상이한 동작 단계에서의 동작을 나타낸 블록도.

Claims (22)

  1. 메모리 수단을 갖는 복수의 스위치 유닛을 구비하는데, 상기 메모리 수단은 상기 복수의 스위치 유닛과 상이한 스위치 유닛에 각각 대응하는 저장 영역을 포함하는 스위칭 장치로서, 데이타가 제1스위치 유닛에 의해 수신되어 제2스위치 유닛에 의해 출력될 때, 상기 제1스위치 유닛이 상기 제2스위치 유닛에 대응하는 상기 메모리 수단의 저장 영역에 수신된 데이타를 저장하는 기록 과정과; 상기 제2스위치 유닛이 상기 제1스위치 유닛의 메모리 수단에 있는 대응하는 저장 영역으로부터 상기 저장된 데이타를 판독 및 출력하는 판독 과정을 포함하는 것을 특징으로 하는 스위칭 장치.
  2. 제1항에 있어서, 상기 판독 과정에서의 상기 복수의 스위치 유닛 각각은 상이한 스위치 유닛의 출력을 위해, 수신된 데이타를 상기 상이한 스위치 유닛에 대응하는 메모리 수단의 저장 영역에 저장하기 위해 동시에 동작하는 것을 특징으로 하는 스위칭 장치.
  3. 제1항에 있어서, 상기 판독 과정에서의 상기 복수의 스위치 유닛은 상이한 스위치 유닛의 메모리 수단에 있는 대응하는 각각의 저장 영역으로부터 상기 저장된 데이타를 판독하기 위해 동시에 동작하는 것을 특징으로 하는 스위칭 장치.
  4. 제3항에 있어서, 상기 각각의 스위치 유닛에 접속되며, 상기 판독 과정에서의 사용을 위해 복수의 스위치 유닛에 있는 메모리 수단 쌍을 선택하도록 동작하는 제어 수단을 추가로 구비하며, 상기 스위치 유닛 쌍은 상기 판독 과정 동안, 관련 스위치 유닛 쌍의 메모리 수단에 있는 대응하는 저장 영역으로부터 저장된 데이타를 판독하도록 구성된 것을 특징으로 하는 스위칭 장치.
  5. 제3항에 있어서, 상기 판독 과정은 복수의 판독 사이클을 포함하며, 상기 제어 수단은 상기 동일한 판독 과정의 상이한 판독 사이클에서 상이한 스위치 유닛의 메모리 수단 쌍을 선택하도록 동작하는 것을 특징으로 하는 스위칭 장치.
  6. 제3항에 있어서, 상기 제어 수단은 상기 동일한 판독 과정의 복수의 판독 사이클에서 적어도 하나의 상기 스위치 유닛의 메모리 수단 쌍을 선택하도록 동작하는 것을 특징으로 하는 스위칭 장치.
  7. 제3항에 있어서, 상기 기록 및 판독 과정은 교대로 반복되는 것을 특징으로 하는 장치.
  8. 제5항에 있어서, 상기 동일한 판독 과정의 2개의 판독 사이클 사이에 기록 과정이 있는 것을 특징으로 하는 스위칭 장치.
  9. 제3항에 있어서, 상기 제어 수단은 트래픽 흐름 상태에 따라 상기 스위치 유닛의 메모리 수단 쌍을 선택하도록 동작하는 것을 특징으로 하는 스위칭 장치.
  10. 제9항에 있어서, 상기 제어 수단은 상기 스위치 유닛의 메모리 수단에 있는 각각의 저장 영역에 저장된 데이타 양을 모니터하도록 동작하는 트래픽 흐름 모니터링 수단을 구비하며, 상기 스위치 유닛의 메모리 수단쌍을 선택할 때 상기 모니터 된 데이타 양을 채택하는 것을 특징으로 하는 스위칭 장치.
  11. 제1항에 있어서, 상기 스위치 유닛에 상호접속되며, 복수의 개별적인 버스 라인 유닛을 갖고, 상기 스위치 유닛의 수와 동일한 수의 버스 라인이 있는 버스 수단을 추가로 구비하며, 상기 각각의 스위치 유닛은 상기 모든 버스 라인에 접속되며, 상기 스위치 유닛의 각각의 메모리 수단은 상기 버스 라인 유닛의 각각 상이한 버스 라인에만 접속되는 것을 특징으로 하는 스위칭 장치.
  12. 제4항에 있어서, 판독 과정에서의 상기 제어 수단은 상기 스위치 유닛의 메모리 수단 쌍을 선택하여 상기 메모리 수단 쌍으로부터 저장된 데이타를 동시에 판독하는 모든 스위치 유닛이 상이한 버스 라인 유닛을 통해 동작하는 것을 특징으로 하는 스위칭 장치.
  13. 제9항에 있어서, 판독 과정에서의 상기 제어 수단은 상기 스위치 유닛의 메모리 수단 쌍을 선택하여 상기 메모리 수단 쌍으로부터 저장된 데이타를 동시에 판독하는 모든 스위치 유닛이 상이한 버스 라인 유닛을 통해 동작하는 것을 특징으로 하는 스위칭 장치.
  14. 제1항에 있어서, 상기 각각의 스위치 유닛의 메모리 수단은 상기 저장 영역에 대응하는 가상의 FIFO 메모리 블록을 제공하고, 상기 대응하는 저장 영역에 데이타를 저장하고 상기 대응하는 저장 영역으로부터 데이타를 판독할 때, 각각의 메모리 블록은 관련 스위치 유닛의 메모리 수단에 저장된 기록 및 판독 포인터를 각각 구비하는 것을 특징으로 하는 스위칭 장치.
  15. 제1항에 있어서, 상기 각각의 스위치 유닛은 멀티캐스트 데이타가 상이한 복수의 스위치 유닛에 의한 출력에 관련된 스위치 유닛에 의해 판독될 때, 상기 제1스위치 유닛에 대응하는 메모리 수단의 저장 영역에 상기 수신된 멀티캐스트 데이타를 저장하고, 잔여 스위치 유닛에 각각 대응하는 저장 영역에 상기 제1스위치 유닛에 대응하는 저장 영역에 있는 상기 멀티캐스트 데이타의 위치를 나타내는 멀티캐스트 어드레스 포인터를 저장하는 동작을 하는 멀티캐스트 조작 수단을 구비하는 것을 특징으로 하는 스위칭 장치.
  16. 제1항에 있어서, 상기 메모리 수단은 기록 및 판독 포트를 각각 구비하며, 상기 판독 포트로부터 판독된 데이타와 동일한 수의 데이타가 상기 기록 포트에 기록될 수 있으며, 상기 각 스위치 유닛의 메모리 수단의 판독 포트는 모든 다른 스위치 유닛에 접속되며, 상기 각 스위치 유닛의 메모리 수단의 기록 포트는 다른 스위치 유닛에 접속되지 않음으로써, 상기 각 스위치 유닛에 의해 수신된 데이타는 상기 판독 과정에서 관련 스위치 유닛의 메모리 수단에 저장될 수 있는 반면, 이미 저장된 데이타는 상이한 스위치 유닛에 의해 메모리 수단으로 부터 판독되는 것을 특징으로 하는 스위칭 장치.
  17. 제1항에 있어서, 상기 각각의 스위치 유닛은 상기 스위치 유닛의 각각의 입력 및 출력 포트에 접속되며, 데이타가 상기 입력 포트에서 수신될 때, 상기 수신된 데이타가 저장될 스위치 유닛의 메모리 수단에 있는 저장 영역을 식별하는 경로 태그를 생성하는 스위치 포트 제어부를 구비하는 것을 특징으로 하는 스위칭 장치.
  18. 제12항에 있어서, 상기 제어 수단에 접속되며, 상기 판독 과정에서 스위치 유닛에 대해 상기 선택된 스위치 유닛의 메모리 수단 쌍을 식별하는 제어 정보를 상기 제어 수단으로부터 수신하는 적응성 스위치 소자를 구비하고, 상기 적응성 스위치 소자는 상기 메모리 수단으로부터 관련 스위치 유닛에 대해 각각 선택된 메모리 수단 쌍의 스위치 유닛까지의 데이타 전송을 용이하게 하기 위해, 상기 판독 과정에서 적절한 버스 라인 유닛을 적절히 구동시키도록 상기 제어 정보에 따라 동작하는 것을 특징으로 하는 스위칭 장치.
  19. 제13항에 있어서, 상기 제어 수단에 접속되며, 상기 판독 과정에서 스위치 유닛에 대해 상기 선택된 스위치 유닛의 메모리 수단 쌍을 식별하는 제어 정보를 상기 제어 수단으로부터 수신하는 적응성 스위치 소자를 구비하고, 상기 적응성 스위치 소자는 상기 메모리 수단으로부터 관련 스위치 유닛에 대해 각각 선택된 메모리 수단 쌍의 스위치 유닛까지의 데이타 전송을 용이하게 하기 위해, 상기 판독 과정에서 적절한 버스 라인 유닛을 적절히 구동시키도록 상기 제어 정보에 따라 동작하는 것을 특징으로 하는 스위칭 장치.
  20. 제18항에 있어서, 상기 각각의 스위치 유닛은 상기 관련 스위치 유닛의 상기 적응성 스위치 소자에 접속된 제1포트와, 상기 버스 라인 유닛에 각각 접속된 복수의 포트를 갖는 버스 멀티플렉서 수단을 구비하며, 상기 복수의 포트 중 하나의 포트는 관련 스위치 유닛의 적응성 스위치 소자에 의해 생성된 선택 신호를 상기 버스 멀티플렉서 수단에 인가함으로써, 상기 포트와 제1포트 사이의 데이타 및 어드레스 신호를 전송하도록 구성된 것을 특징으로 하는 스위칭 장치.
  21. 제19항에 있어서, 상기 각각의 스위치 유닛은 상기 관련 스위치 유닛의 상기 적응성 스위치 소자에 접속된 제1포트와, 상기 버스 라인 유닛에 각각 접속된 복수의 포트를 갖는 버스 멀티플렉서 수단을 구비하며, 상기 복수의 포트 중 하나의 포트는 관련 스위치 유닛의 적응성 스위치 소자에 의해 생성된 선택 신호를 상기 버스 멀티플렉서 수단에 인가함으로써, 상기 포트와 제1포트 사이의 데이타 및 어드레스 신호를 전송하도록 구성된 것을 특징으로 하는 스위칭 장치.
  22. 제1항에 있어서, 상기 데이타는 비동기 전송 모드 네트워크의 셀 데이타인 것을 특징으로 하는 스위칭 장치.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019960027562A 1995-07-11 1996-07-09 스위칭장치 KR100382746B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
GB9514093A GB2303274B (en) 1995-07-11 1995-07-11 Switching apparatus
GB9514093.5 1995-07-11

Publications (2)

Publication Number Publication Date
KR970009052A true KR970009052A (ko) 1997-02-24
KR100382746B1 KR100382746B1 (ko) 2003-07-18

Family

ID=10777442

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019960027562A KR100382746B1 (ko) 1995-07-11 1996-07-09 스위칭장치

Country Status (7)

Country Link
US (1) US6011793A (ko)
JP (1) JP3730714B2 (ko)
KR (1) KR100382746B1 (ko)
DE (1) DE19627842C2 (ko)
FR (1) FR2736779B1 (ko)
GB (1) GB2303274B (ko)
IL (1) IL118827A (ko)

Families Citing this family (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3604282B2 (ja) * 1998-06-15 2004-12-22 富士通株式会社 アドレス開放方法及び、これを用いるａｔｍ交換システムの共通バッファ装置
US20040042400A1 (en) * 1998-12-18 2004-03-04 Telefonaktiebolaget Lm Ericsson Connection admission control based on bandwidth and buffer usage
US6681270B1 (en) * 1999-12-07 2004-01-20 Texas Instruments Incorporated Effective channel priority processing for transfer controller with hub and ports
GB2358764B (en) * 2000-01-28 2004-06-30 Vegastream Ltd Casualty-based memory access ordering in a multriprocessing environment
US7120155B2 (en) * 2000-10-03 2006-10-10 Broadcom Corporation Switch having virtual shared memory
US6504786B1 (en) * 2000-11-07 2003-01-07 Gautam Nag Kavipurapu High speed, scalable, dynamic integrated programmable switch (DIPS) device
US20140050221A1 (en) * 2012-08-16 2014-02-20 Stmicroelectronics, Inc. Interconnect arrangement
GB2569272B (en) 2017-10-20 2020-05-27 Graphcore Ltd Direction indicator
GB2569775B (en) 2017-10-20 2020-02-26 Graphcore Ltd Synchronization in a multi-tile, multi-chip processing arrangement
GB2569275B (en) 2017-10-20 2020-06-03 Graphcore Ltd Time deterministic exchange
GB2569271B (en) 2017-10-20 2020-05-13 Graphcore Ltd Synchronization with a host processor
GB2569276B (en) 2017-10-20 2020-10-14 Graphcore Ltd Compiler method
US10963003B2 (en) * 2017-10-20 2021-03-30 Graphcore Limited Synchronization in a multi-tile processing array
GB201717295D0 (en) * 2017-10-20 2017-12-06 Graphcore Ltd Synchronization in a multi-tile processing array
GB2569844B (en) 2017-10-20 2021-01-06 Graphcore Ltd Sending data off-chip
GB2575294B8 (en) 2018-07-04 2022-07-20 Graphcore Ltd Host Proxy On Gateway
GB2579412B (en) 2018-11-30 2020-12-23 Graphcore Ltd Gateway pull model
GB2580165B (en) * 2018-12-21 2021-02-24 Graphcore Ltd Data exchange in a computer with predetermined delay

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0122684B1 (en) * 1983-01-18 1988-06-15 Plessey Overseas Limited Electronic switching system
BE1000396A7 (fr) * 1987-03-18 1988-11-22 Electronique Et Telecomm Bell Systeme de commutation.
US5233603A (en) * 1988-04-21 1993-08-03 Nec Corporation Packet switch suitable for integrated circuit implementation
US5210744A (en) * 1989-06-28 1993-05-11 Mitsubishi Denki Kabushiki Kaisha Cell exchange apparatus
JPH0564276A (ja) * 1991-08-30 1993-03-12 Nec Corp 時間スイツチ回路
US5535197A (en) * 1991-09-26 1996-07-09 Ipc Information Systems, Inc. Shared buffer switching module
US5367520A (en) * 1992-11-25 1994-11-22 Bell Communcations Research, Inc. Method and system for routing cells in an ATM switch
JPH098807A (ja) * 1995-01-25 1997-01-10 Mitsubishi Electric Corp Ａｔｍ通信ネットワークシステム

Also Published As

Publication number Publication date
FR2736779A1 (fr) 1997-01-17
KR100382746B1 (ko) 2003-07-18
JPH0969842A (ja) 1997-03-11
DE19627842A1 (de) 1997-01-30
FR2736779B1 (fr) 1998-10-02
GB2303274A (en) 1997-02-12
US6011793A (en) 2000-01-04
DE19627842C2 (de) 1998-09-10
IL118827A (en) 2000-01-31
GB9514093D0 (en) 1995-09-13
GB2303274B (en) 1999-09-08
IL118827A0 (en) 1996-10-31
JP3730714B2 (ja) 2006-01-05

Similar Documents

Publication Publication Date Title
KR970009052A (ko) 스위칭 장치
CA2131079C (en) Fixed-length packet switching system adapted for function test
US7502380B2 (en) Packet handler
AU748133B2 (en) Multi-port internally cached drams
JPH03149936A (ja) 通信切替素子
KR950704887A (ko) 자료 패킷 식별장치
JP2628701B2 (ja) 優先順位付き情報パケット用交換装置
US5475383A (en) Cross-point type switch using common memories
US6314489B1 (en) Methods and systems for storing cell data using a bank of cell buffers
KR100226540B1 (ko) Atm 스위치의 어드레스 생성 회로
JP2937333B2 (ja) 通話路スイッチの制御方式
JPH06284453A (ja) Ａｔｍセルスイッチ
US5062043A (en) Information collecting and distributing system providing plural sources and destinations with synchronous alternating access to common storage
JP2806304B2 (ja) Ａｔｍ交換機のトラヒック監視装置
KR100298843B1 (ko) 이중포트 메모리를 이용한 에이티엠 셀의 역다중화 장치
KR100219045B1 (ko) 듀얼채널을 갖는 에프아이 에프오 장치
JP3371278B2 (ja) 共有バッファ型スイッチ部
JPH09284308A (ja) Ａｔｍセルルーティング制御方法及び制御装置
JPH0336359B2 (ko)
KR970056321A (ko) 제한적 공유메모리 비동기 전달모드 스위치 장치에서의 우선순위제어장치
KR950022453A (ko) 에이티엠(atm)교환기의 스위칭 시스템 및 그의 용량확장방법
KR19980077880A (ko) 비동기식 전송 모드 시스템의 공통버퍼 제어 장치 및 그 방법
JPH05336153A (ja) セル転送キュー構成方式およびセル転送キュー回路
KR19990058019A (ko) 에이티엠 교환기에서 입력 대기 행렬 선택장치 및 방법
JPH06237481A (ja) 入力バッファ形スイッチ装置

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130404

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20140401

Year of fee payment: 12

EXPY Expiration of term