JP2883521B2 - 表示装置 - Google Patents
表示装置Info
- Publication number
- JP2883521B2 JP2883521B2 JP5213899A JP21389993A JP2883521B2 JP 2883521 B2 JP2883521 B2 JP 2883521B2 JP 5213899 A JP5213899 A JP 5213899A JP 21389993 A JP21389993 A JP 21389993A JP 2883521 B2 JP2883521 B2 JP 2883521B2
- Authority
- JP
- Japan
- Prior art keywords
- source driver
- color
- video signal
- input
- clock
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Liquid Crystal Display Device Control (AREA)
- Video Image Reproduction Devices For Color Tv Systems (AREA)
Description
【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は表示装置に関し、特に大
画面で高画質の液晶パネルに配列されたTFTのソース
バスラインを駆動するソースドライバの回路方式に関す
るものである。 【0002】 【従来の技術】従来のソースドライバは、ビデオ信号の
R.G.B各色の取り込みにより、3色同時サンプル方
式と3色非同時サンプル方式の2通りの方式がある。3
色同時サンプル方式ソースドライバのブロックダイヤグ
ラムを図5に、ビデオ信号の取り込み及びソースバスラ
インへの出力信号波形を図6に示す。3色同時サンプル
方式とは、ビデオ信号のR.G.B各色を1クロック間
に同時に取り込む方式で、ソースバスライン数に対して
3分の1のクロック数で済むので、クロック周波数が低
く抑えられリニア特性が向上する。又、同じクロック周
波数なら、3色非同時サンプル方式の3倍のソースバス
ライン数を駆動できるので多ライン化に適している。3
色非同時サンプル方式ソースドライバのブロックダイヤ
グラムを図7に、ビデオ信号の取り込み及びソースバス
ラインへの出力を図8に示す。3色非同時サンプル方式
とは、ビデオ信号のR.G.B各色のうち、1クロック
間に1色だけ取り込む方式でソースバスラインの画素の
カラーフィルタの配列とビデオ信号のR.G.B各色の
取り込むタイミングが1対1に対応するので解像度がよ
く、色ずれも生じない。 【0003】 【発明が解決しようとする課題】3色同時サンプル方式
では、同時に取り込んだビデオ信号R.G.Bを、ソー
スバスラインに出力する時に横に展開する形になるの
で、解像度の低下や色ずれが生じる。 【0004】3色非同時サンプル方式ではソースバスラ
イン数に対して同数のクロック数が必要であり、同じソ
ースバスライン数なら3色同時サンプル方式の3倍のク
ロック周波数となり、リニア特性が悪化する。逆に同じ
クロック周波数なら3色同時サンプル方式の3分の1の
ソースバスライン数しか駆動できず多ライン化が難し
い。 【0005】 【課題を解決するための手段】本発明は、ビデオ信号入
力のR.G.B各色を同時にソースバスラインに出力し
表示電極を駆動するソースドライバを備えた表示装置に
おいて、前記ビデオ信号入力を3色非同時にサンプリン
グ及びホールドした後前記ソースドライバに出力する入
力段サンプルホールド回路ブロックと、前記入力段サン
プルホールド回路ブロックに入力され前記ビデオ信号の
サンプリング及びホールドのタイミングを制御するクロ
ック信号と、前記クロック信号の周波数が1/3となる
ように分周した前記ソースドライバの制御用クロック信
号を生成するクロック分周回路と、を備えることを特徴
とする。 【0006】 【作用】本発明は基本的には、3色非同時サンプル方式
のアナログサンプルホールド回路と、3色同時サンプル
方式のソースドライバより構成される。アナログサンプ
ルホールド回路は、ビデオ信号、RGB各色を1クロッ
ク間に1色だけ取り込むので3色取り込むのに3クロッ
ク必要とする。又、ソースドライバ側では3色取り込む
のに1クロックだけで済み、ソースドライバ側に供給す
るクロックは、アナログサンプルホールド回路の3分の
1の周波数となるので、アナログサンプルホールド回路
のクロックを3分の1分周したものを入力する。 【0007】 【実施例】実施例として、本発明の疑似3色非同時サン
プル方式ソースドライバと液晶パネルとの接続例を図1
に、ソースドライバにおけるビデオ信号の取り込みを図
3に示す。アナログサンプルホールド回路でホールドさ
れたビデオ信号は、次のクロックが入力されるまでホー
ルドされるが、3色全てが同時にホールドされることは
ないので、そのままでは次段の3色同時サンプル方式ソ
ースドライバには入力できない。そこで、3色が同時に
しかもソースドライバが取り込むまでの間をホールドす
るためには、1色目のV1と2色目のV2を、3色目のV
3のタイミングで再度取り込みホールドする。よって1
色目と2色目のアナログサンプルホールド回路は2段構
成にする必要がある。 【0008】アナログサンプルホールド回路はアナログ
回路なので、リニア特性がクロック周波数の影響を受け
る。入力段のアナログサンプルホールド回路は、ソース
ドライバ側のアナログサンプルホールド回路に比べ3倍
のクロック周波数で動作させるので高速動作に対応する
設計をしなければならない。逆にソースドライバ側のア
ナログサンプルホールド回路は3分の1のクロック周波
数で動作させるので高速動作に対応する必要がなく、設
計も容易になる。これにより、本発明のアナログサンプ
ルホールド回路は、入力段側は5回路、ソースドライバ
側はソースライン数と同数の回路を必要とするが、高速
動作に対応させる入力段側が5回路で済み、回路数の多
いソースドライバ側が高速動作に対応させる必要もな
く、全体として最適の設計となる。 【0009】他の実施例として、疑似3色非同時サンプ
ル方式ソースドライバと液晶パネルとの接続例を図2に
示す。駆動する液晶パネルのカラーフィルタの配列順序
はB.G.Rでソースバスライン数は642本である。
又、上下2つのソースドライバによりそれぞれ、奇数ラ
イン、偶数ラインを321本ずつ駆動する。 【0010】カラーフィルタの配列より、上側ソースド
ライバはB.R.Gの順で取り込み、下側ソースドライ
バはG.B.Rの順で取り込むことになる。この時の上
側ソースドライバにおけるビデオ信号の取り込みを図4
に示す。B0,R0,G0は、それぞれソースドライバ
に入力されるビデオ信号である。H1,H2,H3はそ
れぞれ、入力段側アナログサンプルホールド回路におけ
るビデオ信号の取り込むタイミングである。B0はH1
より取り込まれB1となり、次のH3まで保持される。
R0はH2により取り込まれR1となり、次のH1まで
保持される。このB1とR1をさらにG0と共にH3に
より取り込みそれぞれ、B2,R2,G1とする。こう
して取り込まれたビデオ信号B2,R2,G1は、次の
H2まで保持され、次段のソースドライバ側アナログサ
ンプルホールド回路がP点で取り込む時はビデオ信号が
安定しており、リニア特性が向上する。次にソースドラ
イバに入力するクロックは、入力段側アナログサンプル
ホールド回路のサンプリングクロックが基本となり、ク
ロック周波数の算出方法は、3色非同時サンプル方式ソ
ースドライバの場合と同じである。よって、クロック周
波数fHはfH=ソースドライバ1つ当たりのソースバ
スライン数/水平表示期間となる。よって接続例におけ
るクロック周波数fHは水平表示期間を50μsとする
とfH=321/50×10−6=6.42MHzとな
る。又、これにより内部ソースドライバ側シフトレジス
タに入力されるクロック周波数fpはfHを1/3の周
波数となるように分周したものになるのでfp=fH/
3となる。よって、fp=6.42×106/3=2.
14MHzとなる。 【0011】 【発明の効果】本発明は、クロック信号によってサンプ
ルホールド回路を制御することによりビデオ信号の3色
非同時信号取り込みが行われているので、サンプルホー
ルド回路のサンプルホールドタイミングが一定に保た
れ、常に高画質で色ずれ等のない高品質な表示が実現で
きることや、帯域の違ったビデオ信号が入力されてもク
ロック信号の周波数を変更することにより3色非同時サ
ンプルホールドのタイミング間隔を変更することがで
き、駆動回路を何ら変更する必要がなく設計変更に費や
す費用や時間を省略することができる。 【0012】液晶パネルの大画面、高画質化が進み、E
DTVへの対応、OA機器の表示装置への対応となった
場合に、本発明は有効に適用できる。
画面で高画質の液晶パネルに配列されたTFTのソース
バスラインを駆動するソースドライバの回路方式に関す
るものである。 【0002】 【従来の技術】従来のソースドライバは、ビデオ信号の
R.G.B各色の取り込みにより、3色同時サンプル方
式と3色非同時サンプル方式の2通りの方式がある。3
色同時サンプル方式ソースドライバのブロックダイヤグ
ラムを図5に、ビデオ信号の取り込み及びソースバスラ
インへの出力信号波形を図6に示す。3色同時サンプル
方式とは、ビデオ信号のR.G.B各色を1クロック間
に同時に取り込む方式で、ソースバスライン数に対して
3分の1のクロック数で済むので、クロック周波数が低
く抑えられリニア特性が向上する。又、同じクロック周
波数なら、3色非同時サンプル方式の3倍のソースバス
ライン数を駆動できるので多ライン化に適している。3
色非同時サンプル方式ソースドライバのブロックダイヤ
グラムを図7に、ビデオ信号の取り込み及びソースバス
ラインへの出力を図8に示す。3色非同時サンプル方式
とは、ビデオ信号のR.G.B各色のうち、1クロック
間に1色だけ取り込む方式でソースバスラインの画素の
カラーフィルタの配列とビデオ信号のR.G.B各色の
取り込むタイミングが1対1に対応するので解像度がよ
く、色ずれも生じない。 【0003】 【発明が解決しようとする課題】3色同時サンプル方式
では、同時に取り込んだビデオ信号R.G.Bを、ソー
スバスラインに出力する時に横に展開する形になるの
で、解像度の低下や色ずれが生じる。 【0004】3色非同時サンプル方式ではソースバスラ
イン数に対して同数のクロック数が必要であり、同じソ
ースバスライン数なら3色同時サンプル方式の3倍のク
ロック周波数となり、リニア特性が悪化する。逆に同じ
クロック周波数なら3色同時サンプル方式の3分の1の
ソースバスライン数しか駆動できず多ライン化が難し
い。 【0005】 【課題を解決するための手段】本発明は、ビデオ信号入
力のR.G.B各色を同時にソースバスラインに出力し
表示電極を駆動するソースドライバを備えた表示装置に
おいて、前記ビデオ信号入力を3色非同時にサンプリン
グ及びホールドした後前記ソースドライバに出力する入
力段サンプルホールド回路ブロックと、前記入力段サン
プルホールド回路ブロックに入力され前記ビデオ信号の
サンプリング及びホールドのタイミングを制御するクロ
ック信号と、前記クロック信号の周波数が1/3となる
ように分周した前記ソースドライバの制御用クロック信
号を生成するクロック分周回路と、を備えることを特徴
とする。 【0006】 【作用】本発明は基本的には、3色非同時サンプル方式
のアナログサンプルホールド回路と、3色同時サンプル
方式のソースドライバより構成される。アナログサンプ
ルホールド回路は、ビデオ信号、RGB各色を1クロッ
ク間に1色だけ取り込むので3色取り込むのに3クロッ
ク必要とする。又、ソースドライバ側では3色取り込む
のに1クロックだけで済み、ソースドライバ側に供給す
るクロックは、アナログサンプルホールド回路の3分の
1の周波数となるので、アナログサンプルホールド回路
のクロックを3分の1分周したものを入力する。 【0007】 【実施例】実施例として、本発明の疑似3色非同時サン
プル方式ソースドライバと液晶パネルとの接続例を図1
に、ソースドライバにおけるビデオ信号の取り込みを図
3に示す。アナログサンプルホールド回路でホールドさ
れたビデオ信号は、次のクロックが入力されるまでホー
ルドされるが、3色全てが同時にホールドされることは
ないので、そのままでは次段の3色同時サンプル方式ソ
ースドライバには入力できない。そこで、3色が同時に
しかもソースドライバが取り込むまでの間をホールドす
るためには、1色目のV1と2色目のV2を、3色目のV
3のタイミングで再度取り込みホールドする。よって1
色目と2色目のアナログサンプルホールド回路は2段構
成にする必要がある。 【0008】アナログサンプルホールド回路はアナログ
回路なので、リニア特性がクロック周波数の影響を受け
る。入力段のアナログサンプルホールド回路は、ソース
ドライバ側のアナログサンプルホールド回路に比べ3倍
のクロック周波数で動作させるので高速動作に対応する
設計をしなければならない。逆にソースドライバ側のア
ナログサンプルホールド回路は3分の1のクロック周波
数で動作させるので高速動作に対応する必要がなく、設
計も容易になる。これにより、本発明のアナログサンプ
ルホールド回路は、入力段側は5回路、ソースドライバ
側はソースライン数と同数の回路を必要とするが、高速
動作に対応させる入力段側が5回路で済み、回路数の多
いソースドライバ側が高速動作に対応させる必要もな
く、全体として最適の設計となる。 【0009】他の実施例として、疑似3色非同時サンプ
ル方式ソースドライバと液晶パネルとの接続例を図2に
示す。駆動する液晶パネルのカラーフィルタの配列順序
はB.G.Rでソースバスライン数は642本である。
又、上下2つのソースドライバによりそれぞれ、奇数ラ
イン、偶数ラインを321本ずつ駆動する。 【0010】カラーフィルタの配列より、上側ソースド
ライバはB.R.Gの順で取り込み、下側ソースドライ
バはG.B.Rの順で取り込むことになる。この時の上
側ソースドライバにおけるビデオ信号の取り込みを図4
に示す。B0,R0,G0は、それぞれソースドライバ
に入力されるビデオ信号である。H1,H2,H3はそ
れぞれ、入力段側アナログサンプルホールド回路におけ
るビデオ信号の取り込むタイミングである。B0はH1
より取り込まれB1となり、次のH3まで保持される。
R0はH2により取り込まれR1となり、次のH1まで
保持される。このB1とR1をさらにG0と共にH3に
より取り込みそれぞれ、B2,R2,G1とする。こう
して取り込まれたビデオ信号B2,R2,G1は、次の
H2まで保持され、次段のソースドライバ側アナログサ
ンプルホールド回路がP点で取り込む時はビデオ信号が
安定しており、リニア特性が向上する。次にソースドラ
イバに入力するクロックは、入力段側アナログサンプル
ホールド回路のサンプリングクロックが基本となり、ク
ロック周波数の算出方法は、3色非同時サンプル方式ソ
ースドライバの場合と同じである。よって、クロック周
波数fHはfH=ソースドライバ1つ当たりのソースバ
スライン数/水平表示期間となる。よって接続例におけ
るクロック周波数fHは水平表示期間を50μsとする
とfH=321/50×10−6=6.42MHzとな
る。又、これにより内部ソースドライバ側シフトレジス
タに入力されるクロック周波数fpはfHを1/3の周
波数となるように分周したものになるのでfp=fH/
3となる。よって、fp=6.42×106/3=2.
14MHzとなる。 【0011】 【発明の効果】本発明は、クロック信号によってサンプ
ルホールド回路を制御することによりビデオ信号の3色
非同時信号取り込みが行われているので、サンプルホー
ルド回路のサンプルホールドタイミングが一定に保た
れ、常に高画質で色ずれ等のない高品質な表示が実現で
きることや、帯域の違ったビデオ信号が入力されてもク
ロック信号の周波数を変更することにより3色非同時サ
ンプルホールドのタイミング間隔を変更することがで
き、駆動回路を何ら変更する必要がなく設計変更に費や
す費用や時間を省略することができる。 【0012】液晶パネルの大画面、高画質化が進み、E
DTVへの対応、OA機器の表示装置への対応となった
場合に、本発明は有効に適用できる。
【図面の簡単な説明】
【図1】本発明の1実施例の説明に供する疑似3色非同
時サンプル方式ソースドライバのブロックダイヤグラム
図。 【図2】図1に示す疑似3色非同時サンプル方式ソース
ドライバと液晶パネルとの接続例を示す回路図。 【図3】本発明の1実施例の説明に供する疑似3色非同
時サンプル方式ソースドライバのビデオ信号の取り込み
を示す波形図。 【図4】図2の接続例における上側ソースドライバのビ
デオ信号の取り込みを示す波形図。 【図5】従来の3色同時サンプル方式ソースドライバの
ブロックダイヤグラム図。 【図6】従来の3色同時サンプル方式ソースドライバの
ビデオ信号の取り込み図。 【図7】従来の3色非同時サンプル方式ソースドライバ
のブロックダイヤグラム図。 【図8】従来の3色非同時サンプル方式ソースドライバ
のビデオ信号の取り込み図。 【符号の説明】 1,4,15,26,38‥‥シフトパルス発生及びシ
フトレジスタ 2,5,16,27,39‥‥アナログスイッチ 3,6,17,28,40‥‥ソースドライバ用アナロ
グサンプルホールド回路 7,18,30‥‥入力段アナログサンプルホールド回
路用クロック発生回路 8〜12,19〜23,31〜35‥‥入力段アナログ
サンプルホールド回路 13,24,36‥‥入力段アナログサンプルホールド
回路ブロック 14,25,37‥‥クロック1/3分周回路 29‥‥液晶パネル
時サンプル方式ソースドライバのブロックダイヤグラム
図。 【図2】図1に示す疑似3色非同時サンプル方式ソース
ドライバと液晶パネルとの接続例を示す回路図。 【図3】本発明の1実施例の説明に供する疑似3色非同
時サンプル方式ソースドライバのビデオ信号の取り込み
を示す波形図。 【図4】図2の接続例における上側ソースドライバのビ
デオ信号の取り込みを示す波形図。 【図5】従来の3色同時サンプル方式ソースドライバの
ブロックダイヤグラム図。 【図6】従来の3色同時サンプル方式ソースドライバの
ビデオ信号の取り込み図。 【図7】従来の3色非同時サンプル方式ソースドライバ
のブロックダイヤグラム図。 【図8】従来の3色非同時サンプル方式ソースドライバ
のビデオ信号の取り込み図。 【符号の説明】 1,4,15,26,38‥‥シフトパルス発生及びシ
フトレジスタ 2,5,16,27,39‥‥アナログスイッチ 3,6,17,28,40‥‥ソースドライバ用アナロ
グサンプルホールド回路 7,18,30‥‥入力段アナログサンプルホールド回
路用クロック発生回路 8〜12,19〜23,31〜35‥‥入力段アナログ
サンプルホールド回路 13,24,36‥‥入力段アナログサンプルホールド
回路ブロック 14,25,37‥‥クロック1/3分周回路 29‥‥液晶パネル
フロントページの続き
(72)発明者 松本 俊夫
大阪府大阪市阿倍野区長池町22番22号
シャープ株式会社内
(72)発明者 長島 伸悦
大阪府大阪市阿倍野区長池町22番22号
シャープ株式会社内
(56)参考文献 特開 昭62−169126(JP,A)
特開 昭61−86794(JP,A)
特開 昭61−17194(JP,A)
Claims (1)
- (57)【特許請求の範囲】 1.ビデオ信号入力のR.G.B各色を同時にソースバ
スラインに出力し表示電極を駆動するソースドライバを
備えた表示装置において、前記ビデオ信号入力を3色非
同時にサンプリング及びホールドした後前記ソースドラ
イバに出力する入力段サンプルホールド回路ブロック
と、前記入力段サンプルホールド回路ブロックに入力さ
れ前記ビデオ信号のサンプリング及びホールドのタイミ
ングを制御するクロック信号と、前記クロック信号の周
波数が1/3となるように分周した前記ソースドライバ
の制御用クロック信号を生成するクロック分周回路と、
を備えることを特徴とする表示装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP5213899A JP2883521B2 (ja) | 1993-08-30 | 1993-08-30 | 表示装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP5213899A JP2883521B2 (ja) | 1993-08-30 | 1993-08-30 | 表示装置 |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP33359187A Division JPH01174185A (ja) | 1987-12-28 | 1987-12-28 | 液晶表示装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH06197356A JPH06197356A (ja) | 1994-07-15 |
JP2883521B2 true JP2883521B2 (ja) | 1999-04-19 |
Family
ID=16646866
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP5213899A Expired - Lifetime JP2883521B2 (ja) | 1993-08-30 | 1993-08-30 | 表示装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2883521B2 (ja) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE68929183T2 (de) * | 1989-08-31 | 2000-10-05 | Mitsui Chemicals, Inc. | Polyamidharz-Zusammensetzungen |
Family Cites Families (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS62169126A (ja) * | 1986-01-22 | 1987-07-25 | Seiko Epson Corp | 液晶カラ−パネル駆動回路 |
-
1993
- 1993-08-30 JP JP5213899A patent/JP2883521B2/ja not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
JPH06197356A (ja) | 1994-07-15 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
EP0382567B1 (en) | Liquid crystal display device and driving method therefor | |
JPH0652938B2 (ja) | 液晶表示装置 | |
JP2883521B2 (ja) | 表示装置 | |
US6362804B1 (en) | Liquid crystal display with picture displaying function for displaying a picture in an aspect ratio different from the normal aspect ratio | |
JP2672608B2 (ja) | マトリクス表示パネル駆動装置 | |
JP3131821B2 (ja) | マトリクス型表示パネル駆動装置 | |
JP2003330423A (ja) | 液晶表示装置及びその駆動制御方法 | |
JPH07168542A (ja) | 液晶表示装置 | |
JPH01174185A (ja) | 液晶表示装置 | |
JPH03280676A (ja) | 液晶表示装置の駆動回路 | |
JPH0685107B2 (ja) | カラ−マトリツクスパネル表示装置の駆動方式 | |
JPH07129125A (ja) | 画素配列表示装置 | |
JPH084331B2 (ja) | 画像表示装置 | |
JPH08123359A (ja) | 映像表示装置 | |
JP2642578B2 (ja) | 画像表示装置 | |
JPH0758423B2 (ja) | マトリクス型表示装置 | |
JPH0923399A (ja) | アクティブマトリクス型液晶表示パネルの信号線駆動装置 | |
JPH0731273Y2 (ja) | カラ−マトリツクス表示装置の駆動回路 | |
JPH0723316A (ja) | 液晶表示装置 | |
JP3200311B2 (ja) | 液晶表示装置 | |
JPH0733268Y2 (ja) | 液晶デイスプレイ装置 | |
JP3271523B2 (ja) | 画像表示装置 | |
JPH096290A (ja) | 液晶パネル駆動回路 | |
JP2001343951A (ja) | 液晶駆動装置およびその駆動方法 | |
JPH03102391A (ja) | カラー液晶表示装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
EXPY | Cancellation because of completion of term |