JPH0943633A - 液晶表示装置 - Google Patents

Abstract

(57)【要約】 【目的】 視角特性が良好で表示ムラのない液晶表示装
置を提供する。 【構成】 一対の基板と、一方の基板上の表示領域に形
成される複数のアクティブ素子と、複数のアクティブ素
子にそれぞれ接続される複数の画素電極と、行方向のそ
れぞれのアクティブ素子に走査電圧を印加する複数の走
査電極と、列方向のそれぞれのアクティブ素子に信号電
圧を印加する複数の信号電極と、行方向のそれぞれの画
素電極との間で基板面にほぼ平行な電界を液晶層に印加
する複数の共通電極と、一対の基板間に挾持される液晶
層と、走査電極を駆動する走査電極駆動手段と、信号電
極を駆動する信号電極駆動手段と、共通電極を駆動する
共通電極駆動手段とを、少なくとも有する液晶表示装置
において、共通電極の両終端部を共通電極配線により共
通電極駆動手段に接続する。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、液晶表示装置に係わ
り、特に、表示むらを防止して表示品質を向上させた高
画質液晶表示装置に関する。

【０００２】

【従来の技術】画素電極と共通電極との間に基板面に対
して平行な電界を液晶に印加して液晶表示パネルに画像
を表示する横電界方式の液晶駆動装置が、例えば、特公
平２−９１３号公報に開示されている。

【０００３】図１６は、横電界方式の液晶表示装置の駆
動回路の概略構成を示すブロック図である。

【０００４】図１６において、１０１は横電界方式のＴ
ＦＴ液晶表示パネル（ＴＦＴ−ＬＣＤ）、１はゲート駆
動回路、２はドレイン駆動回路、１０はタイミングコン
トローラ（表示制御装置）、３は共通電圧発生駆動回
路、１０６は薄膜トランジスタ（ＴＦＴ）、６はドレイ
ン信号線、７はゲート信号線、５は共通電極信号線、７
０２は緑色の画素、７０３は青色の画素、７０４は赤色
の画素を示す。

【０００５】図１６に示す横電界方式の液晶表示装置に
おいて、複数の画素がマトリクス状に設けられ、前記複
数の画素のそれぞれは、複数の薄膜トランジスタ（ＴＦ
Ｔ）１０６と、前記複数の薄膜トランジスタ（ＴＦＴ）
１０６のソース電極に接続される画素電極とを有する。

【０００６】また、マトリクス状に設けられた薄膜トラ
ンジスタ（ＴＦＴ）１０６の中の列方向毎の複数の薄膜
トランジスタ（ＴＦＴ）１０６のドレイン電極は、同じ
ドレイン信号線６に接続され、前記複数のドレイン信号
線６は、ＴＦＴ液晶表示パネル（ＴＦＴ−ＬＣＤ）１０
０の上部で、ドレイン駆動回路２と接続される。

【０００７】また、マトリクス状に設けられた薄膜トラ
ンジスタ（ＴＦＴ）１０６の中の行方向毎の複数の薄膜
トランジスタ（ＴＦＴ）１０６のゲート電極は、同じゲ
ート信号線７に接続され、前記複数のゲート信号線７
は、ＴＦＴ液晶表示パネル（ＴＦＴ−ＬＣＤ）１００の
一方の側面部で、ゲート駆動回路１と接続される。

【０００８】さらに、共通電極に駆動電圧を印加する共
通電極信号線５は、前記マトリクス状に配列された画素
の中の行方向毎の複数の画素電極と対向して形成され、
ＴＦＴ液晶表示パネル（ＴＦＴ−ＬＣＤ）１００の他方
の側面部で共通電圧発生駆動回路３と接続される。

【０００９】図１６に示す横電界方式の液晶表示装置に
おいては、情報処理装置からタイミングコントローラ１
０に入力される制御信号に基づき、ゲート駆動回路１
で、薄膜トランジスタ（ＴＦＴ）１０６を「ＯＮ」、
「ＯＦＦ」し、ドレイン駆動回路２から、画素（７０２
〜７０４）に階調電圧を印加する。

【００１０】また、図１６に示す横電界方式の液晶表示
装置においては、２枚の基板に一定のギャップをもたせ
て液晶を封入する場合、２枚の基板は、その縁部でスペ
ーサによって一定のギャップを得る構成となっている。

【００１１】

【発明が解決しようとする課題】横電界方式の液晶表示
装置においても、液晶層に印加する電圧を交流化する交
流化駆動方式を採用しており、その中の１つに、１ライ
ン毎に液晶層に印加する駆動電圧を反転する交流化駆動
方式がある。

【００１２】また、抵抗Ｒおよび容量Ｃを有する信号線
に、パルス電圧を印加すると、パルス電圧に歪みが生じ
る。

【００１３】図１７は、前記図１６に示す横電界方式の
液晶表示装置における、共通電極に印加される駆動電圧
の伝送経路の等価回路を示す回路図であり、図１８は、
図１７に示す各点における駆動電圧の波形を示す図であ
る。

【００１４】前記図１６に示す横電界方式の液晶表示装
置において、図１７に示すように、共通電極に印加され
る駆動電圧の伝送経路には、共通電極信号線５の抵抗５
０、共通電圧発生駆動回路３と共通電極信号線５との間
の共通電極配線の抵抗５１および画素（７０２〜７０
４）内の蓄積容量５３が存在する。

【００１５】したがって、交流化された駆動電圧で液晶
層を駆動する場合に、共通電極信号線５の抵抗５０、共
通電圧発生駆動回路３と共通電極信号線５との間の共通
電極配線の抵抗５１および画素（７０２〜７０４）内の
蓄積容量５３により、共通電圧発生駆動回路３内の共通
電圧駆動回路５２から共通電極に供給される駆動電圧
（パルス電圧）の波形に歪みが生じる。

【００１６】図１８に示す、Ｄ点の画素共通電圧波形５
４、Ｅ点の画素共通電圧波形５５、Ｆ点の画素共通電圧
波形５６、Ｇ点の画素共通電圧波形５７から分かるよう
に、この共通電極に供給される駆動電圧の波形歪みは、
Ｄ点、Ｅ点、Ｆ点、Ｇ点と遠端になる程大きくなる。

【００１７】その結果、各画素内の画素電極と共通電極
との間の電界が異なり、共通電極信号線５に沿って輝度
むら（表示むら）が生じ、それにより、液晶表示パネル
の表示品質が損なわれるという問題点があった。

【００１８】特に、１ライン毎に液晶層に印加する駆動
電圧を反転する交流化駆動方式を採用する場合に、大き
な問題点となっていた。

【００１９】また、共通電極信号線５が１箇所でも断線
した場合には、断線箇所から先の画素の共通電極には駆
動電圧を供給できなくなるため液晶が駆動できず、それ
により、液晶表示パネルの表示品質が損なわれるという
問題点があった。

【００２０】さらに、従来の技術による構成では、ドレ
イン信号線６、ゲート信号線７の引き出し部と非引き出
し部では信号線の膜厚分だけ異なるため、パネル全体で
ギャップむらが生じ、それにより、液晶表示パネルの表
示品質が損なわれるという問題点があった。

【００２１】本発明は、前記従来技術の問題点を解決す
るためになされたものであり、本発明の目的は、液晶表
示装置において、視角特性が良好で表示品質を向上させ
ることが可能となる技術を提供することにある。

【００２２】本発明の前記目的並びにその他の目的及び
新規な特徴は、本明細書の記載及び添付図面によって明
らかにする。

【００２３】

【発明が解決するための手段】本願において開示される
発明のうち、代表的なものの概要を簡単に説明すれば、
下記の通りである。

【００２４】（１）一対の基板と、前記一方の基板上の
表示領域に形成される複数のアクティブ素子と、前記一
方の基板上に形成され前記複数のアクティブ素子にそれ
ぞれ接続される複数の画素電極と、前記一方の基板上に
行方向に形成され行方向のそれぞれのアクティブ素子に
走査電圧を印加する複数の走査電極と、前記一方の基板
上に列方向に形成され列方向のそれぞれのアクティブ素
子に信号電圧を印加する複数の信号電極と、前記一方の
基板上に行方向に形成され、前記行方向のそれぞれの画
素電極との間で基板面にほぼ平行な電界を液晶層に印加
する複数の共通電極と、前記一対の基板間に挾持される
液晶層と、前記走査電極を駆動する走査電極駆動手段
と、前記信号電極を駆動する信号電極駆動手段と、前記
共通電極を駆動する共通電極駆動手段とを、少なくとも
有する液晶表示装置において、前記共通電極の両終端部
を共通電極配線により共通電極駆動手段に接続すること
を特徴とする。

【００２５】（２）前記（１）の手段において、前記一
方の基板上の非表示領域に、前記共通電極配線と同材
質、同膜厚のダミー線を有することを特徴とする。

【００２６】（３）前記（１）または（２）の手段にお
いて、前記共通電極配線と、前記走査電極あるいは信号
電極との交差部、および、前記共通電極配線と共通電極
との接続部以外の非交差部において、前記共通電極配線
の上部あるいは下部に、走査電極と同材質、同膜厚の膜
厚調整膜を有することを特徴とする。

【００２７】（４）前記（１）または（２）の手段にお
いて、前記共通電極配線と、前記走査電極あるいは信号
電極との交差部、および、前記共通電極配線と共通電極
との接続部以外の非交差部において、前記共通電極配線
の上部あるいは下部に、信号電極と同材質、同膜厚の膜
厚調整膜を有することを特徴とする。

【００２８】

【作用】前記（１）の手段によれば、共通電極信号線の
両終端部を共通電極配線に接続するとともに、共通電極
配線の抵抗値を共通電極信号線の抵抗値より小さくした
ので、共通電圧駆動回路より供給される共通電極の駆動
電圧の波形歪みを小さくすることが可能となり、各画素
内の画素電極と共通電極との間の電界強度がパネル内で
均一に近くなり、共通電極信号線に沿って発生する輝度
むらを軽減することが可能となる。

【００２９】また、例え、共通電極信号線が途中で１本
断線しても、共通電極信号線の両端から共通電圧を供給
でき、各画素の液晶を駆動できるため、従来例のよう
に、断線箇所から先の画素の液晶を駆動できなくなるこ
とにより、表示品質が損なわれるのを防止することがで
きる。

【００３０】また、共通電極配線が配設されている領域
の断面構造を、共通電極配線とゲート信号線あるいはド
レイン信号線の交差部と同じ断面構造にすることによ
り、共通電極配線が形成されている基板縁部の膜厚のむ
らを軽減することができ、それにより、２枚の基板間の
ギャップ長を一定することが可能となり、液晶表示装置
のギャップむらを軽減することが可能となる。

【００３１】

【実施例】以下、図面を参照して本発明の実施例を詳細
に説明する。

【００３２】なお、実施例を説明するための全図におい
て、同一機能を有するものは同一符号を付け、その繰り
返しの説明は省略する。

【００３３】［実施例１］図１は、本発明の一実施例
（実施例１）である液晶表示装置の概略構成を示すブロ
ック図である。

【００３４】本実施例の液晶表示装置は、画素１２がマ
トリックス状に構成されたマトリックス基板８、対向基
板９、タイミングコントローラ１０、ドレイン駆動回路
２、ゲート駆動回路１、共通電圧発生駆動回路３、マト
リックス基板８と対向基板９の間に封入された液晶（図
示せず）から構成される。

【００３５】さらに，マトリックス基板８には画素１２
を駆動するのに必要な駆動電圧を供給するドレイン信号
線６とゲート信号線７が画素１２を囲むように互いに直
交して配置され、ドレイン信号線６はドレイン駆動回路
２と接続され、ゲート信号線７はゲート駆動回路１と各
々接続されている。

【００３６】さらに、画素１２内の共通電極と接続され
る共通電極信号線５が、ゲート信号線７と平行して配置
され、さらに、共通電極信号線５の両終端部で共通電極
配線４を介して共通電圧発生駆動回路３に接続されてい
る。

【００３７】また、ゲート駆動回路１、および、ドレイ
ン駆動回路２は、タイミングコントローラ１０と接続さ
れている。

【００３８】タイミングコントローラ１０は、外部の映
像信号源１１より映像信号及びタイミング信号を取り込
み、ドレイン駆動回路２によって映像信号に対応した駆
動電圧を発生させ、タイミング信号に応じてドレイン信
号線６に供給する。

【００３９】ゲート駆動回路１は、タイミングコントロ
ーラ１０から供給される映像信号及びタイミング信号を
取り込み、映像信号に対応した駆動電圧を発生させ、タ
イミング信号に応じてゲート信号線７に供給する。

【００４０】この結果、映像信号に応じたドレイン電圧
を、マトリックス基板８内の画素１２内に順次印加する
ことが可能となる。

【００４１】本実施例においては、共通電極信号線５
が、その両終端部で共通電極配線４と接続される。

【００４２】このとき、共通電極配線４は、マトリック
ス基板８の非表示領域に形成されるので、共通電極配線
４の配線幅を広くすることができるので、共通電極配線
４の抵抗値を、共通電極信号線５の抵抗値よりも小さく
することができる。

【００４３】図２は、本実施例の液晶表示装置におけ
る、共通電極に印加される駆動電圧の伝送経路の等価回
路を示す回路図であり、図３は、図２に示す各点におけ
る駆動電圧の波形を示す図である。

【００４４】共通電極信号線５の抵抗５８よりも、共通
電極配線４の抵抗５９が小さいために、図２に示すＤ
点、Ｅ点、Ｆ点、Ｇ点における、共通電圧駆動回路６０
より供給される共通電極の駆動電圧の電圧波形は、図３
に示すＤ点画素共通電圧６２、Ｅ点画素共通電圧６３、
Ｆ点画素共通電圧６４、Ｇ点画素共通電圧６５となる。

【００４５】本実施例によれば、図３から分かるよう
に、共通電圧発生駆動回路３内の共通電圧駆動回路６０
から共通電極に供給される駆動電圧の波形歪みが軽減さ
れる。

【００４６】したがって、各画素１２内の画素電極と共
通電極との間の電界強度がパネル内で均一に近くなり、
共通電極信号線５に沿って発生する輝度むらを軽減する
ことが可能となる。

【００４７】また、共通電極信号線５が途中で断線して
も、共通電極信号線５の両端から共通電極に駆動電圧を
供給でき、従来例のように、断線箇所から先の画素１２
の共通電極に駆動電圧を供給できず液晶が駆動できなく
なることにより、表示品質が損なわれるのを防止するこ
とが可能となる。

【００４８】図４は、図１に示す画素１２の等価回路を
示す図である。

【００４９】次に、図４を用いて、画素１２の構成につ
いて説明する。

【００５０】画素１２は、薄膜トランジスタ（ＴＦＴ）
２４、画素電極２５、共通電極２７、蓄積容量２１、さ
らに、画素電極２５と共通電極２７間の液晶２０で構成
されている。

【００５１】薄膜トランジスタ２４のゲート電極２６、
ドレイン電極１３、および、ソース電極１４は、各々、
ゲート信号線１７、ドレイン信号線１５、および、画素
電極２５に接続されている。

【００５２】また、共通電極２７は共通電極信号線１６
と接続され、さらに、共通電極２７と画素電極２５間に
蓄積容量２１が形成され、加えて、前記したマトリック
ス基板８と対向基板９との間に封入される液晶２０が、
共通電極２７と画素電極２５間に配置される。

【００５３】また、ゲート信号線１７とドレイン信号線
１５、および、共通電極信号線１６とドレイン信号線１
５の交差部には、それぞれゲート・ドレイン交差容量１
８、および、コモン・ドレイン交差容量１９が形成され
る。

【００５４】また、薄膜トランジスタ２４には、寄生容
量（Ｃｇｓ）２３、寄生容量（Ｃｇｄ）２２が形成され
る。

【００５５】図５（ａ）は、マトリックス基板８に形成
された画素１２の平面図であり、図５（ｂ）は、図５
（ａ）のＬ−Ｌ’線で切断した断面を示す断面図であ
る。

【００５６】図５（ａ）、図５（ｂ）に示すように、マ
トリックス基板８にゲート電極３０と共通電極３２を、
例えば、アルミニウム３８を用いて形成する。

【００５７】また、ゲート信号線３１および、共通電極
信号線３６も同時に形成し、ゲート電極３０とゲート信
号線３１、および、共通電極３２と共通電極信号線３６
とは各々電気的に接続する。

【００５８】次に、陽極酸化を用いて、酸化アルミニウ
ム３９を形成した後、ゲート酸化膜４０を、例えば、窒
化シリコン等で形成する。

【００５９】そして、ゲート酸化膜４０のゲート電極３
０に対向する部分には、例えば、水素化アモルファスシ
リコンからなる半導体層４４を形成し、さらに、半導体
層４４上には互いに電気的に分離されたＮ型水素化アモ
ルファスシリコンからなるオーミック層４５ａ，４５ｂ
を設ける。

【００６０】次に、ソース電極２９、ドレイン電極２
８、画素電極３７、および、ドレイン信号線３３を同時
に、例えば、クロム４１、アルミニウム４２の２層で形
成し、ソース電極２９と画素電極３５、および、ドレイ
ン電極２８とドレイン信号線３３は各々電気的に接続す
る。

【００６１】このとき、例えば、共通電極３２は３本、
画素電極３７は２本の櫛歯を有し、互いの櫛歯を交互に
等間隔で、ほぼドレイン信号線３３とほぼ平行に画素１
２内に配置する。

【００６２】また、共通電極３２と画素電極３７の交差
部には、ゲート絶縁膜４０を介して蓄積容量３５を形成
する。

【００６３】さらに、窒化シリコン等の保護膜４３、ポ
リイミド系の配向膜４６を形成する。

【００６４】本実施例では、アクティブ素子としてアモ
ルファスシリコン薄膜トランジスタ２４を使用している
が、他にポリシリコン薄膜トランジスタ、シリコンウエ
ハを上のＭＯＳ型トランジスタ、または、ＭＩＭ（Ｍｅ
ｔａｌ−Ｉｎｔｒｉｎｓｉｃ−ｍｅｔａｌ）ダイオード
等の２端子素子を用いてることも可能である。

【００６５】また、各電極、信号線の材料には、特に材
料の制約は無いが駆動回路との接続端子部での腐食を考
慮すると対腐食性の強い金属が望ましい。

【００６６】また、本実施例において１つの薄膜トラン
ジスタを用いたが冗長用として２つの以上の薄膜トラン
ジスタを形成しても構わない。

【００６７】また、本実施例では共通電極３２と画素電
極３７の櫛歯の本数は各々３本と２本としたが、その本
数は開口率等を考慮にいれると少ないほうが望ましい。

【００６８】図６（ａ）は、図１に示すマトリックス基
板８のＡ点における共通電極信号線と共通電極配線との
接続部の平面図である。

【００６９】また、図６（ｂ）は、図６（ａ）のＩ−
Ｉ’線で切断した断面を示す断面図であり、図６（ｃ）
は、図６（ａ）のＨ−Ｈ’線で切断した断面を示す断面
図である。

【００７０】図１に示すＡ点において、マトリックス基
板８上にアルミニウム３８を用いてゲート信号線３１と
共通電極信号線３６を形成した後、陽極酸化を用いて、
信号線上に酸化アルミニウム３９を形成する。

【００７１】その際、共通電極信号線３６の終端部は、
あらかじめレジストを用いて酸化アルミニウム３９が形
成されないようにしている。

【００７２】次に、ゲート酸化膜４０を形成するが、こ
の時、共通電極信号線３６の終端部上には、コンタクト
ホール４８を形成する。

【００７３】次に、クロム４１、アルミニウム４３の２
層を用いて、ドレイン信号線３３および、共通電極配線
４７を同時に形成する。

【００７４】共通電極配線４７は共通電極信号線３６の
終端部上にも形成し、共通電極信号線３６の終端部のコ
ンタクトホール４８により、共通電極配線４７と共通電
極信号線３６を電気的に接続する。

【００７５】最後に、保護膜４３を形成し、表面処理を
行う。

【００７６】図７（ａ）は、図１に示すマトリックス基
板８のＢ点における共通電極信号線と共通電極配線との
接続部の平面図であり、また、図７（ｂ）は、図７
（ａ）のＪ−Ｊ’線で切断した断面を示す断面図であ
る。

【００７７】マトリックス基板８上にアルミニウム３８
を用いて、ゲート信号線３５、共通電極信号線３６、お
よび、共通電極配線４７を、同時に形成した後、陽極酸
化を用いて、信号線上に酸化アルミニウム３９形成し、
さらに、酸化アルミニウム３９の上にゲート酸化膜４０
を形成する。

【００７８】その際、共通電極信号線３６の終端部、お
よび、共通電極配線４７上は、あらかじめ陽極酸化を行
う際にレジストを用いて酸化アルミニウム３９、およ
び、ゲート酸化膜４０は形成されないようにしておく。

【００７９】次に、クロム４１、アルミニウム４２の２
層を用いて、ドレイン信号線３３を形成し、同時に共通
信号線４７上にもクロム４１、アルミニウム４２を形成
する。

【００８０】その結果、共通電極配線４７は、アルミニ
ウム３８、クロム４１、アルミニウム４２によって構成
され低抵抗化なされている。

【００８１】最後に保護膜４３を形成し、表面処理を行
う。

【００８２】図８（ａ）は、図１に示すマトリックス基
板８のＣ点におけるドレイン信号線と共通電極配線との
交差部の平面図であり、また、図８（ｂ）は、図８
（ａ）のＫ−Ｋ’線で切断した断面を示す断面図であ
る。

【００８３】マトリックス基板８上にアルミニウム３８
を用いて、ゲート信号線と共通電極信号線４７を形成し
た後、陽極酸化を用いて、信号線上に酸化アルミニウム
３９を形成する。

【００８４】その後、ゲート酸化膜４０を形成した後
に、ドレイン信号線３３をクロム４１、アルミニウム４
２の２層を用いて形成する。

【００８５】最後に保護膜４３を形成し、表面処理を行
う。

【００８６】なお、図６においては、共通電極信号線３
６と共通電極配線４７との接続部（コンタクトホール４
８）を、共通電極配線４７とドレイン信号線３３との間
の領域に形成するようにしたが、必ずしもこれに限定さ
れず、例えば、図９に示すように、共通電極配線４７に
対してドレイン信号線３３と反対側の領域に、コンタク
トホール４８を形成することも可能である。

【００８７】図９（ａ）は、図１に示すマトリックス基
板８のＡ点における共通電極信号線と共通電極配線との
接続部の他の例の平面図である。

【００８８】また、図９（ｂ）は、図９（ａ）のＱ−
Ｑ’線で切断した断面を示す断面図であり、図９（ｃ）
は、図９（ａ）のＲ−Ｒ’線で切断した断面を示す断面
図である。

【００８９】図１に示すＡ点において、マトリックス基
板８上にアルミニウム３８を用いてゲート信号線３１と
共通電極信号線３６を形成した後、陽極酸化を用いて、
信号線上に酸化アルミニウム３９を形成する。

【００９０】その際、共通電極信号線３６の終端部は、
あらかじめレジストを用いて酸化アルミニウム３９が形
成されないようにしている。

【００９１】次に、ゲート酸化膜４０を形成するが、こ
の時、共通電極信号線３６の終端部上には、コンタクト
ホール４８を形成する。

【００９２】次に、クロム４１、アルミニウム４３の２
層を用いて、ドレイン信号線３３および、共通電極配線
４７を同時に形成する。

【００９３】共通電極配線４７は共通電極信号線３６の
終端部上にも形成し、共通電極信号線３６の終端部のコ
ンタクトホール４８により、共通電極配線４７と共通電
極信号線３６を電気的に接続する。

【００９４】最後に、保護膜４３を形成し、表面処理を
行う。

【００９５】図９に示す例では、共通電極信号線３６と
共通電極配線４７との交差部には酸化アルミニウム３９
が形成される。

【００９６】また、一般に、ゲート信号線３１の上にも
酸化アルミニウム３９を形成しており、そのため、ゲー
ト信号線３１とゲート駆動回路１とを接続する接続部に
もコンタクトホールを形成する必要がある。

【００９７】そして、コンタクトホールを形成する部分
には、あらかじめレジストを用いて酸化アルミニウム３
９が形成されないようにしている。

【００９８】この場合に、図６に示す例では、共通電極
信号線３６と共通電極配線４７とを接続するコンタクト
ホール４８を形成するためのレジストを精度良く形成す
る必要がある。

【００９９】しかしながら、図９に示す例では、共通電
極配線４７に対してドレイン信号線３３と反対側の領域
の、マトリックス基板８上の周辺部にレジストを形成す
ることにより、共通電極信号線３６と共通電極配線４７
とを接続するコンタクトホール４８、および、ゲート信
号線３１とゲート駆動回路１とを接続するコンタクトホ
ールを一緒に形成することが可能となり、さらに、レジ
ストを直接描画する場合にその精度を緩和することが可
能となる。

【０１００】以上説明したように、ゲート信号線３１、
ドレイン信号線３３と同一の材料、および、同一の製造
工程により、共通電極配線４７をパネルの縁部に形成
し、さらに、共通電極信号線３６の両終端に接続するこ
とが可能となる。

【０１０１】図１０、図１１は、本実施例における、共
通電極配線の他の配置例を示す図である。

【０１０２】共通電極配線４７は、図１に示すようにパ
ネル縁部すべてに引き回す必要はなく、図１０に示すよ
うに、共通電極配線４９は、ドレイン信号線３３がドレ
イン駆動回路２に接続される領域を避けて引き回すこと
も可能である。

【０１０３】これにより、共通電極配線４７とドレイン
信号線３３との交差部に発生する交差寄生容量を低減す
ることが可能となる。

【０１０４】また、図１１に示すように、共通電極配線
４７を複数の共通電極配線３４ａ、３４ｂに分割して、
パネルから引き出し、周辺の駆動回路内で結線すること
も可能である。

【０１０５】これにより、パネル内の共通電極配線長を
低減させることができる。

【０１０６】［実施例２］本実施例２の液晶表示装置の
概略構成は、前記実施例１の液晶表示装置と同じであ
る。

【０１０７】以下、本実施例２の液晶表示装置におけ
る、前記実施例１との相違点について説明する。

【０１０８】図１２（ａ）は、本実施例２の液晶表示装
置における、図１に示すマトリックス基板８のＡ点に相
当する点の共通電極信号線と共通電極配線との接続部の
平面図である。

【０１０９】また、図１２（ｂ）は、図１２（ａ）のＭ
−Ｍ’線で切断した断面を示す断面図であり、図１２
（ｃ）は、図１２（ａ）のＮ−Ｎ’線で切断した断面を
示す断面図である。

【０１１０】図１２（ａ）に示すように、図１に示すＡ
点に相当する点において、マトリックス基板８上にアル
ミニウム３８を用いてゲート信号線３１と共通電極信号
線３６を形成するとともに、同時に、膜厚調整膜６６を
形成する。

【０１１１】膜厚調整膜６６は、少なくともゲート信号
線３１の間に島状に形成上にされ、ゲート信号線３１と
電気的に接続されない構造とする。

【０１１２】次に、ドレイン信号線３３と同じ信号線材
料を用いて共通電極配線６７を少なくとも膜厚調整膜６
６上を通過するように形成する。

【０１１３】図１３（ａ）は、本実施例２の液晶表示装
置における、図１に示すマトリックス基板８のＢ点に相
当する点の共通電極信号線と共通電極配線との接続部の
平面図である。

【０１１４】また、図１３（ｂ）は、図１３（ａ）のＯ
−Ｏ’線で切断した断面を示す断面図である。

【０１１５】図１３（ａ）に示すように、図１に示すＢ
点に相当する点において、マトリックス基板８上にアル
ミニウム３８を用いて、ゲート信号線３５、共通電極信
号線３６、および、共通電極配線６７を、同時に形成し
た後、ゲート酸化膜４０を介して、ドレイン信号線３
３、および、膜厚調整膜６６を形成する。

【０１１６】その際、膜厚調整膜６６は、共通電極配線
６７上に形成する。

【０１１７】図１４（ａ）は、本実施例２の液晶表示装
置における、図１に示すマトリックス基板８のＣ点に相
当する点のドレイン信号線と共通電極配線との交差部の
平面図である。

【０１１８】また、図１４（ｂ）は、図１４（ａ）のＰ
−Ｐ’線で切断した断面を示す断面図である。

【０１１９】図１４（ａ）に示すように、図１に示すＣ
点に相当する点において、マトリックス基板８上にアル
ミニウム３８を用いて、ゲート信号線と共通電極信号線
６７を形成した後、ゲート酸化膜４０を介してドレイン
信号線３３、および、膜厚調整膜６６を形成する。

【０１２０】膜厚調整膜６６は、少なくともドレイン信
号線３３の間に島状に形成上にされ、ドレイン信号線３
３と電気的に接続されることはなく、また、共通電極配
線６７上に形成する。

【０１２１】これにより、共通電極配線６７が形成され
ている部分の膜厚は、膜厚調整膜６６を挿入したことで
断面構造が等しくなるため同じ膜厚となる。

【０１２２】それにより、基板縁部に形成される共通電
極配線６７の膜厚を一定にすることができ、基板縁部の
膜厚むらが低減され、２枚の基板間のギャップ長を一定
することが可能となり、液晶表示装置のギャップむらを
軽減することが可能となる。

【０１２３】図１５は、本実施例２における、共通電極
配線の他の配置例を示す図である。

【０１２４】共通電極配線６７をパネル縁部に引き回す
際に、共通電極配線６７が配設されない領域には、図１
５に示すように、共通電極配線と同じ材質、膜厚でダミ
ー信号線６８を形成し、パネル縁部の膜厚むらを低減さ
せることも可能である。

【０１２５】以上、本発明者によってなされた発明を、
前記実施例に基づき具体的に説明したが、本発明は、前
記実施例に限定されるものではなく、その要旨を逸脱し
ない範囲において種々変更可能であることは勿論であ
る。

【０１２６】

【発明の効果】本願において開示される発明のうち代表
的なものによって得られる効果を簡単に説明すれば、下
記の通りである。

【０１２７】（１）本発明によれば、共通電極信号線の
両終端部を共通電極配線と接続するとともに、共通電極
配線の抵抗値を共通電極信号線の抵抗値より小さくした
ので、共通電圧駆動回路より供給される共通電極の駆動
電圧の波形歪みを軽減することが可能となり、各画素内
の画素電極と共通電極との間の電界強度がパネル内で均
一に近くなり、共通電極信号線に沿って発生する輝度む
らを軽減することが可能となる。

【０１２８】（２）本発明によれば、共通電極信号線の
両端部を共通電極配線と接続するようにしたので、例
え、共通電極信号線が途中で１本断線しても、共通電極
信号線の両端から共通電圧を供給でき、各画素の液晶を
駆動できるため、従来例のように、断線箇所から先の画
素の液晶を駆動できなくなることにより、表示品質が損
なわれるのを防止することができる。

【０１２９】（３）本発明によれば、共通電極配線が配
設されている領域の断面構造を、共通電極配線とゲート
信号線あるいはドレイン信号線との交差部と同じ断面構
造にするようにしたので、共通電極配線が形成されてい
る基板縁部の膜厚のむらを軽減することができ、それに
より、２枚の基板間のギャップ長を一定することが可能
となり、液晶表示装置のギャップむらを軽減することが
可能となる。

【図面の簡単な説明】

【図１】本発明の一実施例（実施例１）である液晶表示
装置の概略構成を示すブロック図である。

【図２】本実施例の液晶表示装置における、共通電極に
印加される駆動電圧の伝送経路の等価回路を示す回路図
である。

【図３】図２に示す各点における駆動電圧の波形を示す
図である。

【図４】図１に示す画素の等価回路を示す図である

【図５】マトリックス基板に形成された画素の平面およ
び断面を示す図である。

【図６】図１に示すマトリックス基板のＡ点における共
通電極信号線と共通電極配線との接続部の一例の平面お
よび断面を示す図である。

【図７】図１に示すマトリックス基板のＢ点における共
通電極信号線と共通電極配線との接続部の平面および断
面を示す図である。

【図８】図１に示すマトリックス基板のＣ点におけるド
レイン信号線と共通電極配線との交差部の平面および断
面を示す図である。

【図９】図１に示すマトリックス基板のＡ点における共
通電極信号線と共通電極配線との接続部の他の例の平面
および断面を示す図である。

【図１０】実施例１における、共通電極配線の他の配置
例を示す図である。

【図１１】実施例１における、共通電極配線の他の配置
例を示す図である。

【図１２】実施例２の液晶表示装置における、図１に示
すマトリックス基板のＡ点に相当する点の共通電極信号
線と共通電極配線との接続部の平面および断面を示す図
である。

【図１３】実施例２の液晶表示装置における、図１に示
すマトリックス基板のＢ点に相当する点の共通電極信号
線と共通電極配線との接続部の平面および断面を示す図
である。

【図１４】実施例２の液晶表示装置における、図１に示
すマトリックス基板のＣ点に相当する点のドレイン信号
線と共通電極配線との交差部の平面および断面を示す図
である。

【図１５】実施例２における、共通電極配線の他の配置
例を示す図である。

【図１６】横電界方式の液晶表示装置の駆動回路の概略
構成を示すブロック図である。

【図１７】図１６に示す横電界方式の液晶表示装置にお
ける、共通電極に印加される駆動電圧の伝送経路の等価
回路を示す回路図である。

【図１８】図１７に示す各点における駆動電圧の波形を
示す図である。

【符号の説明】

１…ゲート駆動回路、２…ドレイン駆動回路、３…共通
電圧発生駆動回路、４，４７，４９，６７…共通電極配
線、５，１６，３６…共通電極信号線、６，１５，３３
…ドレイン信号線、７，１７，３１…ゲート信号線、８
…マトリックス基板、９…対向基板、１０…タイミング
コントローラ、１１…映像信号源、１２…画素、１３，
２８…ドレイン電極、１４，２９…ソース電極、１８…
ゲート・ドレイン交差容量、１９…コモン・ドレイン交
差容量、２０…液晶、２１…蓄積容量、２２…寄生容量
（Ｃｇｄ）、２３…寄生容量（Ｃｇｓ）、２４…薄膜ト
ランジスタ、２５，３７…画素電極、２６，３０…ゲー
ト電極、２７，３２…共通電極、３４ａ，３４ｂ…共通
電極配線、３５，６１…蓄積容量、３８…アルミニウ
ム、３９…酸化アルミニウム、４０…ゲート酸化膜、４
１…クロム、４２…アルミニウム、４３…保護膜、４４
…半導体層、４５ａ，４５ｂ…オーミック層、４６…配
向膜、４８…コンタクトホール、６６…膜厚調整層、６
８…ダミー信号線。

Claims (4)

【特許請求の範囲】
1. 【請求項１】 一対の基板と、前記一方の基板上の表示
   領域に形成される複数のアクティブ素子と、前記一方の
   基板上に形成され前記複数のアクティブ素子にそれぞれ
   接続される複数の画素電極と、前記一方の基板上に行方
   向に形成され行方向のそれぞれのアクティブ素子に走査
   電圧を印加する複数の走査電極と、前記一方の基板上に
   列方向に形成され列方向のそれぞれのアクティブ素子に
   信号電圧を印加する複数の信号電極と、前記一方の基板
   上に行方向に形成され、前記行方向のそれぞれの画素電
   極との間で基板面にほぼ平行な電界を液晶層に印加する
   複数の共通電極と、前記一対の基板間に挾持される液晶
   層と、前記走査電極を駆動する走査電極駆動手段と、前
   記信号電極を駆動する信号電極駆動手段と、前記共通電
   極を駆動する共通電極駆動手段とを、少なくとも有する
   液晶表示装置において、前記共通電極の両終端部を共通
   電極配線により共通電極駆動手段に接続することを特徴
   とする液晶表示装置。
2. 【請求項２】 前記一方の基板上の非表示領域に、前記
   共通電極配線と同材質、同膜厚のダミー線を有すること
   を特徴とする請求項１に記載された液晶表示装置。
3. 【請求項３】 前記共通電極配線と、前記走査電極ある
   いは信号電極との交差部、および、前記共通電極配線と
   共通電極との接続部以外の非交差部において、前記共通
   電極配線の上部あるいは下部に、走査電極と同材質、同
   膜厚の膜厚調整膜を有することを特徴とする請求項１ま
   たは請求項２に記載された液晶表示装置。
4. 【請求項４】 前記共通電極配線と、前記走査電極ある
   いは信号電極との交差部、および、前記共通電極配線と
   共通電極との接続部以外の非交差部において、前記共通
   電極配線の上部あるいは下部に、信号電極と同材質、同
   膜厚の膜厚調整膜を有することを特徴とする請求項１ま
   たは請求項２に記載された液晶表示装置。