JP4213356B2 - 液晶表示装置 - Google Patents
液晶表示装置 Download PDFInfo
- Publication number
- JP4213356B2 JP4213356B2 JP2001068945A JP2001068945A JP4213356B2 JP 4213356 B2 JP4213356 B2 JP 4213356B2 JP 2001068945 A JP2001068945 A JP 2001068945A JP 2001068945 A JP2001068945 A JP 2001068945A JP 4213356 B2 JP4213356 B2 JP 4213356B2
- Authority
- JP
- Japan
- Prior art keywords
- liquid crystal
- wiring
- storage capacitor
- gate wiring
- crystal display
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Liquid Crystal (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は液晶表示装置、特に高速応答特性や広視野角特性を有するベンド配向液晶モードを利用した液晶表示装置に関するものである。
【０００２】
【従来の技術】
薄膜トランジスタ（ＴＦＴ：Thin-Film-Transistor）を用いたアクティブマトリクス型液晶ディスプレイは薄型化、軽量化、低電圧駆動可能などの長所によりカムコーダ用のディスプレイ、パ−ソナルコンピュ−タ−、パ−ソナルワ−ドプロセッサ−のディスプレイなど種々の分野へ利用されており、大きな市場を形成している。
【０００３】
特に近年では従来のパソコン等での静止画表示に加えて、動画表示やＴＶ用途への利用が広がりつつあり、こうした動画表示に適した液晶表示装置への要求が高まってきている。
【０００４】
これに対応し、高速応答性能を向上させる液晶素子としてベンド配向させた液晶表示素子が特開平７−８４２５４号公報で提案されている。このベンド配向させた液晶セルは電圧に対する液晶の変化が早く、高速応答を実現出来るとしている。このベンド配向状態はスプレイ配向と呼ばれる初期配向状態に、液晶を表示駆動するよりも高い電圧を印加することにより転移させて作り出すことが出来るが、印加電圧が低下すると逆転移を起こすため、特開平９−１２００５９号公報にはベンド配向状態からスプレイ配向状態に逆転移するのを防止するためのポリマー重合方法が提案されている。また、特許公報第２９８８４６５号にはベンド配向を用い広視野角特性を得るために、液晶を駆動するための電極に開口部を設け、更に開口部分の別層にも電極を配置した構成の液晶表示装置が提案されている。
【０００５】
以下、上記従来の液晶表示装置について図面を用いて説明する。
【０００６】
図９(a)は従来の液晶表示装置における１画素の構成を表す平面図、図９(b)は図９(a)におけるＡ−Ａ'部分の断面図である。図９において、液晶層１００を介して２枚の基板１０１、１０２が対向し、基板１０１、１０２にはそれぞれ電極１０３、１０４が形成されている。また電極１０３、１０４にはそれぞれ開口部１０５、１０６が設けられ、更に開口部１０５、１０６と重なる位置に第２の電極１０７、１０８がそれぞれ絶縁層１０９、１１０を介して配置されている。
【０００７】
この時、電極１０３と電極１０４に印加する電圧より大きな電圧を第２の電極１０７と１０８に印加することにより、液晶層内に斜め電界が発生し、この電界に沿ってベンド配向状態へ転移していく。
【０００８】
一方、われわれが更に鋭意検討を行った結果、初期配向状態からベンド配向状態への転移を容易にさせるためには、鋭角形状のスリットが効果的であることを見い出した。またベンド転移に必要な電界をかける一方の電極として蓄積容量配線を利用することも考案した。この構成を用いた液晶表示装置の１画素を図１０に示す。図１０(a)は１画素の電極構成を示す平面図であり、１０(b)、１０(c)は図１０(a)のＡ−Ａ'断面図である。電圧印加前の初期状態では１０(b)に示す通りスプレイ配向と呼ばれる配向状態であるが、画素電極４と対向電極８の間に２０〜３０Ｖ程度の電圧を印加することによって、図１０(c)に示すベンド配向状態へと転移する。この時、図に示すように蓄積容量配線５と重なる位置の画素電極４に鋭角形状のスリット６を設けると、スリット６付近に、画素電極４と蓄積容量配線５の間で２方向の電界が発生し、前述のベンド配向転移が発生し易くなる。また、１１(a)、１１(b)に示すようにソース配線２と画素電極４の一部を屈曲させることによって、２つの電界方向を作り出した場合にも同様な効果が得られる。
【０００９】
【発明が解決しようとする課題】
しかしながら上記のように鋭角形状のスリット６全てを蓄積容量配線５と重なる位置に形成しようとすると、蓄積容量配線５の幅をスリット以上に広くする必要があり、開口率を低下させる要因となっていた。またソース配線２と画素電極４の一部を屈曲させた場合も、ソース配線２と画素電極４の間の光抜けを遮光するためにブラックマトリクス１１０ｂが必要となるが、電極の屈曲部分ではブラックマトリクスの重なりを広くする必要があり、開口率を低下させる要因となっていた。
【００１０】
本発明は上記従来の液晶表示装置の不都合に鑑みて創案されたものであり、特にベンド配向方式の液晶表示装置において、確実なベンド配向転移を行いながら開口率低下を抑制し、明るく表示品質の高い液晶表示装置を提供することを目的とする。
【００１１】
【課題を解決するための手段】
上記目的を実現するために本発明の液晶表示装置は以下の構成を有している。
【００１２】
手段１においては、蓄積容量配線と重なる位置に突起、あるいはスリットが形成され、突起、あるいはスリットの形状に沿って蓄積容量配線の形状を変形させた構成を有している。この構成により、蓄積容量配線を必要以上に幅広く形成する必要がないので開口率を向上することが出来る。
【００１３】
手段２においては、蓄積容量配線と重なる位置にスリットが形成され、ゲート配線端から離れるに従って蓄積容量が小さくなるように、スリットの大きさあるいは形状を変える構成を有している。この構成により、蓄積容量の補正を各画素で行うことが出来るようになり、ゲート信号の歪みによって発生する画素電位の変動を抑制出来る。
【００１４】
手段３においては、蓄積容量配線と重なる位置の下層に突起が形成され、前記ゲート配線端から離れるに従って蓄積容量が小さくなるように、突起の大きさあるいは形状を変る構成を有している。この構成により、蓄積容量の補正を各画素で行うことが出来るようになり、ゲート信号の歪みによって発生する画素電位の変動を抑制出来る。
【００１５】
手段４においては、蓄積容量配線から少なくとも１つ以上の蓄積容量電極が分岐して形成され、蓄積容量電極と重なる位置に突起、あるいはスリットが形成された構成を有している。この構成により、蓄積容量配線上に突起あるいはスリットを形成することによって、蓄積容量配線上に突起やスリットを形成しなくてよいため、突起やスリット形成部において線幅が細くなり、蓄積容量配線が断線し易くなるのを防止することが出来る。
【００１６】
手段５においては、ゲート配線と重なる位置に突起、あるいはスリットが形成され、突起、あるいはスリットの形状に沿ってゲート配線の形状を変形させた構成を有している。この構成により、ゲート配線を必要以上に幅広く形成する必要がないので開口率を向上することが出来る。
【００１７】
手段６においては、ゲート配線と画素電極との間に形成された蓄積容量部と重なる位置にスリットが形成され、ゲート配線端から離れるに従って蓄積容量部容量が小さくなるように、スリットの大きさあるいは形状を変えている構成を有している。この構成により、蓄積容量の補正を各画素で行うことが出来るようになり、ゲート信号の歪みによって発生する画素電位の変動を抑制出来る。
【００１８】
手段７においては、ソース配線の少なくとも一部が屈曲した形状を有し、他方の基板上にソース配線に沿って形成されたブラックマトリクスを有が、ソース配線の屈曲した形状に合わせて屈曲した構成を有している。この構成により、ブラックマトリクスを必要以上に幅広く形成する必要がないので開口率を向上することが出来る。
【００１９】
手段８においては、ゲート配線の少なくとも一部が屈曲した形状を有し、他方の基板上にゲート配線に沿って形成されたブラックマトリクスを有が、ゲート配線の屈曲した形状に合わせて屈曲した構成を有している。この構成により、ブラックマトリクスを必要以上に幅広く形成する必要がないので開口率を向上することが出来る。
【００２０】
手段９においては、ソース配線の少なくとも一部が屈曲した形状を有し、蓄積容量電極の一部がソース配線の屈曲した形状に沿って屈曲している構成を有している。この構成により、屈曲部でも直線部と同様にソース配線と蓄積容量電極との間隙を最小にすることが出来、この間隙からの光もれを抑制出来る。
【００２１】
手段１０においては、蓄積容量電極の少なくとも一部が、他方の基板上に形成されたブラックマトリクスと重なる位置に形成されている構成を有している。この構成により、蓄積容量電極による非開口部分をブラックマトリクス下とすることが出来、開口率の低下を抑制出来る。
【００２２】
【発明の実施の形態】
以下本発明の液晶表示装置について図面を用いてより具体的に説明する。但し、以降の図面の説明においては前述の従来例で用いた構成と同じ部分には重複を避け、同じ符号を付けて説明する。
【００２３】
（実施の形態１）
図１(a)は実施の形態１の液晶表示装置におけるアクティブマトリクスアレイ基板上の１画素の電極構成を表す平面図、図１(b)は図１(a)におけるＡ−Ａ'部分の断面図である。図１(a)、(b)において１は走査信号を供給するゲート配線、２は映像信号を供給するソース配線で、前記ゲート配線１との交差部付近にスイッチング素子として半導体層を有するＴＦＴ３が形成されている。４はＴＦＴ３を介してソース配線２と接続された画素電極、５は画素電極４との間で蓄積容量を形成する蓄積容量配線で、各画素の蓄積容量配線５は全て電気的に接続されている。６は蓄積容量部に形成されたスリットで、このスリット６の一部が鋭角形状に形成されており、また前記蓄積容量配線５が、このスリット６の形状に沿って変形している。以上は全てアレイ基板上に形成されている。
【００２４】
１１０はカラーフィルタ基板（対向基板：図示せず）上に形成されたブラックマトリクスの位置を示すもので、ゲート配線１あるいはソース配線２と、画素電極４とのすき間に出来る電界の非制御領域を覆うように配置されている。またブラックマトリクスの開口部には各画素毎に赤色、緑色、青色のいずれかの色層を有したカラーフィルタが形成され、液晶表示パネル全体ではこの３色を繰り返す配置となっている。上記のように構成されたアレイ基板とカラーフィルタ基板が、基板上に散布されたビーズ、あるいはポストスペーサ等によって一定のギャップを保ちながら液晶を介して対向し、周囲をシール剤等によって封止され液晶パネルを構成している。
【００２５】
本実施の形態における液晶表示装置は、例えば以下のようにして作製することが出来る。
【００２６】
まず、アレイ基板となるガラス上に、アルミニウム（Ａｌ）を主成分とする第１の導電層をスパッタ法等で成膜した後、フォトリソグラフ法で同一平面状にパターン形成して、ゲート配線１、蓄積容量配線５を得る。ここで導電層として使用する材料は配線抵抗の低い金属が望ましいが、とくにアルミニウム系金属に限定するものではなく、また、単層膜でも多層膜であってもよい。次いでＣＶＤ法等により窒化珪素（ＳｉＮｘ）等の絶縁層７を堆積させた後、ａ−Ｓｉ等からなる半導体層をＣＶＤ法などで形成する。更に、第１の導電層と同様な工程にて第２の導電膜層を形成、パターニングして、ソース配線２、ＴＦＴ３を得る。この後、絶縁層７と同様な工程にてＴＦＴ３上に絶縁層を形成したのち、第１の導電層と同様な工程にて第３の導電層を形成・パターニングを行い、スリット６が形成された画素電極４を得る。
【００２７】
一方、カラーフィルタ基板となるガラス基板上には、金属Ｃｒをスパッタ等により成膜後、フォトリソグラフ法で同一平面状にパターン形成して導電性のブラックマトリクス１１０を得る。次に、ＲＧＢの３色を各々の色素を有する樹脂を順にパターン形成し、ドット状に配置されたカラーフィルター層を得る。この後、画素電極形成工程と同様な工程にて対向電極をカラーフィルタ上に形成し、カラーフィルタ基板を得る。
【００２８】
このように作製された２つの基板に配向膜を塗布し、所定の方向にラビングを行い、基板間に樹脂スペーサを挟んだ状態で周辺部をシール剤で接着した後、液晶を注入し封止して液晶パネルを得る。この後、液晶パネルの周辺にソース駆動回路、ゲート駆動回路、及び各々の駆動回路上にあるＩＣなどの駆動回路素子にはコントローラからコントロール信号や電源が入力出来るようにフラットケーブルなどが接続され液晶表示装置を得る。
【００２９】
上述のように構成された液晶表示装置に、例えば、画素電極４と蓄積容量配線５に２０Ｖ程度の電圧を最初に印加することで、スリット６形成部付近の液晶に横方向の電界が印加され、この部分を核として容易にしかも確実に液晶全体をベンド配向状態とすることが出来る。このベンド配向状態となった液晶に対し、各駆動回路から表示用の信号が供給されることで、高速な表示が行える。
【００３０】
この時、蓄積容量配線５をスリット６形状に沿って変形させることで、蓄積容量配線ののスリット形成部以外は幅狭く形成出来、その分開口率を向上することが出来た。
【００３１】
尚、図１(c)に示すように第１の導電層により画素電極４を形成し、第２あるいは第３の導電層によりスリット６ｂが形成された蓄積容量配線５を形成しても良い。この場合にも同様な転移と開口率向上の効果が得られる。
【００３２】
また、スリット形状はひし形としたが、これに限定されるものではなく、例えば図２（ａ）に示すような形状でもよいし、図２(b)のように突起が形成されているものについても同様に開口率を向上出来る。
【００３３】
（実施の形態２）
図３(a)は実施の形態２の液晶表示装置におけるアレイ構成の一部を表す平面図である。
【００３４】
本実施の形態では、ゲート信号の供給側から終端側へ行くに従って、画素電極４に形成されたスリット５が大きくなるように形成した以外は実施の形態１と同様な構成とした。
【００３５】
上記構成により、スリットを形成することによってベンド転移を容易にしながら、各画素についてスリットの大きさを変えることによって、蓄積容量を変えていくことが出来、ゲート信号歪みによって発生するフリッカを抑制することが出来る。これは以下のように説明出来る。
【００３６】
液晶表示装置の大画面化、高解像度化に伴い、信号配線の抵抗や寄生容量が増大し、そのため入力側から離れるに従ってゲート信号の波形が徐々に鈍る。その結果、ゲート信号がオフ電圧になる瞬間、ＴＦＴに形成された容量と画素内のトータル容量とのカップリングにより画素電圧が電圧降下を起こす。この降下電圧は突き抜け電圧と呼ばれ、以下の（１）式で表される。
【００３７】
ΔＶｐ＝ΔＶｇ×Ｃｇｄ／（Ｃｇｄ＋Ｃｌｃ＋Ｃｓｔ） （１）
ここで、ΔＶｐは突き抜け電圧、ΔＶｇはゲート信号電圧の変化、Ｃｇｄはゲート・ドレイン電極間容量、Ｃｌｃは液晶容量、Ｃｓｔは蓄積容量である。この時、ゲートパルスが鈍ることにより、この期間、薄膜トランジスタから画素へ信号電流がリークする。このリーク電流により突き抜け電圧分降下した画素電位が上昇し、ゲート信号の鈍りの少ない入力側との間で画素電位に差が生じ、これがフリッカ発生の原因となる。
【００３８】
これに対しゲート信号の入力側から離れるに従って、スリットの大きさを変えることによって各画素に形成された蓄積容量を小さくしていくことが簡単に出来る。この結果、ゲート信号の鈍りによって発生する信号リークによる画素電位の上昇分対して、（１）式より突き抜け電圧を変えて各画素電位を一定の値とすることが出来、液晶表示素子の左右の輝度差やフリッカを解消出来る。
【００３９】
また図３(b)に示すように、スリットの代わりに突起９を蓄積容量配線の下層に形成し、ゲート信号の供給側から終端側に向かって突起９の大きさ（周辺長）が小さくなるように形成してもよい。この構成によっても、同様にゲート信号の鈍りに従って、蓄積容量を小さくしていくことが出来、画素電位を表示画面内で一定にすることが出来る。また、スリットと突起を組み合わせた構成を用いても良い。
【００４０】
（実施の形態３）
図４は実施の形態３の液晶表示装置における１画素の電極構成を表す平面図である。
【００４１】
本実施の形態が実施の形態１と異なっているのは、蓄積容量配線５から蓄積容量電極５ｂが分岐し、この蓄積容量電極５ｂと重なる位置にスリット６が設けられている点である。
【００４２】
上記構成によれば、蓄積容量配線５を上層に形成する場合でも、蓄積容量配線５にスリットを設ける必要がなくなるため、スリット形成部において配線幅が極端に狭くなり配線の断線不良を起こすのを防止出来る。
【００４３】
（実施の形態４）
図５は実施の形態４の液晶表示装置における１画素の電極構成を表す平面図である。
【００４４】
本実施の形態が実施の形態１と異なっているのは、蓄積容量配線が形成されておらず、蓄積容量がゲート配線１と画素電極４の重なりによって形成されており、この蓄積容量部にスリット６が形成され、ゲート配線１がスリットの形状に沿って変形している点である。
【００４５】
上記構成によれば、ゲート配線を用いて蓄積容量を形成した場合でも、開口率を向上することが出来る。
【００４６】
（実施の形態５）
図６は実施の形態５の液晶表示装置における１画素の電極構成を表す平面図である。
【００４７】
図６においてソース配線２の一部が屈曲した形状に形成されており、これに合わせて画素電極４、及び対向基板側に設けられたブラックマトリクス１０も屈曲した形状に形成されている。また蓄積容量配線と重なる位置にはスリット及び突起の形成は行わなかった。その他の構成は実施の形態１と同様に構成されている。
【００４８】
上記構成によれば、ソース配線２及び画素電極４が屈曲して形成された液晶表示装置において、開口率の低下を抑制し、明るい液晶表示装置を得ることが出来る。
【００４９】
尚、ブラックマトリクス１０はカラーフィルタ基板側に形成するとしたが、電極が形成されているアレイ基板側に形成しても良い。
【００５０】
（実施の形態６）
図７は実施の形態６の液晶表示装置における１画素の電極構成を表す平面図である。
【００５１】
本実施の形態が実施の形態５と異なっているのは、蓄積容量電極５ｂが蓄積容量配線５から分岐し、この蓄積容量電極５がブラックマトリクス１０と重なる位置に形成されている点である。また蓄積容量電極５ｂの一部はソース配線２の屈曲部に沿って屈曲した構成になっている。
【００５２】
上記構成によれば、蓄積容量部をブラックマトリクスの下層に形成出来、その分蓄積容量配線５の幅を狭く出来るので、開口率の低下を更に抑制し、明るい液晶表示装置を得ることが出来る。
【００５３】
（実施の形態７）
図８は実施の形態７の液晶表示装置における１画素の電極構成を表す平面図である。
【００５４】
図８においてゲート配線１ｂの一部が屈曲した形状に形成されており、これに合わせて画素電極４ｂ、及び対向基板側に設けられたブラックマトリクス１０ｂも屈曲した形状に形成されている。その他の構成は実施の形態１と同様に構成されている。
【００５５】
上記構成によれば、ゲート配線及び画素電極が屈曲して形成された液晶表示装置において、開口率の低下を抑制し、明るい液晶表示装置を得ることが出来る。
【００５６】
尚、ブラックマトリクス１０は対向基板側に形成するとしたが、電極が形成されている基板側に形成しても良い。
【００５７】
【発明の効果】
以上のように本発明によれば、ベンド配向方式の液晶表示装置において、スリットの形状に沿って蓄積容量配線の形状を変形させる、あるいはソース配線の屈曲部に沿ってブラックマトリクスを変形させることにより、確実なベンド配向転移を行いながら開口率低下を抑制し、明るく表示品質の高い液晶表示装置を提供することが出来る。
【図面の簡単な説明】
【図１】（ａ）実施の形態１の液晶表示装置における１画素の電極構成を表す平面図
（ｂ）実施の形態１の図１（ａ）におけるＡ−Ａ'部分の断面図
（ｃ）実施の形態１の液晶表示装置において別の構成例を表す図１（ａ）おけるＡ−Ａ'部分の断面図
【図２】（ａ）実施の形態１の液晶表示装置において別の構成例を表す１画素の電極構成を表す平面図
（ｂ）実施の形態１の液晶表示装置において別の構成例を表す１画素の電極構成を表す平面図
【図３】（ａ）実施の形態２の液晶表示装置おけるアレイの構成を表す図
（ｂ）実施の形態２の液晶表示装置において別の構成を表す１画素の断面図
【図４】実施の形態３の液晶表示装置おける１画素の電極構成を表す平面図
【図５】実施の形態４の液晶表示装置おける１画素の電極構成を表す平面図
【図６】実施の形態５の液晶表示装置における１画素の構成を表す平面図
【図７】実施の形態６の液晶表示装置における１画素の構成を表す平面図
【図８】実施の形態７の液晶表示装置における１画素の構成を表す平面図
【図９】（ａ）従来の液晶表示パネルにおける１画素の電極構成を表す平面図
（ｂ）従来の液晶表示パネルの図９（ａ）におけるＡ−Ａ'部分の断面図
【図１０】（ａ）従来の液晶表示パネルにおける１画素の構成を表す平面図
（ｂ）従来の液晶表示パネルの図９（ａ）におけるＡ−Ａ'部分の断面図で、液晶の初期配向状態を表す図
（ｃ）従来の液晶表示パネルの図９（ａ）におけるＡ−Ａ'部分の断面図で、液晶のベンド配向状態を表す図
【図１１】（ａ）従来の液晶表示パネルにおける１画素の構成を表す平面図
（ｂ）従来の液晶表示パネルの図１１（ａ）におけるＡ−Ａ'部分の断面図
【符号の説明】
１ ゲート配線
２ ソース配線
３ 薄膜トランジスタ（ＴＦＴ）
４，４ｂ，１０４ 画素電極
５ 蓄積容量配線
６ スリット
７ 絶縁層
８ 対向電極
９，９ｂ 突起
１０，１１０，１１０ｂ ブラックマトリクス（ＢＭ）
１０１，１０２ 基板
１０３，１０４ 電極
１０５，１０６ 開口部
１０７，１０８ 第２の電極
【発明の属する技術分野】
本発明は液晶表示装置、特に高速応答特性や広視野角特性を有するベンド配向液晶モードを利用した液晶表示装置に関するものである。
【０００２】
【従来の技術】
薄膜トランジスタ（ＴＦＴ：Thin-Film-Transistor）を用いたアクティブマトリクス型液晶ディスプレイは薄型化、軽量化、低電圧駆動可能などの長所によりカムコーダ用のディスプレイ、パ−ソナルコンピュ−タ−、パ−ソナルワ−ドプロセッサ−のディスプレイなど種々の分野へ利用されており、大きな市場を形成している。
【０００３】
特に近年では従来のパソコン等での静止画表示に加えて、動画表示やＴＶ用途への利用が広がりつつあり、こうした動画表示に適した液晶表示装置への要求が高まってきている。
【０００４】
これに対応し、高速応答性能を向上させる液晶素子としてベンド配向させた液晶表示素子が特開平７−８４２５４号公報で提案されている。このベンド配向させた液晶セルは電圧に対する液晶の変化が早く、高速応答を実現出来るとしている。このベンド配向状態はスプレイ配向と呼ばれる初期配向状態に、液晶を表示駆動するよりも高い電圧を印加することにより転移させて作り出すことが出来るが、印加電圧が低下すると逆転移を起こすため、特開平９−１２００５９号公報にはベンド配向状態からスプレイ配向状態に逆転移するのを防止するためのポリマー重合方法が提案されている。また、特許公報第２９８８４６５号にはベンド配向を用い広視野角特性を得るために、液晶を駆動するための電極に開口部を設け、更に開口部分の別層にも電極を配置した構成の液晶表示装置が提案されている。
【０００５】
以下、上記従来の液晶表示装置について図面を用いて説明する。
【０００６】
図９(a)は従来の液晶表示装置における１画素の構成を表す平面図、図９(b)は図９(a)におけるＡ−Ａ'部分の断面図である。図９において、液晶層１００を介して２枚の基板１０１、１０２が対向し、基板１０１、１０２にはそれぞれ電極１０３、１０４が形成されている。また電極１０３、１０４にはそれぞれ開口部１０５、１０６が設けられ、更に開口部１０５、１０６と重なる位置に第２の電極１０７、１０８がそれぞれ絶縁層１０９、１１０を介して配置されている。
【０００７】
この時、電極１０３と電極１０４に印加する電圧より大きな電圧を第２の電極１０７と１０８に印加することにより、液晶層内に斜め電界が発生し、この電界に沿ってベンド配向状態へ転移していく。
【０００８】
一方、われわれが更に鋭意検討を行った結果、初期配向状態からベンド配向状態への転移を容易にさせるためには、鋭角形状のスリットが効果的であることを見い出した。またベンド転移に必要な電界をかける一方の電極として蓄積容量配線を利用することも考案した。この構成を用いた液晶表示装置の１画素を図１０に示す。図１０(a)は１画素の電極構成を示す平面図であり、１０(b)、１０(c)は図１０(a)のＡ−Ａ'断面図である。電圧印加前の初期状態では１０(b)に示す通りスプレイ配向と呼ばれる配向状態であるが、画素電極４と対向電極８の間に２０〜３０Ｖ程度の電圧を印加することによって、図１０(c)に示すベンド配向状態へと転移する。この時、図に示すように蓄積容量配線５と重なる位置の画素電極４に鋭角形状のスリット６を設けると、スリット６付近に、画素電極４と蓄積容量配線５の間で２方向の電界が発生し、前述のベンド配向転移が発生し易くなる。また、１１(a)、１１(b)に示すようにソース配線２と画素電極４の一部を屈曲させることによって、２つの電界方向を作り出した場合にも同様な効果が得られる。
【０００９】
【発明が解決しようとする課題】
しかしながら上記のように鋭角形状のスリット６全てを蓄積容量配線５と重なる位置に形成しようとすると、蓄積容量配線５の幅をスリット以上に広くする必要があり、開口率を低下させる要因となっていた。またソース配線２と画素電極４の一部を屈曲させた場合も、ソース配線２と画素電極４の間の光抜けを遮光するためにブラックマトリクス１１０ｂが必要となるが、電極の屈曲部分ではブラックマトリクスの重なりを広くする必要があり、開口率を低下させる要因となっていた。
【００１０】
本発明は上記従来の液晶表示装置の不都合に鑑みて創案されたものであり、特にベンド配向方式の液晶表示装置において、確実なベンド配向転移を行いながら開口率低下を抑制し、明るく表示品質の高い液晶表示装置を提供することを目的とする。
【００１１】
【課題を解決するための手段】
上記目的を実現するために本発明の液晶表示装置は以下の構成を有している。
【００１２】
手段１においては、蓄積容量配線と重なる位置に突起、あるいはスリットが形成され、突起、あるいはスリットの形状に沿って蓄積容量配線の形状を変形させた構成を有している。この構成により、蓄積容量配線を必要以上に幅広く形成する必要がないので開口率を向上することが出来る。
【００１３】
手段２においては、蓄積容量配線と重なる位置にスリットが形成され、ゲート配線端から離れるに従って蓄積容量が小さくなるように、スリットの大きさあるいは形状を変える構成を有している。この構成により、蓄積容量の補正を各画素で行うことが出来るようになり、ゲート信号の歪みによって発生する画素電位の変動を抑制出来る。
【００１４】
手段３においては、蓄積容量配線と重なる位置の下層に突起が形成され、前記ゲート配線端から離れるに従って蓄積容量が小さくなるように、突起の大きさあるいは形状を変る構成を有している。この構成により、蓄積容量の補正を各画素で行うことが出来るようになり、ゲート信号の歪みによって発生する画素電位の変動を抑制出来る。
【００１５】
手段４においては、蓄積容量配線から少なくとも１つ以上の蓄積容量電極が分岐して形成され、蓄積容量電極と重なる位置に突起、あるいはスリットが形成された構成を有している。この構成により、蓄積容量配線上に突起あるいはスリットを形成することによって、蓄積容量配線上に突起やスリットを形成しなくてよいため、突起やスリット形成部において線幅が細くなり、蓄積容量配線が断線し易くなるのを防止することが出来る。
【００１６】
手段５においては、ゲート配線と重なる位置に突起、あるいはスリットが形成され、突起、あるいはスリットの形状に沿ってゲート配線の形状を変形させた構成を有している。この構成により、ゲート配線を必要以上に幅広く形成する必要がないので開口率を向上することが出来る。
【００１７】
手段６においては、ゲート配線と画素電極との間に形成された蓄積容量部と重なる位置にスリットが形成され、ゲート配線端から離れるに従って蓄積容量部容量が小さくなるように、スリットの大きさあるいは形状を変えている構成を有している。この構成により、蓄積容量の補正を各画素で行うことが出来るようになり、ゲート信号の歪みによって発生する画素電位の変動を抑制出来る。
【００１８】
手段７においては、ソース配線の少なくとも一部が屈曲した形状を有し、他方の基板上にソース配線に沿って形成されたブラックマトリクスを有が、ソース配線の屈曲した形状に合わせて屈曲した構成を有している。この構成により、ブラックマトリクスを必要以上に幅広く形成する必要がないので開口率を向上することが出来る。
【００１９】
手段８においては、ゲート配線の少なくとも一部が屈曲した形状を有し、他方の基板上にゲート配線に沿って形成されたブラックマトリクスを有が、ゲート配線の屈曲した形状に合わせて屈曲した構成を有している。この構成により、ブラックマトリクスを必要以上に幅広く形成する必要がないので開口率を向上することが出来る。
【００２０】
手段９においては、ソース配線の少なくとも一部が屈曲した形状を有し、蓄積容量電極の一部がソース配線の屈曲した形状に沿って屈曲している構成を有している。この構成により、屈曲部でも直線部と同様にソース配線と蓄積容量電極との間隙を最小にすることが出来、この間隙からの光もれを抑制出来る。
【００２１】
手段１０においては、蓄積容量電極の少なくとも一部が、他方の基板上に形成されたブラックマトリクスと重なる位置に形成されている構成を有している。この構成により、蓄積容量電極による非開口部分をブラックマトリクス下とすることが出来、開口率の低下を抑制出来る。
【００２２】
【発明の実施の形態】
以下本発明の液晶表示装置について図面を用いてより具体的に説明する。但し、以降の図面の説明においては前述の従来例で用いた構成と同じ部分には重複を避け、同じ符号を付けて説明する。
【００２３】
（実施の形態１）
図１(a)は実施の形態１の液晶表示装置におけるアクティブマトリクスアレイ基板上の１画素の電極構成を表す平面図、図１(b)は図１(a)におけるＡ−Ａ'部分の断面図である。図１(a)、(b)において１は走査信号を供給するゲート配線、２は映像信号を供給するソース配線で、前記ゲート配線１との交差部付近にスイッチング素子として半導体層を有するＴＦＴ３が形成されている。４はＴＦＴ３を介してソース配線２と接続された画素電極、５は画素電極４との間で蓄積容量を形成する蓄積容量配線で、各画素の蓄積容量配線５は全て電気的に接続されている。６は蓄積容量部に形成されたスリットで、このスリット６の一部が鋭角形状に形成されており、また前記蓄積容量配線５が、このスリット６の形状に沿って変形している。以上は全てアレイ基板上に形成されている。
【００２４】
１１０はカラーフィルタ基板（対向基板：図示せず）上に形成されたブラックマトリクスの位置を示すもので、ゲート配線１あるいはソース配線２と、画素電極４とのすき間に出来る電界の非制御領域を覆うように配置されている。またブラックマトリクスの開口部には各画素毎に赤色、緑色、青色のいずれかの色層を有したカラーフィルタが形成され、液晶表示パネル全体ではこの３色を繰り返す配置となっている。上記のように構成されたアレイ基板とカラーフィルタ基板が、基板上に散布されたビーズ、あるいはポストスペーサ等によって一定のギャップを保ちながら液晶を介して対向し、周囲をシール剤等によって封止され液晶パネルを構成している。
【００２５】
本実施の形態における液晶表示装置は、例えば以下のようにして作製することが出来る。
【００２６】
まず、アレイ基板となるガラス上に、アルミニウム（Ａｌ）を主成分とする第１の導電層をスパッタ法等で成膜した後、フォトリソグラフ法で同一平面状にパターン形成して、ゲート配線１、蓄積容量配線５を得る。ここで導電層として使用する材料は配線抵抗の低い金属が望ましいが、とくにアルミニウム系金属に限定するものではなく、また、単層膜でも多層膜であってもよい。次いでＣＶＤ法等により窒化珪素（ＳｉＮｘ）等の絶縁層７を堆積させた後、ａ−Ｓｉ等からなる半導体層をＣＶＤ法などで形成する。更に、第１の導電層と同様な工程にて第２の導電膜層を形成、パターニングして、ソース配線２、ＴＦＴ３を得る。この後、絶縁層７と同様な工程にてＴＦＴ３上に絶縁層を形成したのち、第１の導電層と同様な工程にて第３の導電層を形成・パターニングを行い、スリット６が形成された画素電極４を得る。
【００２７】
一方、カラーフィルタ基板となるガラス基板上には、金属Ｃｒをスパッタ等により成膜後、フォトリソグラフ法で同一平面状にパターン形成して導電性のブラックマトリクス１１０を得る。次に、ＲＧＢの３色を各々の色素を有する樹脂を順にパターン形成し、ドット状に配置されたカラーフィルター層を得る。この後、画素電極形成工程と同様な工程にて対向電極をカラーフィルタ上に形成し、カラーフィルタ基板を得る。
【００２８】
このように作製された２つの基板に配向膜を塗布し、所定の方向にラビングを行い、基板間に樹脂スペーサを挟んだ状態で周辺部をシール剤で接着した後、液晶を注入し封止して液晶パネルを得る。この後、液晶パネルの周辺にソース駆動回路、ゲート駆動回路、及び各々の駆動回路上にあるＩＣなどの駆動回路素子にはコントローラからコントロール信号や電源が入力出来るようにフラットケーブルなどが接続され液晶表示装置を得る。
【００２９】
上述のように構成された液晶表示装置に、例えば、画素電極４と蓄積容量配線５に２０Ｖ程度の電圧を最初に印加することで、スリット６形成部付近の液晶に横方向の電界が印加され、この部分を核として容易にしかも確実に液晶全体をベンド配向状態とすることが出来る。このベンド配向状態となった液晶に対し、各駆動回路から表示用の信号が供給されることで、高速な表示が行える。
【００３０】
この時、蓄積容量配線５をスリット６形状に沿って変形させることで、蓄積容量配線ののスリット形成部以外は幅狭く形成出来、その分開口率を向上することが出来た。
【００３１】
尚、図１(c)に示すように第１の導電層により画素電極４を形成し、第２あるいは第３の導電層によりスリット６ｂが形成された蓄積容量配線５を形成しても良い。この場合にも同様な転移と開口率向上の効果が得られる。
【００３２】
また、スリット形状はひし形としたが、これに限定されるものではなく、例えば図２（ａ）に示すような形状でもよいし、図２(b)のように突起が形成されているものについても同様に開口率を向上出来る。
【００３３】
（実施の形態２）
図３(a)は実施の形態２の液晶表示装置におけるアレイ構成の一部を表す平面図である。
【００３４】
本実施の形態では、ゲート信号の供給側から終端側へ行くに従って、画素電極４に形成されたスリット５が大きくなるように形成した以外は実施の形態１と同様な構成とした。
【００３５】
上記構成により、スリットを形成することによってベンド転移を容易にしながら、各画素についてスリットの大きさを変えることによって、蓄積容量を変えていくことが出来、ゲート信号歪みによって発生するフリッカを抑制することが出来る。これは以下のように説明出来る。
【００３６】
液晶表示装置の大画面化、高解像度化に伴い、信号配線の抵抗や寄生容量が増大し、そのため入力側から離れるに従ってゲート信号の波形が徐々に鈍る。その結果、ゲート信号がオフ電圧になる瞬間、ＴＦＴに形成された容量と画素内のトータル容量とのカップリングにより画素電圧が電圧降下を起こす。この降下電圧は突き抜け電圧と呼ばれ、以下の（１）式で表される。
【００３７】
ΔＶｐ＝ΔＶｇ×Ｃｇｄ／（Ｃｇｄ＋Ｃｌｃ＋Ｃｓｔ） （１）
ここで、ΔＶｐは突き抜け電圧、ΔＶｇはゲート信号電圧の変化、Ｃｇｄはゲート・ドレイン電極間容量、Ｃｌｃは液晶容量、Ｃｓｔは蓄積容量である。この時、ゲートパルスが鈍ることにより、この期間、薄膜トランジスタから画素へ信号電流がリークする。このリーク電流により突き抜け電圧分降下した画素電位が上昇し、ゲート信号の鈍りの少ない入力側との間で画素電位に差が生じ、これがフリッカ発生の原因となる。
【００３８】
これに対しゲート信号の入力側から離れるに従って、スリットの大きさを変えることによって各画素に形成された蓄積容量を小さくしていくことが簡単に出来る。この結果、ゲート信号の鈍りによって発生する信号リークによる画素電位の上昇分対して、（１）式より突き抜け電圧を変えて各画素電位を一定の値とすることが出来、液晶表示素子の左右の輝度差やフリッカを解消出来る。
【００３９】
また図３(b)に示すように、スリットの代わりに突起９を蓄積容量配線の下層に形成し、ゲート信号の供給側から終端側に向かって突起９の大きさ（周辺長）が小さくなるように形成してもよい。この構成によっても、同様にゲート信号の鈍りに従って、蓄積容量を小さくしていくことが出来、画素電位を表示画面内で一定にすることが出来る。また、スリットと突起を組み合わせた構成を用いても良い。
【００４０】
（実施の形態３）
図４は実施の形態３の液晶表示装置における１画素の電極構成を表す平面図である。
【００４１】
本実施の形態が実施の形態１と異なっているのは、蓄積容量配線５から蓄積容量電極５ｂが分岐し、この蓄積容量電極５ｂと重なる位置にスリット６が設けられている点である。
【００４２】
上記構成によれば、蓄積容量配線５を上層に形成する場合でも、蓄積容量配線５にスリットを設ける必要がなくなるため、スリット形成部において配線幅が極端に狭くなり配線の断線不良を起こすのを防止出来る。
【００４３】
（実施の形態４）
図５は実施の形態４の液晶表示装置における１画素の電極構成を表す平面図である。
【００４４】
本実施の形態が実施の形態１と異なっているのは、蓄積容量配線が形成されておらず、蓄積容量がゲート配線１と画素電極４の重なりによって形成されており、この蓄積容量部にスリット６が形成され、ゲート配線１がスリットの形状に沿って変形している点である。
【００４５】
上記構成によれば、ゲート配線を用いて蓄積容量を形成した場合でも、開口率を向上することが出来る。
【００４６】
（実施の形態５）
図６は実施の形態５の液晶表示装置における１画素の電極構成を表す平面図である。
【００４７】
図６においてソース配線２の一部が屈曲した形状に形成されており、これに合わせて画素電極４、及び対向基板側に設けられたブラックマトリクス１０も屈曲した形状に形成されている。また蓄積容量配線と重なる位置にはスリット及び突起の形成は行わなかった。その他の構成は実施の形態１と同様に構成されている。
【００４８】
上記構成によれば、ソース配線２及び画素電極４が屈曲して形成された液晶表示装置において、開口率の低下を抑制し、明るい液晶表示装置を得ることが出来る。
【００４９】
尚、ブラックマトリクス１０はカラーフィルタ基板側に形成するとしたが、電極が形成されているアレイ基板側に形成しても良い。
【００５０】
（実施の形態６）
図７は実施の形態６の液晶表示装置における１画素の電極構成を表す平面図である。
【００５１】
本実施の形態が実施の形態５と異なっているのは、蓄積容量電極５ｂが蓄積容量配線５から分岐し、この蓄積容量電極５がブラックマトリクス１０と重なる位置に形成されている点である。また蓄積容量電極５ｂの一部はソース配線２の屈曲部に沿って屈曲した構成になっている。
【００５２】
上記構成によれば、蓄積容量部をブラックマトリクスの下層に形成出来、その分蓄積容量配線５の幅を狭く出来るので、開口率の低下を更に抑制し、明るい液晶表示装置を得ることが出来る。
【００５３】
（実施の形態７）
図８は実施の形態７の液晶表示装置における１画素の電極構成を表す平面図である。
【００５４】
図８においてゲート配線１ｂの一部が屈曲した形状に形成されており、これに合わせて画素電極４ｂ、及び対向基板側に設けられたブラックマトリクス１０ｂも屈曲した形状に形成されている。その他の構成は実施の形態１と同様に構成されている。
【００５５】
上記構成によれば、ゲート配線及び画素電極が屈曲して形成された液晶表示装置において、開口率の低下を抑制し、明るい液晶表示装置を得ることが出来る。
【００５６】
尚、ブラックマトリクス１０は対向基板側に形成するとしたが、電極が形成されている基板側に形成しても良い。
【００５７】
【発明の効果】
以上のように本発明によれば、ベンド配向方式の液晶表示装置において、スリットの形状に沿って蓄積容量配線の形状を変形させる、あるいはソース配線の屈曲部に沿ってブラックマトリクスを変形させることにより、確実なベンド配向転移を行いながら開口率低下を抑制し、明るく表示品質の高い液晶表示装置を提供することが出来る。
【図面の簡単な説明】
【図１】（ａ）実施の形態１の液晶表示装置における１画素の電極構成を表す平面図
（ｂ）実施の形態１の図１（ａ）におけるＡ−Ａ'部分の断面図
（ｃ）実施の形態１の液晶表示装置において別の構成例を表す図１（ａ）おけるＡ−Ａ'部分の断面図
【図２】（ａ）実施の形態１の液晶表示装置において別の構成例を表す１画素の電極構成を表す平面図
（ｂ）実施の形態１の液晶表示装置において別の構成例を表す１画素の電極構成を表す平面図
【図３】（ａ）実施の形態２の液晶表示装置おけるアレイの構成を表す図
（ｂ）実施の形態２の液晶表示装置において別の構成を表す１画素の断面図
【図４】実施の形態３の液晶表示装置おける１画素の電極構成を表す平面図
【図５】実施の形態４の液晶表示装置おける１画素の電極構成を表す平面図
【図６】実施の形態５の液晶表示装置における１画素の構成を表す平面図
【図７】実施の形態６の液晶表示装置における１画素の構成を表す平面図
【図８】実施の形態７の液晶表示装置における１画素の構成を表す平面図
【図９】（ａ）従来の液晶表示パネルにおける１画素の電極構成を表す平面図
（ｂ）従来の液晶表示パネルの図９（ａ）におけるＡ−Ａ'部分の断面図
【図１０】（ａ）従来の液晶表示パネルにおける１画素の構成を表す平面図
（ｂ）従来の液晶表示パネルの図９（ａ）におけるＡ−Ａ'部分の断面図で、液晶の初期配向状態を表す図
（ｃ）従来の液晶表示パネルの図９（ａ）におけるＡ−Ａ'部分の断面図で、液晶のベンド配向状態を表す図
【図１１】（ａ）従来の液晶表示パネルにおける１画素の構成を表す平面図
（ｂ）従来の液晶表示パネルの図１１（ａ）におけるＡ−Ａ'部分の断面図
【符号の説明】
１ ゲート配線
２ ソース配線
３ 薄膜トランジスタ（ＴＦＴ）
４，４ｂ，１０４ 画素電極
５ 蓄積容量配線
６ スリット
７ 絶縁層
８ 対向電極
９，９ｂ 突起
１０，１１０，１１０ｂ ブラックマトリクス（ＢＭ）
１０１，１０２ 基板
１０３，１０４ 電極
１０５，１０６ 開口部
１０７，１０８ 第２の電極
Claims (13)
- 液晶を挟持して対向する２枚の基板のうち、一方の基板の対向面側に、マトリックス状に配置されたゲート配線及びソース配線、前記ゲート配線とソース配線の各交差点に対応して設けられたスイッチング素子、前記スイッチング素子に接続された画素電極、前記画素電極との間に蓄積容量を形成する蓄積容量配線と、他方の基板上に形成された対向電極と、前記ゲート配線、ソース配線、及び対向電極に接続され前記液晶を制御するための駆動手段とを少なくとも備え、ベンド配向液晶モードを利用した液晶表示装置において、前記蓄積容量配線と重なる位置に突起、あるいはスリットが形成され、前記突起、あるいはスリットの形状に沿って前記蓄積容量配線の形状を変形させたことを特徴とする液晶表示装置。
- 液晶を挟持して対向する２枚の基板のうち、一方の基板の対向面側に、マトリックス状に配置されたゲート配線及びソース配線、前記ゲート配線とソース配線の各交差点に対応して設けられたスイッチング素子、前記スイッチング素子に接続された画素電極、前記画素電極との間に蓄積容量を形成する蓄積容量配線と、他方の基板上に形成された対向電極と、前記ゲート配線、ソース配線、及び対向電極に接続され前記液晶を制御するための駆動手段とを少なくとも備え、ベンド配向液晶モードを利用した液晶表示装置において、前記蓄積容量配線と重なる位置にスリットが形成され、前記ゲート配線の信号入力端から離れるに従って前記蓄積容量が小さくなるように、前記スリットの大きさあるいは形状を変えていることを特徴とする液晶表示装置。
- 液晶を挟持して対向する２枚の基板のうち、一方の基板の対向面側に、マトリックス状に配置されたゲート配線及びソース配線、前記ゲート配線とソース配線の各交差点に対応して設けられたスイッチング素子、前記スイッチング素子に接続された画素電極、前記画素電極との間に蓄積容量を形成する蓄積容量配線と、他方の基板上に形成された対向電極と、前記ゲート配線、ソース配線、及び対向電極に接続され前記液晶を制御するための駆動手段とを少なくとも備え、ベンド配向液晶モードを利用した液晶表示装置において、前記蓄積容量配線と重なる位置の下層に突起が形成され、前記ゲート配線の信号入力端から離れるに従って前記蓄積容量が小さくなるように、前記突起の大きさあるいは形状を変えていることを特徴とする液晶表示装置。
- 蓄積容量配線から少なくとも１つ以上の蓄積容量電極が分岐して形成され、前記蓄積容量電極と重なる位置に突起、あるいはスリットが形成されたことを特徴とする請求項１から３のいずれかに記載の液晶表示装置。
- 液晶を挟持して対向する２枚の基板のうち、一方の基板の対向面側に、マトリックス状に配置されたゲート配線及びソース配線、前記ゲート配線とソース配線の各交差点に対応して設けられたスイッチング素子、前記スイッチング素子に接続された画素電極、前記ゲート配線と前記画素電極との間に形成された蓄積容量部と、他方の基板上に形成された対向電極と、前記ゲート配線、ソース配線、及び対向電極に接続され前記液晶を制御するための駆動手段とを少なくとも備え、ベンド配向液晶モードを利用した液晶表示装置において、前記ゲート配線と重なる位置に突起、あるいはスリットが形成され、前記突起、あるいはスリットの形状に沿って前記ゲート配線の形状を変形させたことを特徴とする液晶表示装置。
- 液晶を挟持して対向する２枚の基板のうち、一方の基板の対向面側に、マトリックス状に配置されたゲート配線及びソース配線、前記ゲート配線とソース配線の各交差点に対応して設けられたスイッチング素子、前記スイッチング素子に接続された画素電極、前記ゲート配線と前記画素電極との間に形成された蓄積容量部と、他方の基板上に形成された対向電極と、前記ゲート配線、ソース配線、及び対向電極に接続され前記液晶を制御するための駆動手段とを少なくとも備え、ベンド配向液晶モードを利用した液晶表示装置において、前記蓄積容量部と重なる位置にスリットが形成され、前記ゲート配線の信号入力端から離れるに従って前記蓄積容量部容量が小さくなるように、前記スリットの大きさあるいは形状を変えていることを特徴とする液晶表示装置。
- 液晶を挟持して対向する２枚の基板のうち、一方の基板の対向面側に、マトリックス状に配置されたゲート配線及びソース配線、前記ゲート配線とソース配線の各交差点に対応して設けられたスイッチング素子、前記スイッチング素子に接続された画素電極、他方の基板上に形成された対向電極と、前記ゲート配線、ソース配線、及び対向電極に接続され前記液晶を制御するための駆動手段とを少なくとも備え、ベンド配向液晶モードを利用した液晶表示装置において、前記ソース配線の少なくとも一部が屈曲した形状を有し、前記一方の基板上あるいは前記他方の基板上にソース配線に沿って形成されたブラックマトリクスを有し、前記ブラックマトリクスが前記ソース配線の屈曲した形状に合わせて屈曲していることを特徴とする液晶表示装置。
- 液晶を挟持して対向する２枚の基板のうち、一方の基板の対向面側に、マトリックス状に配置されたゲート配線及びソース配線、前記ゲート配線とソース配線の各交差点に対応して設けられたスイッチング素子、前記スイッチング素子に接続された画素電極、他方の基板上に形成された対向電極と、前記ゲート配線、ソース配線、及び対向電極に接続され前記液晶を制御するための駆動手段とを少なくとも備え、ベンド配向液晶モードを利用した液晶表示装置において、前記ゲート配線の少なくとも一部が屈曲した形状を有し、前記一方の基板上あるいは前記他方の基板上にゲート配線に沿って形成されたブラックマトリクスを有し、前記ブラックマトリクスが前記ゲート配線の屈曲した形状に合わせて屈曲していることを特徴とする液晶表示装置。
- 液晶を挟持して対向する２枚の基板のうち、一方の基板の対向面側に、マトリックス状に配置されたゲート配線及びソース配線、前記ゲート配線とソース配線の各交差点に対応して設けられたスイッチング素子、前記スイッチング素子に接続された画素電極、前記画素電極との間に蓄積容量を形成する蓄積容量配線と、他方の基板上に形成された対向電極と、前記ゲート配線、ソース配線、及び対向電極に接続され前記液晶を制御するための駆動手段とを少なくとも備え、ベンド配向液晶モードを利用した液晶表示装置において、前記蓄積容量配線から少なくとも１つ以上の蓄積容量電極が分岐して形成され、前記ソース配線の少なくとも一部が屈曲した形状を有し、前記蓄積容量電極の一部が前記ソース配線の屈曲した形状に沿って屈曲していることを特徴とする液晶表示装置。
- 前記蓄積容量電極の少なくとも一部が、他方の基板上に形成されたブラックマトリクスと重なる位置に形成されていることを特徴とする請求項９記載の液晶表示装置。
- 液晶に電圧を印加しないときのゼロ電圧配向状態と、表示状態で用いる表示配向状態とが異なり、前記ゼロ電圧配向状態から表示配向状態に転移電圧を印加することによって転移させることを特徴とする請求項１〜１０のいずれか記載の液晶表示装置。
- ゼロ電圧配向状態がスプレイ配向であり、表示配向状態がベンド配向であることを特徴とする請求項１１記載の液晶表示装置。
- 前記スリットは、鋭角形状を含むことを特徴とする請求項１、２、５、６のいずれかに記載の液晶表示装。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001068945A JP4213356B2 (ja) | 2001-03-12 | 2001-03-12 | 液晶表示装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001068945A JP4213356B2 (ja) | 2001-03-12 | 2001-03-12 | 液晶表示装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2002268076A JP2002268076A (ja) | 2002-09-18 |
| JP4213356B2 true JP4213356B2 (ja) | 2009-01-21 |
Family
ID=18927054
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001068945A Expired - Fee Related JP4213356B2 (ja) | 2001-03-12 | 2001-03-12 | 液晶表示装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4213356B2 (ja) |
Families Citing this family (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7433007B2 (en) * | 2003-03-03 | 2008-10-07 | Hannistar Display Corporation | Pixel structure for liquid crystal display |
| JP4500611B2 (ja) * | 2003-07-08 | 2010-07-14 | ハンスター ディスプレイ コーポレーション | 液晶ディスプレイの画素構造 |
| KR101100874B1 (ko) * | 2003-10-08 | 2012-01-02 | 삼성전자주식회사 | 박막 트랜지스터 표시판 |
| KR20060057956A (ko) | 2004-11-24 | 2006-05-29 | 삼성에스디아이 주식회사 | 홀을 구비하는 대향전극을 포함하는 액정표시장치 및 그의제조방법 |
| JP2006208530A (ja) * | 2005-01-26 | 2006-08-10 | Mitsubishi Electric Corp | 液晶表示装置 |
| JP4760223B2 (ja) * | 2005-08-26 | 2011-08-31 | エプソンイメージングデバイス株式会社 | 液晶装置および電子機器 |
| US7772672B2 (en) | 2005-09-01 | 2010-08-10 | Micron Technology, Inc. | Semiconductor constructions |
| TWI329216B (en) * | 2006-01-02 | 2010-08-21 | Chunghwa Picture Tubes Ltd | Pixel structure and liquid crystal display panel |
| TWI329773B (en) * | 2006-03-20 | 2010-09-01 | Au Optronics Corp | Pixel structure and liquid crystal display panel |
| US8482709B2 (en) * | 2010-04-22 | 2013-07-09 | Samsung Display Co., Ltd. | Liquid crystal display |
| US20130293809A1 (en) * | 2011-01-18 | 2013-11-07 | Sharp Kabushiki Kaisha | Array substrate for liquid crystal panel, and liquid crystal panel |
-
2001
- 2001-03-12 JP JP2001068945A patent/JP4213356B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2002268076A (ja) | 2002-09-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3014291B2 (ja) | 液晶表示パネル、液晶表示装置及び液晶表示パネルの製造方法 | |
| US6356331B1 (en) | Liquid crystal display device | |
| US9329444B2 (en) | Liquid crystal display device | |
| US20010048500A1 (en) | Fringe field switching mode liquid crystal display | |
| KR100469342B1 (ko) | 액정표시소자 | |
| US20060012741A1 (en) | Vertical alignment liquid crystal display device | |
| JP3231638B2 (ja) | 液晶表示装置及びその駆動方法 | |
| US7671931B2 (en) | Liquid crystal display device and method of fabricating the same | |
| US20120038875A1 (en) | Low-cost large-screen wide-angle fast-response liquid crystal display apparatus | |
| US6850303B2 (en) | Liquid crystal display device having additional storage capacitance | |
| WO2010089820A1 (ja) | アクティブマトリクス基板、液晶パネル、液晶表示ユニット、液晶表示装置、テレビジョン受像機 | |
| US20120218484A1 (en) | Pixel array structure | |
| JP4213356B2 (ja) | 液晶表示装置 | |
| JP4065645B2 (ja) | アクティブマトリクス型液晶表示装置 | |
| US20080204646A1 (en) | In-plane switching mode liquid crystal display device | |
| KR20010105256A (ko) | 액정디스플레이 | |
| JP3549299B2 (ja) | 液晶表示装置 | |
| JP2003114445A (ja) | 液晶表示装置 | |
| US6914657B2 (en) | Liquid crystal display | |
| US8373169B2 (en) | Thin film transistor of liquid crystal display device with specified channel W/L ratio | |
| US8059221B2 (en) | Liquid crystal display and manufacturing method of the same | |
| KR20080024963A (ko) | 액정 표시 장치 | |
| WO2003083566A1 (en) | A vertically aligned mode liquid crystal display | |
| JP3554977B2 (ja) | 液晶表示装置 | |
| KR100923673B1 (ko) | 횡전계모드 액정표시소자 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060405 |
|
| RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20060512 |
|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20061109 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20080707 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080715 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080822 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20081028 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20081030 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111107 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111107 Year of fee payment: 3 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111107 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121107 Year of fee payment: 4 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121107 Year of fee payment: 4 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121107 Year of fee payment: 4 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131107 Year of fee payment: 5 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |