JPH0934736A - 動作切替えコントローラ - Google Patents
動作切替えコントローラInfo
- Publication number
- JPH0934736A JPH0934736A JP7182318A JP18231895A JPH0934736A JP H0934736 A JPH0934736 A JP H0934736A JP 7182318 A JP7182318 A JP 7182318A JP 18231895 A JP18231895 A JP 18231895A JP H0934736 A JPH0934736 A JP H0934736A
- Authority
- JP
- Japan
- Prior art keywords
- data
- storage means
- operation mode
- majority
- data processing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Hardware Redundancy (AREA)
- Multi Processors (AREA)
Abstract
(57)【要約】
【課題】 複数のデータ処理装置が複数のデータ記憶手
段をアクセスするときに複数の相異なる動作を切替えて
各動作を高速に実行することができる。 【解決手段】 多数決動作モード時に、ＭＰＵ１１〜１
５の処理によるデータのうち多数決に従ったデータがデ
ータバス多数決回路５４で選択され、選択されたデータ
が共通のデータとして双方向セレクタ４１〜４５を介し
てメモリブロック６１〜６５へ転送され、並列動作モー
ド時には、ＭＰＵ１１〜１５のデータが独立して双方向
セレクタ４１〜４５を介してそれぞれメモリブロック６
１〜６５へ転送される。
段をアクセスするときに複数の相異なる動作を切替えて
各動作を高速に実行することができる。 【解決手段】 多数決動作モード時に、ＭＰＵ１１〜１
５の処理によるデータのうち多数決に従ったデータがデ
ータバス多数決回路５４で選択され、選択されたデータ
が共通のデータとして双方向セレクタ４１〜４５を介し
てメモリブロック６１〜６５へ転送され、並列動作モー
ド時には、ＭＰＵ１１〜１５のデータが独立して双方向
セレクタ４１〜４５を介してそれぞれメモリブロック６
１〜６５へ転送される。
Description
【０００１】
【発明の属する技術分野】本発明は、動作切替えコント
ローラに係わり、詳細にはデータ処理装置を構成する複
数の計算機の多数決動作と並列動作とを切替えて複数の
メモリブロックをアクセスするに好適な動作切替えコン
トローラに関する。
ローラに係わり、詳細にはデータ処理装置を構成する複
数の計算機の多数決動作と並列動作とを切替えて複数の
メモリブロックをアクセスするに好適な動作切替えコン
トローラに関する。
【０００２】
【従来の技術】従来、複数のＭＰＵ（Micro Processor
Unit）を有する計算機システムにおいて、複数のＭＰＵ
がメモリをアクセスするに際しては、各ＭＰＵに別々の
処理をさせる並列分散処理と各ＭＰＵに同じ処理をさせ
る多数決処理を実行することが行われている。例えば、
図３に示すように、ＭＰＵを５台備えたシステムに置い
ては、ＭＰＵ３０１〜３０５にそれぞれ局所メモリ３１
１〜３１５を設け、各局所３１１〜３１５にそれぞれ別
々のソフトウエアをロードし、バッファ３２１〜３２５
を介して主メモリ３３０とデータの授受を行う並列分散
処理を実行するようになっている。また多数決処理を実
行する場合には、各局所メモリ３１１〜３１５に同じ処
理のソフトウエアをロードし、各ＭＰＵ３０１〜３０５
の処理結果をＭＰＵ間で交換し、ソフトウエアにより多
数決論理を取る方法が採用されている。
Unit）を有する計算機システムにおいて、複数のＭＰＵ
がメモリをアクセスするに際しては、各ＭＰＵに別々の
処理をさせる並列分散処理と各ＭＰＵに同じ処理をさせ
る多数決処理を実行することが行われている。例えば、
図３に示すように、ＭＰＵを５台備えたシステムに置い
ては、ＭＰＵ３０１〜３０５にそれぞれ局所メモリ３１
１〜３１５を設け、各局所３１１〜３１５にそれぞれ別
々のソフトウエアをロードし、バッファ３２１〜３２５
を介して主メモリ３３０とデータの授受を行う並列分散
処理を実行するようになっている。また多数決処理を実
行する場合には、各局所メモリ３１１〜３１５に同じ処
理のソフトウエアをロードし、各ＭＰＵ３０１〜３０５
の処理結果をＭＰＵ間で交換し、ソフトウエアにより多
数決論理を取る方法が採用されている。
【０００３】また多数決処理を実行するに際して、図４
に示すように、５台のＭＰＵ４０１〜４０５をそれぞれ
多数決回路４１０を介して主メモリ４２０と接続し、各
ＭＰＵ４０１〜４０５のデータの内指定のデータを多数
決回路４１０で選択し、選択したデータを基に主メモリ
４２０をアクセスする方法が採用されている。
に示すように、５台のＭＰＵ４０１〜４０５をそれぞれ
多数決回路４１０を介して主メモリ４２０と接続し、各
ＭＰＵ４０１〜４０５のデータの内指定のデータを多数
決回路４１０で選択し、選択したデータを基に主メモリ
４２０をアクセスする方法が採用されている。
【０００４】なお、この種の技術に関連するものとし
て、例えば、特開昭６０−２４７７３９号公報が挙げら
れる。
て、例えば、特開昭６０−２４７７３９号公報が挙げら
れる。
【０００５】
【発明が解決しようとする課題】しかし、従来技術のう
ちソフトウエアによって多数決処理を行うものでは、多
数決演算処理を行うのに時間を要し、多数決処理を高速
に行うことが困難である。また、多数決処理を実行する
ときにハードウエアとして多数決回路４１０を用いたも
のでは、多数決動作と並列動作を切替えて実行すること
ができない。
ちソフトウエアによって多数決処理を行うものでは、多
数決演算処理を行うのに時間を要し、多数決処理を高速
に行うことが困難である。また、多数決処理を実行する
ときにハードウエアとして多数決回路４１０を用いたも
のでは、多数決動作と並列動作を切替えて実行すること
ができない。
【０００６】そこで本発明の目的は、複数のデータ処理
装置が複数のデータ記憶手段をアクセスするときに複数
の相異なる動作を切替えて各動作を高速に実行すること
ができる動作切替えコントローラを提供することにあ
る。
装置が複数のデータ記憶手段をアクセスするときに複数
の相異なる動作を切替えて各動作を高速に実行すること
ができる動作切替えコントローラを提供することにあ
る。
【０００７】
【課題を解決するための手段】請求項１記載の発明で
は、（イ）複数のデータ処理装置からそれぞれデータを
取り込み複数のデータのうち指定の論理に従ったデータ
を選択して出力するデータ選択手段と、（ロ）第１動作
モード時にデータ選択手段の選択によるデータを複数の
記憶手段へそれぞれ転送する複数の第１データ転送手段
と、（ハ）第２動作モード時に各データ処理装置と各記
憶手段とを結ぶ複数のデータ伝送系を形成し各データ処
理装置と各記憶手段の間におけるデータの転送を各デー
タ伝送系ごとに実行する複数の第２データ転送手段と、
（ニ）各動作モードに応じて各データ記憶手段の指定の
記憶エリアのデータをアクセスする複数のアクセス手段
とを動作切替えコントローラに具備させる。
は、（イ）複数のデータ処理装置からそれぞれデータを
取り込み複数のデータのうち指定の論理に従ったデータ
を選択して出力するデータ選択手段と、（ロ）第１動作
モード時にデータ選択手段の選択によるデータを複数の
記憶手段へそれぞれ転送する複数の第１データ転送手段
と、（ハ）第２動作モード時に各データ処理装置と各記
憶手段とを結ぶ複数のデータ伝送系を形成し各データ処
理装置と各記憶手段の間におけるデータの転送を各デー
タ伝送系ごとに実行する複数の第２データ転送手段と、
（ニ）各動作モードに応じて各データ記憶手段の指定の
記憶エリアのデータをアクセスする複数のアクセス手段
とを動作切替えコントローラに具備させる。
【０００８】すなわち請求項１記載の発明では、第１動
作モード時に、各データ処理装置からのデータのうち指
定の論理に従ったデータを共通のデータとして選択し、
選択したデータを各記憶手段へ転送し、第２動作モード
時には各データ処理装置と各記憶手段間におけるデータ
の転送を各データ伝送系ごとに独立して実行するように
したことを特徴としている。
作モード時に、各データ処理装置からのデータのうち指
定の論理に従ったデータを共通のデータとして選択し、
選択したデータを各記憶手段へ転送し、第２動作モード
時には各データ処理装置と各記憶手段間におけるデータ
の転送を各データ伝送系ごとに独立して実行するように
したことを特徴としている。
【０００９】請求項２記載の発明では、（イ）複数のデ
ータ処理装置からそれぞれデータを取り込み複数のデー
タのうち多数決に従ったデータを選択して出力するデー
タ選択手段と、（ロ）多数決動作モード時にデータ選択
手段の選択によるデータを複数の記憶手段へそれぞれ転
送する複数の第１データ転送手段と、（ハ）並列動作モ
ード時に各データ処理装置と各記憶手段とを結ぶ複数の
データ伝送系を形成し各データ処理装置と各記憶手段の
間におけるデータの転送を各データ伝送系ごとに実行す
る複数の第２データ転送手段と、（ニ）各動作モードに
応じて各データ記憶手段の指定の記憶エリアのデータを
アクセスする複数のアクセス手段とを動作切替えコント
ローラに具備させる。
ータ処理装置からそれぞれデータを取り込み複数のデー
タのうち多数決に従ったデータを選択して出力するデー
タ選択手段と、（ロ）多数決動作モード時にデータ選択
手段の選択によるデータを複数の記憶手段へそれぞれ転
送する複数の第１データ転送手段と、（ハ）並列動作モ
ード時に各データ処理装置と各記憶手段とを結ぶ複数の
データ伝送系を形成し各データ処理装置と各記憶手段の
間におけるデータの転送を各データ伝送系ごとに実行す
る複数の第２データ転送手段と、（ニ）各動作モードに
応じて各データ記憶手段の指定の記憶エリアのデータを
アクセスする複数のアクセス手段とを動作切替えコント
ローラに具備させる。
【００１０】すなわち請求項２記載の発明では、多数決
動作モード時に、各データ処理装置からのデータのうち
指定の論理に従ったデータを共通のデータとして選択
し、選択したデータを各記憶手段へ転送し、並列動作モ
ード時には各データ処理装置と各記憶手段間におけるデ
ータの転送を各データ伝送系ごとに独立して実行するよ
うにしたことを特徴としている。
動作モード時に、各データ処理装置からのデータのうち
指定の論理に従ったデータを共通のデータとして選択
し、選択したデータを各記憶手段へ転送し、並列動作モ
ード時には各データ処理装置と各記憶手段間におけるデ
ータの転送を各データ伝送系ごとに独立して実行するよ
うにしたことを特徴としている。
【００１１】請求項３記載の発明では、（イ）複数のデ
ータ処理装置からそれぞれデータを取り込み複数のデー
タのうち指定の論理に従ったデータを選択して出力する
データ選択手段と、（ロ）第１動作モード時にデータ選
択手段の選択によるデータを複数の記憶手段へそれぞれ
転送する複数の第１データ転送手段と、（ハ）第１動作
モード時に複数のデータ記憶手段のうち指定のデータ記
憶手段からのデータを取り込みこのデータを各データ処
理装置へ転送するバッファ手段と、（ニ）第２動作モー
ド時に各データ処理装置と各記憶手段とを結ぶ複数のデ
ータ伝送系を形成し各データ処理装置と各データ記憶手
段の間におけるデータの転送を各データ伝送系ごとに実
行する複数の第２データ転送手段と、（ホ）各動作モー
ドに応じて各データ記憶手段の指定の記憶エリアのデー
タをアクセスする複数のアクセス手段とを動作切替えコ
ントローラに具備させる。
ータ処理装置からそれぞれデータを取り込み複数のデー
タのうち指定の論理に従ったデータを選択して出力する
データ選択手段と、（ロ）第１動作モード時にデータ選
択手段の選択によるデータを複数の記憶手段へそれぞれ
転送する複数の第１データ転送手段と、（ハ）第１動作
モード時に複数のデータ記憶手段のうち指定のデータ記
憶手段からのデータを取り込みこのデータを各データ処
理装置へ転送するバッファ手段と、（ニ）第２動作モー
ド時に各データ処理装置と各記憶手段とを結ぶ複数のデ
ータ伝送系を形成し各データ処理装置と各データ記憶手
段の間におけるデータの転送を各データ伝送系ごとに実
行する複数の第２データ転送手段と、（ホ）各動作モー
ドに応じて各データ記憶手段の指定の記憶エリアのデー
タをアクセスする複数のアクセス手段とを動作切替えコ
ントローラに具備させる。
【００１２】すなわち請求項３記載の発明では、第１動
作モード時に、各データ処理装置からのデータのうち指
定の論理に従ったデータを共通のデータとして選択し、
選択したデータを各記憶手段へ転送し、指定の記憶手段
からのデータをバッファ手段を介して各データ処理装置
へ転送し、第２動作モード時には各データ処理装置と各
記憶手段間におけるデータの転送を各データ伝送系ごと
に独立して実行するようにしたことを特徴としている。
作モード時に、各データ処理装置からのデータのうち指
定の論理に従ったデータを共通のデータとして選択し、
選択したデータを各記憶手段へ転送し、指定の記憶手段
からのデータをバッファ手段を介して各データ処理装置
へ転送し、第２動作モード時には各データ処理装置と各
記憶手段間におけるデータの転送を各データ伝送系ごと
に独立して実行するようにしたことを特徴としている。
【００１３】請求項４記載の発明では、（イ）複数のデ
ータ処理装置からそれぞれデータを取り込み複数のデー
タのうち多数決に従ったデータを選択して出力するデー
タ選択手段と、（ロ）多数決動作モード時にデータ選択
手段の選択によるデータを複数の記憶手段へそれぞれ転
送する複数の第１データ転送手段と、多数決動作モード
時に複数のデータ記憶手段のうち指定の記憶手段からの
データを取り込みこのデータを各データ処理装置へ転送
するバッファ手段と、（ハ）並列動作モード時に各デー
タ処理装置と各記憶手段とを結ぶ複数のデータ伝送系を
形成し各データ処理装置と各記憶手段の間におけるデー
タの転送を各データ伝送系ごとに実行する複数の第２デ
ータ転送手段と、（ニ）各動作モードに応じて各データ
記憶手段の指定の記憶エリアのデータをアクセスする複
数のアクセス手段とを動作切替えコントローラに具備さ
せる。
ータ処理装置からそれぞれデータを取り込み複数のデー
タのうち多数決に従ったデータを選択して出力するデー
タ選択手段と、（ロ）多数決動作モード時にデータ選択
手段の選択によるデータを複数の記憶手段へそれぞれ転
送する複数の第１データ転送手段と、多数決動作モード
時に複数のデータ記憶手段のうち指定の記憶手段からの
データを取り込みこのデータを各データ処理装置へ転送
するバッファ手段と、（ハ）並列動作モード時に各デー
タ処理装置と各記憶手段とを結ぶ複数のデータ伝送系を
形成し各データ処理装置と各記憶手段の間におけるデー
タの転送を各データ伝送系ごとに実行する複数の第２デ
ータ転送手段と、（ニ）各動作モードに応じて各データ
記憶手段の指定の記憶エリアのデータをアクセスする複
数のアクセス手段とを動作切替えコントローラに具備さ
せる。
【００１４】すなわち請求項４記載の発明では、多数決
動作モード時に、各データ処理装置からのデータのうち
指定の論理に従ったデータを共通のデータとして選択
し、選択したデータを各記憶手段へ転送し、指定の記憶
手段からのデータをバッファ手段を介して各データ処理
装置へ転送し、並列動作モード時には各データ処理装置
と各記憶手段間におけるデータの転送を各データ伝送系
ごとに独立して実行するようにしたことを特徴としてい
る。
動作モード時に、各データ処理装置からのデータのうち
指定の論理に従ったデータを共通のデータとして選択
し、選択したデータを各記憶手段へ転送し、指定の記憶
手段からのデータをバッファ手段を介して各データ処理
装置へ転送し、並列動作モード時には各データ処理装置
と各記憶手段間におけるデータの転送を各データ伝送系
ごとに独立して実行するようにしたことを特徴としてい
る。
【００１５】また請求項５記載の発明では、複数の第１
データ転送手段と複数の第２データ転送手段は各第１デ
ータ転送手段と各第２データ転送手段が一体化されて構
成されていることを特徴としている。
データ転送手段と複数の第２データ転送手段は各第１デ
ータ転送手段と各第２データ転送手段が一体化されて構
成されていることを特徴としている。
【００１６】
【発明の実施の形態】以下実施例につき本発明を詳細に
説明する。
説明する。
【００１７】図１は本発明の一実施例におけるコントロ
ーラが用いられた計算機システムの全体構成図、図２は
図１に示すコントローラの具体的内容を示すブロック構
成図である。
ーラが用いられた計算機システムの全体構成図、図２は
図１に示すコントローラの具体的内容を示すブロック構
成図である。
【００１８】図１および図２において、計算機システム
はデータ処理装置として、複数台、例えば５台のＭＰＵ
１１〜１５、記憶手段としてのメモリブロック６１〜６
５、コントローラ１０を備えて構成されており、コント
ローラ１０がＭＰＵ１１〜１５とメモリブロック６１〜
６５との間に配置されている。コントローラ１０は、Ｍ
ＰＵ１１〜１５とメモリブロック６１〜６５とを結ぶデ
ータ伝送系を構成するとともにデータ転送手段およびア
クセス手段を構成するようになっている。
はデータ処理装置として、複数台、例えば５台のＭＰＵ
１１〜１５、記憶手段としてのメモリブロック６１〜６
５、コントローラ１０を備えて構成されており、コント
ローラ１０がＭＰＵ１１〜１５とメモリブロック６１〜
６５との間に配置されている。コントローラ１０は、Ｍ
ＰＵ１１〜１５とメモリブロック６１〜６５とを結ぶデ
ータ伝送系を構成するとともにデータ転送手段およびア
クセス手段を構成するようになっている。
【００１９】コントローラ１０は、５台のデコーダ２１
〜２５、５台のセレクタ３１〜３５、５台の双方向セレ
クタ４１〜４５、アドレス・制御信号多数決回路５１、
デコーダ５２、バッハ５３、データバス多数決回路５４
を備えて構成されている。
〜２５、５台のセレクタ３１〜３５、５台の双方向セレ
クタ４１〜４５、アドレス・制御信号多数決回路５１、
デコーダ５２、バッハ５３、データバス多数決回路５４
を備えて構成されている。
【００２０】アドレス・制御信号多数決回路５１は、Ｍ
ＰＵ１１〜１５からアドレス・制御信号１０１〜１０５
を取り込み、これらの信号の多数決演算を行い、多数決
に従ったアドレス・制御信号１３０をデコーダ５２へ出
力するようになっている。デコーダ５２は、アドレス・
制御信号１３０に従ってバッファイネーブル制御信号を
バッファ５３へ出力し、双方向セレクタ制御信号１４１
〜１４５を双方向セレクタ４１〜４５へ出力し、アドレ
ス信号１５０をセレクタ３１〜３５へ出力するようにな
っている。バッファ５３は、バッファ手段として、各Ｍ
ＰＵ１１〜１５がメモリブロック６１〜６５からデータ
を読み出すときに、指定のメモリブロックのデータを双
方向セレクタ４１〜４５を介して取り込み、このデータ
をデータバス信号１１１〜１１５として各ＭＰＵ１１〜
１１５へ転送するようになっている。
ＰＵ１１〜１５からアドレス・制御信号１０１〜１０５
を取り込み、これらの信号の多数決演算を行い、多数決
に従ったアドレス・制御信号１３０をデコーダ５２へ出
力するようになっている。デコーダ５２は、アドレス・
制御信号１３０に従ってバッファイネーブル制御信号を
バッファ５３へ出力し、双方向セレクタ制御信号１４１
〜１４５を双方向セレクタ４１〜４５へ出力し、アドレ
ス信号１５０をセレクタ３１〜３５へ出力するようにな
っている。バッファ５３は、バッファ手段として、各Ｍ
ＰＵ１１〜１５がメモリブロック６１〜６５からデータ
を読み出すときに、指定のメモリブロックのデータを双
方向セレクタ４１〜４５を介して取り込み、このデータ
をデータバス信号１１１〜１１５として各ＭＰＵ１１〜
１１５へ転送するようになっている。
【００２１】データバス多数決回路５４は、データ選択
手段として構成されており、ＭＰＵ１１〜１５からデー
タバス信号１１１〜１１５を取り込み、これらの信号の
多数決演算を行い、多数決に従ったデータバス信号１２
０をそれぞれ双方向セレクタ４１〜４５へ転送するよう
になっている。
手段として構成されており、ＭＰＵ１１〜１５からデー
タバス信号１１１〜１１５を取り込み、これらの信号の
多数決演算を行い、多数決に従ったデータバス信号１２
０をそれぞれ双方向セレクタ４１〜４５へ転送するよう
になっている。
【００２２】デコーダ２１〜２５はＭＰＵ１１〜１５か
らアドレス・制御信号１０１〜１０５を取り込み、制御
信号１６１〜１６５を双方向セレクタ４１〜４５へ出力
し、アドレス信号１７１〜１７５をセレクタ３１〜３５
へ出力するようになっている。セレクタ３１〜３５はそ
れぞれ、多数決／並列動作モード設定信号（以下、動作
モード信号と称する。）１８０を取り込み、多数決動作
モード（第１動作モード）時に、アドレス信号１５０を
選択し、並列動作モード（第２動作モード）時にはアド
レス信号１７１〜１７５を選択し、選択によるアドレス
信号１８１〜１８５をそれぞれメモリブロック６１〜６
５へ出力し、各メモリブロック６１〜６５の指定の記憶
エリアに格納されたデータをアクセスするようになって
いる。すなわちアドレス・制御信号多数決回路５１、デ
コーダ５２、デコーダ２１〜２５、セレクタ３１〜３５
はアクセス手段を構成するようになっている。
らアドレス・制御信号１０１〜１０５を取り込み、制御
信号１６１〜１６５を双方向セレクタ４１〜４５へ出力
し、アドレス信号１７１〜１７５をセレクタ３１〜３５
へ出力するようになっている。セレクタ３１〜３５はそ
れぞれ、多数決／並列動作モード設定信号（以下、動作
モード信号と称する。）１８０を取り込み、多数決動作
モード（第１動作モード）時に、アドレス信号１５０を
選択し、並列動作モード（第２動作モード）時にはアド
レス信号１７１〜１７５を選択し、選択によるアドレス
信号１８１〜１８５をそれぞれメモリブロック６１〜６
５へ出力し、各メモリブロック６１〜６５の指定の記憶
エリアに格納されたデータをアクセスするようになって
いる。すなわちアドレス・制御信号多数決回路５１、デ
コーダ５２、デコーダ２１〜２５、セレクタ３１〜３５
はアクセス手段を構成するようになっている。
【００２３】双方向セレクタ４１〜４５は、動作モード
設定信号１８０を取り込み、多数決動作モード時に、双
方向セレクタ制御信号１４１〜１４５、データバス信号
１２０を選択し、データバス信号１２０をデータバス信
号１９１〜１９５として各メモリブロック６１〜６５へ
転送し、またメモリブロック６１〜６５からデータバス
信号１９１〜１９５を取り込み、この信号をデータバス
信号１２１としてバッファ５３へ転送するようになって
いる。さらに双方向セレクタ４１〜４５は、並列動作モ
ード時には、制御信号１６１〜１６５とデータバス信号
１１１〜１１５を取り込み、これらの信号により選択さ
れたデータをデータバス信号１９１〜１９５としてメモ
リブロック６１〜６５へ転送するようになっている。す
なわち双方向セレクタ４１〜４５はそれぞれ第１データ
転送手段と第２データ転送手段を構成するようになって
いる。
設定信号１８０を取り込み、多数決動作モード時に、双
方向セレクタ制御信号１４１〜１４５、データバス信号
１２０を選択し、データバス信号１２０をデータバス信
号１９１〜１９５として各メモリブロック６１〜６５へ
転送し、またメモリブロック６１〜６５からデータバス
信号１９１〜１９５を取り込み、この信号をデータバス
信号１２１としてバッファ５３へ転送するようになって
いる。さらに双方向セレクタ４１〜４５は、並列動作モ
ード時には、制御信号１６１〜１６５とデータバス信号
１１１〜１１５を取り込み、これらの信号により選択さ
れたデータをデータバス信号１９１〜１９５としてメモ
リブロック６１〜６５へ転送するようになっている。す
なわち双方向セレクタ４１〜４５はそれぞれ第１データ
転送手段と第２データ転送手段を構成するようになって
いる。
【００２４】次に、本発明の実施例の動作について説明
する。
する。
【００２５】まず、動作モード設定信号１８０により多
数決動作モードによる処理が指令されると、セレクタ３
１〜３５によりアドレス信号１５０が選択される。そし
て、ＭＰＵ１１〜１５において演算されたデータに関す
るデータバス信号１１１〜１１５が出力されると、これ
らの信号の多数決演算がデータバス多数決回路５４で行
われ、多数決に従ったデータバス信号１２０が各ＭＰＵ
１１〜１５共通のデータバス信号として双方向セレクタ
４１〜４５を介してメモリブロック６１〜６５へ転送さ
れる。このとき、セレクタ３１〜３５は、同一のアドレ
ス信号１５０に従ったアドレス信号１８１〜１８５を出
力するため、メモリブロック６１〜６５を大きな一体の
メモリとして扱うことができる。
数決動作モードによる処理が指令されると、セレクタ３
１〜３５によりアドレス信号１５０が選択される。そし
て、ＭＰＵ１１〜１５において演算されたデータに関す
るデータバス信号１１１〜１１５が出力されると、これ
らの信号の多数決演算がデータバス多数決回路５４で行
われ、多数決に従ったデータバス信号１２０が各ＭＰＵ
１１〜１５共通のデータバス信号として双方向セレクタ
４１〜４５を介してメモリブロック６１〜６５へ転送さ
れる。このとき、セレクタ３１〜３５は、同一のアドレ
ス信号１５０に従ったアドレス信号１８１〜１８５を出
力するため、メモリブロック６１〜６５を大きな一体の
メモリとして扱うことができる。
【００２６】一方、メモリブロック６１〜６５からデー
タを読みだすときには、双方向セレクタ４１〜４５で選
択されたデータバス信号１２１がバッファ５３を介して
データバス信号１１１〜１１５としてＭＰＵ１１〜１５
へ転送される。
タを読みだすときには、双方向セレクタ４１〜４５で選
択されたデータバス信号１２１がバッファ５３を介して
データバス信号１１１〜１１５としてＭＰＵ１１〜１５
へ転送される。
【００２７】次に、動作モード設定信号１８０により並
列動作モードによる処理が指令されると、セレクト３１
〜３５によりアドレス信号１７１〜１７５が選択され、
双方向セレクタ４１〜４５により制御信号１６１〜１６
５とデータバス信号１１１〜１１５が選択され、各双方
向セレクタ４１〜４５がＭＰＵ１１〜１５とメモリブロ
ック６１〜６５とを独立に結ぶデータ伝送系を形成する
ことになる。すなわちＭＰＵ１１〜１５とメモリブロッ
ク６１〜６５が１対１に対応して並列動作が実行され
る。
列動作モードによる処理が指令されると、セレクト３１
〜３５によりアドレス信号１７１〜１７５が選択され、
双方向セレクタ４１〜４５により制御信号１６１〜１６
５とデータバス信号１１１〜１１５が選択され、各双方
向セレクタ４１〜４５がＭＰＵ１１〜１５とメモリブロ
ック６１〜６５とを独立に結ぶデータ伝送系を形成する
ことになる。すなわちＭＰＵ１１〜１５とメモリブロッ
ク６１〜６５が１対１に対応して並列動作が実行され
る。
【００２８】本実施例によれば、動作モード設定信号１
８０に基づいて多数決動作と並列動作を切替えることが
できるとともに多数決動作を高速に実行することがで
き、データ処理の高速化に寄与することができる。
８０に基づいて多数決動作と並列動作を切替えることが
できるとともに多数決動作を高速に実行することがで
き、データ処理の高速化に寄与することができる。
【発明の効果】以上説明したように、請求項１記載の発
明によれば、第１動作モード時に、各データ処理装置か
らのデータのうち指定の論理に従ったデータを共通のデ
ータとして選択し、選択したデータを各記憶手段へ転送
し、第２動作モード時には各データ処理装置と各記憶手
段間におけるデータの転送を各データ伝送系ごとに独立
して実行するようにしたため、動作モード設定信号に基
づいて第１動作と第２動作を切替えることができるとと
もに第１動作を高速に実行することができ、データ処理
の高速化に寄与することができる。
明によれば、第１動作モード時に、各データ処理装置か
らのデータのうち指定の論理に従ったデータを共通のデ
ータとして選択し、選択したデータを各記憶手段へ転送
し、第２動作モード時には各データ処理装置と各記憶手
段間におけるデータの転送を各データ伝送系ごとに独立
して実行するようにしたため、動作モード設定信号に基
づいて第１動作と第２動作を切替えることができるとと
もに第１動作を高速に実行することができ、データ処理
の高速化に寄与することができる。
【００２９】また請求項２記載の発明によれば、多数決
動作モード時に、各データ処理装置からのデータのうち
指定の論理に従ったデータを共通のデータとして選択
し、選択したデータを各記憶手段へ転送し、並列動作モ
ード時には各データ処理装置と各記憶手段間におけるデ
ータの転送を各データ伝送系ごとに独立して実行するよ
うにしたため、動作モード設定信号に基づいて多数決動
作と並列動作を切替えることができるとともに多数決動
作を高速に実行することができ、データ処理の高速化に
寄与することができる。
動作モード時に、各データ処理装置からのデータのうち
指定の論理に従ったデータを共通のデータとして選択
し、選択したデータを各記憶手段へ転送し、並列動作モ
ード時には各データ処理装置と各記憶手段間におけるデ
ータの転送を各データ伝送系ごとに独立して実行するよ
うにしたため、動作モード設定信号に基づいて多数決動
作と並列動作を切替えることができるとともに多数決動
作を高速に実行することができ、データ処理の高速化に
寄与することができる。
【００３０】更に請求項３記載の発明によれば、第１動
作モード時に、各データ処理装置からのデータのうち指
定の論理に従ったデータを共通のデータとして選択し、
選択したデータを各記憶手段へ転送し、指定の記憶手段
からのデータをバッファ手段を介して各データ処理装置
を転送し、第２動作モード時には各データ処理装置と各
記憶手段間におけるデータの転送を各データ伝送系ごと
に独立して実行するようにしたため、動作モード設定信
号に基づいて第１動作と第２動作を切替えることができ
るとともに第１動作を高速に実行することができ、デー
タ処理の高速化に寄与することができる。
作モード時に、各データ処理装置からのデータのうち指
定の論理に従ったデータを共通のデータとして選択し、
選択したデータを各記憶手段へ転送し、指定の記憶手段
からのデータをバッファ手段を介して各データ処理装置
を転送し、第２動作モード時には各データ処理装置と各
記憶手段間におけるデータの転送を各データ伝送系ごと
に独立して実行するようにしたため、動作モード設定信
号に基づいて第１動作と第２動作を切替えることができ
るとともに第１動作を高速に実行することができ、デー
タ処理の高速化に寄与することができる。
【００３１】また請求項４記載の発明によれば、 すな
わち請求項４記載の発明では、多数決動作モード時に、
各データ処理装置からのデータのうち指定の論理に従っ
たデータを共通のデータとして選択し、選択したデータ
を各記憶手段へ転送し、指定の記憶手段からのデータを
バッファ手段を介して各データ処理装置を転送し、並列
動作モード時には各データ処理装置と各記憶手段間にお
けるデータの転送を各データ伝送系ごとに独立して実行
するようにしたため、動作モード設定信号に基づいて多
数決動作と並列動作を切替えることができるとともに多
数決動作を高速に実行することができ、データ処理の高
速化に寄与することができる。
わち請求項４記載の発明では、多数決動作モード時に、
各データ処理装置からのデータのうち指定の論理に従っ
たデータを共通のデータとして選択し、選択したデータ
を各記憶手段へ転送し、指定の記憶手段からのデータを
バッファ手段を介して各データ処理装置を転送し、並列
動作モード時には各データ処理装置と各記憶手段間にお
けるデータの転送を各データ伝送系ごとに独立して実行
するようにしたため、動作モード設定信号に基づいて多
数決動作と並列動作を切替えることができるとともに多
数決動作を高速に実行することができ、データ処理の高
速化に寄与することができる。
【００３２】更に請求項５記載の発明によれば、複数の
第１データ転送手段と複数の第２データ転送手段を、各
第１データ転送手段と各第２データ転送手段とを一体化
して構成したため、構成の簡素化に寄与することができ
る。
第１データ転送手段と複数の第２データ転送手段を、各
第１データ転送手段と各第２データ転送手段とを一体化
して構成したため、構成の簡素化に寄与することができ
る。
【図１】本発明の一実施例における動作切替えコントロ
ーラが採用された計算機システムの全体構成図である。
ーラが採用された計算機システムの全体構成図である。
【図２】図１に示すコントローラの具体的内容を説明す
るためのブロック構成図である。
るためのブロック構成図である。
【図３】従来例のブロック構成図である。
【図４】他の従来例のブロック構成図である。
１０ コントローラ １１〜１５ ＭＰＵ ２１〜２５ デコーダ ３１〜３５ セレクタ ４１〜４５ 双方向セレクタ ５１ アドレス・制御信号多数決回路 ５２ デコーダ ５３ バッファ ５４ データバス多数決回路 ６１〜６５ メモリブロック
Claims (5)
- 【請求項１】 複数のデータ処理装置からそれぞれデー
タを取り込み複数のデータのうち指定の論理に従ったデ
ータを選択して出力するデータ選択手段と、 第１動作モード時に前記データ選択手段の選択によるデ
ータを複数の記憶手段へそれぞれ転送する複数の第１デ
ータ転送手段と、 第２動作モード時に前記各データ処理装置と前記各記憶
手段とを結ぶ複数のデータ伝送系を形成し前記各データ
処理装置と前記各記憶手段の間におけるデータの転送を
各データ伝送系ごとに実行する複数の第２データ転送手
段と、 前記各動作モードに応じて前記各データ記憶手段の指定
の記憶エリアのデータをアクセスする複数のアクセス手
段とを具備することを特徴とする動作切替えコントロー
ラ。 - 【請求項２】 複数のデータ処理装置からそれぞれデー
タを取り込み複数のデータのうち多数決に従ったデータ
を選択して出力するデータ選択手段と、 多数決動作モード時に前記データ選択手段の選択による
データを複数の記憶手段へそれぞれ転送する複数の第１
データ転送手段と、 並列動作モード時に前記各データ処理装置と前記各記憶
手段とを結ぶ複数のデータ伝送系を形成し前記各データ
処理装置と前記各記憶手段の間におけるデータの転送を
各データ伝送系ごとに実行する複数の第２データ転送手
段と、 前記各動作モードに応じて前記各データ記憶手段の指定
の記憶エリアのデータをアクセスする複数のアクセス手
段とを具備することを特徴とする動作切替えコントロー
ラ。 - 【請求項３】 複数のデータ処理装置からそれぞれデー
タを取り込み複数のデータのうち指定の論理に従ったデ
ータを選択して出力するデータ選択手段と、 第１動作モード時に前記データ選択手段の選択によるデ
ータを複数の記憶手段へそれぞれ転送する複数の第１デ
ータ転送手段と、 第１動作モード時に前記複数のデータ記憶手段のうち指
定のデータ記憶手段からのデータを取り込みこのデータ
を前記各データ処理装置へ転送するバッファ手段と、 第２動作モード時に前記各データ処理装置と前記各記憶
手段とを結ぶ複数のデータ伝送系を形成し前記各データ
処理装置と前記各記憶手段の間におけるデータの転送を
各データ伝送系ごとに実行する複数の第２データ転送手
段と、 前記各動作モードに応じて前記各データ記憶手段の指定
の記憶エリアのデータをアクセスする複数のアクセス手
段とを具備することを特徴とする動作切替えコントロー
ラ。 - 【請求項４】 複数のデータ処理装置からそれぞれデー
タを取り込み複数のデータのうち多数決に従ったデータ
を選択して出力するデータ選択手段と、 多数決動作モード時に前記データ選択手段の選択による
データを複数の記憶手段へそれぞれ転送する複数の第１
データ転送手段と、 多数決動作モード時に前記複数のデータ記憶手段のうち
指定のデータ記憶手段からのデータを取り込みこのデー
タを前記各データ処理装置へ転送するバッファ手段と、 並列動作モード時に前記各データ処理装置と前記各記憶
手段とを結ぶ複数のデータ伝送系を形成し前記各データ
処理装置と前記各記憶手段の間におけるデータの転送を
各データ伝送系ごとに実行する複数の第２データ転送手
段と、 前記各動作モードに応じて前記各データ記憶手段の指定
の記憶エリアのデータをアクセスする複数のアクセス手
段とを具備することを特徴とする動作切替えコントロー
ラ。 - 【請求項５】 前記複数の第１データ転送手段と前記複
数の第２データ転送手段は前記各第１データ転送手段と
前記各第２データ転送手段が一体化されて構成されてい
ることを特徴とする請求項１、請求項２、請求項３また
請求項４記載の動作切替えコントローラ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7182318A JPH0934736A (ja) | 1995-07-19 | 1995-07-19 | 動作切替えコントローラ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7182318A JPH0934736A (ja) | 1995-07-19 | 1995-07-19 | 動作切替えコントローラ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0934736A true JPH0934736A (ja) | 1997-02-07 |
Family
ID=16116216
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7182318A Pending JPH0934736A (ja) | 1995-07-19 | 1995-07-19 | 動作切替えコントローラ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0934736A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009506408A (ja) * | 2005-08-08 | 2009-02-12 | ローベルト ボッシュ ゲゼルシャフト ミット ベシュレンクテル ハフツング | 複数の実行ユニットを有する計算機システム内のプロセスを分析する方法および装置 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS518706A (en) * | 1974-07-13 | 1976-01-23 | Juji Takeuchi | Kisoankaahooruno sekohoho |
| JPS5431248A (en) * | 1977-08-15 | 1979-03-08 | Toshiba Corp | Composite computer system |
| JPS63159944A (ja) * | 1986-12-24 | 1988-07-02 | Nec Corp | 高信頼性コンピュ−タ方式 |
| JPH01267701A (ja) * | 1988-04-20 | 1989-10-25 | Toshiba Corp | 電力制御用ディジタルコントローラ |
-
1995
- 1995-07-19 JP JP7182318A patent/JPH0934736A/ja active Pending
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS518706A (en) * | 1974-07-13 | 1976-01-23 | Juji Takeuchi | Kisoankaahooruno sekohoho |
| JPS5431248A (en) * | 1977-08-15 | 1979-03-08 | Toshiba Corp | Composite computer system |
| JPS63159944A (ja) * | 1986-12-24 | 1988-07-02 | Nec Corp | 高信頼性コンピュ−タ方式 |
| JPH01267701A (ja) * | 1988-04-20 | 1989-10-25 | Toshiba Corp | 電力制御用ディジタルコントローラ |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009506408A (ja) * | 2005-08-08 | 2009-02-12 | ローベルト ボッシュ ゲゼルシャフト ミット ベシュレンクテル ハフツング | 複数の実行ユニットを有する計算機システム内のプロセスを分析する方法および装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CA1324835C (en) | Modular crossbar interconnection network for data transaction between system units in a multi-processor system | |
| JP3559046B2 (ja) | データ処理マネージメントシステム | |
| JP4024875B2 (ja) | 異なるデータ・レートで動作するネットワーク・ポートに関して、共用メモリへのアクセスを調停する方法および装置 | |
| JP2007133456A (ja) | 半導体装置 | |
| CA2478570A1 (en) | Data processing apparatus and system and method for controlling memory access | |
| KR100450680B1 (ko) | 버스 대역폭을 증가시키기 위한 메모리 컨트롤러, 이를이용한 데이터 전송방법 및 이를 구비하는 컴퓨터 시스템 | |
| JP2006294049A (ja) | ランダムアクセス方法において並列プロセッサに分配する前のシーケンシャルデータの分類 | |
| EP0546354B1 (en) | Interprocessor communication system and method for multiprocessor circuitry | |
| US7254667B2 (en) | Data transfer between an external data source and a memory associated with a data processor | |
| JPH0934736A (ja) | 動作切替えコントローラ | |
| JP2853652B2 (ja) | プロセッサ間通信におけるパケット送信方法およびその装置 | |
| JP2000227895A (ja) | 画像データ転送装置および画像データ転送方法 | |
| EP0359192B1 (en) | Vector processors and vector register control | |
| JP3982077B2 (ja) | マルチプロセッサシステム | |
| JP2878160B2 (ja) | 競合調停装置 | |
| JPH10116225A (ja) | アドレス変換回路及びマルチプロセッサシステム | |
| JP3609908B2 (ja) | 計算機接続装置 | |
| JP3704367B2 (ja) | スイッチ回路 | |
| JPH056333A (ja) | マルチプロセサシステム | |
| EP1193606B1 (en) | Apparatus and method for a host port interface unit in a digital signal processing unit | |
| JP2723412B2 (ja) | 主記憶プリポート制御方式 | |
| JP2000330866A (ja) | メモリ制御方法およびメモリ制御システム | |
| JPS6116115B2 (ja) | ||
| JPH06208614A (ja) | 画像処理装置 | |
| JPH10334081A (ja) | リストベクトル処理装置 |