JPH09312347A - Ｍｉｓ型半導体装置 - Google Patents
Ｍｉｓ型半導体装置Info
- Publication number
- JPH09312347A JPH09312347A JP8129463A JP12946396A JPH09312347A JP H09312347 A JPH09312347 A JP H09312347A JP 8129463 A JP8129463 A JP 8129463A JP 12946396 A JP12946396 A JP 12946396A JP H09312347 A JPH09312347 A JP H09312347A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor device
- mis
- current
- gate
- type semiconductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
(57)【要約】
【課題】 瞬発電流が発生した際でも、素子の破壊防止
を図ることが可能な技術を提供する。 【解決手段】 ＭＩＳ型半導体装置１は、本体のＭＯＳ
ＦＥＴ２に並列接続される例えば電流容量０．１Ａの電
流検知用ＭＯＳＦＥＴ４と、この電流検知用ＭＯＳＦＥ
Ｔ４のゲート４ｇ及び本体のＭＯＳＦＥＴ２のゲート２
ｇに共通に接続される例えば１０ｋΩのゲート抵抗５
と、電流検知用ＭＯＳＦＥＴ４のソース４ｓに接続され
る例えば１ｎＨのインダクタ６と、ドレイン７ｄが本体
のＭＯＳＦＥＴ２のゲート２ｇ及び電流検知用ＭＯＳＦ
ＥＴ４のゲート４ｇとゲート抵抗５間に接続されるとと
もに、ゲート７ｇが電流検知用ＭＯＳＦＥＴ４のソース
４ｓとインダクタ６間に接続される例えば電流容量０．
０１Ａの電流遮断用ＭＯＳＦＥＴ７と、から構成される
保護回路３を内蔵している。
を図ることが可能な技術を提供する。 【解決手段】 ＭＩＳ型半導体装置１は、本体のＭＯＳ
ＦＥＴ２に並列接続される例えば電流容量０．１Ａの電
流検知用ＭＯＳＦＥＴ４と、この電流検知用ＭＯＳＦＥ
Ｔ４のゲート４ｇ及び本体のＭＯＳＦＥＴ２のゲート２
ｇに共通に接続される例えば１０ｋΩのゲート抵抗５
と、電流検知用ＭＯＳＦＥＴ４のソース４ｓに接続され
る例えば１ｎＨのインダクタ６と、ドレイン７ｄが本体
のＭＯＳＦＥＴ２のゲート２ｇ及び電流検知用ＭＯＳＦ
ＥＴ４のゲート４ｇとゲート抵抗５間に接続されるとと
もに、ゲート７ｇが電流検知用ＭＯＳＦＥＴ４のソース
４ｓとインダクタ６間に接続される例えば電流容量０．
０１Ａの電流遮断用ＭＯＳＦＥＴ７と、から構成される
保護回路３を内蔵している。
Description
【０００１】
【発明の属する技術分野】本発明は、ＭＩＳ型半導体装
置に関し、特に、大電力用製品において瞬発電流が発生
した際の素子の破壊防止を図るＭＩＳ型半導体装置に適
用して有効な技術に関する。
置に関し、特に、大電力用製品において瞬発電流が発生
した際の素子の破壊防止を図るＭＩＳ型半導体装置に適
用して有効な技術に関する。
【０００２】
【従来の技術】ＭＩＳ型半導体装置の代表として知られ
るＭＯＳ（Ｍｅｔａｌ ＯｘｉｄｅＳｅｍｉｃｏｎｄｕ
ｃｔｏｒ）型電界効果トランジスタ（以下、単にＭＯＳ
ＦＥＴと称する）において、特に大電力用のスイッチン
グ用途向けのパワーＭＯＳＦＥＴが広範囲に普及してき
ている。
るＭＯＳ（Ｍｅｔａｌ ＯｘｉｄｅＳｅｍｉｃｏｎｄｕ
ｃｔｏｒ）型電界効果トランジスタ（以下、単にＭＯＳ
ＦＥＴと称する）において、特に大電力用のスイッチン
グ用途向けのパワーＭＯＳＦＥＴが広範囲に普及してき
ている。
【０００３】このようなパワーＭＯＳＦＥＴでは、負荷
短絡時の短絡電流などによる過電流が流れて、電流集中
によって素子が破壊されるのを防止するために、負荷短
絡保護機能のような保護機能が備えられている。これ
は、負荷短絡電流などによってチップ温度が上昇するこ
とに着目して、この温度上昇を検知することにより保護
機能を動作させるようにしたものである。
短絡時の短絡電流などによる過電流が流れて、電流集中
によって素子が破壊されるのを防止するために、負荷短
絡保護機能のような保護機能が備えられている。これ
は、負荷短絡電流などによってチップ温度が上昇するこ
とに着目して、この温度上昇を検知することにより保護
機能を動作させるようにしたものである。
【０００４】例えば、Ｉｎｔｅｒｎａｔｉｏｎａｌ Ｐ
ｏｗｅｒ ＥｌｅｃｔｒｏｎｉｃｓＣｏｎｆｅｒｅｎｃ
ｅ（１９９５）予稿集、Ｐ９４３〜Ｐ９４６の「Ｉｎｔ
ｅｌｉｇｅｎｔ Ｐｏｗｅｒ Ｃｉｒｃｕｉｔ Ａｐｐ
ｌｉｃａｂｌｅ ｔｏ Ｈｉｇｈ−Ｓｉｄｅ Ｓｗｉｔ
ｃｈ Ｃｉｒｃｕｉｔｓ］には、そのような保護技術に
ついて示されている。
ｏｗｅｒ ＥｌｅｃｔｒｏｎｉｃｓＣｏｎｆｅｒｅｎｃ
ｅ（１９９５）予稿集、Ｐ９４３〜Ｐ９４６の「Ｉｎｔ
ｅｌｉｇｅｎｔ Ｐｏｗｅｒ Ｃｉｒｃｕｉｔ Ａｐｐ
ｌｉｃａｂｌｅ ｔｏ Ｈｉｇｈ−Ｓｉｄｅ Ｓｗｉｔ
ｃｈ Ｃｉｒｃｕｉｔｓ］には、そのような保護技術に
ついて示されている。
【０００５】この文献では、過電流や瞬発電流の発生を
チップ温度の上昇で検知して、回路を遮断して素子を保
護する方式を採用している。
チップ温度の上昇で検知して、回路を遮断して素子を保
護する方式を採用している。
【０００６】
【発明が解決しようとする課題】ここで、前記したよう
な保護技術では、過電流が発生した場合にまずチップの
温度上昇を検知することが条件になっている。ところ
で、負荷短絡やノイズなどによってＭＯＳＦＥＴのドレ
インとソース間に瞬発電流が流れた際には、電流が瞬時
に増加するので、温度上昇の検知が追随できなってしま
う。
な保護技術では、過電流が発生した場合にまずチップの
温度上昇を検知することが条件になっている。ところ
で、負荷短絡やノイズなどによってＭＯＳＦＥＴのドレ
インとソース間に瞬発電流が流れた際には、電流が瞬時
に増加するので、温度上昇の検知が追随できなってしま
う。
【０００７】このため、保護機能が動作する前に瞬発電
流によって素子が破壊されてしまうという問題が生ず
る。
流によって素子が破壊されてしまうという問題が生ず
る。
【０００８】本発明の目的は、瞬発電流が発生した際で
も、素子の破壊防止を図ることが可能な技術を提供する
ことにある。
も、素子の破壊防止を図ることが可能な技術を提供する
ことにある。
【０００９】本発明の前記ならびにその他の目的と新規
な特徴は、本明細書の記述及び添付図面から明らかにな
るであろう。
な特徴は、本明細書の記述及び添付図面から明らかにな
るであろう。
【００１０】
【課題を解決するための手段】本願において開示される
発明のうち、代表的なものの概要を簡単に説明すれば下
記の通りである。
発明のうち、代表的なものの概要を簡単に説明すれば下
記の通りである。
【００１１】本発明のＭＩＳ型半導体装置は、ゲート電
位に応じてドレインとソース間に流れるドレイン電流を
制御するＭＩＳ型半導体装置であって、前記ドレインと
ソース間に瞬発電流が流れたときに、この瞬発電流を検
知することにより前記ゲート電位を低下させて前記瞬発
電流を低下させる保護回路を内蔵している。
位に応じてドレインとソース間に流れるドレイン電流を
制御するＭＩＳ型半導体装置であって、前記ドレインと
ソース間に瞬発電流が流れたときに、この瞬発電流を検
知することにより前記ゲート電位を低下させて前記瞬発
電流を低下させる保護回路を内蔵している。
【００１２】上述した手段によれば、本発明のＭＩＳ型
半導体装置は、ドレインとソース間に瞬発電流が流れた
ときに、この瞬発電流を検知することによりゲート電位
を低下させて前記瞬発電流を低下させる保護回路を内蔵
しているので、瞬発電流が発生した際でも、素子の破壊
防止を図ることが可能となる。
半導体装置は、ドレインとソース間に瞬発電流が流れた
ときに、この瞬発電流を検知することによりゲート電位
を低下させて前記瞬発電流を低下させる保護回路を内蔵
しているので、瞬発電流が発生した際でも、素子の破壊
防止を図ることが可能となる。
【００１３】以下、本発明について、図面を参照して実
施形態とともに詳細に説明する。
施形態とともに詳細に説明する。
【００１４】なお、実施形態を説明するための全図にお
いて、同一機能を有するものは同一符号を付け、その繰
り返しの説明は省略する。
いて、同一機能を有するものは同一符号を付け、その繰
り返しの説明は省略する。
【００１５】
（実施形態１）図１は本実施形態１によるＭＩＳ型半導
体装置を示す回路図である。本実施形態１によるＭＩＳ
型半導体装置１は、同一の半導体チップに例えば電流容
量１００ＡのパワーＭＯＳＦＥＴからなる本体のＭＯＳ
ＦＥＴ２とともに、このＭＯＳＦＥＴ２を瞬発電流から
保護する保護回路３を内蔵している。
体装置を示す回路図である。本実施形態１によるＭＩＳ
型半導体装置１は、同一の半導体チップに例えば電流容
量１００ＡのパワーＭＯＳＦＥＴからなる本体のＭＯＳ
ＦＥＴ２とともに、このＭＯＳＦＥＴ２を瞬発電流から
保護する保護回路３を内蔵している。
【００１６】この保護回路３は、本体のＭＯＳＦＥＴ２
に並列接続される例えば電流容量０．１Ａの電流検知用
ＭＯＳＦＥＴ４と、この電流検知用ＭＯＳＦＥＴ４のゲ
ート４ｇ及び本体のＭＯＳＦＥＴ２のゲート２ｇに共通
に接続される例えば１０ｋΩのゲート抵抗５と、電流検
知用ＭＯＳＦＥＴ４のソース４ｓに接続される例えば１
ｎＨのインダクタ６と、ドレイン７ｄが本体のＭＯＳＦ
ＥＴ２のゲート２ｇ及び電流検知用ＭＯＳＦＥＴ４のゲ
ート４ｇとゲート抵抗５間に接続されるとともに、ゲー
ト７ｇが電流検知用ＭＯＳＦＥＴ４のソース４ｓとイン
ダクタ６間に接続される例えば電流容量０．０１Ａの電
流遮断用ＭＯＳＦＥＴ７とから構成されている。
に並列接続される例えば電流容量０．１Ａの電流検知用
ＭＯＳＦＥＴ４と、この電流検知用ＭＯＳＦＥＴ４のゲ
ート４ｇ及び本体のＭＯＳＦＥＴ２のゲート２ｇに共通
に接続される例えば１０ｋΩのゲート抵抗５と、電流検
知用ＭＯＳＦＥＴ４のソース４ｓに接続される例えば１
ｎＨのインダクタ６と、ドレイン７ｄが本体のＭＯＳＦ
ＥＴ２のゲート２ｇ及び電流検知用ＭＯＳＦＥＴ４のゲ
ート４ｇとゲート抵抗５間に接続されるとともに、ゲー
ト７ｇが電流検知用ＭＯＳＦＥＴ４のソース４ｓとイン
ダクタ６間に接続される例えば電流容量０．０１Ａの電
流遮断用ＭＯＳＦＥＴ７とから構成されている。
【００１７】ここで、電流遮断用ＭＯＳＦＥＴ７の閾値
Ｖｔｈは、瞬発電流が本体のＭＯＳＦＥＴ２に発生した
ときに、インダクタ６に誘起されて電流検知用ＭＯＳＦ
ＥＴ４のソース４ｓとインダクタ６間の接続点８から加
えられる誘起電圧よりも低くなるように設定されてい
る。すなわち、図２の特性図に示すように、瞬発電流に
よる誘起電圧Ｖｉが発生したとすると、この誘起電圧Ｖ
ｉがゲート電圧（ゲート電位）として電流遮断用ＭＯＳ
ＦＥＴ７のゲート７ｇに加えられるが、その閾値Ｖｔｈ
を越えた時刻ｔ１−ｔ２の期間のみ、電流遮断用ＭＯＳ
ＦＥＴ７がオンするように設定されている。１Ｇ、１
Ｄ、１Ｓは各々ＭＩＳ型半導体装置１のゲート端子、ド
レイン端子、ソース端子である。
Ｖｔｈは、瞬発電流が本体のＭＯＳＦＥＴ２に発生した
ときに、インダクタ６に誘起されて電流検知用ＭＯＳＦ
ＥＴ４のソース４ｓとインダクタ６間の接続点８から加
えられる誘起電圧よりも低くなるように設定されてい
る。すなわち、図２の特性図に示すように、瞬発電流に
よる誘起電圧Ｖｉが発生したとすると、この誘起電圧Ｖ
ｉがゲート電圧（ゲート電位）として電流遮断用ＭＯＳ
ＦＥＴ７のゲート７ｇに加えられるが、その閾値Ｖｔｈ
を越えた時刻ｔ１−ｔ２の期間のみ、電流遮断用ＭＯＳ
ＦＥＴ７がオンするように設定されている。１Ｇ、１
Ｄ、１Ｓは各々ＭＩＳ型半導体装置１のゲート端子、ド
レイン端子、ソース端子である。
【００１８】次に、本実施形態１によるＭＩＳ型半導体
装置１の動作を説明する。
装置１の動作を説明する。
【００１９】今、負荷短絡やノイズなどによって、本体
のＭＯＳＦＥＴ２のドレイン２ｄとソース２ｓ間に瞬発
電流が流れたとすると、保護回路３を構成している電流
検知用ＭＯＳＦＥＴ４には、電流容量の比で決まるその
瞬発電流の１／１０００のドレイン電流が流れることに
なる。
のＭＯＳＦＥＴ２のドレイン２ｄとソース２ｓ間に瞬発
電流が流れたとすると、保護回路３を構成している電流
検知用ＭＯＳＦＥＴ４には、電流容量の比で決まるその
瞬発電流の１／１０００のドレイン電流が流れることに
なる。
【００２０】このドレイン電流が流れたことによって、
インダクタ６には電圧が誘起され、この誘起電圧は電流
遮断用ＭＯＳＦＥＴ７のゲート電位として加えられる。
図２に示したように、この誘起電圧Ｖｉが電流遮断用Ｍ
ＯＳＦＥＴ７の閾値Ｖｔｈを越えると、電流遮断用ＭＯ
ＳＦＥＴ７はオンしてドレイン電流が流れるようにな
る。このドレイン電流は、前述したように誘起電圧Ｖｉ
が電流遮断用ＭＯＳＦＥＴ７の閾値Ｖｔｈを越えた期間
のみ流れる。
インダクタ６には電圧が誘起され、この誘起電圧は電流
遮断用ＭＯＳＦＥＴ７のゲート電位として加えられる。
図２に示したように、この誘起電圧Ｖｉが電流遮断用Ｍ
ＯＳＦＥＴ７の閾値Ｖｔｈを越えると、電流遮断用ＭＯ
ＳＦＥＴ７はオンしてドレイン電流が流れるようにな
る。このドレイン電流は、前述したように誘起電圧Ｖｉ
が電流遮断用ＭＯＳＦＥＴ７の閾値Ｖｔｈを越えた期間
のみ流れる。
【００２１】電流遮断用ＭＯＳＦＥＴ７にドレイン電流
が流れることにより、ゲート抵抗５にゲート電流が流れ
るので、ゲート抵抗５に電圧降下が生ずる。従って、こ
のゲート抵抗５が接続されている本体のＭＯＳＦＥＴ２
のゲート２ｇに加えられるゲート電圧は、その電圧降下
分だけ低下するようになる。
が流れることにより、ゲート抵抗５にゲート電流が流れ
るので、ゲート抵抗５に電圧降下が生ずる。従って、こ
のゲート抵抗５が接続されている本体のＭＯＳＦＥＴ２
のゲート２ｇに加えられるゲート電圧は、その電圧降下
分だけ低下するようになる。
【００２２】この結果、本体のＭＯＳＦＥＴ２のドレイ
ン２ｄとソース２ｓ間に流れている瞬発電流は瞬時に減
少するようになる。
ン２ｄとソース２ｓ間に流れている瞬発電流は瞬時に減
少するようになる。
【００２３】以上のような本実施形態１によるＭＩＳ型
半導体装置１によれば、次のような効果が得られる。
半導体装置１によれば、次のような効果が得られる。
【００２４】本体のＭＯＳＦＥＴ２を瞬発電流から保護
する保護回路３を内蔵するようにしたので、本体のＭＯ
ＳＦＥＴ２のドレイン２ｄとソース２ｓ間に瞬発電流が
流れたときに、この瞬発電流を電流検知用ＭＯＳＦＥＴ
４によって検知して、電流遮断用ＭＯＳＦＥＴ７によっ
てその瞬発電流を遮断することができるため、瞬発電流
が発生した際でも、素子の破壊防止を図ることが可能と
なる。
する保護回路３を内蔵するようにしたので、本体のＭＯ
ＳＦＥＴ２のドレイン２ｄとソース２ｓ間に瞬発電流が
流れたときに、この瞬発電流を電流検知用ＭＯＳＦＥＴ
４によって検知して、電流遮断用ＭＯＳＦＥＴ７によっ
てその瞬発電流を遮断することができるため、瞬発電流
が発生した際でも、素子の破壊防止を図ることが可能と
なる。
【００２５】（実施形態２）図３は本実施形態２による
ＭＩＳ型半導体装置を示す回路図である。本実施形態２
によるＭＩＳ型半導体装置１は、次のような構成の保護
回路３を内蔵している。
ＭＩＳ型半導体装置を示す回路図である。本実施形態２
によるＭＩＳ型半導体装置１は、次のような構成の保護
回路３を内蔵している。
【００２６】この保護回路３は、本体のＭＯＳＦＥＴ２
に並列接続される電流検知用ＭＯＳＦＥＴ４と、この電
流検知用ＭＯＳＦＥＴ４のゲート４ｇ及び本体のＭＯＳ
ＦＥＴ２のゲート２ｇに共通に接続されるゲート抵抗５
と、電流検知用ＭＯＳＦＥＴ４のソース４ｓに接続され
るインダクタ６と、ドレイン７ｄが本体のＭＯＳＦＥＴ
２のゲート２ｇ及び電流検知用ＭＯＳＦＥＴ４のゲート
４ｇとゲート抵抗５間に接続されるとともに、ゲート７
ｇが電流検知用ＭＯＳＦＥＴ４のソース４ｓとインダク
タ６間に逆方向の第１のダイオード９を介して接続され
る電流遮断用ＭＯＳＦＥＴ７と、第１のダイオード９に
順方向となるようにインダクタ６に並列接続される第２
のダイオード１０と、電流遮断用ＭＯＳＦＥＴ７のゲー
ト７ｇとソース７ｓ間に接続される例えば容量０．１ｐ
Ｆの平滑用のキャパシタ１１とから構成されている。
に並列接続される電流検知用ＭＯＳＦＥＴ４と、この電
流検知用ＭＯＳＦＥＴ４のゲート４ｇ及び本体のＭＯＳ
ＦＥＴ２のゲート２ｇに共通に接続されるゲート抵抗５
と、電流検知用ＭＯＳＦＥＴ４のソース４ｓに接続され
るインダクタ６と、ドレイン７ｄが本体のＭＯＳＦＥＴ
２のゲート２ｇ及び電流検知用ＭＯＳＦＥＴ４のゲート
４ｇとゲート抵抗５間に接続されるとともに、ゲート７
ｇが電流検知用ＭＯＳＦＥＴ４のソース４ｓとインダク
タ６間に逆方向の第１のダイオード９を介して接続され
る電流遮断用ＭＯＳＦＥＴ７と、第１のダイオード９に
順方向となるようにインダクタ６に並列接続される第２
のダイオード１０と、電流遮断用ＭＯＳＦＥＴ７のゲー
ト７ｇとソース７ｓ間に接続される例えば容量０．１ｐ
Ｆの平滑用のキャパシタ１１とから構成されている。
【００２７】ここで、第１のダイオード９及び第２のダ
イオード１０がともに、電流遮断用ＭＯＳＦＥＴ７のゲ
ート７ｇに対して順方向に接続されているので、電流遮
断用ＭＯＳＦＥＴ７は正のゲート電位が加えられたとき
のみオンするように設定されている。
イオード１０がともに、電流遮断用ＭＯＳＦＥＴ７のゲ
ート７ｇに対して順方向に接続されているので、電流遮
断用ＭＯＳＦＥＴ７は正のゲート電位が加えられたとき
のみオンするように設定されている。
【００２８】次に、本実施形態２によるＭＩＳ型半導体
装置１の動作を説明する。
装置１の動作を説明する。
【００２９】今、負荷短絡やノイズなどによって、本体
のＭＯＳＦＥＴ２のドレイン２ｄとソース２ｓ間に瞬発
電流が流れたとすると、保護回路３を構成している電流
検知用ＭＯＳＦＥＴ４には、その瞬発電流によるドレイ
ン電流が流れることによって、インダクタ６には電圧が
誘起され、この誘起電圧は電流遮断用ＭＯＳＦＥＴ７の
ゲート電位として加えられる。
のＭＯＳＦＥＴ２のドレイン２ｄとソース２ｓ間に瞬発
電流が流れたとすると、保護回路３を構成している電流
検知用ＭＯＳＦＥＴ４には、その瞬発電流によるドレイ
ン電流が流れることによって、インダクタ６には電圧が
誘起され、この誘起電圧は電流遮断用ＭＯＳＦＥＴ７の
ゲート電位として加えられる。
【００３０】このゲート電位が正のときで、かつ電流遮
断用ＭＯＳＦＥＴ７の閾値Ｖｔｈを越えると、電流遮断
用ＭＯＳＦＥＴ７はオンしてドレイン電流が流れるよう
になる。このドレイン電流が流れることにより、ゲート
抵抗５にゲート電流が流れるので、ゲート抵抗５に電圧
降下が生ずる。従って、このゲート抵抗５が接続されて
いる本体のＭＯＳＦＥＴ２のゲート電圧は、その電圧降
下分だけ低下するようになる。
断用ＭＯＳＦＥＴ７の閾値Ｖｔｈを越えると、電流遮断
用ＭＯＳＦＥＴ７はオンしてドレイン電流が流れるよう
になる。このドレイン電流が流れることにより、ゲート
抵抗５にゲート電流が流れるので、ゲート抵抗５に電圧
降下が生ずる。従って、このゲート抵抗５が接続されて
いる本体のＭＯＳＦＥＴ２のゲート電圧は、その電圧降
下分だけ低下するようになる。
【００３１】この結果、本体のＭＯＳＦＥＴ２のドレイ
ン２ｄとソース２ｓ間に流れている瞬発電流は瞬時に減
少するようになる。
ン２ｄとソース２ｓ間に流れている瞬発電流は瞬時に減
少するようになる。
【００３２】以上のような本実施形態２によるＭＩＳ型
半導体装置１によれば、次のような効果が得られる。
半導体装置１によれば、次のような効果が得られる。
【００３３】実施形態１と同様に本体のＭＯＳＦＥＴ２
を瞬発電流から保護する保護回路３を内蔵するようにし
たので、本体のＭＯＳＦＥＴ２のドレイン２ｄとソース
２ｓ間に瞬発電流が流れたときに、この瞬発電流を電流
検知用ＭＯＳＦＥＴ４によって検知して、電流遮断用Ｍ
ＯＳＦＥＴ７によってその瞬発電流を遮断することがで
きるため、実施形態１と同様な降下を得ることができ、
しかも正のゲート電位のときのみ電流遮断用ＭＯＳＦＥ
Ｔ７がオンするので、回路の信頼度を向上することがで
きる。
を瞬発電流から保護する保護回路３を内蔵するようにし
たので、本体のＭＯＳＦＥＴ２のドレイン２ｄとソース
２ｓ間に瞬発電流が流れたときに、この瞬発電流を電流
検知用ＭＯＳＦＥＴ４によって検知して、電流遮断用Ｍ
ＯＳＦＥＴ７によってその瞬発電流を遮断することがで
きるため、実施形態１と同様な降下を得ることができ、
しかも正のゲート電位のときのみ電流遮断用ＭＯＳＦＥ
Ｔ７がオンするので、回路の信頼度を向上することがで
きる。
【００３４】（実施形態３）図４は本実施形態３による
ＭＩＳ型半導体装置を示す回路図である。本実施形態３
によるＭＩＳ型半導体装置１は、次のような構成の保護
回路３を内蔵している。
ＭＩＳ型半導体装置を示す回路図である。本実施形態３
によるＭＩＳ型半導体装置１は、次のような構成の保護
回路３を内蔵している。
【００３５】この保護回路３は、本体のＭＯＳＦＥＴ２
のゲート２ｇに接続されるゲート抵抗５と、本体のＭＯ
ＳＦＥＴ２のソース２ｓに接続されるインダクタ６と、
ドレイン７ｄが本体のＭＯＳＦＥＴ２のゲート２ｇとゲ
ート抵抗５間に接続されるとともに、ゲート７ｇが本体
のＭＯＳＦＥＴ２のソース２ｓとインダクタ６間に逆方
向の第１のダイオード９を介して接続される電流遮断用
ＭＯＳＦＥＴ７と、第１のダイオード９に順方向となる
ようにインダクタ６に並列接続される第２のダイオード
１０とから構成されている。
のゲート２ｇに接続されるゲート抵抗５と、本体のＭＯ
ＳＦＥＴ２のソース２ｓに接続されるインダクタ６と、
ドレイン７ｄが本体のＭＯＳＦＥＴ２のゲート２ｇとゲ
ート抵抗５間に接続されるとともに、ゲート７ｇが本体
のＭＯＳＦＥＴ２のソース２ｓとインダクタ６間に逆方
向の第１のダイオード９を介して接続される電流遮断用
ＭＯＳＦＥＴ７と、第１のダイオード９に順方向となる
ようにインダクタ６に並列接続される第２のダイオード
１０とから構成されている。
【００３６】ここで、本実施形態３では実施形態１、２
とは異なり、電流検知用ＭＯＳＦＥＴを省略して、イン
ダクタ６を直接に本体のＭＯＳＦＥＴ２のソース２ｓに
接続している。
とは異なり、電流検知用ＭＯＳＦＥＴを省略して、イン
ダクタ６を直接に本体のＭＯＳＦＥＴ２のソース２ｓに
接続している。
【００３７】また、実施形態２と同様に、第１のダイオ
ード９及び第２のダイオード１０がともに、電流遮断用
ＭＯＳＦＥＴ７のゲート７ｇに対して順方向に接続され
ているので、電流遮断用ＭＯＳＦＥＴ７は正のゲート電
位が加えられたときのみオンするように設定されてい
る。
ード９及び第２のダイオード１０がともに、電流遮断用
ＭＯＳＦＥＴ７のゲート７ｇに対して順方向に接続され
ているので、電流遮断用ＭＯＳＦＥＴ７は正のゲート電
位が加えられたときのみオンするように設定されてい
る。
【００３８】次に、本実施形態３によるＭＩＳ型半導体
装置１の動作を説明する。
装置１の動作を説明する。
【００３９】今、負荷短絡やノイズなどによって、本体
のＭＯＳＦＥＴ２のドレイン２ｄとソース２ｓ間に瞬発
電流が流れたとすると、保護回路３を構成しているイン
ダクタ６にその瞬発電流によるドレイン電流が流れるこ
とによって、インダクタ６には電圧が誘起され、この誘
起電圧は電流遮断用ＭＯＳＦＥＴ７のゲート電位として
加えられる。
のＭＯＳＦＥＴ２のドレイン２ｄとソース２ｓ間に瞬発
電流が流れたとすると、保護回路３を構成しているイン
ダクタ６にその瞬発電流によるドレイン電流が流れるこ
とによって、インダクタ６には電圧が誘起され、この誘
起電圧は電流遮断用ＭＯＳＦＥＴ７のゲート電位として
加えられる。
【００４０】このゲート電位が正のときで、かつ電流遮
断用ＭＯＳＦＥＴ７の閾値Ｖｔｈを越えると、電流遮断
用ＭＯＳＦＥＴ７はオンしてドレイン電流が流れるよう
になる。このドレイン電流が流れることにより、ゲート
抵抗５にゲート電流が流れるので、ゲート抵抗５に電圧
降下が生ずる。従って、このゲート抵抗５が接続されて
いる本体のＭＯＳＦＥＴ２のゲート電圧は、その電圧降
下分だけ低下するようになる。
断用ＭＯＳＦＥＴ７の閾値Ｖｔｈを越えると、電流遮断
用ＭＯＳＦＥＴ７はオンしてドレイン電流が流れるよう
になる。このドレイン電流が流れることにより、ゲート
抵抗５にゲート電流が流れるので、ゲート抵抗５に電圧
降下が生ずる。従って、このゲート抵抗５が接続されて
いる本体のＭＯＳＦＥＴ２のゲート電圧は、その電圧降
下分だけ低下するようになる。
【００４１】この結果、本体のＭＯＳＦＥＴ２のドレイ
ン２ｄとソース２ｓ間に流れている瞬発電流は瞬時に減
少するようになる。なお、実施形態１、２に比較して、
電流検知用ＭＯＳＦＥＴを省略したことにより、本体の
ＭＯＳＦＥＴ２のスイッチングスピードが低下するが、
低速のスイッチング用途には十分適用できる。
ン２ｄとソース２ｓ間に流れている瞬発電流は瞬時に減
少するようになる。なお、実施形態１、２に比較して、
電流検知用ＭＯＳＦＥＴを省略したことにより、本体の
ＭＯＳＦＥＴ２のスイッチングスピードが低下するが、
低速のスイッチング用途には十分適用できる。
【００４２】以上のような本実施形態３によるＭＩＳ型
半導体装置１によれば、次のような効果が得られる。
半導体装置１によれば、次のような効果が得られる。
【００４３】実施形態１、２と同様に本体のＭＯＳＦＥ
Ｔ２を瞬発電流から保護する保護回路３を内蔵するよう
にしたので、本体のＭＯＳＦＥＴ２のドレイン２ｄとソ
ース２ｓ間に瞬発電流が流れたときに、この瞬発電流を
インダクタ６によって検知して、電流遮断用ＭＯＳＦＥ
Ｔ７によってその瞬発電流を遮断することができるた
め、実施形態１、２と同様な効果を得ることができ、し
かも電流検知用ＭＯＳＦＥＴを省略しているので、回路
構成を簡略化することができる。
Ｔ２を瞬発電流から保護する保護回路３を内蔵するよう
にしたので、本体のＭＯＳＦＥＴ２のドレイン２ｄとソ
ース２ｓ間に瞬発電流が流れたときに、この瞬発電流を
インダクタ６によって検知して、電流遮断用ＭＯＳＦＥ
Ｔ７によってその瞬発電流を遮断することができるた
め、実施形態１、２と同様な効果を得ることができ、し
かも電流検知用ＭＯＳＦＥＴを省略しているので、回路
構成を簡略化することができる。
【００４４】（実施形態４）図５は本実施形態４による
ＭＩＳ型半導体装置を示す回路図である。本実施形態４
によるＭＩＳ型半導体装置１は、次のような構成の保護
回路３を内蔵している。
ＭＩＳ型半導体装置を示す回路図である。本実施形態４
によるＭＩＳ型半導体装置１は、次のような構成の保護
回路３を内蔵している。
【００４５】この保護回路３は、図３の実施形態２によ
るＭＩＳ型半導体装置１と比較して、そのインダクタ６
に代えてインダクタ接続用端子１２を設けた点が異なっ
ている。このインダクタ接続用端子１２には、チップサ
イズに制限されることなしに、大きなインダクタスを有
するインダクタが外付けで接続可能になっている。
るＭＩＳ型半導体装置１と比較して、そのインダクタ６
に代えてインダクタ接続用端子１２を設けた点が異なっ
ている。このインダクタ接続用端子１２には、チップサ
イズに制限されることなしに、大きなインダクタスを有
するインダクタが外付けで接続可能になっている。
【００４６】次に、本実施形態４によるＭＩＳ型半導体
装置１の動作を説明する。
装置１の動作を説明する。
【００４７】今、負荷短絡やノイズなどによって、本体
のＭＯＳＦＥＴ２のドレイン２ｄとソース２ｓ間に瞬発
電流が流れたとすると、保護回路３を構成している電流
検知用ＭＯＳＦＥＴ４には、その瞬発電流によるドレイ
ン電流が流れることによって、インダクタ接続用端子１
２に外付けされたインダクタには電圧が誘起され、この
誘起電圧は電流遮断用ＭＯＳＦＥＴ７のゲート電位とし
て加えられる。
のＭＯＳＦＥＴ２のドレイン２ｄとソース２ｓ間に瞬発
電流が流れたとすると、保護回路３を構成している電流
検知用ＭＯＳＦＥＴ４には、その瞬発電流によるドレイ
ン電流が流れることによって、インダクタ接続用端子１
２に外付けされたインダクタには電圧が誘起され、この
誘起電圧は電流遮断用ＭＯＳＦＥＴ７のゲート電位とし
て加えられる。
【００４８】このゲート電位が正のときで、かつ電流遮
断用ＭＯＳＦＥＴ７の閾値Ｖｔｈを越えると、電流遮断
用ＭＯＳＦＥＴ７はオンしてドレイン電流が流れるよう
になる。このドレイン電流が流れることにより、ゲート
抵抗５にゲート電流が流れるので、ゲート抵抗５に電圧
降下が生ずる。従って、このゲート抵抗５が接続されて
いる本体のＭＯＳＦＥＴ２のゲート電圧は、その電圧降
下分だけ低下するようになる。
断用ＭＯＳＦＥＴ７の閾値Ｖｔｈを越えると、電流遮断
用ＭＯＳＦＥＴ７はオンしてドレイン電流が流れるよう
になる。このドレイン電流が流れることにより、ゲート
抵抗５にゲート電流が流れるので、ゲート抵抗５に電圧
降下が生ずる。従って、このゲート抵抗５が接続されて
いる本体のＭＯＳＦＥＴ２のゲート電圧は、その電圧降
下分だけ低下するようになる。
【００４９】この結果、本体のＭＯＳＦＥＴ２のドレイ
ンとソース間に流れている瞬発電流は瞬時に減少するよ
うになる。
ンとソース間に流れている瞬発電流は瞬時に減少するよ
うになる。
【００５０】以上のような本実施形態４によるＭＩＳ型
半導体装置１によれば、次のような効果が得られる。
半導体装置１によれば、次のような効果が得られる。
【００５１】実施形態１乃至３と同様に本体のＭＯＳＦ
ＥＴ２を瞬発電流から保護する保護回路３を内蔵するよ
うにしたので、本体のＭＯＳＦＥＴ２のドレイン２ｄと
ソース２ｓ間に瞬発電流が流れたときに、この瞬発電流
を電流検知用ＭＯＳＦＥＴ４によって検知して、電流遮
断用ＭＯＳＦＥＴ７によってその瞬発電流を遮断するこ
とができるため、実施形態１乃至３と同様な効果を得る
ことができ、しかもインダクタ接続用端子１２を設けて
いるので、チップサイズに制限されることなしに、大き
なインダクタスを有するインダクタを用意することがで
きる。
ＥＴ２を瞬発電流から保護する保護回路３を内蔵するよ
うにしたので、本体のＭＯＳＦＥＴ２のドレイン２ｄと
ソース２ｓ間に瞬発電流が流れたときに、この瞬発電流
を電流検知用ＭＯＳＦＥＴ４によって検知して、電流遮
断用ＭＯＳＦＥＴ７によってその瞬発電流を遮断するこ
とができるため、実施形態１乃至３と同様な効果を得る
ことができ、しかもインダクタ接続用端子１２を設けて
いるので、チップサイズに制限されることなしに、大き
なインダクタスを有するインダクタを用意することがで
きる。
【００５２】（実施形態５）図６は本実施形態５による
ＭＩＳ型半導体装置を示す平面図である。本実施形態５
によるＭＩＳ型半導体装置１は、実施形態４によるＭＩ
Ｓ型半導体装置１の具体例を示している。
ＭＩＳ型半導体装置を示す平面図である。本実施形態５
によるＭＩＳ型半導体装置１は、実施形態４によるＭＩ
Ｓ型半導体装置１の具体例を示している。
【００５３】本体のＭＯＳＦＥＴ２が形成されている半
導体チップ１３上には、保護回路３のインダクタを除く
回路部１４が形成されて、このチップ１３上のインダク
タの両端部に相当する位置にはワイヤボンディング用パ
ッド１５が形成されている。
導体チップ１３上には、保護回路３のインダクタを除く
回路部１４が形成されて、このチップ１３上のインダク
タの両端部に相当する位置にはワイヤボンディング用パ
ッド１５が形成されている。
【００５４】半導体チップ１３はパッケージ１６に配置
されて、このパッケージ１６には外付け用のインダクタ
チップ１７が配置されて、このインダクタチップ１７は
インダクタチップボンディングワイヤ１８を通じてワイ
ヤボンディング用パッド１５に接続されている。また、
半導体チップ１３上にはソースパッド１９、ゲートパッ
ド２０が設けられて各々にはソースボンディングワイヤ
２１、ゲートボンディングパッド２２が接続されてい
る。
されて、このパッケージ１６には外付け用のインダクタ
チップ１７が配置されて、このインダクタチップ１７は
インダクタチップボンディングワイヤ１８を通じてワイ
ヤボンディング用パッド１５に接続されている。また、
半導体チップ１３上にはソースパッド１９、ゲートパッ
ド２０が設けられて各々にはソースボンディングワイヤ
２１、ゲートボンディングパッド２２が接続されてい
る。
【００５５】以上のような本実施形態５によれば、外付
け可能な大きなインダクタスを有するインダクタチップ
１７及び半導体チップ１３を一つのパッケージ１６に収
納できる保護機能付きのＭＩＳ型半導体装置１を実現す
ることができるので、システムを小型化できるようにな
る。
け可能な大きなインダクタスを有するインダクタチップ
１７及び半導体チップ１３を一つのパッケージ１６に収
納できる保護機能付きのＭＩＳ型半導体装置１を実現す
ることができるので、システムを小型化できるようにな
る。
【００５６】（実施形態６）図７は本実施形態６による
ＭＩＳ型半導体装置を示す平面図である。本実施形態５
によるＭＩＳ型半導体装置１は、実施形態４によるＭＩ
Ｓ型半導体装置１の他の具体例を示している。
ＭＩＳ型半導体装置を示す平面図である。本実施形態５
によるＭＩＳ型半導体装置１は、実施形態４によるＭＩ
Ｓ型半導体装置１の他の具体例を示している。
【００５７】本実施形態６によるＭＩＳ型半導体装置１
は、実施形態５によるＭＩＳ型半導体装置１と比較し
て、そのインダクタチップ１７に代えて、ワイヤボンデ
ィング用パッド１５に例えば１０μｍφのＡｕ線からな
るインダクタ用ワイヤ２３を接続した点が異なってい
る。このワイヤ２３は所望のインダクタンスを有するよ
うに巻回あるいは迂回される。
は、実施形態５によるＭＩＳ型半導体装置１と比較し
て、そのインダクタチップ１７に代えて、ワイヤボンデ
ィング用パッド１５に例えば１０μｍφのＡｕ線からな
るインダクタ用ワイヤ２３を接続した点が異なってい
る。このワイヤ２３は所望のインダクタンスを有するよ
うに巻回あるいは迂回される。
【００５８】以上のような本実施形態６によっても、外
付け可能な大きなインダクタスを有するインダクタ用ワ
イヤ２３及び半導体チップ１３を一つのパッケージ１６
に収納できる保護機能付きのＭＩＳ型半導体装置１を実
現することができるので、実施形態５と同様な効果を得
ることができる。
付け可能な大きなインダクタスを有するインダクタ用ワ
イヤ２３及び半導体チップ１３を一つのパッケージ１６
に収納できる保護機能付きのＭＩＳ型半導体装置１を実
現することができるので、実施形態５と同様な効果を得
ることができる。
【００５９】図８は、各実施形態１乃至４で用いられる
インダクタの構成例を示すもので、半導体チップ１３上
に所望のインダクタンスを有するように形成した例えば
Ａｌ線からなるスパイラル配線２４を、例えば低抵抗ポ
リシリコンからなるリード配線２５によって外部に引き
出すようにした例を示している。
インダクタの構成例を示すもので、半導体チップ１３上
に所望のインダクタンスを有するように形成した例えば
Ａｌ線からなるスパイラル配線２４を、例えば低抵抗ポ
リシリコンからなるリード配線２５によって外部に引き
出すようにした例を示している。
【００６０】以上、本発明者によってなされた発明を、
前記実施形態に基づき具体的に説明したが、本発明は、
前記実施形態に限定されるものではなく、その要旨を逸
脱しない範囲において種々変更可能であることは勿論で
ある。
前記実施形態に基づき具体的に説明したが、本発明は、
前記実施形態に限定されるものではなく、その要旨を逸
脱しない範囲において種々変更可能であることは勿論で
ある。
【００６１】例えば、前記実施形態ではＭＩＳ型半導体
装置としてＭＯＳＦＥＴに例をあげて説明したが、これ
に限らずＩＧＢＴ（Ｉｎｓｕｌａｔｅｄ Ｇａｔｅ Ｂ
ｉｐｏｌａｒ Ｔｒａｎｓｉｓｔｏｒ）のようなパワー
半導体装置に対しても適用できる。
装置としてＭＯＳＦＥＴに例をあげて説明したが、これ
に限らずＩＧＢＴ（Ｉｎｓｕｌａｔｅｄ Ｇａｔｅ Ｂ
ｉｐｏｌａｒ Ｔｒａｎｓｉｓｔｏｒ）のようなパワー
半導体装置に対しても適用できる。
【００６２】以上の説明では主として本発明者によって
なされた発明をその背景となった利用分野であるＭＩＳ
型半導体装置に適用した場合について説明したが、それ
に限定されるものではない。本発明は、少なくとも保護
回路を必要とする瞬発電流の発生し易い大電力用の半導
体装置に対しては適用できる
なされた発明をその背景となった利用分野であるＭＩＳ
型半導体装置に適用した場合について説明したが、それ
に限定されるものではない。本発明は、少なくとも保護
回路を必要とする瞬発電流の発生し易い大電力用の半導
体装置に対しては適用できる
【００６３】
【発明の効果】本願において開示される発明のうち代表
的なものによって得られる効果を簡単に説明すれば、下
記の通りである。
的なものによって得られる効果を簡単に説明すれば、下
記の通りである。
【００６４】ドレインとソース間に瞬発電流が流れたと
きに、この瞬発電流を検知することによりゲート電位を
低下させて瞬発電流を低下させる保護回路を内蔵してい
るので、瞬発電流が発生した際でも、素子の破壊防止を
図ることが可能となる。
きに、この瞬発電流を検知することによりゲート電位を
低下させて瞬発電流を低下させる保護回路を内蔵してい
るので、瞬発電流が発生した際でも、素子の破壊防止を
図ることが可能となる。
【図１】本発明の実施形態１によるＭＩＳ型半導体装置
を示す回路図である。
を示す回路図である。
【図２】本発明の実施形態１によるＭＩＳ型半導体装置
の動作を説明する特性図である。
の動作を説明する特性図である。
【図３】本発明の実施形態２によるＭＩＳ型半導体装置
を示す回路図である。
を示す回路図である。
【図４】本発明の実施形態３によるＭＩＳ型半導体装置
を示す回路図である。
を示す回路図である。
【図５】本発明の実施形態４によるＭＩＳ型半導体装置
を示す回路図である。
を示す回路図である。
【図６】本発明の実施形態５によるＭＩＳ型半導体装置
の具体例を示す平面図である。
の具体例を示す平面図である。
【図７】本発明の実施形態６によるＭＩＳ型半導体装置
の他の具体的を示す平面図である。
の他の具体的を示す平面図である。
【図８】本発明の各実施形態１乃至４によるＭＩＳ型半
導体装置で用いられるインダクタの構成例を示す平面図
である。
導体装置で用いられるインダクタの構成例を示す平面図
である。
１…ＭＩＳ型半導体装置、２…本体のＭＯＳＦＥＴ、２
ｓ、４ｓ、７ｓ…ＭＯＳＦＥＴのソース、２ｄ、４ｄ、
７ｄ…ＭＯＳＦＥＴのドレイン、２ｇ、４ｇ、７ｇ…Ｍ
ＯＳＦＥＴのゲート、３…保護回路、４…電流検知用Ｍ
ＯＳＦＥＴ、５…ゲート抵抗、６…インダクタ、７…電
流遮断用ＭＯＳＦＥＴ、８…接続点、９…第１のダイオ
ード、１０…第２のダイオード、１１…キャパシタ、１
２…インダクタ接続用端子、１３…半導体チップ、１４
…保護回路のインダクタを除く回路部、１５…ワイヤボ
ンディング用パッド、１６…パッケージ、１７…インダ
クタチップ、１８…インダクタチップボンディングワイ
ヤ、１９…ソースパッド、２０…ゲートパッド、２１…
ソースボンディングワイヤ、２２…ゲートボンディング
ワイヤ、２３…インダクタ用ワイヤ、２４…スパイラル
配線、２５…リード配線。
ｓ、４ｓ、７ｓ…ＭＯＳＦＥＴのソース、２ｄ、４ｄ、
７ｄ…ＭＯＳＦＥＴのドレイン、２ｇ、４ｇ、７ｇ…Ｍ
ＯＳＦＥＴのゲート、３…保護回路、４…電流検知用Ｍ
ＯＳＦＥＴ、５…ゲート抵抗、６…インダクタ、７…電
流遮断用ＭＯＳＦＥＴ、８…接続点、９…第１のダイオ
ード、１０…第２のダイオード、１１…キャパシタ、１
２…インダクタ接続用端子、１３…半導体チップ、１４
…保護回路のインダクタを除く回路部、１５…ワイヤボ
ンディング用パッド、１６…パッケージ、１７…インダ
クタチップ、１８…インダクタチップボンディングワイ
ヤ、１９…ソースパッド、２０…ゲートパッド、２１…
ソースボンディングワイヤ、２２…ゲートボンディング
ワイヤ、２３…インダクタ用ワイヤ、２４…スパイラル
配線、２５…リード配線。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 飯島 哲郎 東京都小平市上水本町５丁目20番１号 株 式会社日立製作所半導体事業部内 (72)発明者 中洲 正敏 埼玉県入間郡毛呂山町大字旭台15番地 日 立東部セミコンダクタ株式会社内 (72)発明者 大澤 和明 埼玉県入間郡毛呂山町大字旭台15番地 日 立東部セミコンダクタ株式会社内 (72)発明者 小林 正義 東京都小平市上水本町５丁目20番１号 株 式会社日立製作所半導体事業部内 (72)発明者 中沢 芳人 東京都小平市上水本町５丁目20番１号 株 式会社日立製作所半導体事業部内
Claims (8)
- 【請求項１】 ゲート電位に応じてドレインとソース間
に流れるドレイン電流を制御するＭＩＳ型半導体装置で
あって、前記ドレインとソース間に瞬発電流が流れたと
きに、この瞬発電流を検知することにより前記ゲート電
位を低下させて前記瞬発電流を低下させる保護回路を内
蔵することを特徴とするＭＩＳ型半導体装置。 - 【請求項２】 前記保護回路は、本体のＭＩＳ型半導体
装置に並列接続される電流検知用ＭＩＳ型半導体装置
と、この電流検知用ＭＩＳ型半導体装置及び前記本体の
ＭＩＳ型半導体装置のゲートに共通に接続されるゲート
抵抗と、前記電流検知用ＭＩＳ型半導体装置のソースに
接続されるインダクタと、ドレインが前記本体及び電流
検知用ＭＩＳ型半導体装置のゲートと前記ゲート抵抗間
に接続されるとともに、ゲートが前記電流検知用ＭＩＳ
型半導体装置のソースと前記インダクタ間に接続される
電流遮断用ＭＩＳ型半導体装置とから構成されているこ
とを特徴とする請求項１に記載のＭＩＳ型半導体装置。 - 【請求項３】 前記電流遮断用ＭＩＳ型半導体装置はそ
の閾値電圧が、前記瞬発電流が本体のＭＩＳ型半導体装
置に発生したときに前記インダクタに誘起される電圧よ
りも低くなるように設定されていることを特徴とする請
求項２に記載のＭＩＳ型半導体装置。 - 【請求項４】 前記保護回路は、本体のＭＩＳ型半導体
装置に並列接続される電流検知用ＭＩＳ型半導体装置
と、この電流検知用ＭＩＳ型半導体装置及び前記本体の
ＭＩＳ型半導体装置のゲートに共通に接続されるゲート
抵抗と、前記電流検知用ＭＩＳ型半導体装置のソースに
接続されるインダクタと、ドレインが前記本体及び電流
検知用ＭＩＳ型半導体装置のゲートと前記ゲート抵抗間
に接続されるとともに、ゲートが前記電流検知用ＭＩＳ
型半導体装置のソースと前記インダクタ間に逆方向の第
１のダイオードを介して接続される電流遮断用ＭＩＳ型
半導体装置と、前記第１のダイオードに順方向となるよ
うにインダクタに並列接続される第２のダイオードとか
ら構成されていることを特徴とする請求項１に記載のＭ
ＩＳ型半導体装置。 - 【請求項５】 前記保護回路は、本体のＭＩＳ型半導体
装置のゲートに接続されるゲート抵抗と、本体のＭＩＳ
型半導体装置のソースに接続されるインダクタと、ドレ
インが前記本体のＭＩＳ型半導体装置のゲートと前記ゲ
ート抵抗間に接続されるとともに、ゲートが前記本体の
ＭＩＳ型半導体装置のソースと前記インダクタ間に逆方
向の第１のダイオードを介して接続される電流遮断用Ｍ
ＩＳ型半導体装置と、前記第１のダイオードに順方向と
なるようにインダクタに並列接続される第２のダイオー
ドとから構成されていることを特徴とする請求項１に記
載のＭＩＳ型半導体装置。 - 【請求項６】 前記保護回路は、本体のＭＩＳ型半導体
装置に並列接続される電流検知用ＭＩＳ型半導体装置
と、この電流検知用ＭＩＳ型半導体装置及び前記本体の
ＭＩＳ型半導体装置のゲートに共通に接続されるゲート
抵抗と、前記電流検知用ＭＩＳ型半導体装置のソースに
設けられるインダクタ接続用端子と、ドレインが前記本
体及び電流検知用ＭＩＳ型半導体装置のゲートと前記ゲ
ート抵抗間に接続されるとともに、ゲートが前記電流検
知用ＭＩＳ型半導体装置のソースに逆方向の第１のダイ
オードを介して接続される電流遮断用ＭＩＳ型半導体装
置と、前記第１のダイオードに順方向となるように電流
検知用ＭＩＳ型半導体装置のソースに接続される第２の
ダイオードとから構成されていることを特徴とする請求
項１に記載のＭＩＳ型半導体装置。 - 【請求項７】 前記保護回路のインダクタを除く回路部
が、本体のＭＩＳ型半導体装置と同一チップ上に形成さ
れ、このチップ上のインダクタの両端部に相当する位置
にはワイヤボンディング用パッドが形成されていること
を特徴とする請求項１乃至６のいずれか１項に記載のＭ
ＩＳ型半導体装置。 - 【請求項８】 前記ワイヤボンディング用パッドにワイ
ヤボンディングが行われ、このワイヤをインダクタとし
て用いることを特徴とする請求項７に記載のＭＩＳ型半
導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8129463A JPH09312347A (ja) | 1996-05-24 | 1996-05-24 | Ｍｉｓ型半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8129463A JPH09312347A (ja) | 1996-05-24 | 1996-05-24 | Ｍｉｓ型半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH09312347A true JPH09312347A (ja) | 1997-12-02 |
Family
ID=15010124
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP8129463A Pending JPH09312347A (ja) | 1996-05-24 | 1996-05-24 | Ｍｉｓ型半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH09312347A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FR2819953A1 (fr) * | 2001-01-24 | 2002-07-26 | St Microelectronics Sa | Commutateur de puissance a asservissement en di/dt |
| JP2005209943A (ja) * | 2004-01-23 | 2005-08-04 | Denso Corp | スイッチ回路およびそれを用いた点火装置 |
-
1996
- 1996-05-24 JP JP8129463A patent/JPH09312347A/ja active Pending
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FR2819953A1 (fr) * | 2001-01-24 | 2002-07-26 | St Microelectronics Sa | Commutateur de puissance a asservissement en di/dt |
| WO2002059971A1 (fr) * | 2001-01-24 | 2002-08-01 | Stmicroelectronics S.A. | Commutateur de puissance a asservissement en di/dt |
| JP2005209943A (ja) * | 2004-01-23 | 2005-08-04 | Denso Corp | スイッチ回路およびそれを用いた点火装置 |
| JP4631282B2 (ja) * | 2004-01-23 | 2011-02-16 | 株式会社デンソー | スイッチ回路およびそれを用いた点火装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100735849B1 (ko) | 전력용 반도체장치 | |
| JP3100909B2 (ja) | 短絡保護を有するパワートランジスタ | |
| JPH0510522Y2 (ja) | ||
| US5781389A (en) | Transistor protection circuit | |
| JP4806540B2 (ja) | 半導体集積回路装置 | |
| US5500619A (en) | Semiconductor device | |
| EP0343977A2 (en) | Mosfet having drain voltage detection function | |
| JP3164065B2 (ja) | 半導体装置 | |
| KR960026762A (ko) | 복합형 mosfet | |
| JPH02266712A (ja) | 半導体装置 | |
| US20090154035A1 (en) | ESD Protection Circuit | |
| JP3067448B2 (ja) | 半導体装置 | |
| US5646434A (en) | Semiconductor component with protective structure for protecting against electrostatic discharge | |
| EP1783909B1 (en) | Circuit arrangement with at least two semiconductor switches and a central overvoltage protection | |
| JP3509623B2 (ja) | 半導体スイッチ素子チップの温度検出構造および温度検出装置並びに半導体リレー | |
| JP2003274672A (ja) | 半導体スイッチング装置 | |
| JPS6014574B2 (ja) | 短絡保護回路 | |
| JPH02278915A (ja) | 電力用ｍｏｓｆｅｔの保護回路 | |
| JPH09312347A (ja) | Ｍｉｓ型半導体装置 | |
| JPH06216735A (ja) | 出力回路 | |
| US5499152A (en) | Protection circuit | |
| JP3601310B2 (ja) | パワーデバイスの駆動回路 | |
| JP3532694B2 (ja) | 電力用半導体要素の温度検出用回路装置 | |
| JP2970826B2 (ja) | 保護回路内蔵ｉｃ及び表示装置駆動用ｉｃ | |
| US5900775A (en) | MOSFET with temperature protection |