JPH09307234A - Multilayer wiring structure and manufacture thereof - Google Patents
Multilayer wiring structure and manufacture thereofInfo
- Publication number
- JPH09307234A JPH09307234A JP8125016A JP12501696A JPH09307234A JP H09307234 A JPH09307234 A JP H09307234A JP 8125016 A JP8125016 A JP 8125016A JP 12501696 A JP12501696 A JP 12501696A JP H09307234 A JPH09307234 A JP H09307234A
- Authority
- JP
- Japan
- Prior art keywords
- plating
- conductor
- wiring structure
- multilayer wiring
- metal compound
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Abstract
Description
【０００１】[0001]
【発明の属する技術分野】本発明は、印刷配線板等の電
子部品に代表される多層配線構造体およびその製造方法
に関し、更に詳しくは、半導体素子を搭載する実装基板
の多層配線構造体およびその製造方法に関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a multilayer wiring structure represented by an electronic component such as a printed wiring board and a method for manufacturing the same, and more specifically to a multilayer wiring structure for a mounting substrate on which a semiconductor element is mounted and the same. It relates to a manufacturing method.
【０００２】[0002]
【従来の技術】半導体バデイスの高速かつ高集積化に伴
い、これを搭載する多層配線基板を構成する層間絶縁膜
には、耐熱性を有し、併せて低誘電率，低吸水率，低熱
膨張率，導体および絶縁膜同士の高密着性，良好な耐薬
品性等が要求されている。さらに最近では、上下電極配
線を導通させるためのヴィアホール形成の工程簡略化を
図るため、材料自体が感光性を有し、フォトレジストと
同様なプロセスでヴィアホールが形成できることが好ま
しい。2. Description of the Related Art With the progress of high speed and high integration of semiconductor wafers, the interlayer insulating film constituting the multi-layer wiring board on which it is mounted has heat resistance, and also has a low dielectric constant, a low water absorption coefficient and a low thermal expansion coefficient. Rate, high adhesion between conductor and insulating film, good chemical resistance, etc. are required. More recently, in order to simplify the process of forming a via hole for conducting the upper and lower electrode wirings, it is preferable that the material itself has photosensitivity and the via hole can be formed by a process similar to that of a photoresist.
【０００３】現在、これらの特性を有する層間絶縁膜材
料として、ポリイミド系樹脂（例えば、特開平４−２８
４４５５号公報，特開平５−１６５２１７号公報），有
機珪素系樹脂（例えば、特開平３−４３４５５号公報，
特開平４−４６９３４号公報，特開平６−１３０３６４
号公報，特開平７−２２５０８号公報）等が提案されて
いる。At present, as a material of an interlayer insulating film having these characteristics, a polyimide resin (for example, Japanese Patent Application Laid-Open No. 4-28
No. 4455, JP-A-5-165217), organic silicon-based resins (for example, JP-A-3-43455,
JP-A-4-46934, JP-A-6-130364
And Japanese Patent Application Laid-Open No. 7-22508) have been proposed.
【０００４】一方、導体の形成方法は、プリント基板の
製造に代表されるように、サプトラクティブ法とアディ
ティブ法に大別される。前者は、絶縁基材表面の全面に
形成された導体の不溶部分を化学処理で選択的に取り除
くことにより、導体パターンと絶縁部をつくる方法であ
り、後者は、絶縁基板上に無電解めっき等によって導電
性材料を選択的に析出させて導体パターンを形成する方
法である。[0004] On the other hand, methods of forming conductors are broadly classified into a subtractive method and an additive method as represented by the manufacture of printed circuit boards. The former is a method of forming a conductor pattern and an insulating part by selectively removing the insoluble portion of the conductor formed on the entire surface of the insulating base material by chemical treatment, and the latter is a method of electroless plating on an insulating substrate. In this method, a conductive material is selectively deposited to form a conductive pattern.
【０００５】[0005]
【発明が解決しようとする課題】上記記載のポリイミド
系樹脂は、硬化時に縮合水を伴い、また分子内に導入さ
れている感光基が脱離するので、硬化時の膜収縮が大き
く、高精度かつ微細なヴィアホールの形成が困難であ
る。また、収縮応力が発生し、多層化を行うと、クラッ
クが発生するといった問題点がある。The polyimide resin described above involves condensed water at the time of curing, and the photosensitive group introduced into the molecule is eliminated, so that the film shrinks greatly at the time of curing and high precision is achieved. In addition, it is difficult to form fine via holes. In addition, when shrinkage stress is generated and multilayering is performed, cracks occur.
【０００６】また、有機珪素系樹脂においては、硬化時
における収縮はポリイミドほどではないもののヴィアホ
ール形成をするための現像液に有機溶剤を用いているの
で、露光部の膜が膨潤し解像度が低下する。このため、
高精度かつ微細なヴィアホールの形成が困難であり、高
密度な多層配線構造体を得ることが困難である。また、
有機溶剤系の現像液は、環境汚染や安全衛生上使用する
ことは好ましくない。In the case of organic silicon-based resins, although the shrinkage during curing is not as great as that of polyimide, the organic solvent is used as a developer for forming via holes, so that the film in the exposed area swells and the resolution is reduced. I do. For this reason,
It is difficult to form highly accurate and fine via holes, and it is difficult to obtain a high-density multilayer wiring structure. Also,
It is not preferable to use an organic solvent-based developer for environmental pollution and safety and health.
【０００７】さらに、ポリイミド系樹脂および有機珪素
系樹脂は、硬化温度が４００℃と高く、絶縁膜を形成す
る基材として、プリント配線板やモールド配線板等の低
コストな樹脂製基材を耐熱性上の問題から選択すること
ができない。このため、セラミック類あるいはＳｉ等の
基材上にしか絶縁膜を形成できず、高コストとなる。Further, the polyimide resin and the organosilicon resin have a high curing temperature of 400 ° C., and a low-cost resin base material such as a printed wiring board or a molded wiring board is used as a base material for forming an insulating film. You cannot choose from sexual issues. For this reason, an insulating film can be formed only on a base material such as ceramics or Si, resulting in high cost.
【０００８】低コストな樹脂製基材を上に形成できる絶
縁膜材料として、エポキシ系樹脂がよく知られている。
しかしながら、エポキシ系樹脂は、誘電率が高い、熱膨
張率が大きい，ガラス転移温度が低い，解像度に劣る，
硬化膜の平坦性に劣る等の問題点があり、最近の電子部
品の高性能化に伴い、適用が困難になりつつある。An epoxy resin is well known as an insulating film material on which a low-cost resin base material can be formed.
However, epoxy resins have a high dielectric constant, a high coefficient of thermal expansion, a low glass transition temperature, poor resolution,
There are problems such as inferior flatness of the cured film, and the application is becoming difficult with the recent improvement in the performance of electronic components.
【０００９】一方、上記導体パターン形成方法のサブト
ラクティブ法は、エッチングを通常薬剤を用いて行う
が、高密度なパターンを形成するには、ウェットエッチ
ングでは困難であり、ドライエッチングを行わなければ
ならず、コスト高となる。そのため、微細配線形成に有
利な無電解めっきによるアディティブ法が有効である。
無電解めっきにより絶縁基材表面に導体を形成するため
には、触媒として作用するパラジウム等の貴金属を該表
面に付与する必要がある。On the other hand, in the subtractive method of the conductor pattern forming method, etching is usually performed using a chemical. However, in order to form a high-density pattern, wet etching is difficult, and dry etching must be performed. Cost increases. Therefore, an additive method using electroless plating, which is advantageous for forming fine wiring, is effective.
In order to form a conductor on the surface of the insulating base material by electroless plating, it is necessary to apply a noble metal such as palladium acting as a catalyst to the surface.
【００１０】本発明は、以上の点を鑑み、耐熱性，低誘
電率，低熱膨張率等の優れた特性を有する高性能，高密
度な多層配線構造体およびその低コストでの製造方法を
提供することを目的としている。In view of the above, the present invention provides a high-performance, high-density multilayer wiring structure having excellent characteristics such as heat resistance, a low dielectric constant, and a low coefficient of thermal expansion, and a method of manufacturing the same at a low cost. It is intended to be.
【００１１】[0011]
【課題を解決するための手段】前記目的を達成するため
に鋭意検討した結果、次の如き発明に到った。すなわち
本発明は、層間絶縁膜材料として、フルオレン骨格を有
するエポキシアクリレートまたはベンゾシクロブテンを
使用し、導体をウェットプロセスのみで形成することに
より、多層配線構造体を製造する。なお、支持基材とし
て、プリント配線板あるいはモールド樹脂基板を使用す
る。Means for Solving the Problems As a result of intensive studies to achieve the above object, the following invention has been attained. That is, in the present invention, a multilayer wiring structure is manufactured by using an epoxy acrylate or benzocyclobutene having a fluorene skeleton as an interlayer insulating film material and forming a conductor only by a wet process. In addition, a printed wiring board or a molded resin substrate is used as a supporting base material.
【００１２】次に本発明を更に詳しく説明する。支持基
材上に、フルオレン骨格を有するエポキシアクリレート
またはベンゾシクロブテンからなる絶縁膜を形成し、そ
の上に導体電極パターンを形成することにより、多層配
線構造体を製造する。フルオレン骨格を有するエポキシ
アクリレート樹脂としては、下記一般式で示される材料
が好ましく用いられる。Next, the present invention will be described in more detail. An insulating film made of epoxy acrylate or benzocyclobutene having a fluorene skeleton is formed on a supporting base material, and a conductive electrode pattern is formed thereon, thereby manufacturing a multilayer wiring structure. As the epoxy acrylate resin having a fluorene skeleton, a material represented by the following general formula is preferably used.
【００１３】[0013]
【式１】 (Equation 1)
【００１４】ここで、Ｒは、Ｈもしくは低級アルキル基
であり、ｎは、０〜２０の整数である。この材料は、特
開平４−２９２６１１号公報にて光学用としての応用が
開示されている。Here, R is H or a lower alkyl group, and n is an integer of 0-20. The application of this material for optics is disclosed in Japanese Patent Application Laid-Open No. 4-292611.
【００１５】一般的に、エポキシアクリレート樹脂は、
多層配線基板の層間絶縁膜材料として使用されている材
料の一種である。しかし、前記一般式（４）で示される
フルオレン骨格を有する樹脂は、通常のエポキシアクリ
レート系樹脂と比較して耐熱性が高く、熱膨張率が小さ
く、かつ吸水性の面で非常に優れていることが明らかに
なった。従来耐熱性を有している絶縁性材料は、概して
硬化温度が非常に高いという問題があったが、この樹脂
は１６０℃〜２００℃程度で硬化が可能であり、多層配
線用絶縁材料として非常に好ましい。Generally, epoxy acrylate resins are:
This is a kind of material used as an interlayer insulating film material of a multilayer wiring board. However, the resin having a fluorene skeleton represented by the general formula (4) has high heat resistance, a low coefficient of thermal expansion, and is very excellent in water absorption as compared with a normal epoxy acrylate resin. It became clear. Conventionally, insulating materials having heat resistance have a problem that the curing temperature is generally very high. However, this resin can be cured at about 160 ° C. to 200 ° C., and is very difficult as an insulating material for multilayer wiring. Preferred.
【００１６】ベンゾシクロブテン樹脂も多層配線基板の
絶縁材料として使用されている材料の一つである。この
材料は、前記フルオレン骨格を有するエポキシアクリレ
ート樹脂より高価ではあるが、耐熱性，低熱膨張率，低
吸水性を具備し、さらに低誘電率であるため、該用途に
好適である。本発明による多層配線構造体の製造方法
は、低コストであるため、高価な材料でも実用的なレベ
ルで製造することが可能となる。A benzocyclobutene resin is one of the materials used as an insulating material for a multilayer wiring board. Although this material is more expensive than the epoxy acrylate resin having the fluorene skeleton, it has heat resistance, a low coefficient of thermal expansion, a low water absorption, and a low dielectric constant, and thus is suitable for this use. Since the method for manufacturing a multilayer wiring structure according to the present invention is low in cost, it is possible to manufacture even an expensive material at a practical level.
【００１７】これらの材料により絶縁膜を形成するに
は、樹脂を溶剤に溶解した、いわゆるワニスを絶縁基材
上に塗布後に熱硬化する。ポリイミド等と比較して、本
発明で使用する樹脂は分子量が低く、ワニスが低粘度で
あるため、塗膜の平滑性が極めて良好である。In order to form an insulating film using these materials, a so-called varnish obtained by dissolving a resin in a solvent, is applied on an insulating base material and then thermally cured. Compared with polyimide and the like, the resin used in the present invention has a low molecular weight and a low viscosity of the varnish, so that the coating film has extremely good smoothness.
【００１８】前述したように、無電解めっきを行うため
には、めっき反応の核となる触媒を絶縁基材表面に付与
する必要がある。しかしながら、上述の材料は、表面が
極めて平滑であるが故に、表面処理を行わないと触媒が
基材に付与し難い、あるいは付与してもめっき膜と良好
な密着強度を発現することが困難である。そのため、絶
縁基材表面を粗化する必要がある。As described above, in order to perform electroless plating, it is necessary to apply a catalyst, which is a nucleus of a plating reaction, to the surface of the insulating base material. However, since the above-mentioned materials have a very smooth surface, it is difficult for the catalyst to be applied to the base material without surface treatment, or it is difficult to develop good adhesion strength with the plating film even if applied. is there. Therefore, it is necessary to roughen the surface of the insulating base material.
【００１９】そこで、導体パターン形成予定部分のみを
粗化した後に触媒処理し、無電解めっきを行うことによ
り、粗化部分にのみに選択的に配線パターンが形成さ
れ、粗例外の部分には導体が形成させない、あるいは形
成しても容易に剥離除去することができる。Therefore, by roughening only a portion where a conductor pattern is to be formed, performing a catalytic treatment, and performing electroless plating, a wiring pattern is selectively formed only in the roughened portion, and a conductor is formed only in a rough exceptional portion. Is not formed, or even if formed, it can be easily removed.
【００２０】ここで、無電解めっき膜と良好な密着性を
発現し、かつ半導体素子の実装に供する多層配線構造体
を得るためには、絶縁膜表面を所定の条件下で粗化する
必要がある。すなわち、粗化面の平均粗さ（Ｒａ），最
大粗さ（Ｒｙ）および導体厚さ（Ｔ）が次の関係を満足
する必要がある。 ０．２≦Ｒａ≦０．６〔単位：μｍ〕 （１） ０．０２≦Ｒａ／Ｔ≦０．２ （２） ０．０５≦Ｒｙ／Ｔ≦０．５ （３）Here, in order to obtain a good adhesion with the electroless plating film and to obtain a multilayer wiring structure used for mounting a semiconductor element, it is necessary to roughen the surface of the insulating film under predetermined conditions. is there. That is, the average roughness (Ra), the maximum roughness (Ry), and the conductor thickness (T) of the roughened surface must satisfy the following relationship. 0.2 ≦ Ra ≦ 0.6 [unit: μm] (1) 0.02 ≦ Ra / T ≦ 0.2 (2) 0.05 ≦ Ry / T ≦ 0.5 (3)
【００２１】上記各式の範囲未満であると、絶縁膜と導
体との密着性不十分のため信頼性が乏しい。また、範囲
より大きいと、表面の平坦性が悪化し、積層数が増すに
従ってその傾向は顕著になり、実装に不利になる。If it is less than the range of each of the above formulas, the reliability is poor due to insufficient adhesion between the insulating film and the conductor. On the other hand, if it is larger than the range, the flatness of the surface is deteriorated, and the tendency becomes remarkable as the number of layers increases, which is disadvantageous for mounting.
【００２１】表面の粗化方法は、特に限定されないが、
バフ研磨等の物理的な処理のみでは粗化後の表面凹凸が
疎で良好な密着性を得ることが困難であるため、化学的
な処理を併用することが好ましい。The surface roughening method is not particularly limited, but
If only physical treatment such as buffing is used, it is difficult to obtain good adhesion due to rough surface irregularities after roughening. Therefore, it is preferable to use chemical treatment together.
【００２２】しかしながら、フルオレン骨格を有するエ
ポキシアクリレートおよびベンゾシクロブテンの熱硬化
膜は、耐薬品性が良好であるため、表面粗化し難い。However, a thermosetting film of epoxy acrylate and benzocyclobutene having a fluorene skeleton has good chemical resistance, and therefore is hardly roughened.
【００２３】そこで、熱硬化率を１５〜６０％の範囲に
抑えた半硬化樹脂膜に粗化処理を行った後、更に熱硬化
することが有効である。熱硬化率が１５％未満である
と、物理的，化学的粗化工程中で膜が損傷しやすいため
好ましくない。また、６０％より高いと、膜の化学的耐
性が著しく高くなり、化学的粗化の効果が低くなり好ま
しくない。使用する化学薬品は、特に限定されず、プリ
ント基板のデスミア処理に通常使用されるクロム酸塩，
過マンガン酸塩，水酸化アルカリ等が使用できる。ま
た、必要に応じて有機溶剤による膨潤等の前処理を行う
こともできる。Therefore, it is effective to perform a roughening treatment on the semi-cured resin film whose thermosetting rate is kept in the range of 15 to 60%, and then to further thermoset. If the thermosetting rate is less than 15%, the film is easily damaged during the physical and chemical roughening steps, which is not preferable. On the other hand, if it is higher than 60%, the chemical resistance of the film becomes extremely high, and the effect of the chemical roughening decreases, which is not preferable. The chemicals used are not particularly limited, and are typically used for desmear treatment of printed circuit boards,
Permanganate, alkali hydroxide and the like can be used. Further, if necessary, a pretreatment such as swelling with an organic solvent can be performed.
【００２４】導体形成予定部分のみを選択的に粗化する
ことは、一般的には手間がかかる。そこで、予め絶縁樹
脂膜表面全面を粗化し、その上にメッキレジストの機能
を兼ねてフルオレン骨格を有するエポキシアクリレート
またはベンゾシクロブテンのパターン形成膜を積層すれ
ばよい。そうすることにより、パターン形成予定部分の
みに下地の粗化面が露出し、それ以外の面は平滑な樹脂
面で覆われているため、触媒のパターン形成予定部分へ
の選択的付与に有利である。It is generally troublesome to selectively roughen only a portion where a conductor is to be formed. Therefore, the entire surface of the insulating resin film may be roughened in advance, and a pattern forming film of an epoxy acrylate or benzocyclobutene having a fluorene skeleton serving also as a plating resist may be laminated thereon. By doing so, the roughened surface of the base is exposed only in the portion where the pattern is to be formed, and the other surface is covered with a smooth resin surface, which is advantageous for selectively applying the catalyst to the portion where the pattern is to be formed. is there.
【００２５】なお、後述の触媒処理は、下地の粗化層を
６０％より高く、好ましくは７０％以上に熱硬化させた
後に行ってもよいし、１５〜６０％の範囲内で処理した
後に熱硬化により６０％より高くしてもよい。The catalyst treatment to be described later may be performed after the base roughened layer has been thermally cured to higher than 60%, preferably 70% or more, or after being processed within the range of 15 to 60%. It may be higher than 60% by thermosetting.
【００２６】一般的に無電解めっきの触媒としては、パ
ラジウムをはじめとする貴金属が用いられ、特に、パラ
ジウムのコロイドタイプのものが、作業性も良く多用さ
れている。しかしながら、コロイドタイプのものは、素
材に対する吸着選択性が乏しく、通常メッキレジスト面
上への吸着を起こし易く、そのため無電解めっき析出を
伴い易い。In general, a noble metal such as palladium is used as a catalyst for electroless plating. In particular, a colloidal type of palladium is often used because of its good workability. However, the colloidal type has poor adsorption selectivity to the material, and is usually liable to be adsorbed on the plating resist surface, and thus is apt to be accompanied by electroless plating deposition.
【００２７】本発明では、これらの貴金属触媒を用い
ず、還元により金属となる金属化合物層を形成し、これ
を還元後置換パラジウムめっきすることにより触媒核を
付与する。In the present invention, a catalyst compound nucleus is provided by forming a metal compound layer which becomes a metal by reduction without using such a noble metal catalyst, and then subjecting the layer to reduction palladium plating.
【００２８】具体的には、まず粗化された絶縁樹脂膜上
に上記金属化合物溶液を塗布，熱処理した後にメッキレ
ジスト層を形成し、あるいは粗化された絶縁樹脂膜上に
メッキレジストパターンをフルオレン骨格を有するエポ
キシアクリレートまたはベンゾシクロブテンにより形成
した後、その上に金属化合物溶液を塗布，熱処理する。
ここで、無電解めっきを析出させたい部分は粗化され、
析出させたくない部分は平滑であるため、粗化部分に優
先的に付与される。Specifically, first, the metal compound solution is applied on the roughened insulating resin film and heat-treated to form a plating resist layer, or a plating resist pattern is formed on the roughened insulating resin film with fluorene. After forming with a skeleton-containing epoxy acrylate or benzocyclobutene, a metal compound solution is applied thereon and heat-treated.
Here, the part where the electroless plating is to be deposited is roughened,
The part that is not desired to be precipitated is smooth, and thus is preferentially given to the roughened part.
【００２９】また、フルオレン骨格を有するエポキシア
クリレートおよびベンゾシクロブテン樹脂は、いずれも
疎水性が強いため、後述するように金属化合物の親水性
溶媒に溶解した溶液を塗布するので、平滑面には殆ど溶
液が濡れず好適である。続いて該金属化合物を還元後、
置換パラジウムめっきを実現する。Since epoxy acrylate and benzocyclobutene resins each having a fluorene skeleton have a strong hydrophobicity, a solution in which a metal compound is dissolved in a hydrophilic solvent is applied as described later. The solution is suitable without wetting. Subsequently, after reducing the metal compound,
Implement displacement palladium plating.
【００３０】上記二つの方法のうち、前者は下地絶縁樹
脂層全面に金属化合物が形成されるため、絶縁性が良好
である必要がある。金属化合物としては、コバルト，ニ
ッケル，鉄，銅の硝酸塩，硫酸塩，塩化物，蓚酸塩，酢
酸塩または酸化物の少なくとも一種が用いられ、これら
を溶解する溶媒として、純水，塩酸酸性水あるいはアル
コール等が使用できる。これらの溶液を絶縁樹脂膜上に
塗布後加熱処理を行い、基材に十分密着させる。さら
に、絶縁性を強化するために、酸素プラズマ処理等を行
うことが好ましい。Of the above two methods, the former requires a good insulating property because the metal compound is formed on the entire surface of the base insulating resin layer. As the metal compound, at least one of nitrates, sulfates, chlorides, oxalates, acetates and oxides of cobalt, nickel, iron and copper is used, and as a solvent for dissolving these, pure water, hydrochloric acid acid water or Alcohol and the like can be used. After applying these solutions on the insulating resin film, a heat treatment is performed to bring the solution into close contact with the base material. Further, it is preferable to perform an oxygen plasma treatment or the like in order to enhance insulation.
【００３１】金属化合物層を還元する還元剤としては、
Ｈ2，ＨＩ，ＣＯ，水素化ホウ素ナトリウム，水素化ホ
ウ素カリウム，ジメチルアミノボラン，アンモニアボラ
ン等のホウ素化合物等還元性を有するものであれば、あ
らゆるものが使用できる。還元方法も使用される還元剤
に応じた、あらゆる還元反応を利用することが可能であ
る。例えば、還元剤としてＨ2ガスを使用する場合に
は、Ｈ2ガス雰囲気中で基板を２００℃程度に加熱する
ことにより還元される。また水素化ホウ素ナトリウムを
使用する場合には、０．１〜１ｇ／１程度の水溶液を調
製し、溶液中に数分間浸漬することにより還元できる。As the reducing agent for reducing the metal compound layer,
Any substance having a reducing property such as boron compounds such as H 2 , HI, CO, sodium borohydride, potassium borohydride, dimethylaminoborane and ammonia borane can be used. The reduction method can also utilize any reduction reaction depending on the reducing agent used. For example, when H 2 gas is used as a reducing agent, the substrate is reduced by heating the substrate to about 200 ° C. in an H 2 gas atmosphere. When sodium borohydride is used, it can be reduced by preparing an aqueous solution of about 0.1 to 1 g / 1 and immersing it in the solution for several minutes.
【００３２】続いて、還元された金属化層の表面には、
パラジウム置換めっきにより無電解めっきの触媒核とな
るパラジウムを析出させる。この際、還元処理の済んだ
基板に直ちにめっき処理を行ってもよいが、還元処理後
の基板表面を一旦酸等により洗浄しておくことにより、
めっきの析出性やめっき層と基板の密着性を向上させる
ことができる。パラジウム置換めっきの方法は特に限定
されないが、例えば、塩化パラジウム０．５〜５ｍＭ／
Ｉ程度の塩酸酸性水溶液（ｐＨ：０．５〜３程度）中
に、数秒から数分間浸漬すればよい。Subsequently, on the surface of the reduced metallized layer,
Palladium displacement plating is used to deposit palladium that serves as a catalyst nucleus for electroless plating. At this time, the plating treatment may be immediately performed on the substrate after the reduction treatment. However, by temporarily cleaning the substrate surface after the reduction treatment with an acid or the like,
The deposition property of plating and the adhesion between the plating layer and the substrate can be improved. Although the method of the palladium displacement plating is not particularly limited, for example, palladium chloride 0.5 to 5 mM /
It may be immersed in a hydrochloric acid aqueous solution of about I (pH: about 0.5 to 3) for several seconds to several minutes.
【００３３】なお、金属化合物として銅化合物を用いる
場合は、還元された銅自体が無電解めっき反応の触媒核
として作用するため、置換パラジウムめっきは必ずしも
行う必要はない。When a copper compound is used as the metal compound, the substituted palladium plating is not necessarily performed because the reduced copper itself acts as a catalyst nucleus for the electroless plating reaction.
【００３４】最後に無電解めっきを行う。めっきの材質
は特に限定されないが、通常配線基板に使用されている
る銅，ニッケルを使用することが、低コストの点からも
好ましい。めっきの方法は、これらの金属をめっきする
場合に一般に用いられている方法を使用することができ
る。例えば、銅をめっきする場合には、硫酸銅めっき
浴，ピロリン酸銅めっき浴，シアン化銅めっき浴を、ま
たニッケルをめっきする場合には、次亜リン酸ナトリウ
ムや水素化ホウ素ナトリウムを還元剤とした硫酸ニッケ
ルめっき浴あるいは塩化ニッケルめっき浴を使用するこ
とができる。Finally, electroless plating is performed. The material of the plating is not particularly limited, but it is preferable to use copper or nickel which is usually used for a wiring board from the viewpoint of low cost. As a plating method, a method generally used when plating these metals can be used. For example, when plating copper, a copper sulfate plating bath, a copper pyrophosphate plating bath, a copper cyanide plating bath, and when plating nickel, use sodium hypophosphite or sodium borohydride as a reducing agent. A nickel sulfate plating bath or a nickel chloride plating bath can be used.
【００３５】微細な配線パターンを形成する場合は、上
述のように無電解めっき単独によるフルアディティブ法
で行うことが好ましいが、必要に応じて電解めっきを併
用することもできる。例えば、予め粗化された下地絶縁
樹脂層上に無電解めっき薄膜を全面形成後、市販のメッ
キレジストでパターンを形成し、電解めっきで厚付け
し、メッキレジストを除去後不要部分の無電解めっき薄
膜をクィックエッチングすることができる。When a fine wiring pattern is to be formed, it is preferable to carry out a full additive method using only electroless plating as described above, but it is also possible to use electrolytic plating together if necessary. For example, after forming an electroless plating thin film on the entire surface of a pre-roughened base insulating resin layer, forming a pattern with a commercially available plating resist, thickening it by electrolytic plating, removing the plating resist, and then removing unnecessary portions of the electroless plating. The thin film can be quick etched.
【００３６】別の方法として、予め粗化された下地絶縁
樹脂層上にフルオレン骨格を有するエポキシアクリレー
トまたはベンゾシクロブテンによりパターン形成した
後、上述の方法により全面に無電解めっき層を形成し、
不要な部分の無電解めっきをバフ研磨等により除去する
こともできる。As another method, after forming a pattern on a pre-roughened base insulating resin layer with epoxy acrylate or benzocyclobutene having a fluorene skeleton, an electroless plating layer is formed on the entire surface by the above-described method.
Unwanted portions of the electroless plating can be removed by buffing or the like.
【００３７】このようなエッチング工程を用いる場合
は、無電解めっきの触媒核を形成する方法として上述の
方法以外に通常の触媒付与工程、すなわちコロイドタイ
プのパラジウム触媒を使用することもできるし、塩酸酸
性の塩化第二錫溶液浸漬〔センシタイジング〕後に塩化
パラジウム溶液浸漬〔アクチベイティング〕することも
できる。In the case where such an etching step is used, other than the above-described method, a usual catalyst application step, that is, a colloidal palladium catalyst may be used as a method for forming a catalyst nucleus for electroless plating, and hydrochloric acid may be used. It is also possible to immerse (activate) the palladium chloride solution after soaking (sensitizing) the acidic stannic chloride solution.
【００３８】上述のように絶縁樹脂層と導体層を交互に
必要な層数を繰り返し形成することにより、多層配線構
造体を製造することができる。As described above, a multilayer wiring structure can be manufactured by repeatedly forming the required number of insulating resin layers and conductor layers alternately.
【００３９】多層配線構造体には、層間接続用のスルー
ホールを形成することもできる。この場合最終導体層形
成前に貫通穴を形成し、穴内部にも金属化合物溶液を塗
布あるいは基板を溶液中に浸漬し、同様な処理を行えば
よい。A through hole for interlayer connection can be formed in the multilayer wiring structure. In this case, a through-hole may be formed before the formation of the final conductor layer, a metal compound solution may be applied to the inside of the hole, or the substrate may be immersed in the solution, and similar processing may be performed.
【００４０】[0040]
【発明の実施の形態】次に、本発明の実施形態について
図面を参照して説明する。Next, embodiments of the present invention will be described with reference to the drawings.
【００４１】（実施形態１）図１は、プリント配線基板
等の支持基板上に前記一般式（４）に示したフルオレン
骨格を有するエポキシアクリレート樹脂を絶縁膜材料と
して用いて製造した導体三層構造体を製造工程順に示す
断面図である。(Embodiment 1) FIG. 1 shows a conductor three-layer structure manufactured by using an epoxy acrylate resin having a fluorene skeleton represented by the general formula (4) as an insulating film material on a supporting substrate such as a printed wiring board. It is sectional drawing which shows a body in order of a manufacturing process.
【００４２】図１（ａ）に示す基板１上に、フルオレン
骨格を有するエポキシアクリレート樹脂を塗布した後、
加熱処理により硬化反応率２０％の半硬化のエポキシア
クリレート膜１０を形成する（図１（ｂ））。この表面
をバフ研磨およびクロム酸塩水溶液中に浸漬して、Ｒａ
が０．４３μｍ，Ｒｙが２．５μｍの表面粗度に粗化し
た後、再び加熱処理することにより、硬化反応率を８０
％とする。After coating an epoxy acrylate resin having a fluorene skeleton on a substrate 1 shown in FIG.
By the heat treatment, a semi-cured epoxy acrylate film 10 having a curing reaction rate of 20% is formed (FIG. 1B). This surface is buffed and immersed in an aqueous chromate solution to obtain Ra
Are roughened to a surface roughness of 0.43 μm and Ry of 2.5 μm, and then heat-treated again to increase the curing reaction rate to 80%.
%.
【００４３】続いて、硝酸ニッケルの０．０５Ｍ水溶液
を基板表面に均一塗布後、１５０℃で３時間加熱処理を
行い、さらに１５０℃で酸素プラズマ処理を１分間行っ
た。この上に再びフルオレン骨格を有するエポキシアク
リレート樹脂の膜１１を塗布形成した（図１（ｃ））
後、露光，現像，熱硬化（硬化反応率８０％）により配
線パターン１５を形成する。熱硬化後の樹脂膜厚は６μ
ｍとする。Subsequently, a 0.05 M aqueous solution of nickel nitrate was uniformly applied to the surface of the substrate, followed by heat treatment at 150 ° C. for 3 hours, and oxygen plasma treatment at 150 ° C. for 1 minute. An epoxy acrylate resin film 11 having a fluorene skeleton was again applied thereon (FIG. 1C).
Thereafter, a wiring pattern 15 is formed by exposure, development, and thermal curing (curing reaction rate: 80%). Resin film thickness after heat curing is 6μ
m.
【００４４】この基板を水素化ホウ素ナトリウムの１ｇ
／ｌ水溶液中で５分間還元処理後十分水洗し、塩化パラ
ジウムの０．００１Ｍ塩酸酸性溶液（ｐＨ１．５）中に
１分間浸漬し、十分水洗後ジャパンエナジー社の無電解
銅めっき液ＫＣ−５００により、導体１３としての銅を
６μｍ配線パターン１５に析出させた（図１（ｄ））。This substrate was washed with 1 g of sodium borohydride.
/ L aqueous solution for 5 minutes, and then sufficiently washed with water, immersed in a 0.001 M hydrochloric acid acidic solution of palladium chloride (pH 1.5) for 1 minute, washed sufficiently with water, and electroless copper plating solution KC-500 manufactured by Japan Energy Corporation. As a result, copper as the conductor 13 was deposited on the 6 μm wiring pattern 15 (FIG. 1D).
【００４５】続いて上記基板表面を同様に粗化処理後、
その上に再び硝酸ニッケル処理層を設け、その上にフル
オレン骨格を有するエポキシアクリレート樹脂の膜１２
を塗布形成した後、露光，現像，熱硬化（硬化反応率８
０％）によりヴィアホール１６を形成する（図１
（ｅ））。同様に、ヴィアホール１６底部の硝酸ニッケ
ル層を還元，置換パラジウムめっき，無電解銅めっきを
実施し、ヴィアホール１６内部に導体１４としての銅を
析出させる（図１（ｆ））。Subsequently, after the substrate surface is similarly roughened,
A nickel nitrate treatment layer is again provided thereon, and an epoxy acrylate resin film 12 having a fluorene skeleton is provided thereon.
After coating and forming, exposure, development and heat curing (curing reaction rate 8
0%) to form a via hole 16 (FIG. 1).
(E)). Similarly, the nickel nitrate layer at the bottom of the via hole 16 is subjected to reduction, displacement palladium plating, and electroless copper plating to deposit copper as the conductor 14 inside the via hole 16 (FIG. 1 (f)).
【００４６】以上の操作を繰り返して行い図１（ｇ）〜
（ｌ）に示すように、エポキシアクリレート膜２１，２
２，導体２３，２４，配線パターン２５，ヴィアホール
２６，エポキシアクリレート膜３１，導体３３，配線パ
ターン３５，を形成して、導体１３，１４（２３），２
４（３３）からなる導体三層ブラインドヴィア構造が得
られる。The above operation is repeated to perform FIG.
As shown in (l), the epoxy acrylate films 21, 2
2, conductors 23, 24, wiring pattern 25, via hole 26, epoxy acrylate film 31, conductor 33, wiring pattern 35 are formed, and conductors 13, 14 (23), 2
4 (33) is obtained.
【００４７】（実施形態２）図２は、図１と同様にプリ
ント配線基板等の支持基板上に前記一般式（４）に示し
たフルオレン骨格を有するエポキシアクリレート樹脂を
絶縁膜材料として用いて製造した導体三層構造体の別の
実施形態断面図である。(Embodiment 2) FIG. 2 shows a case where an epoxy acrylate resin having a fluorene skeleton represented by the general formula (4) is used as an insulating film material on a supporting substrate such as a printed wiring board as in FIG. FIG. 7 is a cross-sectional view of another embodiment of the conductor three-layer structure.
【００４８】図２（ａ）に示す基板２上に、フルオレン
骨格を有するエポキシアクリレート樹脂を塗布した後、
加熱処理により硬化反応率２０％の半硬化膜（エポキシ
アクリレート膜）４０を形成する（図２（ｂ））。この
表面をバフ研磨およびクロム酸塩水溶液中に浸漬して、
Ｒａが０．４３μｍ，Ｒｙが２．５μｍの表面粗度に粗
化した後、再び加熱処理することにより、硬化反応率を
８０％とする。続いて、硝酸ニッケルの０．０５Ｍ水溶
液を基板表面に均一塗布後、１５０℃で３時間加熱処理
を行い、さらに１５０℃で酸素プラズマ処理を１分間行
った。この上に再びフルオレン骨格を有するエポキシア
クリレート樹脂の膜４１を塗布形成した後、露光，現
像，熱硬化（硬化反応率８０％）により配線パターン４
５を形成する（図２（ｃ））。熱硬化後の樹脂膜厚は６
μｍとする。After an epoxy acrylate resin having a fluorene skeleton is applied on the substrate 2 shown in FIG.
A heat treatment forms a semi-cured film (epoxy acrylate film) 40 having a curing reaction rate of 20% (FIG. 2B). This surface is buffed and immersed in an aqueous chromate solution,
After roughening to a surface roughness of 0.43 μm for Ra and 2.5 μm for Ry, heat treatment is again performed to make the curing reaction rate 80%. Subsequently, after a 0.05 M aqueous solution of nickel nitrate was uniformly applied to the substrate surface, a heat treatment was performed at 150 ° C. for 3 hours, and an oxygen plasma treatment was further performed at 150 ° C. for 1 minute. A film 41 of an epoxy acrylate resin having a fluorene skeleton is again formed thereon by coating, and then the wiring pattern 4 is formed by exposure, development and heat curing (curing reaction rate 80%).
5 is formed (FIG. 2C). The resin film thickness after thermosetting is 6
μm.
【００４９】この基板を水素化ホウ素ナトリウムの１ｇ
／ｌ水溶液中で５分間還元処理後十分水洗し、塩化パラ
ジウムの０．００１Ｍ塩酸酸性溶液（ｐＨ１．５）中に
１分間浸漬し、十分水洗後ジャパンエナジー社の無電解
銅めっき液ＫＣ−５００により、導体４３としての銅を
６μｍパターン部に析出させた（図２（ｄ））。This substrate was treated with 1 g of sodium borohydride.
/ L aqueous solution for 5 minutes, and then sufficiently washed with water, immersed in a 0.001 M hydrochloric acid acidic solution of palladium chloride (pH 1.5) for 1 minute, washed sufficiently with water, and electroless copper plating solution KC-500 manufactured by Japan Energy Corporation. As a result, copper as the conductor 43 was deposited on the 6 μm pattern portion (FIG. 2D).
【００５０】続いて上記基板表面上に再びフルオレン骨
格を有するエポキシアクリレート樹脂の膜４２を設け、
ヴィアパターン４６を形成し（図２（ｅ））、熱硬化
（硬化反応率２０％）させた後、同様に、粗化，硝酸ニ
ッケル溶液処理を行い、さらにその上にフルオレン骨格
を有するエポキシアクリレート樹脂の膜５１を形成し、
２層の膜４２，５１に配線パターン（硬化反応率８０
％）５５を形成する（図２（ｆ））。ヴィアパターン４
６の底部および配線パターン５５部の硝酸ニッケル層を
還元，置換パラジウムめっき，無電解銅めっきを実施
し、ヴィアパターン４６内部に導体５３としての銅を析
出させる（図２（ｇ））。Subsequently, a film 42 of an epoxy acrylate resin having a fluorene skeleton is provided on the substrate surface again.
After forming a via pattern 46 (FIG. 2 (e)) and thermally curing (curing reaction rate 20%), similarly, roughening and nickel nitrate solution treatment are performed, and further an epoxy acrylate having a fluorene skeleton thereon Forming a resin film 51,
A wiring pattern (curing reaction rate 80
%) 55 (FIG. 2F). Via pattern 4
The nickel nitrate layer at the bottom of the wiring pattern 6 and the wiring pattern 55 is reduced, replaced by palladium plating, and electroless copper plated to deposit copper as a conductor 53 inside the via pattern 46 (FIG. 2 (g)).
【００５１】以上の操作を繰り返し実施し、図２（ｈ）
〜図２（ｊ）に示すように、エポキシアクリレート膜５
２，ヴィアパターン５６，エポキシアクリレート膜６
１，配線パターン６５，導体６３を形成し、導体４３，
５３，６３からなる導体三層ブラインドヴィア構造が得
られる。By repeating the above operation, FIG.
2 (j), the epoxy acrylate film 5
2, via pattern 56, epoxy acrylate film 6
1, a wiring pattern 65 and a conductor 63 are formed.
A conductor three-layer blind via structure composed of 53 and 63 is obtained.
【００５２】（実施形態３）図３は、支持基板上にベン
ゾシクロブテン樹脂を絶縁材料として用いて製造した、
導体三層構造体の一実施形態を示す断面図である。(Embodiment 3) FIG. 3 shows a case where a benzocyclobutene resin is manufactured on a supporting substrate as an insulating material.
It is sectional drawing which shows one Embodiment of a conductor three-layer structure.
【００５３】図３（ａ）に示す基板３上に、３−アミノ
プロピルトリエトキシシランの１％水溶液を塗布後、ベ
ンゾシクロブテン樹脂を塗布し、加熱処理により硬化反
応率１５％の半硬化膜（ベンゾシクロブテン膜）７０を
形成する（図３（ｂ）。この表面をバフ研磨および過マ
ンガン酸塩水溶液に浸漬することにより、Ｒａが０．２
８μｍ，Ｒｙが３．２μｍの表面粗度に粗化した後、再
び加熱処理することにより、硬化反応率を７０％とす
る。この基板上に再び３−アミノプロピルトリエトキシ
シランの１％水溶液を塗布後、ベンゾシクロブテン樹脂
の膜７１を塗布形成した後、露光，現像，熱硬化（硬化
反応率７０％）により配線パターン７５を形成する（図
３（ｃ））。熱硬化後の樹脂膜厚は７μｍとする。A 1% aqueous solution of 3-aminopropyltriethoxysilane is applied to the substrate 3 shown in FIG. 3 (a), and then a benzocyclobutene resin is applied. (Benzocyclobutene film) 70 is formed (FIG. 3 (b). The surface is buffed and immersed in a permanganate aqueous solution to obtain Ra of 0.2.
After roughening to a surface roughness of 8 μm and Ry of 3.2 μm, a heat treatment is performed again to make the curing reaction rate 70%. After a 1% aqueous solution of 3-aminopropyltriethoxysilane is applied again on this substrate, a benzocyclobutene resin film 71 is applied and formed, and then the wiring pattern 75 is exposed, developed, and thermally cured (curing reaction rate 70%). Is formed (FIG. 3C). The resin film thickness after thermosetting is 7 μm.
【００５４】続いて、硫酸銅の０．０２Ｍ水溶液を基板
表面に均一塗布後、１５０℃で３時間加熱処理を行い、
さらに１５０℃で酸素プラズマ処理を１分間行った。Subsequently, after a 0.02 M aqueous solution of copper sulfate was uniformly applied to the substrate surface, a heat treatment was performed at 150 ° C. for 3 hours.
Further, oxygen plasma treatment was performed at 150 ° C. for 1 minute.
【００５５】この基板を水素化ホウ素カリウムの０．５
ｇ／ｌ水溶液中で１０分間還元処理した後十分水洗し、
ジャパンエナジー社の無電解銅めっき液ＫＣ−５００に
より導体７３としての銅を７μｍの膜厚で配線パターン
７５に析出させた（図３（ｄ））。This substrate was treated with 0.5% of potassium borohydride.
g / l aqueous solution for 10 minutes, and then washed thoroughly with water
Copper as the conductor 73 was deposited on the wiring pattern 75 with a thickness of 7 μm using an electroless copper plating solution KC-500 manufactured by Japan Energy (FIG. 3D).
【００５６】上記絶縁樹脂層と導体の形成プロセスを図
３（ｅ）〜（ｋ）に示すように、必要層数分繰り返して
実施し、ベンゾシクロブテン膜７２，配線パターン７
５，導体７３，ベンゾシクロブテン膜８１，８２，導体
８３，配線パターン８５，ベンゾシクロブテン膜９１，
配線パターン９５，導体９３を順次形成する。この場
合、最終的に導体９３を形成する前に、貫通スルーホー
ル９６を設け、この基板を硫酸銅溶液中に浸漬後に同様
な処理を行えば、最終的な導体９３と貫通スルーホール
９３を同時に形成することができる。The process of forming the insulating resin layer and the conductor is repeated for the required number of layers, as shown in FIGS. 3 (e) to 3 (k), and the benzocyclobutene film 72 and the wiring pattern 7 are formed.
5, conductor 73, benzocyclobutene films 81 and 82, conductor 83, wiring pattern 85, benzocyclobutene film 91,
A wiring pattern 95 and a conductor 93 are sequentially formed. In this case, before the conductor 93 is finally formed, the through-hole 96 is provided, and if the same treatment is performed after dipping this substrate in a copper sulfate solution, the final conductor 93 and the through-hole 93 are simultaneously formed. Can be formed.
【００５７】[0057]
【発明の効果】以上のように本発明によれば、導体電極
パターンの層間絶縁膜をフルオレン骨格を有するエポキ
シアクリレートまたはベンゾシクロブテン樹脂膜で形成
しているので、耐熱性，低誘電率，低熱膨張率等の優れ
た特性を有し、さらに高精度かつ微細なヴィアホールを
有しており、電子部品や実装基板の高性能化および高密
度化による小型化を図ることができる。As described above, according to the present invention, since the interlayer insulating film of the conductor electrode pattern is formed of an epoxy acrylate or benzocyclobutene resin film having a fluorene skeleton, heat resistance, low dielectric constant, and low heat resistance are obtained. It has excellent characteristics such as an expansion coefficient, and has a high-precision and fine via hole, so that it is possible to reduce the size of electronic components and mounting boards by improving the performance and increasing the density.
【００５８】また、本発明によれば、低コストなプリン
ト配線基板あるいはモールド樹脂配線基板上にも形成で
き、さらに、導体プロセスをすべてウェットプロセスで
実施するため、電子部品や実装基板の低コスト化を図る
ことができる。Further, according to the present invention, it can be formed on a low-cost printed wiring board or a molded resin wiring board. Further, since all the conductor processes are performed by a wet process, the cost of electronic components and mounting boards can be reduced. Can be achieved.
【図１】本発明の実施形態１に係る多層配線構造体の製
造プロセスを示す断面図である。FIG. 1 is a cross-sectional view illustrating a manufacturing process of a multilayer wiring structure according to Embodiment 1 of the present invention.
【図２】本発明の実施形態２に係る多層配線構造体の製
造プロセスを示す断面図である。FIG. 2 is a sectional view illustrating a manufacturing process of a multilayer wiring structure according to a second embodiment of the present invention.
【図３】本発明の実施形態３に係る多層配線構造体の製
造プロセスを示す断面図である。FIG. 3 is a sectional view illustrating a manufacturing process of a multilayer wiring structure according to a third embodiment of the present invention.
１ 基板 ２ 基板 ３ 基板 １０ エポキシアクリレート膜 １１ エポキシアクリレート膜 １２ エポキシアクリレート膜 １３ 導体〔無電解めっき〕 １４ 導体〔無電解めっき〕 １５ 配線パターン １６ ヴィアホール ２１ エポキシアクリレート膜 ２２ エポキシアクリレート膜 ２３ 導体〔無電解めっき〕 ２４ 導体〔無電解めっき〕 ２５ 配線パターン ２６ ヴィアホール ３１ エポキシアクリレート膜 ３３ 導体〔無電解めっき〕 ３５ 配線パターン ４０ エポキシアクリレート膜 ４１ エポキシアクリレート膜 ４２ エポキシアクリレート膜 ４３ 導体〔無電解めっき〕 ４５ 配線パターン ４６ ヴィアパターン ５１ エポキシアクリレート膜 ５２ エポキシアクリレート膜 ５３ 導体〔無電解めっき〕 ５５ 配線パターン ５６ ヴィアパターン ６１ エポキシアクリレート膜 ６３ 導体〔無電解めっき〕 ６５ 配線パターン ７０ ベンゾシクロブテン膜 ７１ ベンゾシクロブテン膜 ７２ ベンゾシクロブテン膜 ７３ 導体〔無電解めっき〕 ７５ 配線パターン ８１ ベンゾシクロブテン膜 ８２ ベンゾシクロブテン膜 ８３ 導体〔無電解めっき〕 ８５ 配線パターン ９１ ベンゾシクロブテン膜 ９３ 導体〔無電解めっき〕 ９５ 配線パターン ９６ 貫通スルーホール Reference Signs List 1 substrate 2 substrate 3 substrate 10 epoxy acrylate film 11 epoxy acrylate film 12 epoxy acrylate film 13 conductor [electroless plating] 14 conductor [electroless plating] 15 wiring pattern 16 via hole 21 epoxy acrylate film 22 epoxy acrylate film 23 conductor [none Electrolytic plating] 24 Conductor [Electroless plating] 25 Wiring pattern 26 Via hole 31 Epoxy acrylate film 33 Conductor [Electroless plating] 35 Wiring pattern 40 Epoxy acrylate film 41 Epoxy acrylate film 42 Epoxy acrylate film 43 Conductor [Electroless plating] 45 Wiring pattern 46 Via pattern 51 Epoxy acrylate film 52 Epoxy acrylate film 53 Conductor (electroless plating) 55 Wiring pattern 56 Via pattern 61 D Poxyacrylate film 63 Conductor [electroless plating] 65 Wiring pattern 70 Benzocyclobutene film 71 Benzocyclobutene film 72 Benzocyclobutene film 73 Conductor [Electroless plating] 75 Wiring pattern 81 Benzocyclobutene film 82 Benzocyclobutene film 83 Conductor [Electroless plating] 85 Wiring pattern 91 Benzocyclobutene film 93 Conductor [Electroless plating] 95 Wiring pattern 96 Through-hole
フロントページの続き (72)発明者 嶋田 勇三 東京都港区芝五丁目７番１号 日本電気株 式会社内 (72)発明者 内海 和明 東京都港区芝五丁目７番１号 日本電気株 式会社内Front Page Continuation (72) Inventor Yuzo Shimada 5-7 Shiba 5-Chome, Minato-ku, Tokyo NEC Electric Co., Ltd. (72) Inventor Kazuaki Utsumi 5-7 Shiba 5-Chome, Minato-ku, Tokyo NEC Corporation Inside the company
Claims (8)
ーンが交互に順次形成された多層配線構造を有し、導体
パターン形成予定部分が予め表面粗化され、該部分にウ
ェットプロセスによる導体パターンが形成されており、
上記粗化面の平均粗さ（Ｒａ），最大粗さ（Ｒｙ）およ
び導体厚さ（Ｔ）が、 ０．２≦Ｒａ≦０．６〔単位：μｍ〕 （１） ０．０２≦Ｒａ／Ｔ≦０．２ （２） ０．０５≦Ｒｙ／Ｔ≦０．５ （３） の関係を満足するものであることを特徴とする多層配線
構造体。1. A multilayer wiring structure in which an interlayer insulating resin layer and conductor patterns are alternately formed on a surface of a substrate, and a conductor pattern formation planned portion is surface-roughened in advance, and the conductor pattern is formed on the portion by a wet process. Is formed,
The average roughness (Ra), the maximum roughness (Ry) and the conductor thickness (T) of the roughened surface are 0.2 ≦ Ra ≦ 0.6 [unit: μm] (1) 0.02 ≦ Ra / T ≦ 0.2 (2) 0.05 ≦ Ry / T ≦ 0.5 (3) The multilayer wiring structure characterized by satisfying the following relationship.
たはスルーホールの少なくともいずれかを有することを
特徴とする請求項１に記載の多層配線構造体。2. The multilayer wiring structure according to claim 1, which has at least one of a blind via hole and a through hole for interlayer connection.
を有するエポキシアクリレートまたはベンゾシクロブテ
ンの少なくとも１種であることを特徴とする請求項１又
は２に記載の多層配線構造体。3. The multilayer wiring structure according to claim 1, wherein the interlayer insulating resin layer is at least one kind of epoxy acrylate or benzocyclobutene having a fluorene skeleton.
と、メッキレジスト膜形成工程と、金属化工程と、メッ
キ工程と、導体回路形成工程とを有する多層配線構造体
の製造方法であって、 表面粗化工程は、基板表面に形成した絶縁樹脂層を表面
粗化する処理であり、その表面粗化は、粗化面の平均粗
さをＲａ，最大粗さをＲｙおよび導体厚さをＴとした場
合に、 ０．２≦Ｒａ≦０．６〔単位：μｍ〕 ０．０２≦Ｒａ／Ｔ≦０．２ ０．０５≦Ｒｙ／Ｔ≦０．５ の関係を満足するものであり、 金属化合物層形成工程は、粗化された絶縁樹脂層表面
に、還元により金属となる絶縁性良好な金属化合物層を
形成する処理であり、 メッキレジスト膜形成工程は、絶縁樹脂層表面上の導体
回路を形成すべき部分以外にメッキレジスト膜を形成す
る処理であり、 金属化工程は、露出している金属化合物層表面を還元
し、金属化する処理であり、 メッキ工程は、該金属表面をパラジウム置換めっきする
処理であり、 導体回路形成工程は、置換されたパラジウムを触媒核と
して無電解めっきを行い、導体回路を形成する処理であ
り、導体回路の厚さ（Ｔ）は、粗化面の平均粗さをＲ
ａ，最大粗さをＲｙとした場合に、 ０．２≦Ｒａ≦０．６〔単位：μｍ〕 ０．０２≦Ｒａ／Ｔ≦０．２ ０．０５≦Ｒｙ／Ｔ≦０．５ の関係を満足するものであり、 金属塩の溶液を基板表面に塗布あるいは基板を溶液中に
浸漬した後に、乾燥，熱処理することにより、金属化合
物層を形成することを特徴とする多層配線構造体の製造
方法。4. A method of manufacturing a multilayer wiring structure including a surface roughening step, a metal compound layer forming step, a plating resist film forming step, a metallizing step, a plating step, and a conductor circuit forming step. The surface roughening process is a process of roughening the surface of the insulating resin layer formed on the surface of the substrate. The surface roughening is performed by measuring the average roughness Ra of the roughened surface, the maximum roughness Ry and the conductor thickness. Where T is, 0.2 ≦ Ra ≦ 0.6 [unit: μm] 0.02 ≦ Ra / T ≦ 0.2 0.05 ≦ Ry / T ≦ 0.5 Yes, the metal compound layer forming step is a treatment for forming a metal compound layer having a good insulating property which becomes a metal by reduction on the roughened insulating resin layer surface. The plating resist film forming step is performed on the insulating resin layer surface. To form plating resist film on the part other than the part where the conductor circuit of The metallization step is a treatment for reducing the exposed metal compound layer surface to metallize it, the plating step is a palladium substitution plating treatment for the metal surface, and the conductor circuit formation step is a replacement step. This is a process for forming a conductor circuit by performing electroless plating using the thus-formed palladium as a catalyst nucleus, and the thickness (T) of the conductor circuit is the average roughness of the roughened surface R
a, where Ry is the maximum roughness, 0.2 ≦ Ra ≦ 0.6 [unit: μm] 0.02 ≦ Ra / T ≦ 0.2 0.05 ≦ Ry / T ≦ 0.5 A multi-layer wiring structure characterized by forming a metal compound layer by applying a metal salt solution on a substrate surface or immersing the substrate in the solution, followed by drying and heat treatment. Method.
を有するエポキシアクリレートまたはベンゾシクロブテ
ンのいずれかであり、その粗化前の硬化反応率が１５〜
６０％であり、粗化終了後加熱処理により硬化反応率を
６０％より高くすることを特徴とする請求項４に記載の
多層配線構造体の製造方法。5. The interlayer insulating resin layer is either epoxy acrylate having a fluorene skeleton or benzocyclobutene, and the curing reaction rate before roughening is 15 to 15.
The method of manufacturing a multilayer wiring structure according to claim 4, wherein the curing reaction rate is 60%, and the curing reaction rate is made higher than 60% by a heat treatment after the roughening.
ル，鉄，銅の硝酸塩，硫酸塩，塩化物，蓚酸塩，酢酸塩
または酸化物の少なくとも一種であることを特徴とする
請求項４に記載の多層配線構造体の製造方法。6. The metal compound according to claim 4, wherein the metal compound is at least one of cobalt, nickel, iron, copper nitrate, sulfate, chloride, oxalate, acetate or oxide. Manufacturing method of multilayer wiring structure.
塩，塩化物，蓚酸塩，酢酸塩または酸化物の少なくとも
一種であり、前記メッキ工程及び導体回路形成工程の代
わりに、金属化工程で還元された銅を触媒核として直接
無電解銅めっきを行うことを特徴とする請求項４に記載
の多層配線構造体の製造方法。7. The metal compound is at least one of nitrates, sulfates, chlorides, oxalates, acetates or oxides of copper, and is used in the metallization step instead of the plating step and the conductor circuit forming step. The method for producing a multilayer wiring structure according to claim 4, wherein the electroless copper plating is performed directly using the reduced copper as a catalyst nucleus.
ト層が、ともにフルオレン骨格を有するエポキシアクリ
レートまたはベンゾシクロブテンの少なくとも１種であ
り、メッキメジスト層がそのまま絶縁層として残ること
を特徴とする請求項４に記載の多層配線構造体の製造方
法。8. The interlayer insulating resin layer and the plating resist layer are both at least one of epoxy acrylate or benzocyclobutene having a fluorene skeleton, and the plating medis layer remains as an insulating layer as it is. A method for manufacturing the multilayer wiring structure according to.
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8125016A JP2828032B2 (en) | 1996-05-20 | 1996-05-20 | Method for manufacturing multilayer wiring structure |
| TW085114190A TW341022B (en) | 1995-11-29 | 1996-11-19 | Interconnection structures and method of making same |
| US08/752,798 US5830563A (en) | 1995-11-29 | 1996-11-20 | Interconnection structures and method of making same |
| KR1019960059069A KR100273887B1 (en) | 1995-11-29 | 1996-11-28 | Interconnection structures and mehtod of making same |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8125016A JP2828032B2 (en) | 1996-05-20 | 1996-05-20 | Method for manufacturing multilayer wiring structure |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH09307234A true JPH09307234A (en) | 1997-11-28 |
| JP2828032B2 JP2828032B2 (en) | 1998-11-25 |
Family
ID=14899782
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP8125016A Expired - Lifetime JP2828032B2 (en) | 1995-11-29 | 1996-05-20 | Method for manufacturing multilayer wiring structure |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2828032B2 (en) |
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001127433A (en) * | 1999-10-26 | 2001-05-11 | Hitachi Chem Co Ltd | Printed wiring board and method of production |
| JP2001144436A (en) * | 1999-11-16 | 2001-05-25 | Nippon Zeon Co Ltd | Multilayer circuit board |
| JP2001156452A (en) * | 1999-11-26 | 2001-06-08 | Hitachi Chem Co Ltd | Manufacturing method for printed wiring board |
| US6794288B1 (en) | 2003-05-05 | 2004-09-21 | Blue29 Corporation | Method for electroless deposition of phosphorus-containing metal films onto copper with palladium-free activation |
| US6861757B2 (en) | 2001-09-03 | 2005-03-01 | Nec Corporation | Interconnecting substrate for carrying semiconductor device, method of producing thereof and package of semiconductor device |
| US6902605B2 (en) | 2003-03-06 | 2005-06-07 | Blue29, Llc | Activation-free electroless solution for deposition of cobalt and method for deposition of cobalt capping/passivation layer on copper |
| WO2022043889A1 (en) | 2020-08-27 | 2022-03-03 | Valstybinis Moksliniu Tyrimu Institutas Fiziniu Ir Technologijos Mokslu Centras | Method for electroless nickel deposition onto copper without activation with palladium |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02188992A (en) * | 1989-01-18 | 1990-07-25 | Ibiden Co Ltd | Multilayer printed wiring board and manufacture thereof |
| JPH033298A (en) * | 1989-05-31 | 1991-01-09 | Ibiden Co Ltd | Multilayer printed circuit board and manufacture thereof |
| JPH05235546A (en) * | 1992-02-21 | 1993-09-10 | Ibiden Co Ltd | Multilayer printed board and manufacture thereof |
| JPH07106767A (en) * | 1993-10-01 | 1995-04-21 | Hitachi Ltd | Multilayered wiring board and its manufacture |
-
1996
- 1996-05-20 JP JP8125016A patent/JP2828032B2/en not_active Expired - Lifetime
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02188992A (en) * | 1989-01-18 | 1990-07-25 | Ibiden Co Ltd | Multilayer printed wiring board and manufacture thereof |
| JPH033298A (en) * | 1989-05-31 | 1991-01-09 | Ibiden Co Ltd | Multilayer printed circuit board and manufacture thereof |
| JPH05235546A (en) * | 1992-02-21 | 1993-09-10 | Ibiden Co Ltd | Multilayer printed board and manufacture thereof |
| JPH07106767A (en) * | 1993-10-01 | 1995-04-21 | Hitachi Ltd | Multilayered wiring board and its manufacture |
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001127433A (en) * | 1999-10-26 | 2001-05-11 | Hitachi Chem Co Ltd | Printed wiring board and method of production |
| JP2001144436A (en) * | 1999-11-16 | 2001-05-25 | Nippon Zeon Co Ltd | Multilayer circuit board |
| JP2001156452A (en) * | 1999-11-26 | 2001-06-08 | Hitachi Chem Co Ltd | Manufacturing method for printed wiring board |
| US6861757B2 (en) | 2001-09-03 | 2005-03-01 | Nec Corporation | Interconnecting substrate for carrying semiconductor device, method of producing thereof and package of semiconductor device |
| US6902605B2 (en) | 2003-03-06 | 2005-06-07 | Blue29, Llc | Activation-free electroless solution for deposition of cobalt and method for deposition of cobalt capping/passivation layer on copper |
| US6794288B1 (en) | 2003-05-05 | 2004-09-21 | Blue29 Corporation | Method for electroless deposition of phosphorus-containing metal films onto copper with palladium-free activation |
| WO2022043889A1 (en) | 2020-08-27 | 2022-03-03 | Valstybinis Moksliniu Tyrimu Institutas Fiziniu Ir Technologijos Mokslu Centras | Method for electroless nickel deposition onto copper without activation with palladium |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2828032B2 (en) | 1998-11-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100273887B1 (en) | Interconnection structures and mehtod of making same | |
| US3934335A (en) | Multilayer printed circuit board | |
| JP4134172B2 (en) | Manufacturing method of double-sided wiring glass substrate | |
| US20050178669A1 (en) | Method of electroplating aluminum | |
| KR100441123B1 (en) | Process for producing printed wiring board | |
| KR900003152B1 (en) | Method for forming capacitive circuit on circuit board | |
| JPS60207395A (en) | Method of producing through-hole plated electric printed circuit board | |
| US4430154A (en) | Method of producing printed circuit boards | |
| JP2000232269A (en) | Printed wiring board and manufacture thereof | |
| JPH0529319B2 (en) | ||
| US3756891A (en) | Multilayer circuit board techniques | |
| JP2828032B2 (en) | Method for manufacturing multilayer wiring structure | |
| JP3069476B2 (en) | Multilayer printed wiring board and method of manufacturing the same | |
| JP2002246744A (en) | Conductor-forming method, and multilayer wiring board manufacturing method using the same | |
| CN1689381A (en) | Method for the manufacture of printed circuit boards with integral plated resistors | |
| JP2007049116A (en) | Multilayer wiring board and manufacturing method thereof | |
| JPH05259611A (en) | Production of printed wiring board | |
| JP2002076633A (en) | Manufacturing method of multilayer interconnection board and plating method | |
| JP5672106B2 (en) | Wiring board and method of manufacturing wiring board | |
| JPH0745948A (en) | Multilayer wiring board and its manufacture | |
| JPH08204303A (en) | Printed wiring board and its manufacture | |
| JPH06260759A (en) | Manufacture of printed circuit board | |
| JPH0426560B2 (en) | ||
| JP2001203464A (en) | Buildup multilayer printed wiring board and its manufacturing method | |
| JP2513158B2 (en) | Manufacturing method of printed wiring board |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 19980414 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19980818 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080918 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080918 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090918 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090918 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100918 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110918 Year of fee payment: 13 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120918 Year of fee payment: 14 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130918 Year of fee payment: 15 |
|
| EXPY | Cancellation because of completion of term |