JPH09307200A - 半導体装置の評価用プリント基板 - Google Patents
半導体装置の評価用プリント基板Info
- Publication number
- JPH09307200A JPH09307200A JP12299196A JP12299196A JPH09307200A JP H09307200 A JPH09307200 A JP H09307200A JP 12299196 A JP12299196 A JP 12299196A JP 12299196 A JP12299196 A JP 12299196A JP H09307200 A JPH09307200 A JP H09307200A
- Authority
- JP
- Japan
- Prior art keywords
- circuit board
- printed circuit
- surface mount
- semiconductor device
- semiconductor devices
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0286—Programmable, customizable or modifiable circuits
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/11—Printed elements for providing electric connections to or between printed circuits
- H05K1/111—Pads for surface mounting, e.g. lay-out
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
- H05K3/341—Surface mounted components
- H05K3/3421—Leaded components
Landscapes
- Electric Connection Of Electric Components To Printed Circuits (AREA)
- Structure Of Printed Boards (AREA)
Abstract
(57)【要約】
【課題】 同一基板上に数種類の半導体装置を実装して
接続部の評価ができなかった。 【解決手段】 外形寸法の異なる表面実装型半導体装置
を各種リードピンピッチ毎に同一プリント基板上にラン
ドが配置され、さらに各種外形寸法の異なる表面実装型
半導体装置のアウターリードはんだ接続部の電気的特性
がとれるようにランド間を金属配線した構成を有してい
る。この構成により、同一プリント基板上に外形寸法の
異なる表面実装型半導体装置を実装できるものであり、
また、一定のコンパクトサイズのプリント基板であるた
め、アウターリードはんだ接続部の評価の際、表面実装
型半導体装置毎にプリント基板を切り離す必要がなく、
一種類のプリント基板で数種類の半導体装置のアウター
リードのはんだ接続部の評価を実施することができる。
接続部の評価ができなかった。 【解決手段】 外形寸法の異なる表面実装型半導体装置
を各種リードピンピッチ毎に同一プリント基板上にラン
ドが配置され、さらに各種外形寸法の異なる表面実装型
半導体装置のアウターリードはんだ接続部の電気的特性
がとれるようにランド間を金属配線した構成を有してい
る。この構成により、同一プリント基板上に外形寸法の
異なる表面実装型半導体装置を実装できるものであり、
また、一定のコンパクトサイズのプリント基板であるた
め、アウターリードはんだ接続部の評価の際、表面実装
型半導体装置毎にプリント基板を切り離す必要がなく、
一種類のプリント基板で数種類の半導体装置のアウター
リードのはんだ接続部の評価を実施することができる。
Description
【０００１】
【発明の属する技術分野】本発明は表面実装型半導体装
置のアウターリードはんだ濡れ性、はんだ接続強度評
価、はんだ接続部の熱応力評価およびイオンマイグレー
ション評価等に用いるための半導体装置の評価用プリン
ト基板に関するものである。
置のアウターリードはんだ濡れ性、はんだ接続強度評
価、はんだ接続部の熱応力評価およびイオンマイグレー
ション評価等に用いるための半導体装置の評価用プリン
ト基板に関するものである。
【０００２】
【従来の技術】近年、電子機器の小型化、軽量化に伴
い、電子部品の高密度な実装技術が求められている。な
かでも、表面実装技術は比較的容易に高密度実装が得ら
れる手段として広く用いられている。
い、電子部品の高密度な実装技術が求められている。な
かでも、表面実装技術は比較的容易に高密度実装が得ら
れる手段として広く用いられている。
【０００３】半導体装置においても、表面実装型半導体
装置の小型化、薄型化が著しく、アウターリードピンの
微細化やリードピンピッチの狭小化がますます進んでい
る。
装置の小型化、薄型化が著しく、アウターリードピンの
微細化やリードピンピッチの狭小化がますます進んでい
る。
【０００４】同時に、表面実装型半導体装置のプリント
基板実装後のはんだ接続部の面積が微細となり、また、
はんだ接続部のピッチも狭小となり、安定なはんだ濡れ
性、はんだ接続強度の確保が品質、信頼性の面で重要課
題といえる。
基板実装後のはんだ接続部の面積が微細となり、また、
はんだ接続部のピッチも狭小となり、安定なはんだ濡れ
性、はんだ接続強度の確保が品質、信頼性の面で重要課
題といえる。
【０００５】このため、表面実装型半導体装置のアウタ
ーリードのはんだ接続部の有効な評価手法が必要となっ
ている。
ーリードのはんだ接続部の有効な評価手法が必要となっ
ている。
【０００６】以下、従来の表面実装型半導体装置のアウ
ターリードはんだ接続部の評価用プリント基板について
説明する。
ターリードはんだ接続部の評価用プリント基板について
説明する。
【０００７】図４は従来の半導体装置の評価用プリント
基板の平面図である。１はプリント基板、２はプリント
基板上のランドである。
基板の平面図である。１はプリント基板、２はプリント
基板上のランドである。
【０００８】但し、プリント基板上のランド以外の部分
にはレジスト薄膜が塗布されており、ランド部（金属
部）は表面に露出している。
にはレジスト薄膜が塗布されており、ランド部（金属
部）は表面に露出している。
【０００９】従来の半導体装置の評価用プリント基板は
各種外形寸法、およびリードピンピッチの異なる表面実
装型半導体装置が個別に実装されるものである。
各種外形寸法、およびリードピンピッチの異なる表面実
装型半導体装置が個別に実装されるものである。
【００１０】
【発明が解決しようとする課題】しかしながら、上記、
従来の構成では、各種外形寸法およびリードピンピッチ
の異なる表面実装型半導体装置が個別に実装されるもの
であったので、プリント基板の外形寸法が実装される表
面実装型半導体装置の個数によって異なり、大面積とな
るため、はんだ濡れ性等のはんだ接続部の評価を実施す
る際、パッケージ毎に切り離す必要がある。また、多種
にわたる表面実装型半導体装置の外形寸法、リードピン
ピッチ毎にプリント基板を作成しなければならないた
め、その分、コストがかかるという問題があった。
従来の構成では、各種外形寸法およびリードピンピッチ
の異なる表面実装型半導体装置が個別に実装されるもの
であったので、プリント基板の外形寸法が実装される表
面実装型半導体装置の個数によって異なり、大面積とな
るため、はんだ濡れ性等のはんだ接続部の評価を実施す
る際、パッケージ毎に切り離す必要がある。また、多種
にわたる表面実装型半導体装置の外形寸法、リードピン
ピッチ毎にプリント基板を作成しなければならないた
め、その分、コストがかかるという問題があった。
【００１１】本発明は、上記、従来の問題を解決するも
ので、一定のコンパクトサイズの同一プリント基板上に
数種類の表面実装型半導体装置の実装に対応可能な、半
導体装置の評価用プリント基板を提供することを目的と
する。
ので、一定のコンパクトサイズの同一プリント基板上に
数種類の表面実装型半導体装置の実装に対応可能な、半
導体装置の評価用プリント基板を提供することを目的と
する。
【００１２】
【課題を解決するための手段】この目的を達成するため
に、本発明の半導体装置の評価用プリント基板は外形寸
法の異なる表面実装型半導体装置を各種リードピンピッ
チ毎に同一プリント基板上にランドが配置され、さら
に、各種外形寸法の異なる表面実装型半導体装置のアウ
ターリードはんだ接続部の電気的特性がとれるようにラ
ンド間を金属配線した構成を有している。
に、本発明の半導体装置の評価用プリント基板は外形寸
法の異なる表面実装型半導体装置を各種リードピンピッ
チ毎に同一プリント基板上にランドが配置され、さら
に、各種外形寸法の異なる表面実装型半導体装置のアウ
ターリードはんだ接続部の電気的特性がとれるようにラ
ンド間を金属配線した構成を有している。
【００１３】
【発明の実施の形態】この構成によって、同一プリント
基板上に外形寸法の異なる表面実装型半導体装置を実装
できるものであり、また、一定のコンパクトサイズのプ
リント基板であるため、アウターリードはんだ接続部の
評価の際、表面実装型半導体装置毎にプリント基板を切
り離す必要がなく、一種類のプリント基板で数種類の表
面実装型半導体装置のアウターリードはんだ接続部の評
価を実施できる。
基板上に外形寸法の異なる表面実装型半導体装置を実装
できるものであり、また、一定のコンパクトサイズのプ
リント基板であるため、アウターリードはんだ接続部の
評価の際、表面実装型半導体装置毎にプリント基板を切
り離す必要がなく、一種類のプリント基板で数種類の表
面実装型半導体装置のアウターリードはんだ接続部の評
価を実施できる。
【００１４】以下、本発明の一実施形態について、図面
を参照しながら説明する。図１は本発明の一実施形態に
おける半導体装置の評価用プリント基板の平面図であ
る。
を参照しながら説明する。図１は本発明の一実施形態に
おける半導体装置の評価用プリント基板の平面図であ
る。
【００１５】１はプリント基板、２はプリント基板上の
ランド、３はランド間を結ぶ金属配線である。
ランド、３はランド間を結ぶ金属配線である。
【００１６】但し、プリント基板上のランド以外の部分
にはレジスト薄膜が塗布されており、ランド部（金属
部）は表面に露出している。これは従来例の構成と同じ
である。
にはレジスト薄膜が塗布されており、ランド部（金属
部）は表面に露出している。これは従来例の構成と同じ
である。
【００１７】以上のように構成された本実施形態の半導
体装置の評価用プリント基板は同一リードピンピッチの
表面実装型半導体装置の各種外形寸法に合わせて、ラン
ドを配置しているため、同一プリント基板で数種類の表
面実装型半導体装置の実装が対応可能である。
体装置の評価用プリント基板は同一リードピンピッチの
表面実装型半導体装置の各種外形寸法に合わせて、ラン
ドを配置しているため、同一プリント基板で数種類の表
面実装型半導体装置の実装が対応可能である。
【００１８】さらに、プリント基板の外周に設けられた
ランドに各種表面実装型半導体装置のアウターリードに
対応するランドがそれぞれ金属細線によって結線され、
電気的導通がとれるため、外部よりバイアスを印加する
ことができ、表面実装型半導体装置の内部発熱による、
アウターリードはんだ接続部の熱疲労特性の評価が実施
できる。また、外部環境の温度変化によるアウターリー
ドはんだ接続部の熱応力特性の評価やアウターリードピ
ン間のイオンマイグレーション評価が実施可能である。
ランドに各種表面実装型半導体装置のアウターリードに
対応するランドがそれぞれ金属細線によって結線され、
電気的導通がとれるため、外部よりバイアスを印加する
ことができ、表面実装型半導体装置の内部発熱による、
アウターリードはんだ接続部の熱疲労特性の評価が実施
できる。また、外部環境の温度変化によるアウターリー
ドはんだ接続部の熱応力特性の評価やアウターリードピ
ン間のイオンマイグレーション評価が実施可能である。
【００１９】図２は本発明の一実施形態における半導体
装置の評価用プリント基板のコネクターによる外部バイ
アス印加方法を示す。
装置の評価用プリント基板のコネクターによる外部バイ
アス印加方法を示す。
【００２０】なお、本実施形態では表面実装型半導体装
置はＱＦＰタイプでリードピンピッチが０．６５mmの場
合を示した。
置はＱＦＰタイプでリードピンピッチが０．６５mmの場
合を示した。
【００２１】さらに、ＱＦＰタイプのリードピンピッチ
が０．５mmの場合を図３に示す。１はプリント基板、２
はプリント基板上のランド、３はランド間を結ぶ金属配
線である。
が０．５mmの場合を図３に示す。１はプリント基板、２
はプリント基板上のランド、３はランド間を結ぶ金属配
線である。
【００２２】リードピンピッチ０．５mmピッチの場合も
０．６５mmピッチの場合と同様の効果が得られる。
０．６５mmピッチの場合と同様の効果が得られる。
【００２３】
【発明の効果】本発明は同一リードピンピッチの表面実
装型半導体装置の各種外形寸法に合わせて、同一プリン
ト基板上にランドを配置しており、さらに、プリント基
板の外周に設けられたランドに、各種表面実装型半導体
装置のアウターリードに対応するランドがそれぞれ金属
細線により結線されていることにより、コンパクトサイ
ズの同一基板上に数種類の表面実装型半導体装置が実現
でき、なおかつ、外部よりバイアスを印加することがで
きる優れた半導体装置の評価用プリント基板を実現でき
るものである。
装型半導体装置の各種外形寸法に合わせて、同一プリン
ト基板上にランドを配置しており、さらに、プリント基
板の外周に設けられたランドに、各種表面実装型半導体
装置のアウターリードに対応するランドがそれぞれ金属
細線により結線されていることにより、コンパクトサイ
ズの同一基板上に数種類の表面実装型半導体装置が実現
でき、なおかつ、外部よりバイアスを印加することがで
きる優れた半導体装置の評価用プリント基板を実現でき
るものである。
【図１】本発明の一実施形態における半導体装置の評価
用プリント基板の平面図
用プリント基板の平面図
【図２】本発明の一実施形態において外部バイアス印加
のためのコネクターを接続した場合の概略図
のためのコネクターを接続した場合の概略図
【図３】本発明の一実施形態の半導体装置の評価用プリ
ント基板の平面図
ント基板の平面図
【図４】従来の半導体装置の評価用プリント基板の平面
図
図
１ プリント基板 ２ プリント基板上のランド ３ プリント基板上のランド間を結ぶ金属配線 ４ 外部バイアス印加するためのコネクター ５ 表面実装型半導体装置
Claims (1)
- 【請求項１】 外形寸法の異なる表面実装型半導体装置
を各種リードピンピッチ毎に、同一プリント基板上に実
装できるようにランドが配置され、また、各種外形寸法
の異なる表面実装型半導体装置のアウターリードはんだ
接続部の電気的特性がとれるようにランド間に金属配線
を備えた半導体装置の評価用プリント基板。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP12299196A JPH09307200A (ja) | 1996-05-17 | 1996-05-17 | 半導体装置の評価用プリント基板 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP12299196A JPH09307200A (ja) | 1996-05-17 | 1996-05-17 | 半導体装置の評価用プリント基板 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH09307200A true JPH09307200A (ja) | 1997-11-28 |
Family
ID=14849588
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP12299196A Pending JPH09307200A (ja) | 1996-05-17 | 1996-05-17 | 半導体装置の評価用プリント基板 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH09307200A (ja) |
-
1996
- 1996-05-17 JP JP12299196A patent/JPH09307200A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3294740B2 (ja) | 半導体装置 | |
| JP2568748B2 (ja) | 半導体装置 | |
| US4674811A (en) | Apparatus for connecting pin grid array devices to printed wiring boards | |
| JPH08125379A (ja) | シールド装置 | |
| JP2907127B2 (ja) | マルチチップモジュール | |
| JP2000331734A (ja) | 表面実装型コネクタ及び回路装置の製造方法 | |
| US20020184759A1 (en) | Process for producing a contact-making device | |
| KR20010112322A (ko) | 소자의 전기 접촉을 위한 방법 및 장치 | |
| JP3309099B2 (ja) | 回路基板と表面実装型ｌｓｉとの接続方法 | |
| US5444299A (en) | Electronic package with lead wire connections | |
| KR960035997A (ko) | 반도체 패키지 및 그 제조방법 | |
| JPH09307200A (ja) | 半導体装置の評価用プリント基板 | |
| JP3311675B2 (ja) | フィルムキャリアテープ | |
| JPH08191128A (ja) | 電子装置 | |
| JPH0125491Y2 (ja) | ||
| JPH07297236A (ja) | 半導体素子実装用フィルムと半導体素子実装構造 | |
| JPS59123291A (ja) | 電子機器用回路基板 | |
| JP2000174161A (ja) | フレキシブル基板及びこれを用いた半導体装置の実装方法 | |
| JPS6318688A (ja) | セラミツクパツケ−ジ | |
| JPH0380599A (ja) | 電子回路モジュール | |
| JPS60201692A (ja) | 配線回路装置 | |
| JPH01297882A (ja) | プリント基板 | |
| JPH11260959A (ja) | 半導体パッケージ | |
| JPS62244156A (ja) | 表面実装用パツケ−ジ | |
| JP2002158427A (ja) | プリント配線基板、部品実装基板および電子機器 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Effective date: 20040601 Free format text: JAPANESE INTERMEDIATE CODE: A02 |