JPH09300739A - 受信バッファ制御装置および記録装置 - Google Patents

Abstract

(57)【要約】 【課題】 リングバッファを構成する受信バッファ内の
空き領域を有効に活用し、スループットの低減を図るこ
とが可能な受信バッファ制御装置および記録装置を提供
すること。 【解決手段】 リングバッファを構成する受信バッファ
の一端の開始アドレスと他端の終了アドレスとをレジス
タ１６ａ，１７ａに記憶すると共に、その受信バッファ
内に確保された任意の空き領域、例えばダウンロードデ
ータの情報データを記憶する領域の開始アドレスと終了
アドレスとをレジスタ１６ｂ，１７ｂに記憶することに
よって、受信バッファ内における通常のデータ処理を行
う領域とそれ以外の情報データを記憶する空き領域との
管理を有効に行い、受信バッファ内の記憶領域を最大限
に活用する。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、記録装置のデータ
入力部においてリングバッファ構成をもつ受信バッファ
の制御を行う受信バッファ制御装置に関するものであ
る。また、本発明は、受信バッファの一部を、ダウンロ
ードしたデータを記憶するダウンロードファイバとして
利用する記録装置に関するものである。

【０００２】

【従来の技術】従来、記録装置の入力部には、外部（ホ
スト側）から受信した入出力データ（印字データ等）を
バッファ記憶するための受信バッファが設けられてい
る。この受信バッファはリングバッファの形態に構成さ
れており、この受信バッファに対するデータの入出力制
御が受信バッファ制御装置によって行われる。この受信
バッファ制御装置は、一般に、受信バッファに記憶され
た未処理のデータ数をカウントするアップダウンカウン
タと、受信バッファへのデータ書き込みアドレスを生成
する書き込みアドレス生成カウンタと、書き込みアドレ
スを表すカウント値を書き込みアドレス生成カウンタへ
設定するカウント設定回路と、受信バッファからのデー
タの読み出しアドレスを生成する読み出しアドレス生成
カウンタと、読み出し開始アドレスを表すカウント値を
読み出しアドレス生成カウンタに設定するカウント値設
定回路と、受信バッファの終了アドレス値を記憶するレ
ジスタと、受信バッファ書き込みアドレスと受信バッフ
ァの終了アドレスを比較する比較器と、受信バッファの
読み出しアドレスと受信バッファの終了アドレスとを比
較する比較器とを有している。

【０００３】未処理の受信バッファ数をカウントするカ
ウンタは、アップダウンカウンタで構成でき、記録装置
の内部動作が受信バッファの書き込みサイクルの時は、
カウントアップが有効になり、受信バッファのアクセス
終了直後にカウントアップする。また、記録装置の内部
動作が受信バッファの読み出しサイクルの時は、カウン
トダウンが有効になり、受信バッファのアクセス終了直
後にカウントダウンする。

【０００４】書き込みアドレス生成カウンタと、読み出
しアドレス生成カウンタとは、それぞれ、アップカウン
タで構成され、書き込みアドレス生成カウンタは、記録
装置の内部動作が受信バッファの書き込みサイクルの時
に動作状態になり、受信バッファのアクセス終了直後に
カウントアップする。また、読み出しアドレス生成カウ
ンタは、記録装置の内部動作が受信バッファの読み出し
サイクルの時に動作状態になり、受信バッファのアクセ
ス終了直後にカウントアップする。

【０００５】ホストからデータの受信を行うと、記録装
置の内部動作は、受信データの受信バッファへの書き込
みサイクルになり、未処理の受信データ数をカウントす
るカウンタと書き込みアドレスを生成するカウンタは、
カウント可能な状態になる。受信バッファに受信データ
の書き込みが行われると、受信バッファのアクセス終了
後、それぞれのカウンタはカウントアップし、未処理受
信データ数は＋１される。また、書き込みアドレスは、
次の書き込みアドレスを示す。

【０００６】記録装置の制御部がホストからのデータの
受信を確認すると、記録装置の内部動作は受信データの
読み出しサイクルに切り替わり、未処理受信データ数を
カウントするカウンタは、カウントダウン動作が有効に
なり、読み出しアドレス生成カウンタは、動作可能な状
態になる。受信データの受信バッファからの読み出しが
行われると、受信バッファのアクセス終了後、未処理受
信データ数は−１される。また、読み出しアドレス生成
カウンタは１つカウントアップし、次の読み出しアドレ
スを示す。

【０００７】受信バッファの最終アドレスはレジスタに
予め設定されており、書き込みアドレスおよび読み出し
アドレスがレジスタに設定されたアドレスに達すると、
それぞれのアドレスに対応した比較器からアドレスの一
致を示す信号が出力される。書き込みアドレス生成カウ
ンタおよび読み出しアドレス生成カウンタは、最終アド
レスとの一致を示す信号が出力されると、それぞれのカ
ウント値設定回路を介して、受信バッファの開始アドレ
スを示すカウント値が設定される。以上により、受信バ
ッファは、リングバッファ構成をなす。

【０００８】記録装置の制御部は、受信データの書き込
みサイクルと読み出しサイクルを時分割で処理するた
め、見かけ上、ホストからデータを受信しながら印字動
作を行うことができる。

【０００９】記録装置が、ダウンロードデータを受信可
能なようにモード設定されると、その制御部は、ダウン
ロードデータを記録する領域を受信バッファ内に確保し
て、受信バッファの最終アドレスをレジスタに設定す
る。そして、ホストより、ダウンロードデータが送信さ
れると、制御部は、ダウンロードデータをあらかじめ確
保した領域に記憶していく。

【００１０】

【発明が解決しようとする課題】従来の受信バッファ
は、カウンタを用いて書き込みアドレスおよび読み出し
アドレスを生成するリングバッファの構成をとるので、
受信バッファとして連続したメモリ領域が必要である。
しかもまた、ダウンロードデータを入力可能にした場
合、ホストから送信されるダウンロードデータのデータ
量を予め認識することは不可能であるので、記録装置と
して確保可能な容量を予め確保しておかないと、一旦ダ
ウンロードデータを受信した後から容量を増やすこと
は、大変困難である。このため、ダウンロードデータ量
が少ないにもかかわらず、ダウンドーロデータ記憶領域
を確保可能な最大量を記録装置内部に予め確保しておか
なければならない。その結果、受信データ用の領域が少
なくなり、データ受信のスループットが低下するという
問題点がある。

【００１１】そこで、本発明の目的は、リングバッファ
を構成する受信バッファ内の空き領域を有効に活用し、
スループットの低減を図ることが可能な受信バッファ制
御装置およびこの装置を具えた記録装置を提供すること
にある。

【００１２】

【課題を解決するための手段】本発明では、受信バッフ
ァに記憶された未処理のデータ数をカウントするカウン
ト手段と、前記受信バッファへの書き込みアドレスを生
成する書き込みアドレス生成手段と、前記書き込みアド
レス生成手段へ予め定めたアドレスを設定する第１のア
ドレス設定手段と、前記受信バッファからの読み出しア
ドレスを生成する読み出しアドレス生成手段と、前記読
み出しアドレス生成手段へ予め定めたアドレスを設定す
る第２のアドレス設定手段と、前記受信バッファの連続
した開始アドレスを記憶する第１の記憶手段と、前記受
信バッファの連続した終了アドレスを記憶する第２の記
憶手段と、前記書き込みアドレス生成手段により生成さ
れた書き込みアドレスと前記第２の記憶手段に書き込み
まれた最終アドレスとを比較する第１の比較手段と、前
記読み出しアドレス生成手段により生成された読み出し
アドレスと前記第２の記憶手段に書き込みまれた最終ア
ドレスとを比較する第２の比較手段とを具備することに
よって、受信バッファ制御装置を構成することができ
る。

【００１３】また、本発明では、開始アドレスと終了ア
ドレスとによって限界された受信バッファに記憶された
未処理のデータの個数をカウントするカウント手段と、
前記受信バッファへの書き込みアドレスを生成する書き
込みアドレス生成手段と、前記書き込みアドレス生成手
段に対して予め定めたアドレスを設定する第１のアドレ
ス設定手段と、前記受信バッファからの読み出しアドレ
スを生成する読み出しアドレス生成手段と、前記読み出
しアドレス生成手段に対して予め定めたアドレスを設定
する第２のアドレス設定手段と、前記受信バッファにお
ける連続した少なくとも２つの開始アドレスを記憶する
第１の記憶手段と、前記受信バッファにおける連続した
少なくとも２つの終了アドレスを記憶する第２の記憶手
段と、前記第２の記憶手段に記憶されたアドレスと前記
書き込みアドレス生成手段により生成された書き込みア
ドレスとを比較する第１の比較手段と、前記第２の記憶
手段に記憶されたアドレスと前記読み出しアドレス生成
手段により生成された読み出しアドレスとを比較する第
２の比較手段とを具備することによって、受信バッファ
制御装置を構成することができる。

【００１４】また、上述した受信バッファ制御装置にお
いて、以下のような構成を付加させることができる。

【００１５】例えば、前記第１の記憶手段に、前記受信
バッファの一つの固定された開始アドレスと、前記受信
バッファの所定の位置を示す開始アドレスとを記憶させ
る。そして、前記受信バッファの一つの開始アドレスが
固定値の場合、開始アドレスを記憶する前記第１の記憶
手段の数を、終了アドレスを記憶する前記第２の記憶手
段の数よりも一つ少なくして構成することができる。

【００１６】前記第２の記憶手段に、前記受信バッファ
の一つの固定された終了アドレスと、前記受信バッファ
の所定の位置を示す終了アドレスとを記憶させる。そし
て、前記受信バッファの一つの終了アドレスが固定値の
場合、終了アドレスを記憶する前記第２の記憶手段の数
が開始アドレスを記憶する前記第１の記憶手段の数より
も一つ少なくして構成することができる。

【００１７】前記第１の記憶手段を前記開始アドレスを
各々別個に記憶する少なくとも２つの記憶手段により構
成したり、また、前記第２の記憶手段を前記終了アドレ
スを各々別個に記憶する少なくとも２つの記憶手段によ
り構成することができる。また、前記書き込みアドレス
生成手段と前記読み出しアドレス生成手段とを、それぞ
れカウンタを用いて構成することができる。

【００１８】前記カウント手段はカウント値を１つずつ
加算・減算するアップダウンカウンタを用いて構成する
ことができる。この場合、当該アップダウンカウンタは
前記受信バッファへの書き込みサイクル時に１つ加算さ
れ、前記受信バッファからの読み出しサイクル時に１つ
減算される。

【００１９】また、本発明は、前述した受信バッファ制
御装置を用いて記録装置を構成することができる。すな
わち、前記受信バッファに対して前記入出力用データの
入出力制御を行う前述した受信バッファ制御装置と、開
始アドレスと終了アドレスとによって限界され、かつ入
出力用データを一時記憶する受信バッファと、前記入出
力用データが記憶される記憶部と、前記記憶部に対して
前記入出力用データの書き込みみおよび読み出ししの制
御を行う記憶制御部とによって、記録装置を構成するこ
とができる。

【００２０】また、上述した記録装置において、以下の
ような構成を付加させることができる。

【００２１】例えば、前記入出力用データの入出力速度
を制御する速度制御部をさらに設け、前記受信バッファ
の空き領域を当該入出力用データに含まれる他の情報デ
ータの記憶領域として用いることができる。

【００２２】前記受信バッファの空き領域が前記他の情
報データの量よりも多い場合には、前記受信バッファか
ら未処理のデータを読み出しして処理を行い、前記受信
バッファ内に前記他の情報データを記憶するための空き
領域を確保することができる。

【００２３】また、前記受信バッファの空き領域が前記
他の情報データの量よりも少ない場合には、前記速度制
御部を起動させ前記入出力用データの受信速度を低速に
するとともに、前記受信バッファからの未処理のデータ
の読み出ししと当該データの処理を行い、前記受信バッ
ファ内に前記他の情報データを記憶するための空き領域
を確保することができる。このように、前記受信バッフ
ァ内に確保された空き領域に前記低速の受信速度で前記
他の情報データの記憶を行った後、当該受信速度を前記
低速から定常の速度に戻して未処理のデータを処理する
ことができる。

【００２４】また、前記受信バッファの空き領域に記憶
された前記他の情報データの記憶領域を示す開始アドレ
スと、前記受信バッファの前記一端の開始アドレスと
を、前記第１の記憶手段に記憶させることができる。ま
た、前記受信バッファの空き領域に記憶された前記他の
情報データの記憶領域を示す終了アドレスと、前記受信
バッファの前記他端の終了アドレスとを、前記第２の記
憶手段に記憶させることができる。

【００２５】この他に、前記入出力用データとしては印
字データを用いることができる。また、前記受信バッフ
ァ制御装置を前記記憶制御部内に具えて構成したり、外
部装置との間で前記入出力用データの入出力処理を行う
インターフェース部を具えて構成することができる。

【００２６】

【発明の実施の形態】本発明の実施の形態について説明
する。図１は、本発明記録装置の構成の一例を示す。

【００２７】図１において、１は、記録装置全体を制御
する制御部である。２は、ホストからの印字情報の入力
を行う入力インタフェース部である。３は、印字情報の
受信速度を遅くなるように制御する受信速度制御部であ
る。

【００２８】４は、受信バッファ２００を含むメモリ５
への書き込み読み出しを制御するメモリ制御部である。
５は、受信バッファ２００としての領域を含むメモリで
ある。６は、ホストからの印字情報に含まれるダウンロ
ードコマンドを検出するダウンロードコマンド検出部で
ある。７は、データバスである。メモリ制御部４には、
受信バッファ２００の書き込みアドレス、読み出しアド
レス等を管理する受信バッファ制御部１００を有してい
る。なお、その他記録装置に必要な部分についての説明
は省略する。

【００２９】図２は、本発明による受信バッファ制御部
１００の詳細な回路構成例を示すブロック図である。

【００３０】図２において、１１は、未処理受信データ
数をカウントするアップダウンカウンタである。１２は
受信データを受信バッファ２００に書き込む書き込みア
ドレスを生成する書き込みアドレス生成カウンタであ
る。１３は、受信データを受信バッファ２００から読み
出す読み出しアドレスを生成する読み出しアドレス生成
カウンタである。１４は、カウンタ１２にカウント値を
ロードするカウント値設定回路である。１５は、カウン
タ１３にカウント値をロードするカウント値設定回路で
ある。

【００３１】１６ａは、受信バッファ２００の第１の開
始アドレス値を記憶する第１のレジスタである。１６ｂ
は、受信バッファ２００の第２の開始アドレス値を記憶
する第２のレジスタである。１７ａは、受信バッファ２
００の第１の終了アドレス値を記憶する第３のレジスタ
である。１７ｂは、受信バッファ２００の第２の終了ア
ドレス値を記憶する第４のレジスタである。

【００３２】１８ａは、カウンタ１２のカウント値とレ
ジスタ１７ａに記憶された第１の終了アドレス値とを比
較する第１の比較器である。１８ｂは、カウンタ１２の
カウント値とレジスタ１７ｂに記憶された第２の終了ア
ドレス値とを比較する第２の比較器である。１９ａは、
カウンタ１３のカウント値とレジスタ１７ａに記憶され
た第１の終了アドレス値とを比較する第３の比較器であ
る。１９ｂは、カウンタ１３のカウント値とレジスタ１
７ｂに記憶された第２の終了アドレス値とを比較する第
４の比較器である。

【００３３】カウント値設定回路１４および１５は、そ
れぞれ、入力端子ＡおよびＢに入力した信号に応じて、
端子Ｑから出力されるデータを選択する。入力端子Ａに
信号が入力されると、入力端子Ｄ１に入力されているデ
ータを出力端子Ｑから出力し、入力端子Ｂに信号が入力
されると、入力端子Ｄ２に入力されているデータを出力
端子Ｑから出力する。

【００３４】受信バッファ２００内におけるダウンロー
ドバッファ領域と、受信バッファ２００に対する書き込
みアドレスおよび読み出しアドレスとの位置関係を示す
図である。図３において、Ａはメモリ５内に確保された
受信バッファ２００の開始アドレスである。Ｂは、受信
バッファ２００の終了アドレスである。Ｄは、受信バッ
ファ２００内に確保されたダウンロードバッファ２１０
の開始アドレスの１アドレス前のアドレス、すなわち、
受信バッファ２００の終了アドレスである。Ｃは、ダウ
ンロードバッファ２１０の終了アドレスの１アドレス次
のアドレス、すなわち、受信バッファ２００の開始アド
レスである。Ｒは、受信バッファ２００からの読み出し
アドレスである。Ｗは、受信バッファ２００への書き込
みアドレスである。従って、ＲとＷの間の領域（ハッチ
ング領域内）には未処理の受信データが記憶されている
ことがわかる。

【００３５】アップダウンカウンタ１１は、受信バッフ
ァ２００への書き込みサイクル時にカウントアップが有
効になり、受信バッファ２００からの読み出しサイクル
時にカウントダウンが有効になり、それぞれ、受信バッ
ファ２００のアクセス終了後に動作する。カウンタ１２
は、受信バッファ２００への書き込みサイクル時に動作
状態になり、カウンタ１３は受信バッファ２００からの
読み出しサイクル時に動作状態になり、それぞれ、受信
バッファ２００のアクセス終了後にカウントアプする。

【００３６】次に、動作について示す。ホストからの印
字情報の受信に先立って、制御部１は、受信バッファ２
００の開始アドレス値をレジスタ１６ａに設定し、およ
び受信バッファ２００の終了アドレス値をレジスタ１７
ａに設定しておくものとする。これら開始アドレス値お
よび終了アドレス値は、記録装置内のメモリ５に確保で
きる受信バッファ２００の最大容量値とする。

【００３７】ホストからの印字情報が入力インタフェー
ス部２を介して入力されると、記録装置内部は受信デー
タの書き込みサイクルになり、メモリ制御部４は受信バ
ッファ制御部１００の書き込みアドレス生成カウンタ１
２の示すアドレスに受信データを自動的に書き込む。カ
ウンタ１１および１２に供給しているクロック信号は、
受信バッファ２００へのアクセス終了後に出力されるの
で、アップダウンカウンタ１１とカウンタ１２はそれぞ
れ１づつカウントアップされる。これにより、アップダ
ウンカウンタ１１のカウント値により未処理受信データ
が１つ受信バッファ２００に記憶されたことが示され
る。また、カウンタ１２により次の受信バッファ２００
への書き込みアドレスが示される。

【００３８】ホストから印字情報が入力される度毎に、
上述した動作が繰り返され、受信バッファ２００にデー
タが順次に記憶されていく。

【００３９】制御部１は、受信バッファ２００に未処理
データが記憶されていることが確認されると、受信バッ
ファ２００からのデータ読み出し動作に入る。制御部１
は、受信バッファ２００の読み出しレジスタ２０００を
介して読み出しを行う。受信バッファ２００の読み出し
レジスタ２０００をアクセスすると、受信データ読み出
しサイクルになり、メモリ制御部４は、カウンタ１３に
よって示される受信読み出しアドレスからデータを読み
出し、制御部１に出力する。カウンタ１３に接続してい
るクロック信号は、受信バッファ２００からのアクセス
終了後に出力され、それによりカウンタ１３は１カウン
トアップされて次の読み出しアドレスを示す。アップダ
ウンカウンタ１１は、読み出しサイクルには、カウント
ダウン動作が有効になるため、カウント値が１つダウン
する。従って、未処理受信データ数が１つ減ったことが
示される。制御部１が受信バッファ２００の読み出しレ
ジスタ２０００をアクセスする度毎に、上記動作が繰り
返され、受信バッファ２００からデータが順次読み出さ
れる。

【００４０】カウンタ１２およびカウンタ１３のカウン
ト値とレジスタ１７ａに設定された第１の最終アドレス
値とは、それぞれ、比較器１８ａおよび１９ａで常に比
較され、両者が一致すると、一致信号が出力される。こ
の一致信号が出力されると、これら一致信号は、それぞ
れ、カウント値設定回路１４および１５の入力端子Ａお
よびＢに供給され、レジスタ１６ａおよび１６ｂに設定
された受信バッファ２００の第１および第２の開始アド
レスが、それぞれ、カウンタ１２および１３に設定され
る。これにより受信バッファ２００の書き込みアドレス
および読み出しアドレスは、最初に戻り、持ってリング
バッファを構成する。

【００４１】ホストよりダウンロードデータを送信する
ためダウンロードコマンドが送信されると、ダウンロー
ドコマンド検出部６は、インタフェース部２を介してそ
のコマンドを検出して制御部１に通知する。制御部１
は、メモリ制御部４に受信データの受信バッファ２００
への自動転送を禁止すると共に、インタフェース部２か
らダウンロードコマンドおよびそれぞれに続く印字情報
等のダウンロードデータを入力し、コマンドの解析を行
う。その解析の結果、最初のダウンロードコマンドの受
信の場合には、ダウンロードデータを受信バッファ２０
０の空き領域に記憶しておく。ここで、制御部１は、ホ
ストからの印字情報の出力がタイムアウトにならないよ
うに低速での受信を行う。

【００４２】ダウンロードデータのデータ量は、コマン
ドの解析で認識でき、受信バッファ２００の空き領域が
ダウンロードデータより多い場合には、制御部１は受信
バッファ２００より未処理データを読み出し、その処理
を行って受信バッファ２００の空き領域の容量を確保す
る。受信バッファ２００にダウンロードデータが記憶さ
れると、制御部１は、ダウンロードデータを記憶した領
域の開始アドレス−１のアドレスＤと終了アドレス＋１
のアドレスＣをそれぞれメモリ制御部４のレジスタ１７
ｂおよびレジスタ１６ｂに書き込み、ついでメモリ制御
部４を通常の受信バッファ制御に切り替え、ホストから
のデータの受信を行う。

【００４３】レジスタ１６ａ，１６ｂ，１７ａ，１７ｂ
にアドレス値が書き込まれると、受信バッファ２００の
領域に対する各アドレス値の位置関係は図３（Ａ）〜
（Ｆ）のようになる。ここで、Ａ点のアドレスはレジス
タ１６ａに書き込まれる第１の開始アドレス、Ｂ点のア
ドレスはレジスタ１７ａに書き込まれた第１の終了アド
レス、Ｃ点のアドレスはレジスタ１６ｂに書き込まれる
第２の開始アドレス、Ｄ点のアドレスはレジスタ１７ｂ
に書き込まれた第２の終了アドレスを示す。

【００４４】受信データの記憶状態が図３の（Ａ）の時
点でデータ受信を行い、書き込みアドレスがＤ点のアド
レスに達すると、比較器１８ｂが一致信号を出力する。
比較器１８ｂの一致信号をカウント値設定回路１４が受
けると、カウント値設定回路１４はカウンタ１２にレジ
スタ１６ｂのアドレス値、すなわちＣ点で示される第２
の開始アドレスを設定する。データ受信が行われると、
第２の開始アドレスから受信データの記憶を開始する。

【００４５】受信データの読み出しアドレスに関して
は、同様に、読み出しアドレスが第２の終了アドレスに
達すると、カウンタ１３は比較器１９ｂの一致信号によ
り第２の開始アドレスが設定される。制御部１が受信デ
ータの読み出し動作をさらに行うと、第２の開始アドレ
スよりデータの読み出しを行う。

【００４６】従って、ダウンロードデータの記憶された
領域を跳ばして受信データの書き込み、読み出しが行わ
れる。

【００４７】ダウンロードデータのデータ量について
は、受信バッファ２００の空き領域画ダウンロードデー
タ量よりも少ない場合は、制御部１は、受信速度制御部
３を起動させホストからのデータの受信を低速にする。
その間に制御部１は、受信バッファ２００からのデータ
の読み出しとそのデータの処理を行い、受信バッファ２
００内の空き領域を確保する。受信バッファ２００内に
ダウンロードデータを記憶できる領域が確保できると、
上記と同様の動作を行いダウンロードデータの記憶を行
う。

【００４８】また、ダウンロードデータの記憶がいった
ん行われた後に、再度ダウンロードコマンドを受信した
場合、ダウンロードデータと受信データとの関係は図３
の（Ａ）から（Ｆ）の場合が考えられる。図３における
（Ｂ），（Ｄ）および（Ｆ）の場合、ダウンロード済み
の領域の前後に未処理受信バッファ２００が存在するた
め、新しいダウンロードデータを追加することができな
い。そこで、制御部１は、ダウンロードコマンド検出部
６より、コマンド検出信号が入力されたときに、受信速
度制御部３を起動させ、ホストからの印字情報の入力速
度が低速になるように制御する。制御部１は、その間に
受信バッファ２００から未処理受信データを読み出し処
理を行い受信バッファ２００内の空き領域を確保するよ
うに動作する。受信データの処理が進み、ダウンロード
データ領域の前領域または後領域に空き領域ができる
と、その領域に新たなダウンロードデータを追加記憶し
ていく。

【００４９】新たなダウンロードデータを、既に記憶し
ている領域の前領域に追加した場合、制御部１は追加後
のダウンロードデータ領域の開始アドレス−１のアドレ
ス値をレジスタ１６ｂに書き直す。新たなダウンロード
データを、既に記憶している領域の後領域に追加した場
合は、追加後のダウンロードデータ領域の終了アドレス
＋１のアドレス値をレジスタ１７ｂに書き直す。その後
に、制御部１は、入力データの受信速度を通常速度に戻
し、通常の受信動作を開始させる。その後の受信バッフ
ァ２００への受信データの書き込み、読み出し動作は、
上述したところと同様の動作を行い、追加されたダウン
ロードデータを含めた全ダウンロード領域を除いて受信
データを記憶することが可能である。

【００５０】

【発明の効果】以上説明したように、本発明によれば、
リングバッファを構成する受信バッファの両端部の開始
アドレスと終了アドレス、および、その受信バッファ内
の空き領域を示す開始アドレスと終了アドレスを管理す
ることによって、受信バッファ領域の任意の空き領域に
任意の容量のダウンロードデータを記憶することが可能
となり、ダウンロードデータを記憶した場合でも残りの
受信バッファ領域を全て受信バッファに利用できるの
で、記録装置のメモリを有効に利用し、スループットの
低下を押さえられるという効果がある。

【図面の簡単な説明】

【図１】本発明の実施の一形態である記憶装置の構成の
一例を示すブロック図である。

【図２】受信バッファ制御装置の構成の一例を示す回路
図である。

【図３】受信バッファ内に設けられたダウンロードバッ
ファ領域と、この領域を含む開始・終了アドレス、書込
み・読出しアドレスの位置関係を示す模式図である。

【符号の説明】 １ 制御部 ２ インターフェース部 ３ 速度制御部 ４ 記憶制御部 ５ 記憶部 ６ 情報信号検出部（ダウンロードコマンド検出部） １１ カウント手段 １２ 書込アドレス生成手段 １３ 読出アドレス生成手段 １４ 第１のアドレス設定手段 １５ 第２のアドレス設定手段 １６ａ，１６ｂ 第１の記憶手段 １７ａ，１７ｂ 第２の記憶手段 １８ａ，１８ｂ 第１の比較手段 １９ａ，１９ｂ 第２の比較手段 １００ 受信バッファ制御装置 ２００ 受信バッファ

Claims (20)

【特許請求の範囲】
1. 【請求項１】 受信バッファに記憶された未処理のデー
   タ数をカウントするカウント手段と、 前記受信バッファへの書込アドレスを生成する書き込み
   アドレス生成手段と、 前記書き込みアドレス生成手段へ予め定めたアドレスを
   設定する第１のアドレス設定手段と、 前記受信バッファからの読み出しアドレスを生成する読
   み出しアドレス生成手段と、 前記読み出しアドレス生成手段へ予め定めたアドレスを
   設定する第２のアドレス設定手段と、 前記受信バッファの連続した開始アドレスを記憶する第
   １の記憶手段と、 前記受信バッファの連続した終了アドレスを記憶する第
   ２の記憶手段と、 前記書き込みアドレス生成手段により生成された書き込
   みアドレスと前記第２の記憶手段に書き込みまれた最終
   アドレスとを比較する第１の比較手段と、 前記読み出しアドレス生成手段により生成された読み出
   しアドレスと前記第２の記憶手段に書き込みまれた最終
   アドレスとを比較する第２の比較手段とを具備したこと
   を特徴とする受信バッファ制御装置。
2. 【請求項２】 開始アドレスと終了アドレスとによって
   限界された受信バッファに記憶された未処理のデータの
   個数をカウントするカウント手段と、 前記受信バッファへの書き込みアドレスを生成する書き
   込みアドレス生成手段と、 前記書き込みアドレス生成手段に対して予め定めたアド
   レスを設定する第１のアドレス設定手段と、 前記受信バッファからの読み出しアドレスを生成する読
   み出しアドレス生成手段と、 前記読み出しアドレス生成手段に対して予め定めたアド
   レスを設定する第２のアドレス設定手段と、 前記受信バッファにおける連続した少なくとも２つの開
   始アドレスを記憶する第１の記憶手段と、 前記受信バッファにおける連続した少なくとも２つの終
   了アドレスを記憶する第２の記憶手段と、 前記第２の記憶手段に記憶されたアドレスと前記書き込
   みアドレス生成手段により生成された書き込みアドレス
   とを比較する第１の比較手段と、 前記第２の記憶手段に記憶されたアドレスと前記読み出
   しアドレス生成手段により生成された読み出しアドレス
   とを比較する第２の比較手段とを具備したことを特徴と
   する受信バッファ制御装置。
3. 【請求項３】 前記第１の記憶手段は、前記受信バッフ
   ァの一つの固定された開始アドレスと、前記受信バッフ
   ァの所定の位置を示す開始アドレスとを記憶することを
   特徴とする請求項１または２記載の受信バッファ制御装
   置。
4. 【請求項４】 前記受信バッファの一つの開始アドレス
   が固定値の場合、開始アドレスを記憶する前記第１の記
   憶手段の数が終了アドレスを記憶する前記第２の記憶手
   段の数よりも一つ少ないことを特徴とする請求項３記載
   の受信バッファ制御装置。
5. 【請求項５】 前記第２の記憶手段は、前記受信バッフ
   ァの一つの固定された終了アドレスと、前記受信バッフ
   ァの所定の位置を示す終了アドレスとを記憶する請求項
   １または２記載の受信バッファ制御装置。
6. 【請求項６】 前記受信バッファの一つの終了アドレス
   が固定値の場合、終了アドレスを記憶する前記第２の記
   憶手段の数が開始アドレスを記憶する前記第１の記憶手
   段の数よりも一つ少ないことを特徴とする請求項５記載
   の受信バッファ制御装置。
7. 【請求項７】 前記第１の記憶手段は、前記開始アドレ
   スを各々別個に記憶する少なくとも２つの記憶手段から
   なることを特徴とする請求項１，２または３記載の受信
   バッファ制御装置。
8. 【請求項８】 前記第２の記憶手段は、前記終了アドレ
   スを各々別個に記憶する少なくとも２つの記憶手段から
   なることを特徴とする請求項１，２または５記載の受信
   バッファ制御装置。
9. 【請求項９】 前記書き込みアドレス生成手段と前記読
   み出しアドレス生成手段とは、それぞれカウンタを用い
   て構成されることを特徴とする請求項１ないし８のいず
   れかに記載の受信バッファ制御装置。
10. 【請求項１０】 前記カウント手段はカウント値を１つ
    ずつ加算・減算するアップダウンカウンタを用いて構成
    され、当該アップダウンカウンタは前記受信バッファへ
    の書き込みサイクル時に１つ加算され、前記受信バッフ
    ァからの読み出しサイクル時に１つ減算されることを特
    徴とする請求項１ないし９のいずれかに記載の受信バッ
    ファ制御装置。
11. 【請求項１１】 開始アドレスと終了アドレスとによっ
    て限界され、かつ入出力用データを一時記憶する受信バ
    ッファと、 前記受信バッファに対して前記入出力用データの入出力
    制御を行う請求項１ないし１０のいずれかに記載の受信
    バッファ制御装置と、 前記入出力用データが記憶される記憶部と、 前記記憶部に対して前記入出力用データの書き込みおよ
    び読み出しの制御を行う記憶制御部とを具備したことを
    特徴とする記録装置。
12. 【請求項１２】 前記入出力用データの入出力速度を制
    御する速度制御部とをさらに具備し、 前記受信バッファの空き領域を当該入出力用データに含
    まれる他の情報データの記憶領域として用いることを特
    徴とする請求項１１記載の記録装置。
13. 【請求項１３】 前記受信バッファの空き領域が前記他
    の情報データの量よりも多い場合、前記受信バッファか
    ら未処理のデータを読み出して処理を行い、前記受信バ
    ッファ内に前記他の情報データを記憶するための空き領
    域を確保することを特徴とする請求項１２記載の記録装
    置。
14. 【請求項１４】 前記受信バッファの空き領域が前記他
    の情報データの量よりも少ない場合、前記速度制御部を
    起動させ前記入出力用データの受信速度を低速にすると
    ともに、前記受信バッファからの未処理のデータの読み
    出しと当該データの処理を行い、前記受信バッファ内に
    前記他の情報データを記憶するための空き領域を確保す
    ることを特徴とする請求項１２記載の記録装置。
15. 【請求項１５】 前記受信バッファ内に確保された空き
    領域に前記低速の受信速度で前記他の情報データの記憶
    を行った後、当該受信速度を前記低速から定常の速度に
    戻して未処理のデータを処理することを特徴とする請求
    項１４記載の記録装置。
16. 【請求項１６】 前記受信バッファの空き領域に記憶さ
    れた前記他の情報データの記憶領域を示す開始アドレス
    と、前記受信バッファの前記一端の開始アドレスとを、
    前記第１の記憶手段に記憶することを特徴とする請求項
    １２ないし１５のいずれかに記載の記録装置。
17. 【請求項１７】 前記受信バッファの空き領域に記憶さ
    れた前記他の情報データの記憶領域を示す終了アドレス
    と、前記受信バッファの前記他端の終了アドレスとを、
    前記第２の記憶手段に記憶することを特徴とする請求項
    １２ないし１６のいずれかに記載の記録装置。
18. 【請求項１８】 前記入出力用データは、印字データで
    あることを特徴とする請求項１１ないし１７のいずれか
    に記載の記録装置。
19. 【請求項１９】 前記受信バッファ制御装置を、前記記
    憶制御部内に具えたことを特徴とする請求項１１ないし
    １８のいずれかに記載の記録装置。
20. 【請求項２０】 外部装置との間で前記入出力用データ
    の入出力処理を行うインターフェース部を具えたことを
    特徴とする請求項１１ないし１９のいずれかに記載の記
    録装置。