JPH09289422A - マイクロ波・ミリ波回路 - Google Patents
マイクロ波・ミリ波回路Info
- Publication number
- JPH09289422A JPH09289422A JP12282796A JP12282796A JPH09289422A JP H09289422 A JPH09289422 A JP H09289422A JP 12282796 A JP12282796 A JP 12282796A JP 12282796 A JP12282796 A JP 12282796A JP H09289422 A JPH09289422 A JP H09289422A
- Authority
- JP
- Japan
- Prior art keywords
- transmission line
- circuit
- length
- frequency
- stage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Control Of Motors That Do Not Use Commutators (AREA)
- Microwave Amplifiers (AREA)
Abstract
(57)【要約】
【課題】能動素子の寄生発振を抑制し安定化を実現する
マイクロ波・ミリ波回路を提供する。 【解決手段】マイクロ波・ミリ波集積回路において、ル
ート伝送線路１（特性インピーダンスＺ0 ）に、周波数
ｆ0 においてλ0 ／４長（λ0 ：波長）の長さのオープ
ン・スタブ３を設け、そのオープン・スタブ３に対し
て、ルート伝送線路から約λ0 ／６４離れた位置から約
１５λ0 ／６４の長さにわたって伝送線路２を近接配置
して結合線路部を構成し、さらに伝送線路２の両端を、
抵抗値ＲがＺ0 ／２＜Ｒ＜２Ｚ0 を満たす実抵抗４，４
を介して接地する。
マイクロ波・ミリ波回路を提供する。 【解決手段】マイクロ波・ミリ波集積回路において、ル
ート伝送線路１（特性インピーダンスＺ0 ）に、周波数
ｆ0 においてλ0 ／４長（λ0 ：波長）の長さのオープ
ン・スタブ３を設け、そのオープン・スタブ３に対し
て、ルート伝送線路から約λ0 ／６４離れた位置から約
１５λ0 ／６４の長さにわたって伝送線路２を近接配置
して結合線路部を構成し、さらに伝送線路２の両端を、
抵抗値ＲがＺ0 ／２＜Ｒ＜２Ｚ0 を満たす実抵抗４，４
を介して接地する。
Description
【０００１】
【発明の属する技術分野】本発明は、マイクロ波及びミ
リ波帯において用いられる帯域通過（バンド・パス）フ
ィルタや帯域阻止（バンド・エリミネーション）フィル
タ等といったマイクロ波・ミリ波回路に関するものであ
る。
リ波帯において用いられる帯域通過（バンド・パス）フ
ィルタや帯域阻止（バンド・エリミネーション）フィル
タ等といったマイクロ波・ミリ波回路に関するものであ
る。
【０００２】
【従来の技術】従来のバンド・パスあるいはバンド・エ
リミネーション・フィルタは、例えば図１２に示したよ
うに、ルート伝送線路１，１に、周波数ｆ0 においてλ
0 ／４の長さのオープン・スタブ５を設けたものであ
る。このフィルタは、基本周波数ｆ0 とその奇数次高調
波に対して阻止、偶数次高調波に対して通過の特性を示
す。
リミネーション・フィルタは、例えば図１２に示したよ
うに、ルート伝送線路１，１に、周波数ｆ0 においてλ
0 ／４の長さのオープン・スタブ５を設けたものであ
る。このフィルタは、基本周波数ｆ0 とその奇数次高調
波に対して阻止、偶数次高調波に対して通過の特性を示
す。
【０００３】ミリ波無線ＬＡＮやミリ波自動車衝突防止
用レーダなどのシステムにおいては、ＭＭＩＣ高出力増
幅器（動作周波数２ｆ0 ）の後段に導波管を介してアン
テナが接続されることが多い。このため、増幅器から出
力側をみたインピーダンスは中心動作周波数においては
５０Ωであっても、中心動作周波数から大きくずれた周
波数、例えば、中間の周波数ｆ0 においては５０Ωから
大きくずれてしまう。
用レーダなどのシステムにおいては、ＭＭＩＣ高出力増
幅器（動作周波数２ｆ0 ）の後段に導波管を介してアン
テナが接続されることが多い。このため、増幅器から出
力側をみたインピーダンスは中心動作周波数においては
５０Ωであっても、中心動作周波数から大きくずれた周
波数、例えば、中間の周波数ｆ0 においては５０Ωから
大きくずれてしまう。
【０００４】これが原因で、増幅器においてはしばしば
中間の周波数領域で寄生発振が発生する。この寄生発振
は比較的高い周波数であることから、発振の抑制をマル
チチップ構成のハイブリッドＩＣの形では実現できな
い。
中間の周波数領域で寄生発振が発生する。この寄生発振
は比較的高い周波数であることから、発振の抑制をマル
チチップ構成のハイブリッドＩＣの形では実現できな
い。
【０００５】そこで、図１２に示すような従来のフィル
タをＭＭＩＣ（モノリシック集積回路）増幅器の寄生発
振抑制に用いる場合を考えると、増幅器（中心動作周波
数を２ｆ0 とする）の出力側にこのフィルタを適用すれ
ば、動作周波数２ｆ0 を通過させ、周波数ｆ0 とそのご
く近辺の周波数の寄生発振を抑制する効果が得られる。
タをＭＭＩＣ（モノリシック集積回路）増幅器の寄生発
振抑制に用いる場合を考えると、増幅器（中心動作周波
数を２ｆ0 とする）の出力側にこのフィルタを適用すれ
ば、動作周波数２ｆ0 を通過させ、周波数ｆ0 とそのご
く近辺の周波数の寄生発振を抑制する効果が得られる。
【０００６】ところが、このフィルタは実抵抗を有しな
いため、周波数ｆ0 とその近辺の周波数の信号エネルギ
ーを減衰させる効果はなく、周波数ｆ0 を中心としてそ
の近辺の周波数で広帯域に寄生発振を抑える効果はあま
り大きくない。一方、伝送線路のルート部に実抵抗を有
する構成にすると、寄生発振の抑制効果は大きくなる
が、今度は肝心の動作周波数の信号も減衰してしまうと
いう問題点がある。
いため、周波数ｆ0 とその近辺の周波数の信号エネルギ
ーを減衰させる効果はなく、周波数ｆ0 を中心としてそ
の近辺の周波数で広帯域に寄生発振を抑える効果はあま
り大きくない。一方、伝送線路のルート部に実抵抗を有
する構成にすると、寄生発振の抑制効果は大きくなる
が、今度は肝心の動作周波数の信号も減衰してしまうと
いう問題点がある。
【０００７】
【発明が解決しようとする課題】更に、増幅器の中心動
作周波数２ｆ0 が４０ＧＨｚ以上の時、図２に示したよ
うなフィルタ回路では、ＤＣから１５ＧＨｚぐらいの周
波数にかけての寄生発振を抑制することができなかっ
た。
作周波数２ｆ0 が４０ＧＨｚ以上の時、図２に示したよ
うなフィルタ回路では、ＤＣから１５ＧＨｚぐらいの周
波数にかけての寄生発振を抑制することができなかっ
た。
【０００８】
【課題を解決するための手段】本発明は上記に鑑みて成
されたもので、ルート伝送線路１，１（特性インピーダ
ンスＺ0 ）に、周波数ｆ0 においてλ0 ／４（λ0 ：波
長）の長さのオープン・スタブ３を設け、そのオープン
・スタブ３に対して、ルート伝送線路１，１から距離Ｌ
ｇ（Ｌｇ＜λ0 ／３２）だけ離れた位置からＬｌ（Ｌｌ
＝λ0 ／４−Ｌｇ）の長さにわたって伝送線路２を近接
配置して結合線路部を構成し、更に、伝送線路２の両端
を、抵抗値ＲがＺ0 ／２＜Ｒ＜２Ｚ0 を満たす実抵抗
４，４を介して接地した構成とする。
されたもので、ルート伝送線路１，１（特性インピーダ
ンスＺ0 ）に、周波数ｆ0 においてλ0 ／４（λ0 ：波
長）の長さのオープン・スタブ３を設け、そのオープン
・スタブ３に対して、ルート伝送線路１，１から距離Ｌ
ｇ（Ｌｇ＜λ0 ／３２）だけ離れた位置からＬｌ（Ｌｌ
＝λ0 ／４−Ｌｇ）の長さにわたって伝送線路２を近接
配置して結合線路部を構成し、更に、伝送線路２の両端
を、抵抗値ＲがＺ0 ／２＜Ｒ＜２Ｚ0 を満たす実抵抗
４，４を介して接地した構成とする。
【０００９】このフィルタは、図１２の従来構造のもの
と同様に、基本周波数ｆ0 とその奇数次高調波に対して
阻止、偶数次高調波に対して通過の特性を示すが、近接
配置された伝送線路部分に実抵抗４，４を有するため、
周波数ｆ0 近辺の信号エネルギーを減衰させる効果があ
り、能動素子に適用したとき、周波数ｆ0 近辺の寄生発
振を抑える大きな効果を有する。
と同様に、基本周波数ｆ0 とその奇数次高調波に対して
阻止、偶数次高調波に対して通過の特性を示すが、近接
配置された伝送線路部分に実抵抗４，４を有するため、
周波数ｆ0 近辺の信号エネルギーを減衰させる効果があ
り、能動素子に適用したとき、周波数ｆ0 近辺の寄生発
振を抑える大きな効果を有する。
【００１０】更に、実抵抗４，４は近接配置された伝送
線路２に接続されており、伝送線路２のルート部に実抵
抗を有する構成でないので、肝心の動作周波数２ｆ0 の
信号を全く減衰しない。
線路２に接続されており、伝送線路２のルート部に実抵
抗を有する構成でないので、肝心の動作周波数２ｆ0 の
信号を全く減衰しない。
【００１１】尚、近接配置されて電磁気的に結合するカ
ップラー部分の長さは、ルート伝送線路１に結合するの
を避けるために、λ0 ／４の長さよりもＬｇ（Ｌｇ＜λ
0 ／３２）だけ短くしているが、機能の上ではλ0 ／４
の長さのものと同様である。また、実抵抗４，４の値の
許容範囲は広く、抵抗値Ｒは、Ｚ0 ／２＜Ｒ＜２Ｚ0を
満たせば実用的に充分である。
ップラー部分の長さは、ルート伝送線路１に結合するの
を避けるために、λ0 ／４の長さよりもＬｇ（Ｌｇ＜λ
0 ／３２）だけ短くしているが、機能の上ではλ0 ／４
の長さのものと同様である。また、実抵抗４，４の値の
許容範囲は広く、抵抗値Ｒは、Ｚ0 ／２＜Ｒ＜２Ｚ0を
満たせば実用的に充分である。
【００１２】また、本発明は１段か若しくは多段の増幅
器（中心動作周波数２ｆ0 とする）の周波数ｆ0 近辺の
寄生発振を抑えるためには、上記フィルタ回路を増幅器
の少なくとも１つの段の出力側に適用すればよい。上記
の理由から周波数ｆ0 近辺の寄生発振が大きく抑えられ
る。
器（中心動作周波数２ｆ0 とする）の周波数ｆ0 近辺の
寄生発振を抑えるためには、上記フィルタ回路を増幅器
の少なくとも１つの段の出力側に適用すればよい。上記
の理由から周波数ｆ0 近辺の寄生発振が大きく抑えられ
る。
【００１３】更に、実抵抗４，４は近接配置された伝送
線路２に接続されており、伝送線路のルート部に実抵抗
を有する構成でないので、肝心の動作周波数２ｆ0 の信
号を全く減衰しない。尚、近接配置されて電磁気的に結
合するカップラー部分の長さは、ルート伝送線路１に結
合するのを避けるために、λ0 ／４の長さよりもＬｇ
（Ｌｇ＜λ0 ／３２）だけ短くしているが、機能の上で
はλ0 ／４の長さのものと同様である。また、実抵抗
４，４の値の許容範囲は広く、抵抗値Ｒは、Ｚ0 ／２＜
Ｒ＜２Ｚ0 を満たせば実用的に十分である。
線路２に接続されており、伝送線路のルート部に実抵抗
を有する構成でないので、肝心の動作周波数２ｆ0 の信
号を全く減衰しない。尚、近接配置されて電磁気的に結
合するカップラー部分の長さは、ルート伝送線路１に結
合するのを避けるために、λ0 ／４の長さよりもＬｇ
（Ｌｇ＜λ0 ／３２）だけ短くしているが、機能の上で
はλ0 ／４の長さのものと同様である。また、実抵抗
４，４の値の許容範囲は広く、抵抗値Ｒは、Ｚ0 ／２＜
Ｒ＜２Ｚ0 を満たせば実用的に十分である。
【００１４】更に本発明は、増幅器の中心動作周波数２
ｆ0 が４０ＧＨｚ以上の場合で、請求項１で示したフィ
ルタ機能を有する回路を増幅器に適用した場合におい
て、ＤＣから１５ＧＨｚぐらいの周波数にかけて、尚、
寄生発振が発生する際には、各段の各バイアス供給ライ
ンに対し、抵抗とキャパシタの直列回路を接地接続する
か、若しくは、抵抗をバイアス・ラインに直列に挿入
し、バイアス・ラインをキャパシタで接地すればよい。
ｆ0 が４０ＧＨｚ以上の場合で、請求項１で示したフィ
ルタ機能を有する回路を増幅器に適用した場合におい
て、ＤＣから１５ＧＨｚぐらいの周波数にかけて、尚、
寄生発振が発生する際には、各段の各バイアス供給ライ
ンに対し、抵抗とキャパシタの直列回路を接地接続する
か、若しくは、抵抗をバイアス・ラインに直列に挿入
し、バイアス・ラインをキャパシタで接地すればよい。
【００１５】この抵抗（Ｒｂ）とキャパシタ（Ｃｂ）と
からなる回路は、抵抗値ＲｂとキャパシタンスＣｂを適
当な値に設定することにより、ＤＣから２０ＧＨｚ程度
までの比較的低い周波数のｒｆエネルギーを減衰させる
フィルタとして機能し、この周波数の寄生発振の抑制に
有効である。
からなる回路は、抵抗値ＲｂとキャパシタンスＣｂを適
当な値に設定することにより、ＤＣから２０ＧＨｚ程度
までの比較的低い周波数のｒｆエネルギーを減衰させる
フィルタとして機能し、この周波数の寄生発振の抑制に
有効である。
【００１６】
【発明の実施の形態】以下図面に基づいて本発明を説明
する。図１は本発明の第１の実施形態におけるフィルタ
回路の形態を示す図であり、マイクロストリップ・ライ
ンで形成されたマイクロ波・ミリ波集積回路として構成
されたものである。
する。図１は本発明の第１の実施形態におけるフィルタ
回路の形態を示す図であり、マイクロストリップ・ライ
ンで形成されたマイクロ波・ミリ波集積回路として構成
されたものである。
【００１７】図においてルート伝送線路１，１（特性イ
ンピーダンスＺ0 ）に、周波数ｆ0においてλ0 ／４
（λ0 ：波長）の長さのオープン・スタブ３を設け、そ
のオープン・スタブ３に対して、ルート伝送線路１，１
から距離Ｌｇ（Ｌｇ＜λ0 ／３２）に相当する約λ0 ／
６４だけ離れた位置から、Ｌｌ（Ｌｌ＝λ0 ／４−Ｌ
ｇ）に相当する約１５λ0 ／６４の長さにわたって伝送
線路２を近接配置して結合線路部を構成し、更に、伝送
線路２の両端を、抵抗値ＲがＺ0 ／２＜Ｒ＜２Ｚ0を満
たす実抵抗４，４を介して接地している。
ンピーダンスＺ0 ）に、周波数ｆ0においてλ0 ／４
（λ0 ：波長）の長さのオープン・スタブ３を設け、そ
のオープン・スタブ３に対して、ルート伝送線路１，１
から距離Ｌｇ（Ｌｇ＜λ0 ／３２）に相当する約λ0 ／
６４だけ離れた位置から、Ｌｌ（Ｌｌ＝λ0 ／４−Ｌ
ｇ）に相当する約１５λ0 ／６４の長さにわたって伝送
線路２を近接配置して結合線路部を構成し、更に、伝送
線路２の両端を、抵抗値ＲがＺ0 ／２＜Ｒ＜２Ｚ0を満
たす実抵抗４，４を介して接地している。
【００１８】本発明の第２の実施形態は、図２に示すよ
うに電界効果トランジスタ（ＦＥＴ）を含む３端子素子
を能動素子として用い、上記ＦＥＴのドレイン端に出力
整合回路８を有し、ゲート端に入力整合回路７を有する
１段か若しくは多段の増幅器（中心動作周波数を２ｆ0
とする）におけるものである。
うに電界効果トランジスタ（ＦＥＴ）を含む３端子素子
を能動素子として用い、上記ＦＥＴのドレイン端に出力
整合回路８を有し、ゲート端に入力整合回路７を有する
１段か若しくは多段の増幅器（中心動作周波数を２ｆ0
とする）におけるものである。
【００１９】そして、少なくとも１つの段の増幅器の出
力整合回路８のルート伝送線路１（特性インピーダンス
Ｚ0 ）に、周波数ｆ0 においてλ0 ／４（λ0 ：波長）
の長さのオープン・スタブ３を設け、そのオープン・ス
タブ３に対して、ルート伝送線路から距離Ｌｇ（Ｌｇ＜
λ0 ／３２）に相当する約λ0 ／６４だけ離れた位置か
ら、Ｌｌ（Ｌｌ＝λ0 ／４−Ｌｇ）に相当する約１５λ
0 ／６４の長さにわたって伝送線路２を近接配置して結
合線路部を構成し、更に、伝送線路２の両端を、抵抗値
ＲがＺ0 ／２＜Ｒ＜２Ｚ0 を満たす実抵抗４，４を介し
て接地するものである。
力整合回路８のルート伝送線路１（特性インピーダンス
Ｚ0 ）に、周波数ｆ0 においてλ0 ／４（λ0 ：波長）
の長さのオープン・スタブ３を設け、そのオープン・ス
タブ３に対して、ルート伝送線路から距離Ｌｇ（Ｌｇ＜
λ0 ／３２）に相当する約λ0 ／６４だけ離れた位置か
ら、Ｌｌ（Ｌｌ＝λ0 ／４−Ｌｇ）に相当する約１５λ
0 ／６４の長さにわたって伝送線路２を近接配置して結
合線路部を構成し、更に、伝送線路２の両端を、抵抗値
ＲがＺ0 ／２＜Ｒ＜２Ｚ0 を満たす実抵抗４，４を介し
て接地するものである。
【００２０】図３は第２の実施形態において、能動素子
としてＦＥＴを用いた１段増幅器を示す回路図であっ
て、伝送線路とオープン・スタブからなる入力整合回路
７及び出力整合回路８を有している。そして、第１の実
施形態のフィルタ回路がドレイン側に適用されている。
としてＦＥＴを用いた１段増幅器を示す回路図であっ
て、伝送線路とオープン・スタブからなる入力整合回路
７及び出力整合回路８を有している。そして、第１の実
施形態のフィルタ回路がドレイン側に適用されている。
【００２１】また、ゲート側とドレイン側のそれぞれ
に、周波数２ｆ0 において４分の１波長の長さの伝送線
路６，６とキャパシタＣ，Ｃからなるバイアス供給ライ
ンが接続されている。
に、周波数２ｆ0 において４分の１波長の長さの伝送線
路６，６とキャパシタＣ，Ｃからなるバイアス供給ライ
ンが接続されている。
【００２２】本発明の第３の実施形態は、上記の増幅器
において更に、増幅器各段の各バイアス供給ラインを、
抵抗９とキャパシタ１０の直列回路によって接地する
（図３（ａ））、か若しくは、抵抗９をバイアス・ライ
ンに直列に挿入し、バイアス・ラインをキャパシタ１０
で接地している（図３（ｂ））。
において更に、増幅器各段の各バイアス供給ラインを、
抵抗９とキャパシタ１０の直列回路によって接地する
（図３（ａ））、か若しくは、抵抗９をバイアス・ライ
ンに直列に挿入し、バイアス・ラインをキャパシタ１０
で接地している（図３（ｂ））。
【００２３】
【実施例】図４は本発明の第１の実施例を示す回路図で
あり、フィルタ回路を構成している。ここではマイクロ
波・ミリ波ＩＣでの応用を想定して、ＧａＡｓ基板上の
マイクロストリップ線路と抵抗で構成した。また、基板
厚は４０μｍ、配線厚は２μｍとし、抵抗にはエピタキ
シャル抵抗を用いた。本構成では、配線幅３０μｍのと
き伝送線路の特性インピーダンスＺ0 は５０Ωである。
あり、フィルタ回路を構成している。ここではマイクロ
波・ミリ波ＩＣでの応用を想定して、ＧａＡｓ基板上の
マイクロストリップ線路と抵抗で構成した。また、基板
厚は４０μｍ、配線厚は２μｍとし、抵抗にはエピタキ
シャル抵抗を用いた。本構成では、配線幅３０μｍのと
き伝送線路の特性インピーダンスＺ0 は５０Ωである。
【００２４】また、フィルタのバンド・エリミネーショ
ンの所望中心動作周波数ｆ0 は３０ＧＨｚとした。従っ
て、周波数ｆ0 におけるλ0 ／４（λ0 ：波長）の長さ
は９３０μｍである。
ンの所望中心動作周波数ｆ0 は３０ＧＨｚとした。従っ
て、周波数ｆ0 におけるλ0 ／４（λ0 ：波長）の長さ
は９３０μｍである。
【００２５】配線幅３０μｍのルート伝送線路１（特性
インピーダンスＺ0 ＝５０Ω）に、周波数ｆ0 ＝３０Ｇ
Ｈｚにおいてλ0 ／４＝９３０μｍ（λ0 ：波長）の長
さで配線幅３０μｍのオープン・スタブ３を設け、その
オープン・スタブ３に対して、ルート伝送線路１から約
λ0 ／６４＝６０μｍだけ離れた位置に約１５λ0 ／６
４＝８７０μｍの長さにわたって配線幅３０μｍの伝送
線路２を近接配置して結合線路部を構成し、更に、伝送
線路２の両端を、抵抗値Ｒが約５０Ω（Ｚ0 ／２＜Ｒ＜
２Ｚ0 を満たす）の実抵抗４，４を介して接地した。
インピーダンスＺ0 ＝５０Ω）に、周波数ｆ0 ＝３０Ｇ
Ｈｚにおいてλ0 ／４＝９３０μｍ（λ0 ：波長）の長
さで配線幅３０μｍのオープン・スタブ３を設け、その
オープン・スタブ３に対して、ルート伝送線路１から約
λ0 ／６４＝６０μｍだけ離れた位置に約１５λ0 ／６
４＝８７０μｍの長さにわたって配線幅３０μｍの伝送
線路２を近接配置して結合線路部を構成し、更に、伝送
線路２の両端を、抵抗値Ｒが約５０Ω（Ｚ0 ／２＜Ｒ＜
２Ｚ0 を満たす）の実抵抗４，４を介して接地した。
【００２６】図５は、本実施例のフィルタ回路（図４）
における反射特性（Ｓ１１）と通過特性（Ｓ１２）を示
す特性図である。一方、図１３は、従来のフィルタ回路
の反射特性（Ｓ１１）と通過特性（Ｓ１２）を示す特性
図である。本実施例のフィルタ回路は、従来のものに比
べてｆ0 ＝３０ＧＨｚ付近の帯域において同様の帯域阻
止特性を示し、より広帯域の帯域阻止特性となってい
る。
における反射特性（Ｓ１１）と通過特性（Ｓ１２）を示
す特性図である。一方、図１３は、従来のフィルタ回路
の反射特性（Ｓ１１）と通過特性（Ｓ１２）を示す特性
図である。本実施例のフィルタ回路は、従来のものに比
べてｆ0 ＝３０ＧＨｚ付近の帯域において同様の帯域阻
止特性を示し、より広帯域の帯域阻止特性となってい
る。
【００２７】次に、本実施例のフィルタ回路が能動素子
の安定性に与える影響を調べた。ここでは能動素子とし
てゲート幅Ｗｇ＝２００μｍのＧａＡｓ系ＦＥＴを用い
た。バイアス条件は、ドレイン・バイアスＶｄ＝２．０
Ｖ，ゲート・バイアスＶｇ＝−０．８Ｖを用いた。ここ
で用いたＦＥＴは約６０ＧＨｚでＭＳＧとＭＡＧが切り
替わり、６０ＧＨｚ以下で安定係数Ｋが１以下（不安
定）となる特性を示す。
の安定性に与える影響を調べた。ここでは能動素子とし
てゲート幅Ｗｇ＝２００μｍのＧａＡｓ系ＦＥＴを用い
た。バイアス条件は、ドレイン・バイアスＶｄ＝２．０
Ｖ，ゲート・バイアスＶｇ＝−０．８Ｖを用いた。ここ
で用いたＦＥＴは約６０ＧＨｚでＭＳＧとＭＡＧが切り
替わり、６０ＧＨｚ以下で安定係数Ｋが１以下（不安
定）となる特性を示す。
【００２８】図６は本発明の第２の実施例を示したもの
であり、ＦＥＴのドレイン端子に本発明の第１の実施例
のフィルタ回路を接続したものである。一方、図１４は
同じくゲート幅２００μｍのＦＥＴのドレイン端子に従
来のフィルタ回路を接続したものである。
であり、ＦＥＴのドレイン端子に本発明の第１の実施例
のフィルタ回路を接続したものである。一方、図１４は
同じくゲート幅２００μｍのＦＥＴのドレイン端子に従
来のフィルタ回路を接続したものである。
【００２９】図７は、図６の回路構成において回路の安
定係数（Ｋ）を示したものであり、図１５は、図１４の
回路構成において回路の安定係数（Ｋ）を示したもので
ある。従来のフィルタ回路を接続した場合（図１４）に
おいては、回路はｆ0 ＝３０ＧＨｚとそのごく近傍にお
いてだけ回路の安定係数Ｋが１以上であり、安定化の効
果がみられる。
定係数（Ｋ）を示したものであり、図１５は、図１４の
回路構成において回路の安定係数（Ｋ）を示したもので
ある。従来のフィルタ回路を接続した場合（図１４）に
おいては、回路はｆ0 ＝３０ＧＨｚとそのごく近傍にお
いてだけ回路の安定係数Ｋが１以上であり、安定化の効
果がみられる。
【００３０】一方、本発明の第１の実施例におけるフィ
ルタ回路を接続した場合（図６）においては、回路のＫ
値は２２ＧＨｚ以上の周波数において１以上で、回路は
大変広帯域にわたって安定になっており、本発明のフィ
ルタ回路の効果が示されている。また、２ｆ0 ＝６０Ｇ
Ｈｚ近傍の周波数領域には、フィルタ回路による影響が
わずかであることがわかる。
ルタ回路を接続した場合（図６）においては、回路のＫ
値は２２ＧＨｚ以上の周波数において１以上で、回路は
大変広帯域にわたって安定になっており、本発明のフィ
ルタ回路の効果が示されている。また、２ｆ0 ＝６０Ｇ
Ｈｚ近傍の周波数領域には、フィルタ回路による影響が
わずかであることがわかる。
【００３１】このことは、２ｆ0 ＝６０ＧＨｚの中心動
作周波数をもつ増幅器などに本発明のフィルタ回路を適
用したときに、動作領域の周波数にはほとんど影響がな
く、かつ、中間領域の周波数ｆ0 では大きな回路安定化
が図られることを示している。
作周波数をもつ増幅器などに本発明のフィルタ回路を適
用したときに、動作領域の周波数にはほとんど影響がな
く、かつ、中間領域の周波数ｆ0 では大きな回路安定化
が図られることを示している。
【００３２】図１６は、従来の２段増幅器（中心動作周
波数６０ＧＨｚ）の例であって、能動素子としてＦＥＴ
を用いている。各段の増幅器は伝送線路とオープン・ス
タブからなる入力整合回路７及び出力整合回路８を有し
ており、ソース端は接地している。
波数６０ＧＨｚ）の例であって、能動素子としてＦＥＴ
を用いている。各段の増幅器は伝送線路とオープン・ス
タブからなる入力整合回路７及び出力整合回路８を有し
ており、ソース端は接地している。
【００３３】また、ゲート側とドレイン側のそれぞれ
に、周波数２ｆ0 において４分の１波長の長さの伝送線
路６とキャパシタからなるバイアス供給ラインが接続さ
れおり、更に、ゲート・バイアス・ラインには直列に抵
抗が接続されている（ゲートの正方向ブレーク・ダウン
電流の阻止のため）。
に、周波数２ｆ0 において４分の１波長の長さの伝送線
路６とキャパシタからなるバイアス供給ラインが接続さ
れおり、更に、ゲート・バイアス・ラインには直列に抵
抗が接続されている（ゲートの正方向ブレーク・ダウン
電流の阻止のため）。
【００３４】図８は、本発明の第２の実施例の応用回路
であり、図１６の従来の２段増幅器（中心動作周波数６
０ＧＨｚ）の後段のドレイン側に、本発明の第１の実施
例におけるフィルタ回路を適用した例である。これらの
増幅器を、前記と同様にＧａＡｓ系ＭＭＩＣで構成した
ものである。
であり、図１６の従来の２段増幅器（中心動作周波数６
０ＧＨｚ）の後段のドレイン側に、本発明の第１の実施
例におけるフィルタ回路を適用した例である。これらの
増幅器を、前記と同様にＧａＡｓ系ＭＭＩＣで構成した
ものである。
【００３５】尚、ＦＥＴには、ゲート長０．１５μｍの
Ｔ型ゲートＡｌＧａＡｓ／ＩｎＧａＡｓヘテロ接合ＦＥ
Ｔ（ゲート幅２００μｍ）を用いた。このＦＥＴのバイ
アス条件は、ドレイン・バイアスＶｄ＝２．０Ｖ，ゲー
ト・バイアスＶｇ＝−０．８Ｖを用いた。抵抗にはエピ
タキシャル抵抗を用い、キャパシタには金属−絶縁体−
金属（ＭＩＭ）構造を用いた。
Ｔ型ゲートＡｌＧａＡｓ／ＩｎＧａＡｓヘテロ接合ＦＥ
Ｔ（ゲート幅２００μｍ）を用いた。このＦＥＴのバイ
アス条件は、ドレイン・バイアスＶｄ＝２．０Ｖ，ゲー
ト・バイアスＶｇ＝−０．８Ｖを用いた。抵抗にはエピ
タキシャル抵抗を用い、キャパシタには金属−絶縁体−
金属（ＭＩＭ）構造を用いた。
【００３６】また、基板厚は４０μｍ、配線厚は２μｍ
とし、伝送線路にはマイクロストリップ線路を用いた。
本ＭＭＩＣでは、配線幅が３０μｍのとき、伝送線路の
特性インピーダンスは丁度５０Ωである。所望の動作周
波数は６０ＧＨｚであり、このときλ／４の長さは４６
５μｍである。
とし、伝送線路にはマイクロストリップ線路を用いた。
本ＭＭＩＣでは、配線幅が３０μｍのとき、伝送線路の
特性インピーダンスは丁度５０Ωである。所望の動作周
波数は６０ＧＨｚであり、このときλ／４の長さは４６
５μｍである。
【００３７】更に、ルート伝送線路のＤＣカット用キャ
パシタとバイアス回路のキャパシタのキャパシタンス値
はそれぞれ１ｐＦ、２ｐＦである。そしてゲート・バイ
アス・ラインに挿入されている抵抗の抵抗値は１５０Ω
である。尚、本ＭＭＩＣのフィルタ回路の部分は第１の
実施例（図４）と同様の構成で形成した。
パシタとバイアス回路のキャパシタのキャパシタンス値
はそれぞれ１ｐＦ、２ｐＦである。そしてゲート・バイ
アス・ラインに挿入されている抵抗の抵抗値は１５０Ω
である。尚、本ＭＭＩＣのフィルタ回路の部分は第１の
実施例（図４）と同様の構成で形成した。
【００３８】図１７（ａ）、（ｂ）、（ｃ）はそれぞ
れ、図１６の従来の２段増幅器の反射特性（入力側Ｓ１
１、出力側Ｓ２２）、利得（Ｓ２１）、安定係数（Ｋ）
を示した特性図である。この増幅器は６５ＧＨｚ付近で
電力整合型の入出力インピーダンス整合をし（図１７
（ａ））、利得は１７．５ｄＢ程度あることがわかる
（図１７（ｂ））。
れ、図１６の従来の２段増幅器の反射特性（入力側Ｓ１
１、出力側Ｓ２２）、利得（Ｓ２１）、安定係数（Ｋ）
を示した特性図である。この増幅器は６５ＧＨｚ付近で
電力整合型の入出力インピーダンス整合をし（図１７
（ａ））、利得は１７．５ｄＢ程度あることがわかる
（図１７（ｂ））。
【００３９】更に、図１７（ｃ）をみると、１２ＧＨｚ
付近と３０ＧＨｚ付近で安定係数Ｋは１以下となってお
り、この領域で回路は不安定であり、負荷インピーダン
スの如何によっては、寄生発振を生ずる可能性があるこ
とが分かる。
付近と３０ＧＨｚ付近で安定係数Ｋは１以下となってお
り、この領域で回路は不安定であり、負荷インピーダン
スの如何によっては、寄生発振を生ずる可能性があるこ
とが分かる。
【００４０】一方、図９（ａ）、（ｂ）、（ｃ）はそれ
ぞれ、図８に示した本発明の第２の実施例の応用回路に
対応した２段増幅器の反射特性（入力側Ｓ１１、出力側
Ｓ２２）、利得（Ｓ２１）、安定係数（Ｋ）を示す特性
図である。従来型と同様に、６５ＧＨｚ付近で出力整合
型の入出力インピーダンス整合をし（図９（ａ））、利
得は１７．５ｄＢ程度あることがわかる（図９
（ｂ））。
ぞれ、図８に示した本発明の第２の実施例の応用回路に
対応した２段増幅器の反射特性（入力側Ｓ１１、出力側
Ｓ２２）、利得（Ｓ２１）、安定係数（Ｋ）を示す特性
図である。従来型と同様に、６５ＧＨｚ付近で出力整合
型の入出力インピーダンス整合をし（図９（ａ））、利
得は１７．５ｄＢ程度あることがわかる（図９
（ｂ））。
【００４１】ところで、図９（ｃ）をみると、３０ＧＨ
ｚ付近で安定係数Ｋが５以上であり、図９（ｂ）でも３
０ＧＨｚ付近の利得が従来型より小さくなっており、本
発明のフィルタ回路による安定化の効果がはっきりとみ
られる。尚、６０ＧＨｚ付近の出力には、従来型との差
はみられなかった。
ｚ付近で安定係数Ｋが５以上であり、図９（ｂ）でも３
０ＧＨｚ付近の利得が従来型より小さくなっており、本
発明のフィルタ回路による安定化の効果がはっきりとみ
られる。尚、６０ＧＨｚ付近の出力には、従来型との差
はみられなかった。
【００４２】図１０は、本発明の第３の実施例を示して
おり、図８の本発明の第２の実施例応用例の増幅器にお
いて、更に、増幅器各段の各バイアス供給ラインを、抵
抗９とキャパシタ１０の直列回路によって接地したもの
である。この際、抵抗９の抵抗値には１５Ω、キャパシ
タ１０のキャパシタンス値は５ｐＦとした。
おり、図８の本発明の第２の実施例応用例の増幅器にお
いて、更に、増幅器各段の各バイアス供給ラインを、抵
抗９とキャパシタ１０の直列回路によって接地したもの
である。この際、抵抗９の抵抗値には１５Ω、キャパシ
タ１０のキャパシタンス値は５ｐＦとした。
【００４３】図１１（ａ）、（ｂ）、（ｃ）はそれぞ
れ、図１０の本発明の第３の実施例に対応した２段増幅
器の反射特性（入力側Ｓ１１、出力側Ｓ２２）、利得
（Ｓ２１）、安定係数（Ｋ）であって、従来型と同様
に、６５ＧＨｚ付近でパワーマッチ型の入出力インピー
ダンス整合をし（図１１（ａ））、利得は１７．５ｄＢ
程度あることがわかる（図１１（ｂ））。
れ、図１０の本発明の第３の実施例に対応した２段増幅
器の反射特性（入力側Ｓ１１、出力側Ｓ２２）、利得
（Ｓ２１）、安定係数（Ｋ）であって、従来型と同様
に、６５ＧＨｚ付近でパワーマッチ型の入出力インピー
ダンス整合をし（図１１（ａ））、利得は１７．５ｄＢ
程度あることがわかる（図１１（ｂ））。
【００４４】ところが図１１（ｃ）をみると、従来型で
みられた１２ＧＨｚ付近と３０ＧＨｚ付近での不安定領
域は消滅しており、全周波数において安定係数Ｋは１以
上となっており、回路の完全な安定化が達成されている
ことがわかる。一方、パワー特性は実施例２とほとんど
全く同様の特性を示した。これにより、本発明の第３の
実施例の増幅器は、動作周波数２ｆ0 での特性を全く劣
化することなく、全周波数において回路の安定化を達成
していることがわかった。
みられた１２ＧＨｚ付近と３０ＧＨｚ付近での不安定領
域は消滅しており、全周波数において安定係数Ｋは１以
上となっており、回路の完全な安定化が達成されている
ことがわかる。一方、パワー特性は実施例２とほとんど
全く同様の特性を示した。これにより、本発明の第３の
実施例の増幅器は、動作周波数２ｆ0 での特性を全く劣
化することなく、全周波数において回路の安定化を達成
していることがわかった。
【００４５】以上、本発明を実施形態に基づいて説明し
たが、本発明は上記した実施形態に限定されるものでは
なく、特許請求の範囲に記載した構成を変更しない限
り、どのようにでも実施できる。例えば、本実施例で
は、能動素子にＦＥＴを使用したが、本発明はこれに限
定されるものではなく、バイポーラ・トランジスタを使
用しても構わない。
たが、本発明は上記した実施形態に限定されるものでは
なく、特許請求の範囲に記載した構成を変更しない限
り、どのようにでも実施できる。例えば、本実施例で
は、能動素子にＦＥＴを使用したが、本発明はこれに限
定されるものではなく、バイポーラ・トランジスタを使
用しても構わない。
【００４６】
【発明の効果】以上で述べたごとく、本発明のマイクロ
波・ミリ波回路は、増幅器等において寄生発振防止用の
安定化回路としてたいへん効果が大きく、従って、マイ
クロ波・ミリ波集積回路の発展に寄与するところ大であ
る。
波・ミリ波回路は、増幅器等において寄生発振防止用の
安定化回路としてたいへん効果が大きく、従って、マイ
クロ波・ミリ波集積回路の発展に寄与するところ大であ
る。
【図１】本発明の第１の実施形態を示す回路図である。
【図２】本発明の第２の実施形態を示す回路図である。
【図３】（ａ）、（ｂ）は何れも本発明の第３の実施形
態を示す回路図である。
態を示す回路図である。
【図４】本発明の第１の実施例を示す回路図である。
【図５】本発明の第１の実施例における小信号特性を示
す特性図である。
す特性図である。
【図６】本発明の第２の実施例を示す回路図である。
【図７】本発明の第２の実施例における能動素子の安定
係数を示す特性図である。
係数を示す特性図である。
【図８】本発明の第２の実施例の応用回路を示す回路図
である。
である。
【図９】（ａ）、（ｂ）、（ｃ）は何れも本発明の第２
の実施例の応用回路における小信号特性を示す特性図で
ある。
の実施例の応用回路における小信号特性を示す特性図で
ある。
【図１０】本発明の第３の実施例を示す回路図である。
【図１１】（ａ）、（ｂ）、（ｃ）は何れも本発明の第
３の実施例における小信号特性を示す特性図である。
３の実施例における小信号特性を示す特性図である。
【図１２】従来のフィルタ回路を示す回路図である。
【図１３】（ａ）、（ｂ）は何れも従来のフィルタ回路
における小信号特性を示す特性図である。
における小信号特性を示す特性図である。
【図１４】従来のフィルタ回路を用いた増幅器を示す回
路図である。
路図である。
【図１５】従来のフィルタ回路を用いた増幅器の安定係
数を示す特性図である。
数を示す特性図である。
【図１６】従来のフィルタ回路を用いた増幅器の応用回
路を示す回路図である。
路を示す回路図である。
【図１７】（ａ）、（ｂ）、（ｃ）は何れも従来のフィ
ルタ回路を用いた増幅器の応用回路における小信号特性
を示す特性図である。
ルタ回路を用いた増幅器の応用回路における小信号特性
を示す特性図である。
１ ルート伝送線路１（特性インピーダンスＺ０ ） ２ 伝送線路２（長さ１５λ0 ／６４；ここでλ0 は周
波数ｆ0 での波長） ３ オープン・スタブ（長さλ0 ／４、カプラー部分あ
り） ４ 実抵抗Ｒ ５ オープン・スタブ（長さλ0 ／４） ６ 増幅器のバイアス・ラインにおける伝送線路（増幅
器の動作周波数２ｆ0において１／４波長の長さ） ７ 入力整合回路 ８ 出力整合回路 ９ 低周波発振抑制用の抵抗 １０ 低周波発振抑制用のキャパシタ
波数ｆ0 での波長） ３ オープン・スタブ（長さλ0 ／４、カプラー部分あ
り） ４ 実抵抗Ｒ ５ オープン・スタブ（長さλ0 ／４） ６ 増幅器のバイアス・ラインにおける伝送線路（増幅
器の動作周波数２ｆ0において１／４波長の長さ） ７ 入力整合回路 ８ 出力整合回路 ９ 低周波発振抑制用の抵抗 １０ 低周波発振抑制用のキャパシタ
Claims (3)
- 【請求項１】 ルート伝送線路１（特性インピーダンス
Ｚ0 ）に、周波数ｆ0においてλ0 ／４（λ0 ：波長）
の長さのオープン・スタブ３を設け、そのオープン・ス
タブ３に対して、ルート伝送線路から距離Ｌｇ（Ｌｇ＜
λ0 ／３２）だけ離れた位置からＬｌ（Ｌｌ＝λ0 ／４
−Ｌｇ）の長さにわたって伝送線路２を近接配置して結
合線路部を構成し、更に、伝送線路２の両端を、抵抗値
ＲがＺ0／２＜Ｒ＜２Ｚ0 を満たす実抵抗４，４を介し
て接地したことを特徴とするマイクロ波・ミリ波回路。 - 【請求項２】 電界効果トランジスタか若しくはバイポ
ーラ・トランジスタを含む３端子素子を能動素子として
用い、上記トランジスタのドレイン端か若しくはコレク
タ端に出力整合回路を有すると共に、ゲート端か若しく
はベース端に入力整合回路を設けた１段か若しくは多段
の増幅器（中心動作周波数を２ｆ0 とする）において、 少なくとも１段の増幅器の出力整合回路のルート伝送線
路１（特性インピーダンスＺ0 ）に、周波数ｆ0 におい
てλ0 ／４（λ0 ：波長）の長さのオープン・スタブを
設け、そのオープン・スタブに対して、ルート伝送線路
から距離Ｌｇ（Ｌｇ＜λ0 ／３２）だけ離れた位置から
Ｌｌ（Ｌｌ＝λ0 ／４−Ｌｇ）の長さにわたって伝送線
路２を近接配置して結合線路部を構成し、更に、伝送線
路２の両端を、抵抗値ＲがＺ0 ／２＜Ｒ＜２Ｚ0 を満た
す実抵抗４，４を介して接地したことを特徴とするマイ
クロ波・ミリ波回路。 - 【請求項３】 電界効果トランジスタか若しくはバイポ
ーラ・トランジスタを含む３端子素子を能動素子として
用い、上記トランジスタのドレイン端か若しくはコレク
タ端に出力整合回路を有すると共に、ゲート端か若しく
はベース端に入力整合回路を設けた１段か若しくは多段
の増幅器（中心動作周波数を２ｆ0 とする）において、 少なくとも１つの段の増幅器の出力整合回路のルート伝
送線路１（特性インピーダンスＺ0 ）に、周波数ｆ0 に
おいてλ0 ／４（λ0 ：波長）の長さのオープン・スタ
ブ３を設け、そのオープン・スタブ３に対して、ルート
伝送線路から距離Ｌｇ（Ｌｇ＜λ0 ／３２）だけ離れた
位置からＬｌ（Ｌｌ＝λ0 ／４−Ｌｇ）の長さにわたっ
て伝送線路２を近接配置して結合線路部を構成し、且
つ、伝送線路２の両端を、抵抗値ＲがＺ0 ／２＜Ｒ＜２
Ｚ0 を満たす実抵抗４，４を介して接地し、 更に、各段の各バイアス供給ラインが、抵抗とキャパシ
タの直列回路によって接地されるか、若しくは抵抗はバ
イアス・ラインに直列に挿入され、バイアス・ラインは
キャパシタで接地されることを特徴とするマイクロ波・
ミリ波回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP12282796A JPH09289422A (ja) | 1996-04-22 | 1996-04-22 | マイクロ波・ミリ波回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP12282796A JPH09289422A (ja) | 1996-04-22 | 1996-04-22 | マイクロ波・ミリ波回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH09289422A true JPH09289422A (ja) | 1997-11-04 |
Family
ID=14845628
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP12282796A Pending JPH09289422A (ja) | 1996-04-22 | 1996-04-22 | マイクロ波・ミリ波回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH09289422A (ja) |
-
1996
- 1996-04-22 JP JP12282796A patent/JPH09289422A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7173502B2 (en) | Reflection loss suppression circuit | |
| US10673387B2 (en) | Amplifiers with in-package radial stub harmonic traps | |
| US6864742B2 (en) | Application of the doherty amplifier as a predistortion circuit for linearizing microwave amplifiers | |
| US7088204B2 (en) | Transmission line and semiconductor integrated circuit device | |
| KR101108942B1 (ko) | 캐스코드 회로 | |
| US5805023A (en) | High frequency amplifier, receiver, and transmitter system | |
| US6400240B2 (en) | Integrated resonance circuit consisting of a parallel connection of a microstrip line and a capacitor | |
| US7245186B2 (en) | Bandpass amplifier | |
| US5339047A (en) | X-band bipolar junction transistor amplifier | |
| JP2005287055A (ja) | 伝送線路及び半導体集積回路装置 | |
| JP2722054B2 (ja) | 増幅器 | |
| JP3206543B2 (ja) | ショートスタブ整合回路 | |
| US4878033A (en) | Low noise microwave amplifier having optimal stability, gain, and noise control | |
| JPH11150431A (ja) | マイクロ波増幅器用バイアス回路 | |
| JPH09289422A (ja) | マイクロ波・ミリ波回路 | |
| JP3005416B2 (ja) | マイクロ波・ミリ波モノリシック集積回路 | |
| JP2857997B2 (ja) | 周波数逓倍回路 | |
| JPH06252668A (ja) | マイクロ波回路 | |
| JP3133864B2 (ja) | トランジスタ増幅器 | |
| JPH0311974Y2 (ja) | ||
| JP3127989B2 (ja) | モノリシックマイクロ波集積回路 | |
| JPH11355007A (ja) | マイクロ波・ミリ波回路 | |
| JPH0774557A (ja) | マイクロ波半導体装置 | |
| JPH10335954A (ja) | 広帯域フィードバック増幅器 | |
| JPH04156711A (ja) | 半導体集積回路の入力回路 |