JPH09285133A - 電力変換器の制御装置 - Google Patents
電力変換器の制御装置Info
- Publication number
- JPH09285133A JPH09285133A JP8090762A JP9076296A JPH09285133A JP H09285133 A JPH09285133 A JP H09285133A JP 8090762 A JP8090762 A JP 8090762A JP 9076296 A JP9076296 A JP 9076296A JP H09285133 A JPH09285133 A JP H09285133A
- Authority
- JP
- Japan
- Prior art keywords
- value
- pulse train
- power converter
- correction
- generating
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Inverter Devices (AREA)
Abstract
(57)【要約】
【課題】電力変換器の入力の直流電源の利用率を改善す
る。 【解決手段】電力変換器２の制御装置２０に指令値発生
手段１１，リミッタ手段１２，ＰＷＭ制御手段１３，ゲ
ート信号選択手段２１を備え、指令値発生手段１１の出
力の指令値（ｖC ）が第２の規準値（±Ｖ2 ）を超えた
ときにはデューティ比１００％信号を選択し、該第２の
規準値（±Ｖ2 ）以内のときにはＰＷＭ制御手段１３の
出力のパルス列信号を選択して電力変換器２の該当する
電力用半導体素子にゲート信号を与える。
る。 【解決手段】電力変換器２の制御装置２０に指令値発生
手段１１，リミッタ手段１２，ＰＷＭ制御手段１３，ゲ
ート信号選択手段２１を備え、指令値発生手段１１の出
力の指令値（ｖC ）が第２の規準値（±Ｖ2 ）を超えた
ときにはデューティ比１００％信号を選択し、該第２の
規準値（±Ｖ2 ）以内のときにはＰＷＭ制御手段１３の
出力のパルス列信号を選択して電力変換器２の該当する
電力用半導体素子にゲート信号を与える。
Description
【０００１】
【発明の属する技術分野】この発明は、複数の電力用半
導体素子から構成される電力変換器と該電力変換器の制
御装置とを備えた、例えば無停電電源装置に使用される
ＰＷＭインバータに関する。
導体素子から構成される電力変換器と該電力変換器の制
御装置とを備えた、例えば無停電電源装置に使用される
ＰＷＭインバータに関する。
【０００２】
【従来の技術】図６は、この種の電力変換器の制御装置
の従来例を示すブロック図である。図６において、１は
直流電源、２は電力用半導体素子としてのＩＧＢＴから
なる上，下アーム構成の電力変換器、３は直流電源１の
直流電力を電力変換器２で交流電力に変換した出力の波
形整形用のフィルタ、４は負荷、１０は電力変換器２の
制御装置である。
の従来例を示すブロック図である。図６において、１は
直流電源、２は電力用半導体素子としてのＩＧＢＴから
なる上，下アーム構成の電力変換器、３は直流電源１の
直流電力を電力変換器２で交流電力に変換した出力の波
形整形用のフィルタ、４は負荷、１０は電力変換器２の
制御装置である。
【０００３】図７は、図６に示した制御装置１０の詳細
回路図であり、制御装置１０には電力変換器２の出力で
ある電圧パルス列又は電流パルス列の指令値（ｖC ）を
発生する指令値発生手段１１と、該指令値を第１の規準
値（±Ｖ1 ）以内に制限して出力するリミッタ手段１２
と、リミッタ手段１２の出力に基づいた所定のデューテ
ィ比のパルス列信号を生成するキャリア信号発生器１３
ａ，加算器１３ｂ，比較器１３ｃからなるＰＷＭ制御手
段１３と、ＰＷＭ制御手段１３の出力に基づいたゲート
信号を生成して電力変換器２の該当するＩＧＢＴをオン
・オフさせるドライブ回路１４とを備えている。
回路図であり、制御装置１０には電力変換器２の出力で
ある電圧パルス列又は電流パルス列の指令値（ｖC ）を
発生する指令値発生手段１１と、該指令値を第１の規準
値（±Ｖ1 ）以内に制限して出力するリミッタ手段１２
と、リミッタ手段１２の出力に基づいた所定のデューテ
ィ比のパルス列信号を生成するキャリア信号発生器１３
ａ，加算器１３ｂ，比較器１３ｃからなるＰＷＭ制御手
段１３と、ＰＷＭ制御手段１３の出力に基づいたゲート
信号を生成して電力変換器２の該当するＩＧＢＴをオン
・オフさせるドライブ回路１４とを備えている。
【０００４】図７に示した制御装置１０の動作を、図８
に示す動作波形図を参照しつつ、以下に説明する。図８
において、図８（イ）の細実線はキャリア信号発生器１
３ａの出力波形を示し、太実線はリミッタ手段１２の出
力波形を示し、該太実線の上に位置する破線は指令値
（ｖC ）を示し、この指令値（ｖC ）は図示の如くリミ
ッタ手段１２の第１の規準値（±Ｖ1 ）のうち＋Ｖ1 に
より制限されてＰＷＭ制御手段１３に入力され、ＰＷＭ
制御手段１３の出力は、図８（ロ）に示す如く、パルス
幅変調（ＰＷＭ）されたパルス列信号となっている。
に示す動作波形図を参照しつつ、以下に説明する。図８
において、図８（イ）の細実線はキャリア信号発生器１
３ａの出力波形を示し、太実線はリミッタ手段１２の出
力波形を示し、該太実線の上に位置する破線は指令値
（ｖC ）を示し、この指令値（ｖC ）は図示の如くリミ
ッタ手段１２の第１の規準値（±Ｖ1 ）のうち＋Ｖ1 に
より制限されてＰＷＭ制御手段１３に入力され、ＰＷＭ
制御手段１３の出力は、図８（ロ）に示す如く、パルス
幅変調（ＰＷＭ）されたパルス列信号となっている。
【０００５】
【発明が解決しようとする課題】上述の従来の電力変換
器の制御装置によると、ＰＷＭ制御されたドライブ回路
１４の出力のオンまたはオフゲート信号のパルス幅が狭
くなることによる電力変換器１の誤動作などをを防止す
るために、例えばリミッタ手段１２の第１の規準値（±
Ｖ1 ）をキャリア信号発生器１３ａの出力の振幅の９０
％とすると、電力変換器２を電圧形インバータとした場
合の電力変換器２からフィルタ３を介して負荷４に出力
可能な電圧の平均値は直流電源１の電圧の９０％相当以
下となり、直流電源１の電圧利用率が低下し、装置全体
の変換効率も低下するという問題があった。
器の制御装置によると、ＰＷＭ制御されたドライブ回路
１４の出力のオンまたはオフゲート信号のパルス幅が狭
くなることによる電力変換器１の誤動作などをを防止す
るために、例えばリミッタ手段１２の第１の規準値（±
Ｖ1 ）をキャリア信号発生器１３ａの出力の振幅の９０
％とすると、電力変換器２を電圧形インバータとした場
合の電力変換器２からフィルタ３を介して負荷４に出力
可能な電圧の平均値は直流電源１の電圧の９０％相当以
下となり、直流電源１の電圧利用率が低下し、装置全体
の変換効率も低下するという問題があった。
【０００６】この発明の目的は、上記問題点を解決する
電力変換器の制御装置を提供することにある。
電力変換器の制御装置を提供することにある。
【０００７】
【課題を解決するための手段】この第１の発明は、複数
の電力用半導体素子から構成され、該半導体素子それぞ
れをオン・オフさせることにより電圧パルス列又は電流
パルス列を出力する電力変換器の制御装置において、前
記電圧パルス列又は電流パルス列の指令値（ｖC ）を発
生する指令値発生手段と、該指令値を第１の規準値（±
Ｖ1 ）以内に制限して出力するリミッタ手段と、該リミ
ッタ手段の出力に基づいた所定のデューティ比のパルス
列信号を生成するＰＷＭ制御手段と、前記指令値
（ｖC ）が第２の規準値（±Ｖ2 ）以内のとき（｜ｖC
｜≦Ｖ2 ）には前記パルス列信号を選択し、該指令値が
該第２の規準値を超えているとき（｜ｖC ｜＞Ｖ2 ）に
はデューティ比１００％信号を選択して前記電力変換器
の該当する電力用半導体素子をオン・オフさせるゲート
信号を生成するゲート信号選択手段とを備える。
の電力用半導体素子から構成され、該半導体素子それぞ
れをオン・オフさせることにより電圧パルス列又は電流
パルス列を出力する電力変換器の制御装置において、前
記電圧パルス列又は電流パルス列の指令値（ｖC ）を発
生する指令値発生手段と、該指令値を第１の規準値（±
Ｖ1 ）以内に制限して出力するリミッタ手段と、該リミ
ッタ手段の出力に基づいた所定のデューティ比のパルス
列信号を生成するＰＷＭ制御手段と、前記指令値
（ｖC ）が第２の規準値（±Ｖ2 ）以内のとき（｜ｖC
｜≦Ｖ2 ）には前記パルス列信号を選択し、該指令値が
該第２の規準値を超えているとき（｜ｖC ｜＞Ｖ2 ）に
はデューティ比１００％信号を選択して前記電力変換器
の該当する電力用半導体素子をオン・オフさせるゲート
信号を生成するゲート信号選択手段とを備える。
【０００８】また第２の発明は前記電力変換器の制御装
置において、前記電圧パルス列又は電流パルス列の指令
値（ｖC ）を発生する指令値発生手段と、該指令値を第
１の規準値（±Ｖ1 ）以内に制限して出力するリミッタ
手段と、該リミッタ手段の出力に基づいた所定のデュー
ティ比のパルス列信号を生成するＰＷＭ制御手段と、周
期的に所定の範囲内で値が変化する第１の補正値
（ｖ 1 ）を発生する第１補正値発生手段と、周期的に所
定の範囲内で値が変化する第２の補正値（ｖ2 ）を発生
する第２補正値発生手段と、前記指令値が正極性のと
き、この指令値（ｖC ）から第２の規準値（±Ｖ2 ）の
うちの＋Ｖ2 と前記第１の補正値（ｖ1 ）との加算値
（Ｖ2 ＋ｖ1 ）を減算演算し、この減算値が零又は正な
らばデューティ比１００％信号を出力する第１補正手段
と、前記指令値が負極性のとき、この指令値（ｖC ）か
ら第２の規準値（±Ｖ2 ）のうちの−Ｖ2 と前記第２の
補正値（ｖ2 ）との加算値（−Ｖ2 ＋ｖ2 ）を減算演算
し、この減算値が零又は負ならばデューティ比１００％
信号を出力する第２補正手段と、前記ＰＷＭ制御手段又
は第１補正手段又は第２補正手段のいずれか手段の出力
に基づいて前記電力変換器の該当する電力用半導体素子
をオン・オフさせるゲート信号を生成するゲート信号生
成手段とを備える。
置において、前記電圧パルス列又は電流パルス列の指令
値（ｖC ）を発生する指令値発生手段と、該指令値を第
１の規準値（±Ｖ1 ）以内に制限して出力するリミッタ
手段と、該リミッタ手段の出力に基づいた所定のデュー
ティ比のパルス列信号を生成するＰＷＭ制御手段と、周
期的に所定の範囲内で値が変化する第１の補正値
（ｖ 1 ）を発生する第１補正値発生手段と、周期的に所
定の範囲内で値が変化する第２の補正値（ｖ2 ）を発生
する第２補正値発生手段と、前記指令値が正極性のと
き、この指令値（ｖC ）から第２の規準値（±Ｖ2 ）の
うちの＋Ｖ2 と前記第１の補正値（ｖ1 ）との加算値
（Ｖ2 ＋ｖ1 ）を減算演算し、この減算値が零又は正な
らばデューティ比１００％信号を出力する第１補正手段
と、前記指令値が負極性のとき、この指令値（ｖC ）か
ら第２の規準値（±Ｖ2 ）のうちの−Ｖ2 と前記第２の
補正値（ｖ2 ）との加算値（−Ｖ2 ＋ｖ2 ）を減算演算
し、この減算値が零又は負ならばデューティ比１００％
信号を出力する第２補正手段と、前記ＰＷＭ制御手段又
は第１補正手段又は第２補正手段のいずれか手段の出力
に基づいて前記電力変換器の該当する電力用半導体素子
をオン・オフさせるゲート信号を生成するゲート信号生
成手段とを備える。
【０００９】さらに第３の発明は前記第２の発明におい
て、前記第１の補正値（ｖ1 ）と第２の補正値（ｖ2 ）
とは、その周期的変化値それぞれの絶対値を等しくす
る。この発明によれは、前記電力変換器の該当する電力
用半導体素子にデューティ比１００％信号すなわちオフ
ゲート信号の発生しない区間を新たに設けることにより
直流電源の電圧の利用率が１００％となり、狭いパルス
幅のオンまたはオフゲート信号が発生することも防止さ
れる。
て、前記第１の補正値（ｖ1 ）と第２の補正値（ｖ2 ）
とは、その周期的変化値それぞれの絶対値を等しくす
る。この発明によれは、前記電力変換器の該当する電力
用半導体素子にデューティ比１００％信号すなわちオフ
ゲート信号の発生しない区間を新たに設けることにより
直流電源の電圧の利用率が１００％となり、狭いパルス
幅のオンまたはオフゲート信号が発生することも防止さ
れる。
【００１０】
【発明の実施の形態】図１は、この発明の実施の形態を
示す電力変換器の制御装置のブロック図であり、図６に
示した従来例と同一機能を有するものには同一符号を付
している。すなわち図１においては、電力変換器２の制
御装置２０または制御装置３０を備えている。
示す電力変換器の制御装置のブロック図であり、図６に
示した従来例と同一機能を有するものには同一符号を付
している。すなわち図１においては、電力変換器２の制
御装置２０または制御装置３０を備えている。
【００１１】
【実施例】図２は、この発明の第１の実施例を示し、図
１の制御装置２０の詳細回路図であり、図７に示した従
来例と同一機能を有するものには同一符号を付してい
る。図２において、制御装置２０には指令値発生手段１
１，リミッタ手段１２，ＰＷＭ制御手段１３の他に、ゲ
ート信号選択手段２１を備える。
１の制御装置２０の詳細回路図であり、図７に示した従
来例と同一機能を有するものには同一符号を付してい
る。図２において、制御装置２０には指令値発生手段１
１，リミッタ手段１２，ＰＷＭ制御手段１３の他に、ゲ
ート信号選択手段２１を備える。
【００１２】図２のゲート信号選択手段２１は、加算器
２２，比較器２３を備えて指令値発生手段１１が出力す
る指令値（ｖC ）が第２の規準値（±Ｖ2 ）のうち＋Ｖ
2 を超えたとき（ｖC ＞Ｖ2 ）にデューティ比１００％
信号を出力し、また反転回路２４，加算器２５，比較器
２６を備えて該指令値（ｖC ）が第２の規準値（±
Ｖ 2 ）のうち−Ｖ2 を超えたとき（ｖC ＜−Ｖ2 ）にデ
ューティ比１００％信号を出力し、さらに比較器２３ま
たは比較器２６が動作したときにはデューティ比１００
％信号を選択し、比較器２３または比較器２６が動作し
ないとき、すなわち｜ｖC ｜≦Ｖ2 ときには前記パルス
列信号を選択して電力変換器２の該当する電力用半導体
素子をオン・オフさせるゲート信号を生成するＯＲドラ
イブ回路２７を備えている。
２２，比較器２３を備えて指令値発生手段１１が出力す
る指令値（ｖC ）が第２の規準値（±Ｖ2 ）のうち＋Ｖ
2 を超えたとき（ｖC ＞Ｖ2 ）にデューティ比１００％
信号を出力し、また反転回路２４，加算器２５，比較器
２６を備えて該指令値（ｖC ）が第２の規準値（±
Ｖ 2 ）のうち−Ｖ2 を超えたとき（ｖC ＜−Ｖ2 ）にデ
ューティ比１００％信号を出力し、さらに比較器２３ま
たは比較器２６が動作したときにはデューティ比１００
％信号を選択し、比較器２３または比較器２６が動作し
ないとき、すなわち｜ｖC ｜≦Ｖ2 ときには前記パルス
列信号を選択して電力変換器２の該当する電力用半導体
素子をオン・オフさせるゲート信号を生成するＯＲドラ
イブ回路２７を備えている。
【００１３】図２に示した制御装置２０の動作を、図３
に示す動作波形図を参照しつつ、以下に説明する。図３
において、図３（イ）の細実線はキャリア信号発生器１
３ａの出力波形を示し、太実線はリミッタ手段１２の出
力波形を示し、該太実線の上に位置する破線は指令値
（ｖC ）を示し、この指令値（ｖC ）は図示の如く、例
えばｖC の振幅の９０％にリミッタ手段１２により制限
されてＰＷＭ制御手段１３に入力され、ＰＷＭ制御手段
１３の出力は、図３（ロ）に示す如く、パルス幅変調
（ＰＷＭ）されたパルス列信号となる。また第２の規準
値（±Ｖ2 ）を、例えばｖC の振幅の９５％とすると、
図３（ハ）に示す如くｖC が９５％を超えると比較器２
３が動作し、その結果、ＯＲドライブ回路２７は、図３
（ニ）に示す如く、図３（ロ）の波形と図３（ハ）の波
形とのオア条件で電力変換器２の該当する電力用半導体
素子にゲート信号を出力する。
に示す動作波形図を参照しつつ、以下に説明する。図３
において、図３（イ）の細実線はキャリア信号発生器１
３ａの出力波形を示し、太実線はリミッタ手段１２の出
力波形を示し、該太実線の上に位置する破線は指令値
（ｖC ）を示し、この指令値（ｖC ）は図示の如く、例
えばｖC の振幅の９０％にリミッタ手段１２により制限
されてＰＷＭ制御手段１３に入力され、ＰＷＭ制御手段
１３の出力は、図３（ロ）に示す如く、パルス幅変調
（ＰＷＭ）されたパルス列信号となる。また第２の規準
値（±Ｖ2 ）を、例えばｖC の振幅の９５％とすると、
図３（ハ）に示す如くｖC が９５％を超えると比較器２
３が動作し、その結果、ＯＲドライブ回路２７は、図３
（ニ）に示す如く、図３（ロ）の波形と図３（ハ）の波
形とのオア条件で電力変換器２の該当する電力用半導体
素子にゲート信号を出力する。
【００１４】図４は、この発明の第２の実施例を示し、
図１の制御装置３０の詳細回路図であり、図２に示した
この発明の第１の実施例と同一機能を有するものには同
一符号を付している。図４において、制御装置３０には
指令値発生手段１１，リミッタ手段１２，ＰＷＭ制御手
段１３の他に、周期的に所定の内で値が変化する第１の
補正値（ｖ1）を発生する第１補正値発生手段３１と、
第１の補正値（ｖ1 ）の極性を反転させ第２の補正値
（ｖ2 ）とする第２補正値発生手段３２と、第１補正手
段３３と、第２補正手段３４と、ＯＲドライブ回路３５
とを備える。
図１の制御装置３０の詳細回路図であり、図２に示した
この発明の第１の実施例と同一機能を有するものには同
一符号を付している。図４において、制御装置３０には
指令値発生手段１１，リミッタ手段１２，ＰＷＭ制御手
段１３の他に、周期的に所定の内で値が変化する第１の
補正値（ｖ1）を発生する第１補正値発生手段３１と、
第１の補正値（ｖ1 ）の極性を反転させ第２の補正値
（ｖ2 ）とする第２補正値発生手段３２と、第１補正手
段３３と、第２補正手段３４と、ＯＲドライブ回路３５
とを備える。
【００１５】図４の第１補正手段３３は加算器３３ａ，
加算器３３ｂ，比較器３３ｃにより、前記指令値
（ｖC ）の極性が正で第２の規準値（±Ｖ2 ）の内＋Ｖ
2 を超えているとき（ｖC ＞Ｖ2 ）には、この指令値
（ｖC ）から該第２の規準値と前記第１の補正値との加
算値（Ｖ2 ＋ｖ1 ）を減算演算し、この減算値が零又は
正ならばデューティ比１００％信号を出力する。
加算器３３ｂ，比較器３３ｃにより、前記指令値
（ｖC ）の極性が正で第２の規準値（±Ｖ2 ）の内＋Ｖ
2 を超えているとき（ｖC ＞Ｖ2 ）には、この指令値
（ｖC ）から該第２の規準値と前記第１の補正値との加
算値（Ｖ2 ＋ｖ1 ）を減算演算し、この減算値が零又は
正ならばデューティ比１００％信号を出力する。
【００１６】また図４の第１補正手段３４は反転回路３
４ａ，加算器３４ｂ，加算器３３ｃ，比較器３３ｄによ
り、前記指令値（ｖC ）の極性が負で第２の規準値（±
Ｖ2）の内−Ｖ2 を超えているとき（ｖC ＜−Ｖ2 ）に
は、この指令値（ｖC ）から該第２の規準値と前記第２
の補正値との加算値（−Ｖ2 ＋ｖ2 ）を減演算し、この
減算値が零又は負ならばデューティ比１００％信号を出
力する。
４ａ，加算器３４ｂ，加算器３３ｃ，比較器３３ｄによ
り、前記指令値（ｖC ）の極性が負で第２の規準値（±
Ｖ2）の内−Ｖ2 を超えているとき（ｖC ＜−Ｖ2 ）に
は、この指令値（ｖC ）から該第２の規準値と前記第２
の補正値との加算値（−Ｖ2 ＋ｖ2 ）を減演算し、この
減算値が零又は負ならばデューティ比１００％信号を出
力する。
【００１７】さらに比較器３３ｃまたは比較器３４ｄが
動作しているときにはデューティ比１００％信号を選択
し、比較器３３ｃまたは比較器３４ｄが動作しないと
き、すなわち｜ｖC ｜≦Ｖ2 ときには前記パルス列信号
を選択して電力変換器２の該当する電力用半導体素子を
オン・オフさせるゲート信号を生成するゲート信号生成
手段としてのＯＲドライブ回路３５を備えている。
動作しているときにはデューティ比１００％信号を選択
し、比較器３３ｃまたは比較器３４ｄが動作しないと
き、すなわち｜ｖC ｜≦Ｖ2 ときには前記パルス列信号
を選択して電力変換器２の該当する電力用半導体素子を
オン・オフさせるゲート信号を生成するゲート信号生成
手段としてのＯＲドライブ回路３５を備えている。
【００１８】図４に示した制御装置３０の動作を、図５
に示す動作波形図を参照しつつ、以下に説明する。図５
において、図５（イ）の細実線はキャリア信号発生器１
３ａの出力波形を示し、太実線はリミッタ手段１２の出
力波形を示し、該太実線の上に位置する破線は指令値
（ｖC ）を示し、この指令値（ｖC ）は図示の如く、例
えばｖC の振幅の９０％にリミッタ手段１２の第１の規
準値（±Ｖ1 ）のうち＋Ｖ1 により制限されてＰＷＭ制
御手段１３に入力され、ＰＷＭ制御手段１３の出力は、
図５（ロ）に示す如く、パルス幅変調（ＰＷＭ）された
パルス列信号となる。また第１の補正値（ｖ1 ）を図５
（ハ）に示す如く、例えば指令値（ｖC ）のピーク値ま
たは前記キャリア信号のに対応して周期的に値が変化す
る補正値とし、また第２の規準値（±Ｖ2 ）を、例えば
ｖC の振幅の９０％とすると、図５（ニ）に示す如く指
令値（ｖC ）が第２の規準値（±Ｖ2 ）のうち＋Ｖ2 を
超えた領域で比較器３３ｃが動作し、その結果、ＯＲド
ライブ回路３５の出力は、図５（ホ）に示す如く、図５
（ロ）の波形と図５（ニ）の波形とのオア条件で電力変
換器２の該当する電力用半導体素子にゲート信号を出力
する。
に示す動作波形図を参照しつつ、以下に説明する。図５
において、図５（イ）の細実線はキャリア信号発生器１
３ａの出力波形を示し、太実線はリミッタ手段１２の出
力波形を示し、該太実線の上に位置する破線は指令値
（ｖC ）を示し、この指令値（ｖC ）は図示の如く、例
えばｖC の振幅の９０％にリミッタ手段１２の第１の規
準値（±Ｖ1 ）のうち＋Ｖ1 により制限されてＰＷＭ制
御手段１３に入力され、ＰＷＭ制御手段１３の出力は、
図５（ロ）に示す如く、パルス幅変調（ＰＷＭ）された
パルス列信号となる。また第１の補正値（ｖ1 ）を図５
（ハ）に示す如く、例えば指令値（ｖC ）のピーク値ま
たは前記キャリア信号のに対応して周期的に値が変化す
る補正値とし、また第２の規準値（±Ｖ2 ）を、例えば
ｖC の振幅の９０％とすると、図５（ニ）に示す如く指
令値（ｖC ）が第２の規準値（±Ｖ2 ）のうち＋Ｖ2 を
超えた領域で比較器３３ｃが動作し、その結果、ＯＲド
ライブ回路３５の出力は、図５（ホ）に示す如く、図５
（ロ）の波形と図５（ニ）の波形とのオア条件で電力変
換器２の該当する電力用半導体素子にゲート信号を出力
する。
【００１９】図５において、第１の補正値（ｖ1 ）を図
５（ハ）に示す如く、例えば、指令値（ｖC ）がキャリ
ア信号のピーク値の９５％のときに、キャリア信号のピ
ーク値の０％，８％，２％，６％，４％，４％，６％，
２％，８％，０％，値を繰り返す周期的に変化する補正
値とすることにより、デューティ比１００％の信号とデ
ューティ比９０％を交互に出力し、その結果、電力変換
器２の出力の平均値が該指令値に相当するようになる。
５（ハ）に示す如く、例えば、指令値（ｖC ）がキャリ
ア信号のピーク値の９５％のときに、キャリア信号のピ
ーク値の０％，８％，２％，６％，４％，４％，６％，
２％，８％，０％，値を繰り返す周期的に変化する補正
値とすることにより、デューティ比１００％の信号とデ
ューティ比９０％を交互に出力し、その結果、電力変換
器２の出力の平均値が該指令値に相当するようになる。
【００２０】なお、図３及び図５の動作波形図において
は、指令値（ｖC ）が正極性の例で示したが、指令値
（ｖC ）が負極性のときにも第２の規準値（±Ｖ2 ）の
うち−Ｖ2 を超えた領域で比較器３４ｄが第２の補正値
（ｖ2 ）に対応して動作をすることは自明である。
は、指令値（ｖC ）が正極性の例で示したが、指令値
（ｖC ）が負極性のときにも第２の規準値（±Ｖ2 ）の
うち−Ｖ2 を超えた領域で比較器３４ｄが第２の補正値
（ｖ2 ）に対応して動作をすることは自明である。
【００２１】
【発明の効果】この発明によれば、電力変換器の該当す
る電力用半導体素子に対してデューティ比１００％信号
すなわちオフゲート信号の発生しない区間を新たに設け
ることにより直流電源の電圧の利用率が１００％とな
り、狭いパルス幅のオンまたはオフゲート信号が発生す
ることも防止される。
る電力用半導体素子に対してデューティ比１００％信号
すなわちオフゲート信号の発生しない区間を新たに設け
ることにより直流電源の電圧の利用率が１００％とな
り、狭いパルス幅のオンまたはオフゲート信号が発生す
ることも防止される。
【００２２】また第２の実施例によれば、上記効果に加
えて電力変換器の出力の電圧パルス列又は電流パルス列
の平均値を０％から１００％までほぼ連続的に出力する
ことが可能である。
えて電力変換器の出力の電圧パルス列又は電流パルス列
の平均値を０％から１００％までほぼ連続的に出力する
ことが可能である。
【図１】この発明の実施の形態を示す電力変換器の制御
装置のブロック図
装置のブロック図
【図２】この発明の第１の実施例を示す電力変換器の制
御装置の詳細回路図
御装置の詳細回路図
【図３】図２の動作波形図
【図４】この発明の第２の実施例を示す電力変換器の制
御装置の詳細回路図
御装置の詳細回路図
【図５】図４の動作波形図
【図６】従来例を示す電力変換器の制御装置のブロック
図
図
【図７】従来例を示す電力変換器の制御装置の詳細回路
図
図
【図８】図７の動作波形図
１…直流電源、２…電力変換器、３…フィルタ、４…負
荷、１０，２０，３０…制御装置、１１…指令値発生手
段、１２…リミッタ手段、１３…ＰＷＭ制御手段、１３
ａ…キャリア信号発生器、１３ｂ…加算器、１３ｃ…比
較器、１４…ドライブ回路、２１…ゲート信号選択手
段、２２，２５…加算器、２３，２６…比較器、２４…
反転回路、２７…ＯＲドライブ回路、３１…第１補正値
発生手段、３２…第２補正値発生手段、３３…第１補正
手段、３３ａ，３３ｂ…加算器、３３ｃ…比較器、３４
…第２補正手段、３４ａ…反転回路、３４ｂ，３４ｃ…
加算器、３４ｄ…比較器、３５…ＯＲドライブ回路。
荷、１０，２０，３０…制御装置、１１…指令値発生手
段、１２…リミッタ手段、１３…ＰＷＭ制御手段、１３
ａ…キャリア信号発生器、１３ｂ…加算器、１３ｃ…比
較器、１４…ドライブ回路、２１…ゲート信号選択手
段、２２，２５…加算器、２３，２６…比較器、２４…
反転回路、２７…ＯＲドライブ回路、３１…第１補正値
発生手段、３２…第２補正値発生手段、３３…第１補正
手段、３３ａ，３３ｂ…加算器、３３ｃ…比較器、３４
…第２補正手段、３４ａ…反転回路、３４ｂ，３４ｃ…
加算器、３４ｄ…比較器、３５…ＯＲドライブ回路。
Claims (3)
- 【請求項１】複数の電力用半導体素子から構成され、該
半導体素子それぞれをオン・オフさせることにより電圧
パルス列又は電流パルス列を出力する電力変換器の制御
装置において、 前記電圧パルス列又は電流パルス列の指令値（ｖC ）を
発生する指令値発生手段と、 該指令値を第１の規準値（±Ｖ1 ）以内に制限して出力
するリミッタ手段と、 該リミッタ手段の出力に基づいた所定のデューティ比の
パルス列信号を生成するＰＷＭ制御手段と、 前記指令値（ｖC ）が第２の規準値（±Ｖ2 ）以内のと
き（｜ｖC ｜≦Ｖ2 ）には前記パルス列信号を選択し、
該指令値が該第２の規準値を超えているとき（｜ｖC ｜
＞Ｖ2 ）にはデューティ比１００％信号を選択して前記
電力変換器の該当する電力用半導体素子をオン・オフさ
せるゲート信号を生成するゲート信号選択手段とを備え
たことを特徴とする電力変換器の制御装置。 - 【請求項２】複数の電力用半導体素子から構成され、該
半導体素子それぞれをオン・オフさせることにより電圧
パルス列又は電流パルス列を出力する電力変換器の制御
装置において、 前記電圧パルス列又は電流パルス列の指令値（ｖC ）を
発生する指令値発生手段と、 該指令値を第１の規準値（±Ｖ1 ）以内に制限して出力
するリミッタ手段と、 該リミッタ手段の出力に基づいた所定のデューティ比の
パルス列信号を生成するＰＷＭ制御手段と、 周期的に所定の範囲内で値が変化する第１の補正値（ｖ
1 ）を発生する第１補正値発生手段と、 周期的に所定の範囲内で値が変化する第２の補正値（ｖ
2 ）を発生する第２補正値発生手段と、 前記指令値が正極性のとき、この指令値（ｖC ）から第
２の規準値（±Ｖ2 ）のうちの＋Ｖ2 と前記第１の補正
値（ｖ1 ）との加算値（Ｖ2 ＋ｖ1 ）を減算演算し、こ
の減算値が零又は正ならばデューティ比１００％信号を
出力する第１補正手段と、 前記指令値が負極性のとき、この指令値（ｖC ）から第
２の規準値（±Ｖ2 ）のうちの−Ｖ2 と前記第２の補正
値（ｖ2 ）との加算値（−Ｖ2 ＋ｖ2 ）を減算演算し、
この減算値が零又は負ならばデューティ比１００％信号
を出力する第２補正手段と、 前記ＰＷＭ制御手段又は第１補正手段又は第２補正手段
のいずれか手段の出力に基づいて前記電力変換器の該当
する電力用半導体素子をオン・オフさせるゲート信号を
生成するゲート信号生成手段とを備えたことを特徴とす
る電力変換器の制御装置。 - 【請求項３】請求項２に記載の電力変換器の制御装置に
おいて、 前記第１の補正値（ｖ1 ）と第２の補正値（ｖ2 ）と
は、その周期的変化値それぞれの絶対値を等しくしたこ
とを特徴とする電力変換器の制御装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8090762A JPH09285133A (ja) | 1996-04-12 | 1996-04-12 | 電力変換器の制御装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8090762A JPH09285133A (ja) | 1996-04-12 | 1996-04-12 | 電力変換器の制御装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH09285133A true JPH09285133A (ja) | 1997-10-31 |
Family
ID=14007626
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP8090762A Pending JPH09285133A (ja) | 1996-04-12 | 1996-04-12 | 電力変換器の制御装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH09285133A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2013183475A (ja) * | 2012-02-29 | 2013-09-12 | Fujitsu Ten Ltd | モータの制御装置及び制御方法 |
| JP2020089091A (ja) * | 2018-11-27 | 2020-06-04 | ニチコン株式会社 | インバータ装置、その制御方法及び制御プログラム |
| CN113270996A (zh) * | 2021-04-07 | 2021-08-17 | 中国第一汽车股份有限公司 | 一种抑制窄脉冲的pwm调制方法 |
-
1996
- 1996-04-12 JP JP8090762A patent/JPH09285133A/ja active Pending
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2013183475A (ja) * | 2012-02-29 | 2013-09-12 | Fujitsu Ten Ltd | モータの制御装置及び制御方法 |
| JP2020089091A (ja) * | 2018-11-27 | 2020-06-04 | ニチコン株式会社 | インバータ装置、その制御方法及び制御プログラム |
| CN113270996A (zh) * | 2021-04-07 | 2021-08-17 | 中国第一汽车股份有限公司 | 一种抑制窄脉冲的pwm调制方法 |
| CN113270996B (zh) * | 2021-04-07 | 2022-11-11 | 中国第一汽车股份有限公司 | 一种抑制窄脉冲的pwm调制方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5155675A (en) | Method of controlling an inverter | |
| JP2577738B2 (ja) | Ｐｗｍインバ−タ装置 | |
| JP3102499B2 (ja) | 中性点クランプ式電力変換器の制御装置 | |
| JP2765315B2 (ja) | 電力変換装置及びこれを利用した電気車の制御装置 | |
| JPH0437669B2 (ja) | ||
| US10784797B1 (en) | Bootstrap charging by PWM control | |
| JPH07227085A (ja) | 電力変換装置 | |
| JPH09285133A (ja) | 電力変換器の制御装置 | |
| JP2005348597A (ja) | 電気車の制御装置 | |
| JP3286046B2 (ja) | 電力変換装置の制御方法 | |
| JP3747259B2 (ja) | 電気車の制御装置 | |
| JP3409039B2 (ja) | 電力変換装置の制御装置 | |
| JPH0779570A (ja) | 電力変換装置 | |
| JPH09238481A (ja) | 電力変換装置 | |
| JPH1094266A (ja) | インバータ装置 | |
| JP2001218479A (ja) | Ｐｗｍ制御装置 | |
| JP2005176600A (ja) | 電気車の制御装置 | |
| JP3333883B2 (ja) | ３レベルインバータのｐｗｍ制御装置 | |
| JP4277360B2 (ja) | ３レベルインバータの制御装置 | |
| JPS62181674A (ja) | パルス幅変調形インバ−タ装置 | |
| JPS60200770A (ja) | 正弦波インバ−タ | |
| JP2006230195A (ja) | 電気車の制御装置 | |
| JP3207582B2 (ja) | 中性点クランプ式電力変換器の制御方法およびその制御装置 | |
| JP3463169B2 (ja) | 電力変換装置 | |
| JP3113117B2 (ja) | 電力変換器の制御方法およびその制御装置 |