JPH0437669B2 - - Google Patents
Info
- Publication number
- JPH0437669B2 JPH0437669B2 JP59010118A JP1011884A JPH0437669B2 JP H0437669 B2 JPH0437669 B2 JP H0437669B2 JP 59010118 A JP59010118 A JP 59010118A JP 1011884 A JP1011884 A JP 1011884A JP H0437669 B2 JPH0437669 B2 JP H0437669B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- pulse
- signal
- converter
- short
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 238000006243 chemical reaction Methods 0.000 claims description 10
- 238000010586 diagram Methods 0.000 description 11
- 230000015572 biosynthetic process Effects 0.000 description 9
- 238000003786 synthesis reaction Methods 0.000 description 9
- 230000000694 effects Effects 0.000 description 8
- 239000003990 capacitor Substances 0.000 description 6
- 238000007493 shaping process Methods 0.000 description 4
- 230000002411 adverse Effects 0.000 description 3
- 230000001360 synchronised effect Effects 0.000 description 3
- 230000003247 decreasing effect Effects 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 230000007261 regionalization Effects 0.000 description 1
- 230000000630 rising effect Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M7/00—Conversion of ac power input into dc power output; Conversion of dc power input into ac power output
- H02M7/02—Conversion of ac power input into dc power output without possibility of reversal
- H02M7/04—Conversion of ac power input into dc power output without possibility of reversal by static converters
- H02M7/12—Conversion of ac power input into dc power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
- H02M7/145—Conversion of ac power input into dc power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a thyratron or thyristor type requiring extinguishing means
- H02M7/155—Conversion of ac power input into dc power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a thyratron or thyristor type requiring extinguishing means using semiconductor devices only
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M1/00—Details of apparatus for conversion
- H02M1/08—Circuits specially adapted for the generation of control voltages for semiconductor devices incorporated in static converters
- H02M1/084—Circuits specially adapted for the generation of control voltages for semiconductor devices incorporated in static converters using a control circuit common to several phases of a multi-phase system
- H02M1/0845—Circuits specially adapted for the generation of control voltages for semiconductor devices incorporated in static converters using a control circuit common to several phases of a multi-phase system digitally controlled (or with digital control)
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M7/00—Conversion of ac power input into dc power output; Conversion of dc power input into ac power output
- H02M7/02—Conversion of ac power input into dc power output without possibility of reversal
- H02M7/04—Conversion of ac power input into dc power output without possibility of reversal by static converters
- H02M7/12—Conversion of ac power input into dc power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
- H02M7/145—Conversion of ac power input into dc power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a thyratron or thyristor type requiring extinguishing means
- H02M7/155—Conversion of ac power input into dc power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a thyratron or thyristor type requiring extinguishing means using semiconductor devices only
- H02M7/162—Conversion of ac power input into dc power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a thyratron or thyristor type requiring extinguishing means using semiconductor devices only in a bridge configuration
- H02M7/1623—Conversion of ac power input into dc power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a thyratron or thyristor type requiring extinguishing means using semiconductor devices only in a bridge configuration with control circuit
- H02M7/1626—Conversion of ac power input into dc power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a thyratron or thyristor type requiring extinguishing means using semiconductor devices only in a bridge configuration with control circuit with automatic control of the output voltage or current
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Rectifiers (AREA)
- Inverter Devices (AREA)
Description
【発明の詳細な説明】
〔発明の利用分野〕
本発明は、電力変換装置に係り、特に自己消弧
型素子を有する電力変換装置をパルス幅変調制御
する電力変換装置の駆動制御装置に関する。
型素子を有する電力変換装置をパルス幅変調制御
する電力変換装置の駆動制御装置に関する。
第１図は従来から知られている電力変換装置の
うち、自己消弧型素子としてゲートターンオフサ
イリスタSU〜SW、SX〜SZを用いてブリツジを構
成したコンバータ３を示している。
うち、自己消弧型素子としてゲートターンオフサ
イリスタSU〜SW、SX〜SZを用いてブリツジを構
成したコンバータ３を示している。
このコンバータ３は三相交流電源１の電力を駆
動制御回路５によつて点弧制御し、負荷４にこの
電力を供給する。尚、コンデンサ２は入力端コン
デンサである。
動制御回路５によつて点弧制御し、負荷４にこの
電力を供給する。尚、コンデンサ２は入力端コン
デンサである。
この様なコンバータ３の従来の制御の様子を第
２図を用いて説明する。
２図を用いて説明する。
電源１からコンバータ３及び制御回路用変圧器
９に供給される電圧eU、eV、eWは第２図ａに示す
様である。
９に供給される電圧eU、eV、eWは第２図ａに示す
様である。
駆動制御回路５は、目標直流出力電圧e* Rに応じ
て等間隔のパルス幅を有するパルス信号PU〜PW、
PX〜PZをゲートターンオフサイリスタSU〜SW、
SX〜SZのゲートに印加し、点弧制御を行う。
て等間隔のパルス幅を有するパルス信号PU〜PW、
PX〜PZをゲートターンオフサイリスタSU〜SW、
SX〜SZのゲートに印加し、点弧制御を行う。
このゲートに印加されるゲート信号PU〜PW、
PX〜PZによつて、コンバータ３の入力電流iU、
iV、iWは各々第２図ｂ，ｃ，ｄに示す様に制御さ
れる。また、このときのコンバータ３の直流出力
電圧edは同図ｅに示す様である。
PX〜PZによつて、コンバータ３の入力電流iU、
iV、iWは各々第２図ｂ，ｃ，ｄに示す様に制御さ
れる。また、このときのコンバータ３の直流出力
電圧edは同図ｅに示す様である。
この様に、電流iU〜iWの波形が等間隔パルス列
であるため、入力電流の高調波成分含有率が非常
に大きい。
であるため、入力電流の高調波成分含有率が非常
に大きい。
交流電源１の電流iUS、iVS、iWSは入力端コンデ
ンサ２のフイルタ効果によつて、ある程度高調波
成分が低減されるが、入力電流iU、iV、iW自体の
高調波成分含有率が極めて大きいため、交流電源
１の電流は依然として多くの高調波成分を含む。
ンサ２のフイルタ効果によつて、ある程度高調波
成分が低減されるが、入力電流iU、iV、iW自体の
高調波成分含有率が極めて大きいため、交流電源
１の電流は依然として多くの高調波成分を含む。
この様な高調波成分は、交流電源１に接続した
他の装置に悪影響を及ぼし望ましくない。
他の装置に悪影響を及ぼし望ましくない。
この場合、電源側に非常に大型のフイルタを設
置し、周辺装置に悪影響を及ぼさない程度にまで
高調波成分を低減することも考えられるが、装置
全体が大型化してしまうと共に経済的にも不利に
なる。
置し、周辺装置に悪影響を及ぼさない程度にまで
高調波成分を低減することも考えられるが、装置
全体が大型化してしまうと共に経済的にも不利に
なる。
本発明の目的は、装置全体を大型化複雑化する
ことなく電力変換に際して電源電流の高調波成分
を低減させることのできる電力変換装置の駆動制
御装置を提供することにある。
ことなく電力変換に際して電源電流の高調波成分
を低減させることのできる電力変換装置の駆動制
御装置を提供することにある。
本発明は、交流電源に同期し正弦波状に近似し
た不等間隔のパルス幅分布を有するパルス列から
成るパルスパターンによつて、電力変換装置のブ
リツジを構成する自己消弧型素子をオンオフ制御
し、且つ出力電圧指令に応じたパルス幅を有する
パルス列により前記変換装置の入力側の同相に接
続され出力側の正側及び負側に一対に直列接続し
た自己消弧型素子を同時にオン状態し、出力電圧
の大きさを制御すると共に入力電流の高調波成分
を低減するようにしようというものである。
た不等間隔のパルス幅分布を有するパルス列から
成るパルスパターンによつて、電力変換装置のブ
リツジを構成する自己消弧型素子をオンオフ制御
し、且つ出力電圧指令に応じたパルス幅を有する
パルス列により前記変換装置の入力側の同相に接
続され出力側の正側及び負側に一対に直列接続し
た自己消弧型素子を同時にオン状態し、出力電圧
の大きさを制御すると共に入力電流の高調波成分
を低減するようにしようというものである。
以下、添付図面に従つて本発明の実施例を説明
する。尚、各図において同一の符号は同様の対象
を示す。
する。尚、各図において同一の符号は同様の対象
を示す。
第３図はこの発明の実施例の制御回路ブロツク
図を示し、電力変換装置をパルス幅制御する駆動
制御回路である。
図を示し、電力変換装置をパルス幅制御する駆動
制御回路である。
同図によれば、回路５は、波形整形回路５０、
パルス発生回路５１、周波数逓倍回路５２、分配
回路５３、基準パターン発生回路５４、関数波形
発生回路５５、短絡パルス発生回路５６、PWM
パターン発生回路５７、合成回路５８、及びドラ
イブ回路５９を具えている。
パルス発生回路５１、周波数逓倍回路５２、分配
回路５３、基準パターン発生回路５４、関数波形
発生回路５５、短絡パルス発生回路５６、PWM
パターン発生回路５７、合成回路５８、及びドラ
イブ回路５９を具えている。
波形整形回路５０は、第５図ａで示す様な電源
波形eU，eV，eWから変圧器９（第１図）を介して
得られる信号U、V、Wを波形整形し、矩形
波パルスを得るものである。
波形eU，eV，eWから変圧器９（第１図）を介して
得られる信号U、V、Wを波形整形し、矩形
波パルスを得るものである。
この波形成回路５０の出力信号はパルス発生回
路５１に入力され、例えば第５図ｂで示す様に、
電源波形の60度毎に同期したパルス信号Ｃを得
る。
路５１に入力され、例えば第５図ｂで示す様に、
電源波形の60度毎に同期したパルス信号Ｃを得
る。
周波数逓倍回路５２は、このパルス信号Ｃを所
定の倍数の周波数に逓倍する。
定の倍数の周波数に逓倍する。
分配回路５３は、前述の波形整形回路５０の出
力信号を基にコンバータ３の自己消弧型素子のゲ
ート信号を形成するに必要な分配信号RU〜RW、
RX〜RZを得るものであり、この信号の一部を第
５図ｃ〜ｅに示した。
力信号を基にコンバータ３の自己消弧型素子のゲ
ート信号を形成するに必要な分配信号RU〜RW、
RX〜RZを得るものであり、この信号の一部を第
５図ｃ〜ｅに示した。
基準パターン発生回路５４は、コンバータ３
（第１図）の入力電流の高調波成分が少なくなる
様に、周波数逓倍回路５２からの出力信号に基づ
き不等間隔のパルス幅分布させたパルス列から成
る基準パターンＰ（第５図ｆ）を発生するもので
あり、例えば基本的にROMで構成する。
（第１図）の入力電流の高調波成分が少なくなる
様に、周波数逓倍回路５２からの出力信号に基づ
き不等間隔のパルス幅分布させたパルス列から成
る基準パターンＰ（第５図ｆ）を発生するもので
あり、例えば基本的にROMで構成する。
すなわち、交流側電流波形の対称性を維持する
ため、第５図ｆに示すインバータ動作の０〜60度
期間を一周期として繰り返すパルスパターンモー
ド（〜）のパルス列のパルス立上り時点が、
第１１図に示すように30度を中心線として左右対
称（d1＝d1′、d2＝d2′、d3＝d3′）になるようにパ
ルスパターンをROMに記憶させておき、周波数
逓倍回路５２からの出力信号でROMの内容を読
出す様にする。
ため、第５図ｆに示すインバータ動作の０〜60度
期間を一周期として繰り返すパルスパターンモー
ド（〜）のパルス列のパルス立上り時点が、
第１１図に示すように30度を中心線として左右対
称（d1＝d1′、d2＝d2′、d3＝d3′）になるようにパ
ルスパターンをROMに記憶させておき、周波数
逓倍回路５２からの出力信号でROMの内容を読
出す様にする。
関数波形発生回路５５は、基準パターン発生回
路５４の出力パターンＰに同期した関数波形例え
ば三角波Ｑ（第５図ｈ）を発生するものであり、
これは第５図ｇ，ｈに示すように、基準パターン
Ｐの反転信号を積分して得られる略三角波形状
の波形信号で、その周期は基準パターンＰに同期
する不等周期の三角波である。この波形を具体的
に生成する手段としては基準パターン発生回路５
４と同様に第５図ｈの三角波パターンをROMに
記憶しておき、周波数逓倍回路５２からの出力信
号でROMの内容を読出す様にする。
路５４の出力パターンＰに同期した関数波形例え
ば三角波Ｑ（第５図ｈ）を発生するものであり、
これは第５図ｇ，ｈに示すように、基準パターン
Ｐの反転信号を積分して得られる略三角波形状
の波形信号で、その周期は基準パターンＰに同期
する不等周期の三角波である。この波形を具体的
に生成する手段としては基準パターン発生回路５
４と同様に第５図ｈの三角波パターンをROMに
記憶しておき、周波数逓倍回路５２からの出力信
号でROMの内容を読出す様にする。
尚、次段の短絡パルス発生回路５６との関係
で、電圧指令値e* Rがデイジタル量であれば、
ROMの内容をそのまま出力すればよいが、アナ
ログ量である場合にはROMの出力側にDAコン
バータを接続することとなる。
で、電圧指令値e* Rがデイジタル量であれば、
ROMの内容をそのまま出力すればよいが、アナ
ログ量である場合にはROMの出力側にDAコン
バータを接続することとなる。
短絡パルス発生回路５６は、電圧指令値e* Rと関
数波形発生回路５５の出力信号Ｑを比較し（第５
図ｈ）、コンバータ３の自己消弧型素子を直流的
に短絡すべきタイミングを形成する短絡パルスＳ
（第５図ｉ）を発生する。
数波形発生回路５５の出力信号Ｑを比較し（第５
図ｈ）、コンバータ３の自己消弧型素子を直流的
に短絡すべきタイミングを形成する短絡パルスＳ
（第５図ｉ）を発生する。
PWMパターン発生回路５７は、基準パターン
発生回路５４の出力信号Ｐ及び短絡パルス発生回
路５６の出力信号Ｓを基に、交流電源１（第１
図）の動作周期の60度期間における基本的なパル
ス幅変調信号パターンPF、PR（第５図ｋ，ｌ）を
形成する。この回路５７の具体的構成例は第４図
に示す様である。
発生回路５４の出力信号Ｐ及び短絡パルス発生回
路５６の出力信号Ｓを基に、交流電源１（第１
図）の動作周期の60度期間における基本的なパル
ス幅変調信号パターンPF、PR（第５図ｋ，ｌ）を
形成する。この回路５７の具体的構成例は第４図
に示す様である。
合成回路５８は、分配回路５３、短絡パルス発
生回路５６、PWMパターン発生回路５７の各出
力信号RU〜RX、RX〜RZ、PF〜PR、Ｓを基に、コ
ンバータ３の自己消弧型素子の点弧制御信号PU1
〜PW1、PX1〜PZ1を形成し、ドライブ回路５９を
経て信号PU〜PW、PX〜PZを供給する。この回路
５８の具体的構成例は第４図に示す様であり、各
出力信号PU1〜PW1、PX1〜PZ1は第５図ｍ〜ｒに
示してある。
生回路５６、PWMパターン発生回路５７の各出
力信号RU〜RX、RX〜RZ、PF〜PR、Ｓを基に、コ
ンバータ３の自己消弧型素子の点弧制御信号PU1
〜PW1、PX1〜PZ1を形成し、ドライブ回路５９を
経て信号PU〜PW、PX〜PZを供給する。この回路
５８の具体的構成例は第４図に示す様であり、各
出力信号PU1〜PW1、PX1〜PZ1は第５図ｍ〜ｒに
示してある。
次に、第５図によつてこの実施例の動作を説明
する。
する。
同図ａから分かる様に、第５図は交流電源１の
60度の期間に対応する各信号波形ｂ〜ｆを示して
おり、基本的にこの周期の繰返しとなる。
60度の期間に対応する各信号波形ｂ〜ｆを示して
おり、基本的にこの周期の繰返しとなる。
電源信号eU〜eW（同図ａ）が変圧器９を介して
波形整形回路５０に入力され、パルス発生回路５
１で各相の60度周期毎にパルスＣ（同図ｂ）を形
成し、一方、分配回路５３で信号RU〜RW、RX〜
RZ（同図ｃ〜ｅ）を形成する様子は既述した。
波形整形回路５０に入力され、パルス発生回路５
１で各相の60度周期毎にパルスＣ（同図ｂ）を形
成し、一方、分配回路５３で信号RU〜RW、RX〜
RZ（同図ｃ〜ｅ）を形成する様子は既述した。
また、パルス信号Ｃを基に周波数逓倍回路５２
が基準パターン発生回路５４及び関数発生回路５
５からそれぞれ波形Ｐ（同図ｆ）、Ｑ（同図ｈ）を
読出す様子も説明した。
が基準パターン発生回路５４及び関数発生回路５
５からそれぞれ波形Ｐ（同図ｆ）、Ｑ（同図ｈ）を
読出す様子も説明した。
更に、信号Ｑに対して短絡パルス発生回路５６
で直流出力電圧指令値e* Rによりレベル検出を行う
（同図ｈ）ことにより、短絡期間のタイミングを
形成する短絡パルスＳ（同図ｉ）を得る様子も説
明した。
で直流出力電圧指令値e* Rによりレベル検出を行う
（同図ｈ）ことにより、短絡期間のタイミングを
形成する短絡パルスＳ（同図ｉ）を得る様子も説
明した。
従つて、以後、PWMパターン発生回路５７
（第４図）及び合成回路５８における動作につい
て説明する。
（第４図）及び合成回路５８における動作につい
て説明する。
第４図で示した様に、PWMパターン発生回路
５７は、インバータ５７１，５７２を具えてお
り、パターン信号Ｐ及び短絡パルスＳの反転信号
Ｐ、をそれぞれ形成する（第５図ｇ，ｊ）。こ
れらの信号Ｐ、Ｓ、、はそれぞれ信号Ｐ、
及び信号、の組合せで各アンド回路５７３，
５７４に入力され、各出力信号PF、PRを形成す
る（第５図ｋ，ｌ）。
５７は、インバータ５７１，５７２を具えてお
り、パターン信号Ｐ及び短絡パルスＳの反転信号
Ｐ、をそれぞれ形成する（第５図ｇ，ｊ）。こ
れらの信号Ｐ、Ｓ、、はそれぞれ信号Ｐ、
及び信号、の組合せで各アンド回路５７３，
５７４に入力され、各出力信号PF、PRを形成す
る（第５図ｋ，ｌ）。
こうして、得られた信号Ｓ、PF、PR及び分配
回路５３の出力信号RU〜RZ、RX〜RZによつて、
合成回路５８はコンバータ３（第１図）の自己消
弧型素子のゲート信号PU1〜PW1、PX1〜PZ1を形
成する。この様子を、素子SU（第１図）のゲート
信号PU1を形成する場合に代表して説明する。
回路５３の出力信号RU〜RZ、RX〜RZによつて、
合成回路５８はコンバータ３（第１図）の自己消
弧型素子のゲート信号PU1〜PW1、PX1〜PZ1を形
成する。この様子を、素子SU（第１図）のゲート
信号PU1を形成する場合に代表して説明する。
合成回路５８（第４図）のアンド回路５８１，
５８２，５８３、及び５８５，５８６，５８７は
それぞれ分配回路５３の出力信号の１つと基準パ
ターン発生回路５７又は短絡パルス発生回路５６
の出力信号の１つとの論理積をとつている。
５８２，５８３、及び５８５，５８６，５８７は
それぞれ分配回路５３の出力信号の１つと基準パ
ターン発生回路５７又は短絡パルス発生回路５６
の出力信号の１つとの論理積をとつている。
各アンド回路５８１〜５８３、５８５〜５８７
の出力信号はそれぞれ２つのオア回路５８４，５
８８に入力される。このとき、分配回路５３の出
力信号RUがオア回路５８４の入力となつており、
これらの信号に基づいてゲート信号PU1を形成す
る。
の出力信号はそれぞれ２つのオア回路５８４，５
８８に入力される。このとき、分配回路５３の出
力信号RUがオア回路５８４の入力となつており、
これらの信号に基づいてゲート信号PU1を形成す
る。
従つて、第５図の期間では分配回路５３の分
配信号RYが「１」レベルにあり、他の信号は
「０」レベルにあるため（第５図ｃ〜ｅ）、アンド
回路５８１の出力信号はPWMパターン発生回路
５７の出力信号PFと同一信号となり、他のアン
ド回路５８２，５８３の出力信号は「０」レベル
となる。
配信号RYが「１」レベルにあり、他の信号は
「０」レベルにあるため（第５図ｃ〜ｅ）、アンド
回路５８１の出力信号はPWMパターン発生回路
５７の出力信号PFと同一信号となり、他のアン
ド回路５８２，５８３の出力信号は「０」レベル
となる。
また、このとき分配信号RUは「０」レベルで
あるため、結局オア回路５８４の出力ゲート信号
PU1はPWMパターン発生回路５７の出力信号PF
と同一信号となる。
あるため、結局オア回路５８４の出力ゲート信号
PU1はPWMパターン発生回路５７の出力信号PF
と同一信号となる。
第５図の期間では、分配信号RUのみが「１」
レベルにあるため、前述と同様にしてオア回路５
８４の出力信号PU1は分配信号RUそのものとな
る。
レベルにあるため、前述と同様にしてオア回路５
８４の出力信号PU1は分配信号RUそのものとな
る。
また、第５図の期間では、分配信号RWのみ
が「１」レベルであり、オア回路５８４の入力信
号は全て「０」レベルにある。従つて、このとき
のオア回路５８４の出力ゲート信号PU1は「０」
レベルである。
が「１」レベルであり、オア回路５８４の入力信
号は全て「０」レベルにある。従つて、このとき
のオア回路５８４の出力ゲート信号PU1は「０」
レベルである。
以上から、素子SUのゲート信号PU1は第５図ｍ
に示す様になる。
に示す様になる。
他の素子SV，SW，SX〜SZについても同様に合
成回路５８がゲート信号PV1，PW1，PX1〜PZ1を
形成し、第５図ｎ〜ｒに示す様になる。
成回路５８がゲート信号PV1，PW1，PX1〜PZ1を
形成し、第５図ｎ〜ｒに示す様になる。
以上で説明したゲート信号PU1〜PW1，PX1〜
PZ1を用いることにより、第１図のコンバータ３
は次の様に動作する。
PZ1を用いることにより、第１図のコンバータ３
は次の様に動作する。
例えば、第５図ｉで示す短絡パルスＳの時刻t0
〜t3の動作を考える。
〜t3の動作を考える。
時刻ｔについて、t0ｔ＜t1の期間は、短絡パ
ルスＳが存在し、コンバータ３の自己消弧型素子
SV、SYにゲート信号PV1，PY1が加わり導通状態に
ある。ここで、素子SV、SYが導通しているため、
コンバータ３は直流出力側が短絡状態となり、直
流出力電圧edは第５図ｔに示す様に「０」にな
る。
ルスＳが存在し、コンバータ３の自己消弧型素子
SV、SYにゲート信号PV1，PY1が加わり導通状態に
ある。ここで、素子SV、SYが導通しているため、
コンバータ３は直流出力側が短絡状態となり、直
流出力電圧edは第５図ｔに示す様に「０」にな
る。
時刻t1ｔ＜t2の期間は短絡パルスＳは存在せ
ず、コンバータ３の素子SU，SYにゲート信号
PU1，PY1が与えられて素子SU，SYが導通状態とな
り、直流出力電圧edは交流電源１の線間電圧eUV
に等しくなる（第５図ｔ）。
ず、コンバータ３の素子SU，SYにゲート信号
PU1，PY1が与えられて素子SU，SYが導通状態とな
り、直流出力電圧edは交流電源１の線間電圧eUV
に等しくなる（第５図ｔ）。
時刻ｔ＝t2では、素子SUが消弧し、ゲート信号
PW1によつて素子SWがオン状態となり、電流はＵ
相からＷ相に転流する。
PW1によつて素子SWがオン状態となり、電流はＵ
相からＷ相に転流する。
時刻t2ｔ＜t3の期間では、ゲート信号PW1，
PY1により自己消弧型素子SW，SYに電流が流れ、
コンバータ３の出力電圧edは交流電源１のＷ相と
Ｖ相との線間電圧eWV（＝−eVW）に等しくなる
（第５図ｔ）。
PY1により自己消弧型素子SW，SYに電流が流れ、
コンバータ３の出力電圧edは交流電源１のＷ相と
Ｖ相との線間電圧eWV（＝−eVW）に等しくなる
（第５図ｔ）。
時刻ｔt3の期間では、再び短絡パルスＳが存
在し、前述のt0ｔ＜t1の期間と同様にして、自
己消弧型素子SV，SYが導通して直流出力電圧edは
「０」となる。
在し、前述のt0ｔ＜t1の期間と同様にして、自
己消弧型素子SV，SYが導通して直流出力電圧edは
「０」となる。
以後、同様の動作を繰返す。すなわち、短絡パ
ルスＳが存在するときには、コンバータ３が強制
的に直流短絡された形となり、コンバータ３の入
力電流は三相共「０」になる。従つて、コンバー
タ３の入力電流は第５図ｓのＵ相電流iUで示す様
に、短絡パルスＳの存在する期間には「０」とな
る様なパルス列となる。
ルスＳが存在するときには、コンバータ３が強制
的に直流短絡された形となり、コンバータ３の入
力電流は三相共「０」になる。従つて、コンバー
タ３の入力電流は第５図ｓのＵ相電流iUで示す様
に、短絡パルスＳの存在する期間には「０」とな
る様なパルス列となる。
尚、短絡パルス発生回路５６に加える直流出力
電圧指令値e* Rを変化させた場合は次の様になる。
電圧指令値e* Rを変化させた場合は次の様になる。
第１に、指令値e* Rを小さくした場合、第５図
ｈ，ｉから明らかな様に、短絡パルスＳの幅が広
くなる。この短絡パルスＳの幅が広くなると、前
述した様に短絡パルスＳの存在する期間中はコン
バータ３の出力電圧ed＝０であるため、コンバー
タ３の直流出力電圧edが「０」となる期間が増大
し、この結果、出力電圧edの平均値が小さくな
る。
ｈ，ｉから明らかな様に、短絡パルスＳの幅が広
くなる。この短絡パルスＳの幅が広くなると、前
述した様に短絡パルスＳの存在する期間中はコン
バータ３の出力電圧ed＝０であるため、コンバー
タ３の直流出力電圧edが「０」となる期間が増大
し、この結果、出力電圧edの平均値が小さくな
る。
第２に、指令値e* Rを大きくすると、前述とは逆
に短絡パルスＳの幅が小さくなる。従つて、結果
的に前記第１の場合とは逆に直流出力電圧edの平
均値は大きくなる。
に短絡パルスＳの幅が小さくなる。従つて、結果
的に前記第１の場合とは逆に直流出力電圧edの平
均値は大きくなる。
以上から分かる様に、指定値e* Rを変化させるこ
とにより直流出力edの平均値を比例して変化させ
ることができる。
とにより直流出力edの平均値を比例して変化させ
ることができる。
第６図は、以上の動作の全体像を明らかにする
ものであり、電源電圧eU〜eWの一周期において、
ゲート信号PU，PV，PX，PY，PZ並びに入力電流
iU，iV，iW、及び出力電圧edを示している。
ものであり、電源電圧eU〜eWの一周期において、
ゲート信号PU，PV，PX，PY，PZ並びに入力電流
iU，iV，iW、及び出力電圧edを示している。
この図から分かる様に、入力電流iU〜iWのパル
ス幅は正弦波状に分布しており、等パルス幅の入
力電流に比べて高調波成分は極めて小さくなる。
ス幅は正弦波状に分布しており、等パルス幅の入
力電流に比べて高調波成分は極めて小さくなる。
尚、コンバータ３の入力側のコンデンサ２のフ
イルタ効果により、交流電流iUS，iVS，iWSは第６
図に示す様に略正弦波状になる。
イルタ効果により、交流電流iUS，iVS，iWSは第６
図に示す様に略正弦波状になる。
第７図はこの発明の他の実施例を示すものであ
り、第３図の実施例と比較してPWMパターン発
生回路７７及び合成回路７８の構成が異なる。こ
れらの回路７７，７８の詳細は第８図に示す様で
ある。
り、第３図の実施例と比較してPWMパターン発
生回路７７及び合成回路７８の構成が異なる。こ
れらの回路７７，７８の詳細は第８図に示す様で
ある。
第３図の実施例においては、第５図及び第６図
から明らかな様に、基準となるパターンでPWM
制御を行つていない中央の60度の期間、例えば自
己消弧素子SUのゲート信号PUに対しての期間
に自己消弧型素子SXのゲート信号PXに短絡パル
スＳを加える制御を行つている。
から明らかな様に、基準となるパターンでPWM
制御を行つていない中央の60度の期間、例えば自
己消弧素子SUのゲート信号PUに対しての期間
に自己消弧型素子SXのゲート信号PXに短絡パル
スＳを加える制御を行つている。
これに対して、第７図及び第８図の実施例で
は、中央の60度の期間を除いた120度の期間、例
えばゲート信号PUに対して、との期間にゲ
ート信号PXに短絡パルスＳを制御を行うように
する。
は、中央の60度の期間を除いた120度の期間、例
えばゲート信号PUに対して、との期間にゲ
ート信号PXに短絡パルスＳを制御を行うように
する。
PWMパターン発生回路７７と合成回路７８以
外の部分については、第３図の構成と何ら変わら
ないため、これらの部分の説明は省略する。
外の部分については、第３図の構成と何ら変わら
ないため、これらの部分の説明は省略する。
PWMパターン発生回路７７は、γインバータ
５７１を有し基準パターン信号Ｐの反転信号を
形成する。また、アンド回路５７３は短絡パルス
Ｓと基準パターン信号Ｐを入力信号として論理積
をとり、信号Ｓ１を形成する。アンド回路５７２
は基準パターン信号Ｐの反転信号と短絡パルス
Ｓを入力信号として論理積をとり、信号Ｓ２を形
成する。
５７１を有し基準パターン信号Ｐの反転信号を
形成する。また、アンド回路５７３は短絡パルス
Ｓと基準パターン信号Ｐを入力信号として論理積
をとり、信号Ｓ１を形成する。アンド回路５７２
は基準パターン信号Ｐの反転信号と短絡パルス
Ｓを入力信号として論理積をとり、信号Ｓ２を形
成する。
合成回路７８は、インバータ５８１を有し、短
絡パルスＳの反転信号を形成する。これらの信
号Ｐ，，，Ｓ１，Ｓ２及び分配回路５３の出
力信号RU〜RW，RX〜RZが組合わされて、それぞ
れアンドゲート回路５８２〜５８６に入力され、
各アンド回路５８２〜５８６の出力信号はオア回
路５８７に入力される。オア回路５８７の出力は
素子SUのためのゲート信号PU1を形成する。他の
ゲート信号PV1〜PW1，PX1〜PZ1も同様の構成で
形成される。
絡パルスＳの反転信号を形成する。これらの信
号Ｐ，，，Ｓ１，Ｓ２及び分配回路５３の出
力信号RU〜RW，RX〜RZが組合わされて、それぞ
れアンドゲート回路５８２〜５８６に入力され、
各アンド回路５８２〜５８６の出力信号はオア回
路５８７に入力される。オア回路５８７の出力は
素子SUのためのゲート信号PU1を形成する。他の
ゲート信号PV1〜PW1，PX1〜PZ1も同様の構成で
形成される。
次に、第９図によつてこの実施例の動作を説明
する。第９図も、第５図の場合と同様に、電源１
の動作周期の60度の期間を示している。動作につ
いても、第８図の部分以外は第３図の実施例と同
様であり、この部分の動作説明は省略する。
する。第９図も、第５図の場合と同様に、電源１
の動作周期の60度の期間を示している。動作につ
いても、第８図の部分以外は第３図の実施例と同
様であり、この部分の動作説明は省略する。
先ず、第９図の期間を考える。
この期間では分配信号RYのみが「１」レベ
ルであり、他の分配信号RW，RUは「０」レベル
にある。従つて、基準パターン信号Ｐが選択され
てオア回路５８７の出力ゲート信号PU1は第９図
の様である。
ルであり、他の分配信号RW，RUは「０」レベル
にある。従つて、基準パターン信号Ｐが選択され
てオア回路５８７の出力ゲート信号PU1は第９図
の様である。
期間では、分配信号RUのみが「１」レベル
にあるため、オア回路５８７の出力信号PU1には
短絡パルスＳの反転信号が選択される。
にあるため、オア回路５８７の出力信号PU1には
短絡パルスＳの反転信号が選択される。
期間では、RAMパターン発生回路７７の出
力信号Ｓ２が選択される。
力信号Ｓ２が選択される。
こうして、素子SUのゲート信号パターンPU1が
形成されるが、他の素子SV，SW，SX〜SZのゲー
ト信号PV1，PW1，PX1〜PZ1も同様にして形成さ
れ、第９図で示す様にある。
形成されるが、他の素子SV，SW，SX〜SZのゲー
ト信号PV1，PW1，PX1〜PZ1も同様にして形成さ
れ、第９図で示す様にある。
この様なゲート信号PU1〜PW1，PX1〜PZ1でコ
ンバータ３（第１図）は次の様に駆動制御され
る。
ンバータ３（第１図）は次の様に駆動制御され
る。
時刻t0〜t4までの動作を考えるに、期間t0ｔ
＜t1では、コンバータ３の自己消弧型素子SW，SV
にゲート信号PW1，PV1が加わり導通状態となる。
素子SW，SVが導通状態にあるので、コンバータ
３は直流出力側が短絡された形となる。
＜t1では、コンバータ３の自己消弧型素子SW，SV
にゲート信号PW1，PV1が加わり導通状態となる。
素子SW，SVが導通状態にあるので、コンバータ
３は直流出力側が短絡された形となる。
次に、t1ｔ＜t2の期間には、自己消弧型素子
SU，SXが導通状態にあり、この期間も直流出力
側は短絡された形となつている。すなわち、t0
ｔ＜t2の期間は短絡パルスＳが存在しており、直
流側が短絡された形となつているので、コンバー
タ３の直流出力電圧edは「０」となる。
SU，SXが導通状態にあり、この期間も直流出力
側は短絡された形となつている。すなわち、t0
ｔ＜t2の期間は短絡パルスＳが存在しており、直
流側が短絡された形となつているので、コンバー
タ３の直流出力電圧edは「０」となる。
期間t2ｔ＜t3では、自己消弧型素子SU，SYが
導通し、直流出力電圧edとしては交流電源１のＵ
相とＶ相間の線間電圧eUVに等しい電圧となる。
導通し、直流出力電圧edとしては交流電源１のＵ
相とＶ相間の線間電圧eUVに等しい電圧となる。
t3ｔ＜t4の期間では自己消弧型素子SW，SYが
導通し、直流出力電圧edは交流電源１のＷ相とＶ
相の線間電圧eWV（＝−eWV）に等しくなる。
導通し、直流出力電圧edは交流電源１のＷ相とＶ
相の線間電圧eWV（＝−eWV）に等しくなる。
期間ｔt4では再び短絡パルスＳが存在し、t0
ｔ＜t1の期間同じ動作となり、直流出力電圧ed
は「０」になる。
ｔ＜t1の期間同じ動作となり、直流出力電圧ed
は「０」になる。
以後、同様な動作を繰返す。短絡パルスＳが存
在するときにはコンバータ３の入力電流は「０」
になるので、コンバータ３には第９図iUに示すよ
うな入力電流が流れる。この電流iUの波形は第５
図の場合と全く同じ波形である。
在するときにはコンバータ３の入力電流は「０」
になるので、コンバータ３には第９図iUに示すよ
うな入力電流が流れる。この電流iUの波形は第５
図の場合と全く同じ波形である。
また、第３図の実施例と同様に、指令値e* Rを変
化させることにより出力電圧edの平均値を変化さ
せることができる。
化させることにより出力電圧edの平均値を変化さ
せることができる。
第１０図は、以上の実施例の動作の全体像を明
らかにするものであり、電源電圧eU〜eWの一周期
におけるゲート信号PU，PV，PW，PX，PY，PZ並
びに入力電流iU，iV，iW、及び出力電圧edを示し
ている。
らかにするものであり、電源電圧eU〜eWの一周期
におけるゲート信号PU，PV，PW，PX，PY，PZ並
びに入力電流iU，iV，iW、及び出力電圧edを示し
ている。
この場合、第６図のものとゲート信号波形PU
〜PW，PX〜PZは異なつているが、コンバータ３
の入力電流波形iU，iV，iWが全く同じである。従
つて、電源電流iUS，iVS，iWSも同様である。
〜PW，PX〜PZは異なつているが、コンバータ３
の入力電流波形iU，iV，iWが全く同じである。従
つて、電源電流iUS，iVS，iWSも同様である。
この実施例によれば、第３図の実施例と同様に
して、コンバータの入力電流又は交流電源電流の
高調波成分を大幅に低減できる。
して、コンバータの入力電流又は交流電源電流の
高調波成分を大幅に低減できる。
尚、以上の各実施例における関数波形発生回路
５５は三角波を発生する場合を例にとつたが、鋸
歯状波、正弦波など各種の波形を用いて同様の効
果を得ることができる。また、短絡パルスを加え
る期間を、第３図及び第７図の実施例を合わせ
た、180度の期間に広げることもできる。
５５は三角波を発生する場合を例にとつたが、鋸
歯状波、正弦波など各種の波形を用いて同様の効
果を得ることができる。また、短絡パルスを加え
る期間を、第３図及び第７図の実施例を合わせ
た、180度の期間に広げることもできる。
この発明によれば、以上の様に構成することに
より次の様な効果を有する電力変換装置の駆動制
御装置を提供することができる。
より次の様な効果を有する電力変換装置の駆動制
御装置を提供することができる。
(1) 電力交換装置の交流側の入力電流を正弦波状
の分布にパルス幅変調することにより、例えば
コンバータの直流出力電圧の大きさを制御しつ
つ、入力電流あるいは交流電源電流の高調波成
分を大幅に低減できる。
の分布にパルス幅変調することにより、例えば
コンバータの直流出力電圧の大きさを制御しつ
つ、入力電流あるいは交流電源電流の高調波成
分を大幅に低減できる。
(2) また、前(1)項の結果、交流電源に接続してい
る装置に悪影響が及ぶのを抑制でき、しかもこ
の際、フイルタとして作用する入力端コンデン
サの容量も大幅に小さくできる。従つて、小型
化並びに経済化に有利である。
る装置に悪影響が及ぶのを抑制でき、しかもこ
の際、フイルタとして作用する入力端コンデン
サの容量も大幅に小さくできる。従つて、小型
化並びに経済化に有利である。
(3) 更に、前(1)項で説明したパルス幅分布によ
り、パルス数を多くすればする程理想的な正弦
波に入力電流を近づけることができ、高調波成
分を低減する効果を高めることができる。従来
の一定幅パルスでは、この様な効果が得られな
い。
り、パルス数を多くすればする程理想的な正弦
波に入力電流を近づけることができ、高調波成
分を低減する効果を高めることができる。従来
の一定幅パルスでは、この様な効果が得られな
い。
第１図は一般的な電力変換装置の説明図、第２
図は従来のコンバータ制御の波形図、第３図はこ
の発明の実施例の制御ブロツク図、第４図は第３
図の要部回路構成図、第５図は第３図の動作説明
図、第６図は第３図の動作の要部説明図、第７図
はこの発明の他の実施例の制御ブロツク図、第８
図は第７図の要部回路構成図、第９図は第７図の
動作説明図、第１０図は第３図の動作の要部説明
図、第１１図は基準パターンのパルス波形であ
る。 １……交流電源、２……入力端コンデンサ、３
……コンバータ、５……駆動制御回路、SU，SV，
SW，SX，SY，SZ……自己消弧型素子、id……直流
電流、iU，iV，iW……コンバータ入力電流、eU，
eV，eW……交流電源電圧、e* R……コンバータの直
流出力電圧指令値、５３……分配回路、５４……
基準パターン発生回路、５５……関数波形発生回
路、５６……短絡パルス発生回路、５７，７７…
…PWMパターン発生回路、５８，７８……合成
回路、５４，５７，５８，７７，７８……パルス
パターン形成回路。
図は従来のコンバータ制御の波形図、第３図はこ
の発明の実施例の制御ブロツク図、第４図は第３
図の要部回路構成図、第５図は第３図の動作説明
図、第６図は第３図の動作の要部説明図、第７図
はこの発明の他の実施例の制御ブロツク図、第８
図は第７図の要部回路構成図、第９図は第７図の
動作説明図、第１０図は第３図の動作の要部説明
図、第１１図は基準パターンのパルス波形であ
る。 １……交流電源、２……入力端コンデンサ、３
……コンバータ、５……駆動制御回路、SU，SV，
SW，SX，SY，SZ……自己消弧型素子、id……直流
電流、iU，iV，iW……コンバータ入力電流、eU，
eV，eW……交流電源電圧、e* R……コンバータの直
流出力電圧指令値、５３……分配回路、５４……
基準パターン発生回路、５５……関数波形発生回
路、５６……短絡パルス発生回路、５７，７７…
…PWMパターン発生回路、５８，７８……合成
回路、５４，５７，５８，７７，７８……パルス
パターン形成回路。
Claims (1)
- １ 複数の自己消弧形素子の対から成る電力変換
装置の前記素子を順次パルス幅制御して、交流電
源の電力を所望の直流電力に変換する電力変換装
置の駆動制御装置において、前記交流電源の周波
数に応じた不等間隔のパルス幅分布を有し前記素
子をオンオフ制御するためのパルス列を形成する
パルスパターン形成回路と、前記素子のうちオン
状態にある素子と対の関係にある他方の素子を所
定期間オン状態とし前記電力変換装置の出力側を
直流的短絡状態とする様に前記パルスパターン形
成回路に指令する短絡パルス発生回路とを備え、
前記短絡パルス発生の所定期間は、前記電力変換
装置の直流出力電圧指令値及び前記交流電源の周
波数に応じて不等周期の関数波形信号を発生する
関数波形発生器からの信号に応じて定める様にす
ることを特徴とする電力変換装置の駆動制御装
置。
Priority Applications (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59010118A JPS60156270A (ja) | 1984-01-25 | 1984-01-25 | 電力変換装置の駆動制御装置 |
| CA000472585A CA1220815A (en) | 1984-01-25 | 1985-01-22 | Control circuit for power converter apparatus |
| EP85100714A EP0152796B1 (en) | 1984-01-25 | 1985-01-24 | Control circuit for power converter apparatus |
| US06/694,668 US4599685A (en) | 1984-01-25 | 1985-01-24 | Control circuit for power converter apparatus |
| DE8585100714T DE3565197D1 (en) | 1984-01-25 | 1985-01-24 | Control circuit for power converter apparatus |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59010118A JPS60156270A (ja) | 1984-01-25 | 1984-01-25 | 電力変換装置の駆動制御装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS60156270A JPS60156270A (ja) | 1985-08-16 |
| JPH0437669B2 true JPH0437669B2 (ja) | 1992-06-22 |
Family
ID=11741382
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59010118A Granted JPS60156270A (ja) | 1984-01-25 | 1984-01-25 | 電力変換装置の駆動制御装置 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US4599685A (ja) |
| EP (1) | EP0152796B1 (ja) |
| JP (1) | JPS60156270A (ja) |
| CA (1) | CA1220815A (ja) |
| DE (1) | DE3565197D1 (ja) |
Families Citing this family (27)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FR2568701B1 (fr) * | 1984-08-03 | 1986-12-26 | Telemecanique Electrique | Procede et dispositif pour l'elaboration d'un signal de synchronisation a partir des tensions de phase d'un reseau |
| US4617622A (en) * | 1985-06-27 | 1986-10-14 | Westinghouse Electric Corp. | Switching time correction circuit for electronic inverters |
| JPH082181B2 (ja) * | 1985-10-09 | 1996-01-10 | 株式会社日立製作所 | 電力変換器のｐｗｍパルス発生方法及び装置 |
| JPS62141977A (ja) * | 1985-12-16 | 1987-06-25 | Toshiba Corp | プラズマ励起装置 |
| GB2186127B (en) * | 1986-01-11 | 1990-03-21 | Hitachi Ltd | Apparatus for controlling power transducers |
| JPH0655032B2 (ja) * | 1986-02-03 | 1994-07-20 | 株式会社日立製作所 | 電流型コンバ−タの保護装置 |
| JPH02299471A (ja) * | 1989-05-12 | 1990-12-11 | Mitsubishi Electric Corp | Ｐｗｍコンバータ装置の制御方法 |
| AU610778B2 (en) * | 1989-05-15 | 1991-05-23 | Kabushiki Kaisha Toshiba | Power generation system |
| US5255175A (en) * | 1989-05-15 | 1993-10-19 | Kabushiki Kaisha Toshiba | Power generation system having induction generator and controlled bridge rectifier |
| JPH04140941A (ja) * | 1990-10-01 | 1992-05-14 | Nakanishi Kinzoku Kogyo Kk | 多重送受信装置 |
| US5537305A (en) * | 1994-10-11 | 1996-07-16 | Telephonics Corporation | Synchronously tuned power converter method and apparatus |
| US5629844A (en) * | 1995-04-05 | 1997-05-13 | International Power Group, Inc. | High voltage power supply having multiple high voltage generators |
| GB2327818B (en) * | 1997-07-29 | 2001-10-17 | Gec Alsthom Ltd | Switching control arrangement |
| USRE38439E1 (en) | 1999-05-12 | 2004-02-24 | Otis Elevator Company | Control of a DC matrix converter |
| US6058028A (en) * | 1999-05-12 | 2000-05-02 | Otis Elevator Company | Control of a DC matrix converter |
| US6535404B2 (en) | 2000-04-13 | 2003-03-18 | Alstom | Controlling operation of an AC/DC converter |
| GB2361367B (en) * | 2000-04-13 | 2004-06-30 | Alstom | A control system adapted to control operation of an AC/DC converter |
| US6549438B2 (en) | 2001-04-30 | 2003-04-15 | Precision Automation, Inc. | AC-to-DC converter circuit utilizing IGBT's for improved efficiency |
| US6510062B2 (en) | 2001-06-25 | 2003-01-21 | Switch Power, Inc. | Method and circuit to bias output-side width modulation control in an isolating voltage converter system |
| US7130205B2 (en) * | 2002-06-12 | 2006-10-31 | Michigan State University | Impedance source power converter |
| US7772716B2 (en) | 2007-03-27 | 2010-08-10 | Newdoll Enterprises Llc | Distributed maximum power point tracking system, structure and process |
| US9196770B2 (en) | 2007-03-27 | 2015-11-24 | Newdoll Enterprises Llc | Pole-mounted power generation systems, structures and processes |
| FR2944653B1 (fr) * | 2009-04-15 | 2016-03-11 | Renault Sas | Vehicule automobile a propulsion electrique et borne de charge de la batterie d'un tel vehicule |
| CN102574166B (zh) | 2009-08-14 | 2015-06-10 | 纽道尔企业有限责任公司 | 增强的太阳能面板、流体传送***和用于太阳能***的相关过程 |
| US20160065127A1 (en) | 2009-08-14 | 2016-03-03 | Newdoll Enterprises Llc | Enhanced solar panels, liquid delivery systems and associated processes for solar energy systems |
| US9200818B2 (en) | 2009-08-14 | 2015-12-01 | Newdoll Enterprises Llc | Enhanced solar panels, liquid delivery systems and associated processes for solar energy systems |
| US8965596B2 (en) * | 2012-03-02 | 2015-02-24 | Tsmc Solar Ltd. | Solar array with electrical transmission line communication |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS56162976A (en) * | 1980-05-16 | 1981-12-15 | Hitachi Ltd | Power converter |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4495557A (en) * | 1979-01-22 | 1985-01-22 | Contraves Goerz Corporation | Switching controller directly operable from AC |
| US4423477A (en) * | 1979-07-02 | 1983-12-27 | Sangamo Weston, Inc. | Rectifier controller |
| JPS58154377A (ja) * | 1982-03-10 | 1983-09-13 | Hitachi Ltd | 電力変換装置 |
| GB2140987B (en) * | 1983-04-15 | 1986-11-19 | Hitachi Ltd | Control apparatus for current type inverter |
-
1984
- 1984-01-25 JP JP59010118A patent/JPS60156270A/ja active Granted
-
1985
- 1985-01-22 CA CA000472585A patent/CA1220815A/en not_active Expired
- 1985-01-24 DE DE8585100714T patent/DE3565197D1/de not_active Expired
- 1985-01-24 US US06/694,668 patent/US4599685A/en not_active Expired - Fee Related
- 1985-01-24 EP EP85100714A patent/EP0152796B1/en not_active Expired
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS56162976A (en) * | 1980-05-16 | 1981-12-15 | Hitachi Ltd | Power converter |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS60156270A (ja) | 1985-08-16 |
| CA1220815A (en) | 1987-04-21 |
| US4599685A (en) | 1986-07-08 |
| EP0152796B1 (en) | 1988-09-21 |
| DE3565197D1 (en) | 1988-10-27 |
| EP0152796A1 (en) | 1985-08-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0437669B2 (ja) | ||
| US6556461B1 (en) | Step switched PWM sine generator | |
| US6411530B2 (en) | Drive and power supply with phase shifted carriers | |
| JP2539538B2 (ja) | 直流交流電力変換装置 | |
| US4354223A (en) | Step-up/step down chopper | |
| US5610806A (en) | Pulse width modulation method for driving three phase power inverter/converter switches with balanced discontinuous phase commands | |
| KR920017340A (ko) | 교류 모터 구동 시스템 | |
| US4581693A (en) | Apparatus for repeatedly applying short-circuit pulses to a current type inverter for output current control | |
| US4357655A (en) | Three-phase inverter | |
| JPH07337036A (ja) | 交流電力変換装置 | |
| KR101966318B1 (ko) | 불연속 변조 기법을 이용한 고속철도 추진제어 장치용 단상 pwm 컨버터 및 그 제어 방법 | |
| JP2672919B2 (ja) | 電力変換装置 | |
| Agelidis et al. | An optimum modulation strategy for a novel" notch" commutated 3-/spl Phi/PWM inverter | |
| JPH0622592A (ja) | モータ制御回路 | |
| JP3297184B2 (ja) | 電力変換装置 | |
| JPH0744834B2 (ja) | パルス幅制御方式電力変換装置 | |
| JPS6127991B2 (ja) | ||
| JPH0732606B2 (ja) | 電流形インバ−タの制御装置 | |
| JP6868927B1 (ja) | 三相インバータの３パルスｐｗｍ制御法 | |
| JPS6159062B2 (ja) | ||
| JPH0515166A (ja) | 並列多重インバータ装置のパルス幅変調方式 | |
| JPH05328731A (ja) | マルチレベルインバータ | |
| JP2618086B2 (ja) | インバータ装置 | |
| JPH09163754A (ja) | 直列多重型インバータの制御装置 | |
| JPH0447553B2 (ja) |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |