JPH09283875A - Mcm用印刷配線基板 - Google Patents
Mcm用印刷配線基板Info
- Publication number
- JPH09283875A JPH09283875A JP8097899A JP9789996A JPH09283875A JP H09283875 A JPH09283875 A JP H09283875A JP 8097899 A JP8097899 A JP 8097899A JP 9789996 A JP9789996 A JP 9789996A JP H09283875 A JPH09283875 A JP H09283875A
- Authority
- JP
- Japan
- Prior art keywords
- mcm
- power supply
- wiring
- semiconductor element
- semiconductor elements
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0266—Marks, test patterns or identification means
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/11—Printed elements for providing electric connections to or between printed circuits
Landscapes
- Structure Of Printed Boards (AREA)
Abstract
(57)【要約】
【課題】 マルチチップモジュールの印刷配線基板(M
CM基板)では、搭載した複数の半導体素子と配線との
接続状態を検査することが難しい。 【解決手段】 MCM基板1に形成する電源配線(電位
配線、接地配線)3を、搭載する複数の半導体素子2
a,2bに対応してそれぞれ電気的に独立された電源配
線3a,3bとして構成とする。各半導体素子2a,2
bの内部ダイオード5a,5bの電気特性を検査パッド
8を利用して各半導体素子毎に測定することが可能とな
り、その測定された電気特性を利用することで各半導体
素子2a,2bと配線4との接続状態が検査可能とな
る。
CM基板)では、搭載した複数の半導体素子と配線との
接続状態を検査することが難しい。 【解決手段】 MCM基板1に形成する電源配線(電位
配線、接地配線)3を、搭載する複数の半導体素子2
a,2bに対応してそれぞれ電気的に独立された電源配
線3a,3bとして構成とする。各半導体素子2a,2
bの内部ダイオード5a,5bの電気特性を検査パッド
8を利用して各半導体素子毎に測定することが可能とな
り、その測定された電気特性を利用することで各半導体
素子2a,2bと配線4との接続状態が検査可能とな
る。
Description
【0001】
【発明の属する技術分野】本発明は複数の半導体素子を
1枚の基板に搭載したマルチチップモジュール(MC
M:Multi Chip Module)に関し、特
に各半導体素子に接続する電源回路を改善したMCM用
印刷配線基板に関する。
1枚の基板に搭載したマルチチップモジュール(MC
M:Multi Chip Module)に関し、特
に各半導体素子に接続する電源回路を改善したMCM用
印刷配線基板に関する。
【0002】
【従来の技術】近年における半導体装置の高集積化に伴
い、複数個の半導体素子を1枚の印刷配線板に一体的に
搭載したMCMの利用が高められている。このMCMで
は、通常予め印刷配線技術によって所要のパターン配線
を形成した基板(以下、MCM基板と称する)に半導体
素子を含む各種部品を搭載して各種部品をパターン配線
に電気接続する構成がとられている。そして、このパタ
ーン配線では、各半導体素子に接続される電源配線や接
地配線(以下、これらを電源配線と総称する)を一体に
形成して共通化し、この電源配線の一部に外部接続端子
を設け、この外部接続端子を通して各半導体素子への電
源供給を行うように構成されている。
い、複数個の半導体素子を1枚の印刷配線板に一体的に
搭載したMCMの利用が高められている。このMCMで
は、通常予め印刷配線技術によって所要のパターン配線
を形成した基板(以下、MCM基板と称する)に半導体
素子を含む各種部品を搭載して各種部品をパターン配線
に電気接続する構成がとられている。そして、このパタ
ーン配線では、各半導体素子に接続される電源配線や接
地配線(以下、これらを電源配線と総称する)を一体に
形成して共通化し、この電源配線の一部に外部接続端子
を設け、この外部接続端子を通して各半導体素子への電
源供給を行うように構成されている。
【0003】
【発明が解決しようとする課題】このような従来のMC
Mでは、複数の半導体素子を一旦MCM基板に実装する
と、各半導体素子はそれぞれ共通化された電源配線を介
して相互に電気接続されるため、個々の半導体素子とM
CM基板との間の電気的な接続を検査することが困難に
なるという問題がある。その理由は、通常半導体素子と
MCM基板との接続を電気的に検査する方法として、半
導体素子の入出力端と入出力バッファ回路との間に介挿
されている保護ダイオードの特性を測ることが一般的に
行われているが、前記したような電源配線を共通化した
MCM基板では、この電源配線を介して複数の半導体素
子の各保護ダイオードが並列に接続されることになり、
各保護ダイオードの電気的特性をそれぞれ単独で測定す
ることができなくなる。このため、各半導体素子の保護
ダイオード特性のバラツキにより、半導体素子とMCM
基板間の接続の良否の見極めが難しくなるためである。
Mでは、複数の半導体素子を一旦MCM基板に実装する
と、各半導体素子はそれぞれ共通化された電源配線を介
して相互に電気接続されるため、個々の半導体素子とM
CM基板との間の電気的な接続を検査することが困難に
なるという問題がある。その理由は、通常半導体素子と
MCM基板との接続を電気的に検査する方法として、半
導体素子の入出力端と入出力バッファ回路との間に介挿
されている保護ダイオードの特性を測ることが一般的に
行われているが、前記したような電源配線を共通化した
MCM基板では、この電源配線を介して複数の半導体素
子の各保護ダイオードが並列に接続されることになり、
各保護ダイオードの電気的特性をそれぞれ単独で測定す
ることができなくなる。このため、各半導体素子の保護
ダイオード特性のバラツキにより、半導体素子とMCM
基板間の接続の良否の見極めが難しくなるためである。
【0004】本発明の目的は、MCM基板に搭載した各
半導体素子の電気特性を個別に測定できるようにし、こ
れにより各半導体素子とMCM基板との間の電気的接続
の検査を簡便に行うことのできるMCM基板を提供する
ことにある。
半導体素子の電気特性を個別に測定できるようにし、こ
れにより各半導体素子とMCM基板との間の電気的接続
の検査を簡便に行うことのできるMCM基板を提供する
ことにある。
【0005】
【課題を解決するための手段】本発明のMCM基板は、
MCM基板に形成されてMCM基板に搭載される複数の
半導体素子に接続される電源配線が、各半導体素子に対
応してそれぞれ電気的に独立されていることを特徴とす
る。ここで、電源配線は所要の電位が供給される配線
と、この配線に対向される接地配線を含み、この電源配
線の少なくとも一部が複数の半導体素子に対応してそれ
ぞれ電気的に独立されている。この場合、電源配線は各
半導体素子が搭載される領域にそれぞれ個別に形成され
ることが好ましい。また、各電源配線は接続線によって
相互に電気接続が可能に構成されることが好ましい。
MCM基板に形成されてMCM基板に搭載される複数の
半導体素子に接続される電源配線が、各半導体素子に対
応してそれぞれ電気的に独立されていることを特徴とす
る。ここで、電源配線は所要の電位が供給される配線
と、この配線に対向される接地配線を含み、この電源配
線の少なくとも一部が複数の半導体素子に対応してそれ
ぞれ電気的に独立されている。この場合、電源配線は各
半導体素子が搭載される領域にそれぞれ個別に形成され
ることが好ましい。また、各電源配線は接続線によって
相互に電気接続が可能に構成されることが好ましい。
【0006】
【発明の実施の形態】次に、本発明の実施形態について
図面を参照して説明する。図1は本発明の実施形態を模
式的に示す平面図、図2はその模式的な断面構成図であ
る。MCM基板1は、例えばセラミック積層技術等によ
り絶縁層と配線層とを多層に形成した、多層印刷配線基
板として形成されており、その多層の配線層の一部を利
用して電源配線3を構成している。また、前記MCM基
板1上には、複数個の半導体素子2、この実施形態では
2個の半導体素子2a,2bが搭載されており、前記M
CM基板1の表面に形成された表面配線4に表面実装さ
れ、かつこの表面配線4に対する電気接続が行われる。
この表面配線4は信号用配線や電源用配線が混在された
パターン構成とされており、各半導体素子2に設けられ
る外部端子(外部リード)に半田等により接続される。
図面を参照して説明する。図1は本発明の実施形態を模
式的に示す平面図、図2はその模式的な断面構成図であ
る。MCM基板1は、例えばセラミック積層技術等によ
り絶縁層と配線層とを多層に形成した、多層印刷配線基
板として形成されており、その多層の配線層の一部を利
用して電源配線3を構成している。また、前記MCM基
板1上には、複数個の半導体素子2、この実施形態では
2個の半導体素子2a,2bが搭載されており、前記M
CM基板1の表面に形成された表面配線4に表面実装さ
れ、かつこの表面配線4に対する電気接続が行われる。
この表面配線4は信号用配線や電源用配線が混在された
パターン構成とされており、各半導体素子2に設けられ
る外部端子(外部リード)に半田等により接続される。
【0007】ここで、前記電源配線3は、前記各半導体
素子2a,2bに対してそれぞれ個別の配線3a,3b
として形成されており、両者は電気的に独立した構成と
されている。この実施形態では各電源配線3a,3b
は、それぞれが対応する半導体素子2a,2bを包囲す
る領域に可及的に広い面積を占める状態で形成されてい
る。そして、各電源配線3a,3bはそれぞれスルーホ
ール6a,6bを介して前記表面配線4の一部4a,4
bに個別に接続され、この表面配線4a,4bを介して
前記各半導体素子2a,2bにそれぞれ電気接続されて
いる。
素子2a,2bに対してそれぞれ個別の配線3a,3b
として形成されており、両者は電気的に独立した構成と
されている。この実施形態では各電源配線3a,3b
は、それぞれが対応する半導体素子2a,2bを包囲す
る領域に可及的に広い面積を占める状態で形成されてい
る。そして、各電源配線3a,3bはそれぞれスルーホ
ール6a,6bを介して前記表面配線4の一部4a,4
bに個別に接続され、この表面配線4a,4bを介して
前記各半導体素子2a,2bにそれぞれ電気接続されて
いる。
【0008】したがって、このように構成されたMCM
基板1では、各半導体素子2a,2bに対応する電源配
線3a,3bが、少なくとも各半導体素子2a,2bを
搭載した状態ではそれぞれ電気的に独立されているた
め、例えば各半導体素子2a,2bに内蔵されている保
護ダイオード5a,5bはそれぞれ電気的に独立した状
態にあり、電源配線3を介してそれぞれが並列に接続さ
れることはない。このため、例えば、半導体素子2aに
設けられている接続端子7aとMCM基板1の配線との
接続状態は、その接続端子7aに接続されるべき表面配
線4上の検査パッド8と電源配線3aとの間に存在され
る半導体素子2aの保護ダイオード5aの電気的特性を
測定することにより検査可能となる。同様に、半導体素
子2bのある接続端子7bの接続状態は、表面配線4上
の検査パッド8と電源配線3bとの間に存在する保護ダ
イオード5bの特性を測ることにより検査可能となる。
基板1では、各半導体素子2a,2bに対応する電源配
線3a,3bが、少なくとも各半導体素子2a,2bを
搭載した状態ではそれぞれ電気的に独立されているた
め、例えば各半導体素子2a,2bに内蔵されている保
護ダイオード5a,5bはそれぞれ電気的に独立した状
態にあり、電源配線3を介してそれぞれが並列に接続さ
れることはない。このため、例えば、半導体素子2aに
設けられている接続端子7aとMCM基板1の配線との
接続状態は、その接続端子7aに接続されるべき表面配
線4上の検査パッド8と電源配線3aとの間に存在され
る半導体素子2aの保護ダイオード5aの電気的特性を
測定することにより検査可能となる。同様に、半導体素
子2bのある接続端子7bの接続状態は、表面配線4上
の検査パッド8と電源配線3bとの間に存在する保護ダ
イオード5bの特性を測ることにより検査可能となる。
【0009】そして、この配線状態の検査が完了した後
は、それぞれ独立されている電源配線3a,3bをブリ
ッジ配線9等により接続すれば、MCM基板1として1
つの共通化された電源配線3が構成されることになり、
これまでのMCM基板と同様に、この電源配線に対して
外部の電源回路を接続することでMCM基板に対する電
源接続が実現される。
は、それぞれ独立されている電源配線3a,3bをブリ
ッジ配線9等により接続すれば、MCM基板1として1
つの共通化された電源配線3が構成されることになり、
これまでのMCM基板と同様に、この電源配線に対して
外部の電源回路を接続することでMCM基板に対する電
源接続が実現される。
【0010】なお、本発明においては、前記実施形態の
電源配線としては、所要の電位が供給される電源配線、
またはこれと対をなす接地配線の少なくとも一方に適用
すればよい。ただし、接地配線を含む全ての電源配線を
前記したように独立した構成とすることにより、搭載さ
れる半導体素子の種々の端子における接続状態をより詳
細に検査することが可能となる。
電源配線としては、所要の電位が供給される電源配線、
またはこれと対をなす接地配線の少なくとも一方に適用
すればよい。ただし、接地配線を含む全ての電源配線を
前記したように独立した構成とすることにより、搭載さ
れる半導体素子の種々の端子における接続状態をより詳
細に検査することが可能となる。
【0011】また、前記実施形態では、2つの半導体素
子を搭載した例を示しているが、3つ以上の半導体素子
を搭載する場合にも本発明を同様に適用できることは言
うまでもない。また、それぞれ独立形成する電源配線の
パターンも前記した実施形態のものに限られるものでな
いことは言うまでもない。
子を搭載した例を示しているが、3つ以上の半導体素子
を搭載する場合にも本発明を同様に適用できることは言
うまでもない。また、それぞれ独立形成する電源配線の
パターンも前記した実施形態のものに限られるものでな
いことは言うまでもない。
【0012】
【発明の効果】以上説明したように本発明は、MCM基
板に設けた電源配線を、複数の半導体素子に対応してそ
れぞれ電気的に独立した構成としているので、各半導体
素子の電気的な特性、特に内蔵された保護ダイオードの
電気特性をそれぞれ単独で測定することが可能となり、
各半導体素子とMCM基板の配線との電気的な接続状態
の検査を容易に行うことが可能となり、高品質のMCM
を構築する上で極めて有用なものとなる。
板に設けた電源配線を、複数の半導体素子に対応してそ
れぞれ電気的に独立した構成としているので、各半導体
素子の電気的な特性、特に内蔵された保護ダイオードの
電気特性をそれぞれ単独で測定することが可能となり、
各半導体素子とMCM基板の配線との電気的な接続状態
の検査を容易に行うことが可能となり、高品質のMCM
を構築する上で極めて有用なものとなる。
【図1】本発明のMCM基板の実施形態を模式的に示す
平面図である。
平面図である。
【図2】図1の模式的な断面図である。
1 MCM基板 2(2a,2b) 半導体素子 3(3a,3b) 電源配線 4(4a,4b) 表面配線 5a,5b 保護ダイオード 6a,6b スルーホール 7a,7b 接続端子 8 検査パッド
Claims (4)
- 【請求項1】 複数の半導体素子を1枚の基板に搭載す
るマルチチップモジュール(MCM)用の印刷配線基板
において、前記各半導体素子に接続される電源配線が各
半導体素子に対応してそれぞれ電気的に独立されている
ことを特徴とするMCM用印刷配線基板。 - 【請求項2】 電源配線は所要の電位が供給される配線
と、この配線に対向される接地配線を含み、この電源配
線の少なくとも一部が複数の半導体素子に対応してそれ
ぞれ電気的に独立されている請求項1のMCM用印刷配
線基板。 - 【請求項3】 電源配線は各半導体素子が搭載される領
域にそれぞれ個別に形成される請求項1または2のMC
M用印刷配線基板。 - 【請求項4】 各電源配線は接続線によって相互に電気
接続が可能に構成される請求項1ないし3のいずれかの
MCM用印刷配線基板。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP8097899A JPH09283875A (ja) | 1996-04-19 | 1996-04-19 | Mcm用印刷配線基板 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP8097899A JPH09283875A (ja) | 1996-04-19 | 1996-04-19 | Mcm用印刷配線基板 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH09283875A true JPH09283875A (ja) | 1997-10-31 |
Family
ID=14204595
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP8097899A Pending JPH09283875A (ja) | 1996-04-19 | 1996-04-19 | Mcm用印刷配線基板 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH09283875A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2014207488A (ja) * | 2004-03-26 | 2014-10-30 | エスシーエー アイピーエルエー ホールディングス インコーポレイテッド | マルチチップ・モジュール |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0745962A (ja) * | 1993-07-28 | 1995-02-14 | Fujitsu Ltd | 多層プリント板の電波対策パターン |
JPH07211999A (ja) * | 1994-01-26 | 1995-08-11 | Nippon Telegr & Teleph Corp <Ntt> | 半導体チップ用パッケージ |
-
1996
- 1996-04-19 JP JP8097899A patent/JPH09283875A/ja active Pending
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0745962A (ja) * | 1993-07-28 | 1995-02-14 | Fujitsu Ltd | 多層プリント板の電波対策パターン |
JPH07211999A (ja) * | 1994-01-26 | 1995-08-11 | Nippon Telegr & Teleph Corp <Ntt> | 半導体チップ用パッケージ |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2014207488A (ja) * | 2004-03-26 | 2014-10-30 | エスシーエー アイピーエルエー ホールディングス インコーポレイテッド | マルチチップ・モジュール |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6501157B1 (en) | Substrate for accepting wire bonded or flip-chip components | |
US5847936A (en) | Optimized routing scheme for an integrated circuit/printed circuit board | |
KR100281813B1 (ko) | 열및전기적으로개선된볼그리드패키지 | |
JP2004523908A (ja) | プラスチックリード付きチップキャリア(plcc)および他の表面実装技術(smt)チップキャリアのためのアダプタ | |
JPH09223861A (ja) | 半導体集積回路及びプリント配線基板 | |
JP2907127B2 (ja) | マルチチップモジュール | |
JP3318671B2 (ja) | マルチ・チップ・モジュール及びテスト・チップ製造方法 | |
JPH09283875A (ja) | Mcm用印刷配線基板 | |
KR20120076265A (ko) | 프로브 카드용 세라믹 기판 및 그 제조방법 | |
US6570271B2 (en) | Apparatus for routing signals | |
US7663894B2 (en) | Multilayer printed wiring board | |
JP2837521B2 (ja) | 半導体集積回路装置およびその配線変更方法 | |
JPH03142943A (ja) | 半導体装置とプリント配線板構造の組合せ | |
TWI764760B (zh) | 電子裝置 | |
JPH11112152A (ja) | フリップチップ実装の多層プリント基板 | |
JP2001210926A (ja) | 集合基板および回路基板、および集合基板を用いた回路基板の製造方法 | |
JPH0697666A (ja) | 電子装置 | |
JP2738232B2 (ja) | プリント基板 | |
JP2004128309A (ja) | モジュール部品 | |
KR100439832B1 (ko) | 반도체집적회로검사장치 | |
JPH10242597A (ja) | プリント配線板 | |
JPH1117057A (ja) | 検査パッド付きbga型半導体装置 | |
JP2010123608A (ja) | 半導体装置及び半導体装置の製造方法 | |
JPH07111306A (ja) | 半導体装置 | |
JP2009300234A (ja) | プローブカード |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Effective date: 20060116 Free format text: JAPANESE INTERMEDIATE CODE: A621 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20090105 |
|
A131 | Notification of reasons for refusal |
Effective date: 20090113 Free format text: JAPANESE INTERMEDIATE CODE: A131 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20090602 |