JPH09283571A - Bga type semiconductor device and tab tape therefor - Google Patents
Bga type semiconductor device and tab tape thereforInfo
- Publication number
- JPH09283571A JPH09283571A JP8090768A JP9076896A JPH09283571A JP H09283571 A JPH09283571 A JP H09283571A JP 8090768 A JP8090768 A JP 8090768A JP 9076896 A JP9076896 A JP 9076896A JP H09283571 A JPH09283571 A JP H09283571A
- Authority
- JP
- Japan
- Prior art keywords
- tab tape
- semiconductor device
- type semiconductor
- preventing layer
- bga type
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/50—Tape automated bonding [TAB] connectors, i.e. film carriers; Manufacturing methods related thereto
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
- H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
Landscapes
- Wire Bonding (AREA)
Abstract
Description
【０００１】[0001]
【発明の属する技術分野】本発明は、半導体装置に係
り、特に、ＢＧＡ型の半導体装置及びそれに使用するＴ
ＡＢテープに関するものである。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a semiconductor device, and more particularly to a BGA type semiconductor device and a T used in the same.
It relates to AB tape.
【０００２】[0002]
【従来の技術】はんだボールを基板等との接続媒体に用
いたＢＧＡ（Ball Grid Array:ボール・グリッド・アレ
イ）パッケージは多ピン化及び高密度実装に適すること
から、実用化が期待されている。図４は従来のＢＧＡ型
半導体装置を示す断面図である。2. Description of the Related Art A BGA (Ball Grid Array) package using solder balls as a connection medium with a substrate or the like is suitable for high pin count and high density mounting, and is therefore expected to be put to practical use. . FIG. 4 is a sectional view showing a conventional BGA type semiconductor device.
【０００３】半導体チップ２０１は、配線基板２０２の
中央部に接着等の手段を用いて搭載されている。半導体
チップ２０１の上面の周辺寄りには複数の半導体電極２
０３が設けられており、又、配線基板２０２の上面（半
導体チップ２０１の搭載面）には、半導体チップ２０１
を囲むように複数の配線銅パターン２０４が設けられて
いる。半導体電極２０３と配線銅パターン２０４の間
は、ボンディングワイヤ２０５で電気的に接続されてい
る。The semiconductor chip 201 is mounted on the central portion of the wiring board 202 by means such as adhesion. A plurality of semiconductor electrodes 2 are provided near the periphery of the upper surface of the semiconductor chip 201.
03 is provided, and the semiconductor chip 201 is provided on the upper surface (mounting surface of the semiconductor chip 201) of the wiring board 202.
A plurality of wiring copper patterns 204 are provided so as to surround the. The semiconductor electrode 203 and the wiring copper pattern 204 are electrically connected by a bonding wire 205.
【０００４】そして、接続部を保護するため、半導体チ
ップ２０１、配線銅パターン２０４及びボンディングワ
イヤ２０５の周囲はモールドレジン２０６で封止されて
いる。更に、配線基板２０２の下面には、配線銅パター
ン２０４にスルーホール等を介して接続された多数の電
極（不図示）と接続され、実装用基板との接続を行うた
めの端子として機能するはんだボール２０７が設けられ
ている。Then, in order to protect the connection portion, the periphery of the semiconductor chip 201, the wiring copper pattern 204 and the bonding wire 205 is sealed with a mold resin 206. Further, the lower surface of the wiring board 202 is connected to a large number of electrodes (not shown) connected to the wiring copper pattern 204 through through holes or the like, and functions as a terminal for connecting to a mounting board. A ball 207 is provided.
【０００５】このようなＢＧＡ型半導体装置をプリント
基板に搭載するには、プリント基板上の電極パターンに
合わせてはんだボール２０７を位置決めし、この状態の
ままリフローを行えば、はんだボール２０７が溶融し、
プリント基板側の電極と配線基板２０２側の回路とが接
続される。同時に、はんだボール２０７によってＢＧＡ
型半導体装置がプリント基板に機械的に固定される。To mount such a BGA type semiconductor device on a printed circuit board, the solder balls 207 are positioned in accordance with the electrode pattern on the printed circuit board, and reflow is performed in this state to melt the solder balls 207. ,
The electrodes on the printed board side and the circuits on the wiring board 202 side are connected. At the same time, the solder balls 207 allow BGA
The semiconductor device is mechanically fixed to the printed circuit board.
【０００６】しかし、図４の構成のＢＧＡ型半導体装置
は、以下のような問題をかかえている。 （１）配線基板２０２上の配線銅パターン２０４と半導
体電極２０３をワイヤボンディングで接続しているた
め、微細化した回路設計が要求され、通常のプリント基
板の製造設備を用いた製作が難しい。このため、高感度
の感光性エッチングレジストを用い、異物を排除した特
別の製造ラインで製造しているのが現状である。この結
果、基板の製造コストが高くなり、半導体装置全体のコ
ストを高くしている。However, the BGA type semiconductor device having the structure of FIG. 4 has the following problems. (1) Since the wiring copper pattern 204 on the wiring board 202 and the semiconductor electrode 203 are connected by wire bonding, a miniaturized circuit design is required, and it is difficult to manufacture using a normal printed board manufacturing facility. For this reason, it is the current situation that a high-sensitivity photosensitive etching resist is used for production in a special production line free of foreign matter. As a result, the manufacturing cost of the substrate is increased, and the cost of the entire semiconductor device is increased.
【０００７】例えば、ＱＦＰ（クワッド フラット パ
ッケージ）と比較した場合、１ピン当たり２倍のコスト
になっている。このため、積極的な実用化が検討されて
いるにもかかわらず、採用が進展していない最大の理由
になっている。 （２）露光に際しては、基板サイズを大型にして量産せ
ざるを得ず、このため、マスクを基板に密着させた方法
の採用になり、密着露光機を用いざるを得ないことか
ら、配線パターンの微細化に対して限界がある。なお、
マスクと基板間の異物管理を徹底しないと短絡等の欠陥
を生じ、製品歩留りが低下する。したがって、配線のピ
ッチは、通常、０．２ｍｍ（配線の幅は０．１ｍｍ）が
限界になっている。For example, when compared with QFP (Quad Flat Package), the cost per pin is double. For this reason, it is the biggest reason why adoption has not progressed, although active practical use is being considered. (2) When exposing, the size of the substrate must be increased and mass production must be performed. Therefore, the method of bringing the mask into close contact with the substrate is adopted, and the contact exposure machine must be used. There is a limit to miniaturization. In addition,
If the foreign matter between the mask and the substrate is not thoroughly controlled, defects such as short circuits will occur and the product yield will decrease. Therefore, the wiring pitch is normally limited to 0.2 mm (the wiring width is 0.1 mm).
【０００８】（３）ワイヤボンディングを行っているた
め、樹脂モールドが必須である。この結果、パッケージ
の重量が増し、半導体装置が大型化し、軽量化にも障害
になってっている。又、ワイヤボンディングに際して
は、ワイヤをループ状に張る必要があり、したがってパ
ッケージの背が高くなり、カードモジュール等に利用す
ることができない。(3) Since wire bonding is performed, resin molding is essential. As a result, the weight of the package is increased, the size of the semiconductor device is increased, and the weight reduction is also an obstacle. Further, in wire bonding, it is necessary to stretch the wire in a loop shape, which makes the package taller and cannot be used for a card module or the like.
【０００９】（４）上記したように、配線ピッチが０．
２ｍｍ程度に制限されるため、必然的に半導体チップの
電極ピッチが大きくなり、半導体チップを小型化するこ
とができない。このため、１ウェハ当たりの半導体チッ
プの取り数が減ることになり、これが半導体装置のコス
トアップにつながる。 （５）基板にガラスエポキシ材を用いた場合、吸水性が
高いため、ＢＧＡ型半導体装置を基板にリフロー加熱を
用いて搭載すると、パッケージが膨張し、パッケージク
ラックを生じることがある。つまり、はんだペーストを
プリント基板に印刷し、半導体装置を一括リフローによ
って搭載する前に、通常２５０℃の温度で１０〜２０秒
の予備加熱が行われている。この時、基板が吸水して膨
張し、パッケージに破壊が生じる。この防止策として、
搭載前にＢＧＡパッケージを乾燥する工程を設けている
が、このために特別の管理が必要となり、製品コストを
高める原因になる。又、このようなパッケージクラック
の問題があるため、プリント基板に搭載した後の耐湿性
及び振動衝撃に対して信頼性が低くなることは避けられ
ない。(4) As described above, the wiring pitch is 0.
Since it is limited to about 2 mm, the electrode pitch of the semiconductor chip is inevitably large, and the semiconductor chip cannot be miniaturized. Therefore, the number of semiconductor chips taken per wafer is reduced, which leads to an increase in the cost of the semiconductor device. (5) When a glass epoxy material is used for the substrate, the water absorption is high. Therefore, when the BGA type semiconductor device is mounted on the substrate by reflow heating, the package may expand and a package crack may occur. That is, before the solder paste is printed on the printed board and the semiconductor devices are mounted by batch reflow, preheating is usually performed at a temperature of 250 ° C. for 10 to 20 seconds. At this time, the substrate absorbs water and expands, causing damage to the package. As a preventive measure,
Although a step of drying the BGA package is provided before mounting, special management is required for this, which causes an increase in product cost. Further, due to the problem of such package cracks, it is inevitable that the humidity resistance after mounting on a printed circuit board and the reliability against vibration and shock are lowered.
【００１０】上記の問題を解決するものとして、ＴＡＢ
（Tape Automated Bonding) 技術を用いたＢＧＡパッケ
ージ構造の半導体装置が提案されている。この構成につ
いて、図５を参照して説明する。半導体チップ２０１
は、この半導体チップ２０１の外径相当の開口が中心部
に形成された補強材２０８に納められ、半導体チップ２
０１と補強材２０８の間の隙間には、封止材としてのポ
ッティングレジン２０９が注入され、両者の固定が行わ
れる。ガラスエポキシ等を用いた補強材２０８の片面に
は、配線銅パターン２１０が形成されたポリイミドフィ
ルム２１１が貼着されている。このポリイミドフィルム
２１１は、配線銅パターン２１０が半導体チップ２０１
の半導体電極２０３に対して同一レベルにできる厚みに
設定されている。そして、配線銅パターン２１０の内側
端は、ポリイミドフィルム２１１の内縁から延びてお
り、その先端部が半導体電極２０３に重なることによ
り、両者の接続が行われる。As a solution to the above problems, TAB
A semiconductor device having a BGA package structure using (Tape Automated Bonding) technology has been proposed. This configuration will be described with reference to FIG. Semiconductor chip 201
Is housed in a reinforcement member 208 having an opening corresponding to the outer diameter of the semiconductor chip 201 formed in the central portion.
A potting resin 209 as a sealing material is injected into the gap between 01 and the reinforcing material 208 to fix them. A polyimide film 211 having a wiring copper pattern 210 formed thereon is attached to one surface of a reinforcing material 208 made of glass epoxy or the like. In this polyimide film 211, the wiring copper pattern 210 has a semiconductor chip 201.
The thickness of the semiconductor electrode 203 is set to the same level. The inner end of the wiring copper pattern 210 extends from the inner edge of the polyimide film 211, and the tip portion thereof overlaps the semiconductor electrode 203, so that the two are connected.
【００１１】更に、配線銅パターン２１０の表面には、
はんだボール２０７を形成するためのソルダーレジスト
インク２１２が塗布されている。このソルダーレジスト
インク２１２（例えば、はんだ耐熱性を持つエポキシ系
やポリイミド系のインクが用いられる）によって、はん
だボール２０７を形成するための領域を形成することが
できる。このソルダーレジストインク２１２は、通常、
半導体チップ２０１の接続前にＴＡＢテープの製造段階
で印刷される。Further, on the surface of the wiring copper pattern 210,
Solder resist ink 212 for forming the solder balls 207 is applied. With this solder resist ink 212 (for example, an epoxy-based or polyimide-based ink having solder heat resistance is used), it is possible to form a region for forming the solder ball 207. This solder resist ink 212 is usually
It is printed at the stage of manufacturing the TAB tape before connecting the semiconductor chips 201.
【００１２】図５の構成においては、まず、配線銅パタ
ーン２１０、ポリイミドフィルム２１１、ソルダーレジ
ストインク２１２を含むＴＡＢテープを製作する。つい
で、このＴＡＢテープにおける配線銅パターン２１０の
内側端を半導体チップ２０１の半導体電極２０３に接続
した後、ポリイミドフィルム２１１の上面に補強材２０
８を貼着し、この補強材２０８と半導体チップ２０１の
隙間にポッティングレジン２０９を注入して固定する。
この後、ソルダーレジストインク２１２に対し、印刷リ
フロー法を用いてはんだボール２０７を形成すれば、半
導体装置が完成する。In the structure shown in FIG. 5, first, a TAB tape containing a wiring copper pattern 210, a polyimide film 211, and a solder resist ink 212 is manufactured. Then, after connecting the inner end of the wiring copper pattern 210 in this TAB tape to the semiconductor electrode 203 of the semiconductor chip 201, the reinforcing material 20 is provided on the upper surface of the polyimide film 211.
8 is attached, and potting resin 209 is injected and fixed in the gap between the reinforcing material 208 and the semiconductor chip 201.
After that, the solder balls 207 are formed on the solder resist ink 212 by using the printing reflow method, whereby the semiconductor device is completed.
【００１３】この構成によれば、電極ピッチを０．０７
ｍｍまで狭めることができ、半導体チップの小型化を図
ることができる。According to this structure, the electrode pitch is 0.07.
The size can be narrowed down to mm, and the size of the semiconductor chip can be reduced.
【００１４】[0014]
【発明が解決しようとする課題】しかし、ＴＡＢテープ
を用いた従来のＢＧＡ型半導体装置によると、補強材の
貼着は半導体装置の完成まじかの工程で行われるため、
作業がし難い。又、補強材の貼着にポッティングレジン
（エポキシ系の接着剤）を用い、２００℃程度に加熱し
て行われるため、この熱が半導体チップに付与され、半
導体装置としての信頼性が低下する恐れもある。However, according to the conventional BGA type semiconductor device using the TAB tape, the attachment of the reinforcing material is performed in the process of completion of the semiconductor device.
It is difficult to work. In addition, since the potting resin (epoxy adhesive) is used to attach the reinforcing material and heating is performed at about 200 ° C., this heat is applied to the semiconductor chip, which may reduce the reliability of the semiconductor device. There is also.
【００１５】又、補強材にガラスエポキシが用いられて
いるため、リーマ等の工具による切断加工を必要とす
る。このため、製造コストが高くなる。そこで本発明
は、パッケージの小型化及び価格の低減を図ることので
きるＢＧＡ型半導体装置を提供することを目的としてい
る。又、本発明の目的は、ＢＧＡ型半導体装置に使用す
るＴＡＢテープを提供することにある。Moreover, since glass epoxy is used as the reinforcing material, it is necessary to perform cutting with a tool such as a reamer. Therefore, the manufacturing cost becomes high. Therefore, an object of the present invention is to provide a BGA type semiconductor device capable of reducing the size of the package and reducing the price. Another object of the present invention is to provide a TAB tape used for a BGA type semiconductor device.
【００１６】[0016]
【課題を解決するための手段】上記の目的を達成するた
めに、この発明は、ＴＡＢテープの配線パターンに半導
体チップの電極が接続され、前記ＴＡＢテープの表面に
はんだボールを設けたＢＧＡ型半導体装置において、前
記ＴＡＢテープは、裏面に変形防止層を有する構成にし
ている。In order to achieve the above object, the present invention is a BGA type semiconductor in which electrodes of a semiconductor chip are connected to a wiring pattern of a TAB tape and solder balls are provided on the surface of the TAB tape. In the apparatus, the TAB tape has a structure having a deformation preventing layer on the back surface.
【００１７】この構成によれば、変形防止層が従来の補
強材の機能を持ち、しかも変形防止層はＴＡＢテープの
製造過程において形成することができ、温度の影響を受
けることがない。このため、工程の簡略化及び低価格化
を図ることができる。前記変形防止層は、前記裏面に設
けた銅箔によって構成されることを特徴とする構成にし
ている。According to this structure, the deformation preventing layer has the function of the conventional reinforcing material, and the deformation preventing layer can be formed in the process of manufacturing the TAB tape, and is not affected by the temperature. Therefore, the process can be simplified and the cost can be reduced. The deformation preventing layer is configured by a copper foil provided on the back surface.
【００１８】この構成によれば、レジスト印刷技術を用
いて変形防止層を形成することができ、その形成はＴＡ
Ｂテープの製造過程で実施することができるので、半導
体チップの実装時点では作業を必要としない。又、上記
の目的は、ＢＧＡ型半導体装置に用いるＴＡＢテープに
おいて、ポリイミドフィルムと、前記ポリイミドフィル
ムの表面に設けられた配線パターンと、前記ポリイミド
フィルムの裏面に設けられた変形防止層と、前記配線パ
ターン上に設けられたソルダーレジストとを備えた構成
によっても達成される。According to this structure, the deformation preventing layer can be formed by using the resist printing technique, and the formation of the deformation preventing layer is performed by TA.
Since it can be performed in the manufacturing process of the B tape, no work is required at the time of mounting the semiconductor chip. Further, the above object is, in a TAB tape used for a BGA type semiconductor device, a polyimide film, a wiring pattern provided on the front surface of the polyimide film, a deformation preventing layer provided on the back surface of the polyimide film, and the wiring. It is also achieved by a configuration including a solder resist provided on the pattern.
【００１９】この構成によれば、ＴＡＢテープの表面に
設けるソルダーレジスト等と同じ手法によって変形防止
層を裏面に設けることができる。したがって、従来のよ
うに後工程で補強材を設ける必要が無くなり、製造が容
易になり、低価格化が可能になる。前記変形防止層は、
前記裏面に設けた銅箔とによる構成にすることができ
る。According to this structure, the deformation preventing layer can be provided on the back surface by the same method as the solder resist provided on the front surface of the TAB tape. Therefore, it is not necessary to provide a reinforcing material in the subsequent step as in the conventional case, the manufacturing is facilitated, and the cost can be reduced. The deformation preventing layer,
It can be configured with a copper foil provided on the back surface.
【００２０】この構成によれば、レジスト印刷技術を用
いて変形防止層を形成することができ、その形成はＴＡ
Ｂテープの製造過程で実施することができるので、ＴＡ
Ｂテープの完成後には作業を必要としない。According to this structure, the deformation preventing layer can be formed by using the resist printing technique, and the formation of the deformation preventing layer is performed by TA.
Since it can be performed in the manufacturing process of B tape, TA
No work is required after the B tape is completed.
【００２１】[0021]
【発明の実施の形態】以下、本発明の実施の形態につい
て図面を基に説明する。図１は本発明によるＢＧＡ型半
導体装置を示す断面図である。半導体チップ１０１は、
片面の周辺部に一定間隔に半導体電極１０２が設けられ
ている。この半導体チップ１０１の周囲にはＴＡＢテー
プ１０３が配設される。このＴＡＢテープ１０３はポリ
イミドフィルム１０４を主体に構成され、下面には配線
銅パターン１０５が設けられ、上面には変形防止層１０
６が設けられている。更に、配線銅パターン１０５の表
面には、ソルダーレジスト１０７が塗布されている。ソ
ルダーレジスト１０７は、はんだ耐熱性を持つエポキシ
系やポリイミド系のインクが用いられ、これによって、
はんだボール１０８を形成するための領域を形成するこ
とができる。Embodiments of the present invention will be described below with reference to the drawings. FIG. 1 is a sectional view showing a BGA type semiconductor device according to the present invention. The semiconductor chip 101 is
Semiconductor electrodes 102 are provided at regular intervals on the peripheral portion of one surface. A TAB tape 103 is arranged around the semiconductor chip 101. The TAB tape 103 is composed mainly of a polyimide film 104, a wiring copper pattern 105 is provided on the lower surface, and the deformation preventing layer 10 is provided on the upper surface.
6 are provided. Further, a solder resist 107 is applied to the surface of the wiring copper pattern 105. For the solder resist 107, an epoxy-based or polyimide-based ink having solder heat resistance is used.
Areas for forming the solder balls 108 can be formed.
【００２２】変形防止層１０６は、例えば、銅箔（例え
ば、厚さ０．００５〜０．０５ｍｍ）を張り付けたポリ
イミドフィルムを用いて形成し、或いは、テープの製造
段階で裏面にエポキシ系又はポリイミド系のインク（厚
さ０．０１〜０．０５ｍｍ）を印刷する方法により形成
することができる。このように、ＴＡＢテープ１０３の
段階で変形防止層１０６を設けることにより、従来のよ
うに半導体チップ１０１の搭載後に補強材を設ける必要
が無くなり、パッケージのコストダウンが可能になる。The deformation preventing layer 106 is formed by using, for example, a polyimide film to which a copper foil (for example, a thickness of 0.005 to 0.05 mm) is adhered, or an epoxy type or a polyimide is used on the back surface at the tape manufacturing stage. It can be formed by a method of printing a system ink (thickness 0.01 to 0.05 mm). As described above, by providing the deformation preventing layer 106 at the stage of the TAB tape 103, it becomes unnecessary to provide a reinforcing material after mounting the semiconductor chip 101 as in the conventional case, and the cost of the package can be reduced.
【００２３】なお、配線銅パターン１０５の内側は、Ｔ
ＡＢテープ１０３の内縁から突出しており、半導体チッ
プ１０１の半導体電極１０２に直接に接続できるように
している。そして、ＴＡＢテープ１０３に半導体チップ
１０１を実装した後、両者の固定は、その隙間に注入さ
れた封止材１０９によって行われる。以上のように、本
発明によれば、ＴＡＢテープを用いたＢＧＡ型半導体装
置にあって、補強材を用いないので作業を難しくするこ
とがない。又、半導体装置を基板等に実装する際、２５
０℃程度の加熱雰囲気に置かれるが、変形防止層１０６
が設けられているために、ＴＡＢテープ１０３に変形や
損傷を生じることがなく、信頼性が向上する。The inside of the wiring copper pattern 105 is T
It projects from the inner edge of the AB tape 103 so that it can be directly connected to the semiconductor electrode 102 of the semiconductor chip 101. Then, after mounting the semiconductor chip 101 on the TAB tape 103, the both are fixed by the sealing material 109 injected into the gap. As described above, according to the present invention, in the BGA type semiconductor device using the TAB tape, since the reinforcing material is not used, the work is not difficult. Also, when mounting the semiconductor device on a substrate or the like, 25
The deformation prevention layer 106 is placed in a heating atmosphere of about 0 ° C.
Since the TAB tape 103 is provided, the TAB tape 103 is not deformed or damaged, and the reliability is improved.
【００２４】ここで、ＴＡＢテープ１０３の詳細につい
て、図２及び図３を用い、２例について説明する。図２
における構成は、ポリイミド層１１０の片面に変形防止
層としての銅箔１１１を貼着し、この銅箔１１１の表面
にエポキシ系のレジストインク１１２を印刷している。
更に、ポリイミド層１１０の他面には、接着剤１１３を
用いて配線パターン１１４が貼着されている。この配線
パターン１１４の表面には、はんだボール１０８を設け
る部分を形成するためのソルダーレジスト１１５が設け
られている。Here, the details of the TAB tape 103 will be described with reference to FIGS. 2 and 3 for two examples. FIG.
In the configuration in (1), a copper foil 111 as a deformation preventing layer is attached to one surface of the polyimide layer 110, and an epoxy resist ink 112 is printed on the surface of the copper foil 111.
Further, a wiring pattern 114 is attached to the other surface of the polyimide layer 110 by using an adhesive 113. On the surface of the wiring pattern 114, a solder resist 115 for forming a portion where the solder ball 108 is provided is provided.
【００２５】レジストインク１１２は、ソルダーレジス
ト１１５と同一材料を用い、熱膨張係数の整合を図って
いる。又、銅箔１１１は配線パターン１１４と同一材料
を用いる。そして、ＴＡＢテープ全体の曲げ中心１１６
に対し、上下の熱応力が同一値になるように、銅箔１１
１の厚さを決定する。エポキシ系のレジストインク１１
２の熱膨張係数は５０ｐｐｍであり、銅箔１１１の熱膨
張係数は１９ｐｐｍである。接着剤１１３にはエポキシ
系を用いており、その熱膨張係数は５０ｐｐｍであり、
その厚みは０．１９ｍｍである。The resist ink 112 is made of the same material as the solder resist 115 to match the thermal expansion coefficient. The copper foil 111 uses the same material as the wiring pattern 114. And the bending center 116 of the entire TAB tape
On the other hand, so that the upper and lower thermal stresses have the same value, the copper foil 11
Determine the thickness of 1. Epoxy resist ink 11
2 has a thermal expansion coefficient of 50 ppm, and the copper foil 111 has a thermal expansion coefficient of 19 ppm. An epoxy-based adhesive 113 is used, and its thermal expansion coefficient is 50 ppm.
Its thickness is 0.19 mm.
【００２６】図３はレジストインク１１２のみを用いて
変形防止層を構成したものであり、他の構成は図２と同
じである。この構成では、レジストインク１１２の内側
に銅箔を用いていないため、配線パターン１１４による
応力成分をキャンセルするレジストインク１１２の厚み
のみを決定すればよい。FIG. 3 shows a deformation preventing layer formed by using only the resist ink 112, and other structures are the same as those in FIG. In this configuration, since the copper foil is not used inside the resist ink 112, only the thickness of the resist ink 112 that cancels the stress component due to the wiring pattern 114 needs to be determined.
【００２７】[0027]
【実施例】次に、図２及び図３に示した構成による本発
明のＴＡＢテープの実施例について説明する。 （実施例１）ポリイミド層１１０に厚さ０．１２５ｍ
ｍ、幅３５ｍｍのポリイミドフィルムを用い、図３に示
す構成による３０４ピンのＢＧＡパッケージを製造し
た。その製造プロセスについて説明すると、まず、ポリ
イミド層１１０に厚さ０．０２ｍｍのエポキシ系の接着
剤１１３を貼着した。又、半導体チップ１０１を接続す
るためのデバイスホールをパンチング金型を用いて開孔
した。ついで、０．０３５ｍｍの銅箔を張り付け、温度
１２０℃で張り合わせた後、感光性レジストをコート
し、ケミカルエッチングによって配線パターン１１４
（デバイスホールに突き出した半導体接続用のインナー
リード部、はんだボール１０８を形成するための領域、
及び相互をつなぐ配線部分を有する）を形成した。EXAMPLE An example of the TAB tape of the present invention having the structure shown in FIGS. 2 and 3 will be described below. (Example 1) The thickness of the polyimide layer 110 is 0.125 m
A 304-pin BGA package having the configuration shown in FIG. 3 was manufactured using a polyimide film having a width of m and a width of 35 mm. Explaining the manufacturing process, first, an epoxy adhesive 113 having a thickness of 0.02 mm was attached to the polyimide layer 110. A device hole for connecting the semiconductor chip 101 was opened using a punching die. Then, a 0.035 mm copper foil is attached, and after attaching at a temperature of 120 ° C., a photosensitive resist is coated and a wiring pattern 114 is formed by chemical etching.
(Inner lead portion for semiconductor connection protruding to the device hole, a region for forming the solder ball 108,
And a wiring part that connects them to each other).
【００２８】この配線パターン１１４の表面には、金め
っきを必要とする部分を除き、エポキシ系のソルダーレ
ジストインキ１１５を厚さ０．０２ｍｍに印刷した。金
めっきを施す部分は、半導体チップ１０１を接続するイ
ンナーリード、及びはんだボール１０８を形成する部分
である。ソルダーレジストインキ１１５を印刷後、レジ
スト開穴部分に０．００１ｍｍ厚の金メッキを施した。
ここまでが通常のＴＡＢテープの製造プロセスである。Epoxy solder resist ink 115 was printed on the surface of the wiring pattern 114 to a thickness of 0.02 mm except for the portion requiring gold plating. The portion where the gold plating is applied is a portion where the inner lead for connecting the semiconductor chip 101 and the solder ball 108 are formed. After printing the solder resist ink 115, 0.001 mm thick gold plating was applied to the resist opening portion.
The process up to this point is the usual TAB tape manufacturing process.
【００２９】この後、ソルダーレジスト１１５に用いた
のと同じ材質のエポキシ系のソルダーレジストをポリイ
ミド層１１０の裏面に０．０４ｍｍの厚さに印刷し、レ
ジストインク１１２を形成した。これによって接着剤１
１３の熱膨張応力をキャンセルすることができる。すな
わち、接着剤の熱膨張係数は５０ｐｐｍであり、ソルダ
ーレジスト１１５の値にほぼ等しいため、接着剤の厚さ
分を加算して熱膨張の整合を図っている（なお、銅箔１
１１は熱膨張係数がポリイミドにほぼ等しいので除外す
ることができる）。Then, an epoxy-based solder resist of the same material as that used for the solder resist 115 was printed on the back surface of the polyimide layer 110 to a thickness of 0.04 mm to form a resist ink 112. This makes the adhesive 1
The thermal expansion stress of 13 can be canceled. That is, since the thermal expansion coefficient of the adhesive is 50 ppm, which is almost equal to the value of the solder resist 115, the thickness of the adhesive is added to match the thermal expansion (note that the copper foil 1
11 can be excluded because its coefficient of thermal expansion is approximately equal to that of polyimide).
【００３０】以上のようにしてＴＡＢテープ１０３を製
造した後、ＴＡＢテープ１０３に半導体チップ１０１を
搭載し、半導体チップ１０１の周辺部分をエポキシ系の
封止材１０９で封止し、最終的に基板搭載用のはんだボ
ール１０８をパット部分に形成した。はんだボール１０
８の形成方法は、はんだペースト（例えば、厚み０．３
０ｍｍ）の印刷リフロー法を用いた。そして、はんだボ
ール１０８は、直径は０．６ｍｍ、高さ０．５ｍｍにし
た。このパッケージを通常のはんだペースト印刷リフロ
ー法によってプリント基板に実装した。その実装条件
は、最大温度２５０℃、リフロー炉通過時間が２０秒と
した。又、はんだペーストの印刷厚さは０．１５ｍｍに
した。この結果、はんだボール１０８は３０４ピン全部
のピンに完全に接続されており、接続不良は発生しなか
った。After the TAB tape 103 is manufactured as described above, the semiconductor chip 101 is mounted on the TAB tape 103, the peripheral portion of the semiconductor chip 101 is sealed with the epoxy-based sealing material 109, and finally the substrate is formed. Solder balls 108 for mounting were formed on the pad portion. Solder ball 10
8 is formed by solder paste (for example, a thickness of 0.3
0 mm) printing reflow method was used. The solder ball 108 has a diameter of 0.6 mm and a height of 0.5 mm. This package was mounted on a printed board by a normal solder paste printing reflow method. The mounting conditions were a maximum temperature of 250 ° C. and a reflow furnace passage time of 20 seconds. The printed thickness of the solder paste was 0.15 mm. As a result, the solder balls 108 were completely connected to all 304 pins, and no connection failure occurred.
【００３１】一方、別の観察炉を用いてパッケージの加
熱変形を調べた。この結果、２５０℃の温度でパッケー
ジの熱膨張変形は、最大で０．０７ｍｍであった。この
値は、通常のはんだペーストの印刷リフロー法で必要と
されるパッケージの実装時の沈みこみから得られる許容
変形反り量の最大値０．１ｍｍの範囲内であった。 （実施例２）次に、図２の構成によるＴＡＢテープを製
作した。すなわち、実施例１において、変形防止層とし
て０．０３５ｍｍの銅箔１１１とレジストインク１１２
（ソルダーレジスト）の２層構造を用いた。すなわち、
初期材料として銅箔１１１にポリイミドワニスを予めキ
ャスト（コーティング焼き付け）したものを用いた。前
記したように、銅箔は熱膨張係数がポリイミドとほぼ同
じ値であるが、この場合、全体の厚さを稼ぎ、外部から
の機械的変形に対して耐性を与えることが目的である。
したがって、レジストインク１１２の印刷厚さは、実施
例１と同様に、０．０４ｍｍである。このようにして製
作した半導体装置をプリント基板に実装した結果、実施
例１と同様に、全てのはんだボール１０８をプリント基
板に接続することができた。On the other hand, the heating deformation of the package was examined using another observation furnace. As a result, the thermal expansion deformation of the package at a temperature of 250 ° C. was 0.07 mm at the maximum. This value was within the range of the maximum value of allowable deformation warpage of 0.1 mm, which is obtained from the depression at the time of mounting the package, which is required in the usual solder paste printing reflow method. (Example 2) Next, a TAB tape having the structure shown in FIG. 2 was manufactured. That is, in Example 1, the copper foil 111 and the resist ink 112 each having a thickness of 0.035 mm were used as the deformation preventing layer.
A two-layer structure of (solder resist) was used. That is,
As an initial material, a copper foil 111 preliminarily cast with polyimide varnish (coating baked) was used. As described above, the coefficient of thermal expansion of the copper foil is almost the same as that of polyimide, but in this case, the purpose is to increase the overall thickness and to give resistance to mechanical deformation from the outside.
Therefore, the printing thickness of the resist ink 112 is 0.04 mm, as in the first embodiment. As a result of mounting the semiconductor device thus manufactured on a printed circuit board, all the solder balls 108 could be connected to the printed circuit board as in Example 1.
【００３２】（実施例３）実施例１において、接着剤１
１３にポリイミド接着剤を用いた。この場合、ポリイミ
ド接着剤の熱膨張係数はポリイミドフィルムと同じであ
るため、レジストインク１１２はソルダーレジスト１１
５と同じ厚さの０．０２０ｍｍにした。この場合にも、
プリント基板の実装において全部のボール端子を接続す
ることができた。(Example 3) In Example 1, the adhesive 1
A polyimide adhesive was used for 13. In this case, since the coefficient of thermal expansion of the polyimide adhesive is the same as that of the polyimide film, the resist ink 112 is used as the solder resist 11.
The same thickness as 5 was 0.020 mm. Also in this case,
All the ball terminals could be connected in the mounting of the printed circuit board.
【００３３】[0033]
【発明の効果】以上説明した通り、この発明は、ＢＧＡ
型半導体装置にあって、ＴＡＢテープの裏面に変形防止
層を設ける構成にしたので、変形防止層が従来の補強材
の機能を持ち、しかも変形防止層はＴＡＢテープの製造
過程において形成することができる。又、温度の影響を
受けることもない。このため、工程の簡略化及び低価格
化を図ることができる。As described above, according to the present invention, the BGA
In the semiconductor device, the deformation preventing layer is provided on the back surface of the TAB tape. Therefore, the deformation preventing layer has a function of a conventional reinforcing material, and the deformation preventing layer can be formed in the process of manufacturing the TAB tape. it can. Also, it is not affected by temperature. Therefore, the process can be simplified and the cost can be reduced.
【００３４】ポリイミドフィルムの表面に配線パターン
を設け、この配線パターンの表面にソルダーレジストを
設けるほか、裏面に変形防止層を設ける構成にしたの
で、従来のように後工程で補強材を設ける必要が無くな
り、製造が容易になり、低価格化が可能になる。Since the wiring pattern is provided on the surface of the polyimide film, the solder resist is provided on the surface of the wiring pattern, and the deformation preventing layer is provided on the back surface, it is necessary to provide a reinforcing material in a post process as in the conventional case. It will be eliminated, manufacturing will be easier, and price will be reduced.
【図１】本発明によるＢＧＡ型半導体装置を示す断面図
である。FIG. 1 is a sectional view showing a BGA type semiconductor device according to the present invention.
【図２】本発明によるＴＡＢテープの第１例を示す断面
図である。FIG. 2 is a sectional view showing a first example of a TAB tape according to the present invention.
【図３】本発明によるＴＡＢテープの第２例を示す断面
図である。FIG. 3 is a sectional view showing a second example of the TAB tape according to the present invention.
【図４】従来のＢＧＡ型半導体装置を示す断面図であ
る。FIG. 4 is a sectional view showing a conventional BGA type semiconductor device.
【図５】ＴＡＢ技術を用いたＢＧＡパッケージ構造の半
導体装置の従来構成を示す断面図である。FIG. 5 is a cross-sectional view showing a conventional configuration of a semiconductor device having a BGA package structure using TAB technology.
１０１ 半導体チップ １０２ 半導体電極 １０３ ＴＡＢテープ １０４ ポリイミドフィルム １０５ 配線銅パターン １０６ 変形防止層 １０７ ソルダーレジスト １０８ はんだボール １１０，１１１ 銅箔 １１２ レジストインク １１３ 接着剤 １１４ 配線パターン １１５ ソルダーレジスト 101 semiconductor chip 102 semiconductor electrode 103 TAB tape 104 polyimide film 105 wiring copper pattern 106 deformation prevention layer 107 solder resist 108 solder balls 110, 111 copper foil 112 resist ink 113 adhesive 114 wiring pattern 115 solder resist
───────────────────────────────────────────────────── フロントページの続き (72)発明者 多賀 勝俊 茨城県土浦市木田余町3550番地 日立電線 株式会社システムマテリアル研究所内 ─────────────────────────────────────────────────── ─── Continuation of the front page (72) Inventor Katsutoshi Taga 3550 Kidayomachi, Tsuchiura City, Ibaraki Prefecture Hitachi Cable Co., Ltd.
Claims (4)
プの電極が接続され、前記ＴＡＢテープの表面にはんだ
ボールを設けたＢＧＡ型半導体装置において、 前記ＴＡＢテープは、裏面に変形防止層を有することを
特徴とするＢＧＡ型半導体装置。1. A BGA type semiconductor device in which electrodes of a semiconductor chip are connected to a wiring pattern of a TAB tape and solder balls are provided on a surface of the TAB tape, wherein the TAB tape has a deformation preventing layer on a back surface. Characteristic BGA type semiconductor device.
によって構成されることを特徴とする請求項１記載のＴ
ＡＢテープ。2. The T according to claim 1, wherein the deformation preventing layer is composed of a copper foil provided on the back surface.
AB tape.
において、 ポリイミドフィルムと、 前記ポリイミドフィルムの表面に設けられた配線パター
ンと、 前記ポリイミドフィルムの裏面に設けられた変形防止層
と、 前記配線パターン上に設けられたソルダーレジストとを
具備することを特徴とするＴＡＢテープ。3. A TAB tape used in a BGA type semiconductor device, comprising: a polyimide film; a wiring pattern provided on the front surface of the polyimide film; a deformation preventing layer provided on the back surface of the polyimide film; and a wiring pattern on the wiring pattern. And a solder resist provided on the TAB tape.
によって構成されることを特徴とする請求項３記載のＴ
ＡＢテープ。4. The T according to claim 3, wherein the deformation preventing layer is composed of a copper foil provided on the back surface.
AB tape.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8090768A JPH09283571A (en) | 1996-04-12 | 1996-04-12 | Bga type semiconductor device and tab tape therefor |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8090768A JPH09283571A (en) | 1996-04-12 | 1996-04-12 | Bga type semiconductor device and tab tape therefor |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH09283571A true JPH09283571A (en) | 1997-10-31 |
Family
ID=14007794
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP8090768A Pending JPH09283571A (en) | 1996-04-12 | 1996-04-12 | Bga type semiconductor device and tab tape therefor |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH09283571A (en) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2013105810A (en) * | 2011-11-11 | 2013-05-30 | Japan Display Central Co Ltd | Flexible printed board |
-
1996
- 1996-04-12 JP JP8090768A patent/JPH09283571A/en active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2013105810A (en) * | 2011-11-11 | 2013-05-30 | Japan Display Central Co Ltd | Flexible printed board |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7993967B2 (en) | Semiconductor package fabrication method | |
| US6020218A (en) | Method of manufacturing ball grid array semiconductor package | |
| KR100541394B1 (en) | NSMD type substrate for ball grid array package and manufacturing method thereof | |
| JP4862848B2 (en) | Manufacturing method of semiconductor package | |
| JP3494593B2 (en) | Semiconductor device and substrate for semiconductor device | |
| KR19980069147A (en) | Structure and Manufacturing Method of Semiconductor Package | |
| US6271057B1 (en) | Method of making semiconductor chip package | |
| JP3478139B2 (en) | Lead frame manufacturing method | |
| JPH09307043A (en) | Lead frame member and manufacture thereof, and semiconductor device using lead frame member | |
| KR20020000012A (en) | Method for manufacturing chip scale package having slits | |
| JP4029910B2 (en) | Manufacturing method of semiconductor package and semiconductor package | |
| JP3281591B2 (en) | Semiconductor device and manufacturing method thereof | |
| JP3529915B2 (en) | Lead frame member and method of manufacturing the same | |
| JPH09283571A (en) | Bga type semiconductor device and tab tape therefor | |
| JP3827978B2 (en) | Manufacturing method of semiconductor device | |
| JPH09116045A (en) | Resin-sealed semiconductor device of bga type using lead frame and its manufacture | |
| JPH10154768A (en) | Semiconductor device and its manufacturing method | |
| JP3314142B2 (en) | Semiconductor package manufacturing method | |
| JPH11186440A (en) | Semiconductor device | |
| JP3271500B2 (en) | Semiconductor device | |
| JPH10154766A (en) | Manufacture of semiconductor package and semiconductor package | |
| JP3606275B2 (en) | Semiconductor package and manufacturing method thereof | |
| JPH06132443A (en) | Semiconductor device and lead frame used for manufacture thereof | |
| JP3685203B2 (en) | Semiconductor device mounting substrate | |
| JPH10214849A (en) | Chip supporting substrate for semiconductor package |