JPH09283571A - Ｂｇａ型半導体装置及びそれに使用するｔａｂテープ - Google Patents
Ｂｇａ型半導体装置及びそれに使用するｔａｂテープInfo
- Publication number
- JPH09283571A JPH09283571A JP8090768A JP9076896A JPH09283571A JP H09283571 A JPH09283571 A JP H09283571A JP 8090768 A JP8090768 A JP 8090768A JP 9076896 A JP9076896 A JP 9076896A JP H09283571 A JPH09283571 A JP H09283571A
- Authority
- JP
- Japan
- Prior art keywords
- tab tape
- semiconductor device
- type semiconductor
- preventing layer
- bga type
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/50—Tape automated bonding [TAB] connectors, i.e. film carriers; Manufacturing methods related thereto
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
- H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
Landscapes
- Wire Bonding (AREA)
Abstract
(57)【要約】
【課題】 半導体装置の完成まじかの工程で補強材を貼
着しているため、作業がし難く、補強材の貼着時に２０
０℃程度の加熱を行っており、この熱が半導体チップに
付与されて半導体装置の信頼性を低下させる恐れがあ
る。 【解決手段】 半導体チップ１０１の半導体電極１０２
との接続にＴＡＢテープＴＡＢテープ１０３を用いる。
このＴＡＢテープ１０３は、ポリイミドフィルム１０
４、この表面に設けた配線銅パターン１０５、その表面
に設けたソルダーレジスト１０７、ポリイミドフィルム
１０４の裏面に設けた変形防止層１０６から成る。変形
防止層１０６は、従来の補強材の機能を持ち、温度の影
響を受けることもない。このため、工程の簡略化及び低
価格を図ることができる。
着しているため、作業がし難く、補強材の貼着時に２０
０℃程度の加熱を行っており、この熱が半導体チップに
付与されて半導体装置の信頼性を低下させる恐れがあ
る。 【解決手段】 半導体チップ１０１の半導体電極１０２
との接続にＴＡＢテープＴＡＢテープ１０３を用いる。
このＴＡＢテープ１０３は、ポリイミドフィルム１０
４、この表面に設けた配線銅パターン１０５、その表面
に設けたソルダーレジスト１０７、ポリイミドフィルム
１０４の裏面に設けた変形防止層１０６から成る。変形
防止層１０６は、従来の補強材の機能を持ち、温度の影
響を受けることもない。このため、工程の簡略化及び低
価格を図ることができる。
Description
【０００１】
【発明の属する技術分野】本発明は、半導体装置に係
り、特に、ＢＧＡ型の半導体装置及びそれに使用するＴ
ＡＢテープに関するものである。
り、特に、ＢＧＡ型の半導体装置及びそれに使用するＴ
ＡＢテープに関するものである。
【０００２】
【従来の技術】はんだボールを基板等との接続媒体に用
いたＢＧＡ（Ball Grid Array:ボール・グリッド・アレ
イ）パッケージは多ピン化及び高密度実装に適すること
から、実用化が期待されている。図４は従来のＢＧＡ型
半導体装置を示す断面図である。
いたＢＧＡ（Ball Grid Array:ボール・グリッド・アレ
イ）パッケージは多ピン化及び高密度実装に適すること
から、実用化が期待されている。図４は従来のＢＧＡ型
半導体装置を示す断面図である。
【０００３】半導体チップ２０１は、配線基板２０２の
中央部に接着等の手段を用いて搭載されている。半導体
チップ２０１の上面の周辺寄りには複数の半導体電極２
０３が設けられており、又、配線基板２０２の上面（半
導体チップ２０１の搭載面）には、半導体チップ２０１
を囲むように複数の配線銅パターン２０４が設けられて
いる。半導体電極２０３と配線銅パターン２０４の間
は、ボンディングワイヤ２０５で電気的に接続されてい
る。
中央部に接着等の手段を用いて搭載されている。半導体
チップ２０１の上面の周辺寄りには複数の半導体電極２
０３が設けられており、又、配線基板２０２の上面（半
導体チップ２０１の搭載面）には、半導体チップ２０１
を囲むように複数の配線銅パターン２０４が設けられて
いる。半導体電極２０３と配線銅パターン２０４の間
は、ボンディングワイヤ２０５で電気的に接続されてい
る。
【０００４】そして、接続部を保護するため、半導体チ
ップ２０１、配線銅パターン２０４及びボンディングワ
イヤ２０５の周囲はモールドレジン２０６で封止されて
いる。更に、配線基板２０２の下面には、配線銅パター
ン２０４にスルーホール等を介して接続された多数の電
極（不図示）と接続され、実装用基板との接続を行うた
めの端子として機能するはんだボール２０７が設けられ
ている。
ップ２０１、配線銅パターン２０４及びボンディングワ
イヤ２０５の周囲はモールドレジン２０６で封止されて
いる。更に、配線基板２０２の下面には、配線銅パター
ン２０４にスルーホール等を介して接続された多数の電
極（不図示）と接続され、実装用基板との接続を行うた
めの端子として機能するはんだボール２０７が設けられ
ている。
【０００５】このようなＢＧＡ型半導体装置をプリント
基板に搭載するには、プリント基板上の電極パターンに
合わせてはんだボール２０７を位置決めし、この状態の
ままリフローを行えば、はんだボール２０７が溶融し、
プリント基板側の電極と配線基板２０２側の回路とが接
続される。同時に、はんだボール２０７によってＢＧＡ
型半導体装置がプリント基板に機械的に固定される。
基板に搭載するには、プリント基板上の電極パターンに
合わせてはんだボール２０７を位置決めし、この状態の
ままリフローを行えば、はんだボール２０７が溶融し、
プリント基板側の電極と配線基板２０２側の回路とが接
続される。同時に、はんだボール２０７によってＢＧＡ
型半導体装置がプリント基板に機械的に固定される。
【０００６】しかし、図４の構成のＢＧＡ型半導体装置
は、以下のような問題をかかえている。 （１）配線基板２０２上の配線銅パターン２０４と半導
体電極２０３をワイヤボンディングで接続しているた
め、微細化した回路設計が要求され、通常のプリント基
板の製造設備を用いた製作が難しい。このため、高感度
の感光性エッチングレジストを用い、異物を排除した特
別の製造ラインで製造しているのが現状である。この結
果、基板の製造コストが高くなり、半導体装置全体のコ
ストを高くしている。
は、以下のような問題をかかえている。 （１）配線基板２０２上の配線銅パターン２０４と半導
体電極２０３をワイヤボンディングで接続しているた
め、微細化した回路設計が要求され、通常のプリント基
板の製造設備を用いた製作が難しい。このため、高感度
の感光性エッチングレジストを用い、異物を排除した特
別の製造ラインで製造しているのが現状である。この結
果、基板の製造コストが高くなり、半導体装置全体のコ
ストを高くしている。
【０００７】例えば、ＱＦＰ（クワッド フラット パ
ッケージ）と比較した場合、１ピン当たり２倍のコスト
になっている。このため、積極的な実用化が検討されて
いるにもかかわらず、採用が進展していない最大の理由
になっている。 （２）露光に際しては、基板サイズを大型にして量産せ
ざるを得ず、このため、マスクを基板に密着させた方法
の採用になり、密着露光機を用いざるを得ないことか
ら、配線パターンの微細化に対して限界がある。なお、
マスクと基板間の異物管理を徹底しないと短絡等の欠陥
を生じ、製品歩留りが低下する。したがって、配線のピ
ッチは、通常、０．２ｍｍ（配線の幅は０．１ｍｍ）が
限界になっている。
ッケージ）と比較した場合、１ピン当たり２倍のコスト
になっている。このため、積極的な実用化が検討されて
いるにもかかわらず、採用が進展していない最大の理由
になっている。 （２）露光に際しては、基板サイズを大型にして量産せ
ざるを得ず、このため、マスクを基板に密着させた方法
の採用になり、密着露光機を用いざるを得ないことか
ら、配線パターンの微細化に対して限界がある。なお、
マスクと基板間の異物管理を徹底しないと短絡等の欠陥
を生じ、製品歩留りが低下する。したがって、配線のピ
ッチは、通常、０．２ｍｍ（配線の幅は０．１ｍｍ）が
限界になっている。
【０００８】（３）ワイヤボンディングを行っているた
め、樹脂モールドが必須である。この結果、パッケージ
の重量が増し、半導体装置が大型化し、軽量化にも障害
になってっている。又、ワイヤボンディングに際して
は、ワイヤをループ状に張る必要があり、したがってパ
ッケージの背が高くなり、カードモジュール等に利用す
ることができない。
め、樹脂モールドが必須である。この結果、パッケージ
の重量が増し、半導体装置が大型化し、軽量化にも障害
になってっている。又、ワイヤボンディングに際して
は、ワイヤをループ状に張る必要があり、したがってパ
ッケージの背が高くなり、カードモジュール等に利用す
ることができない。
【０００９】（４）上記したように、配線ピッチが０．
２ｍｍ程度に制限されるため、必然的に半導体チップの
電極ピッチが大きくなり、半導体チップを小型化するこ
とができない。このため、１ウェハ当たりの半導体チッ
プの取り数が減ることになり、これが半導体装置のコス
トアップにつながる。 （５）基板にガラスエポキシ材を用いた場合、吸水性が
高いため、ＢＧＡ型半導体装置を基板にリフロー加熱を
用いて搭載すると、パッケージが膨張し、パッケージク
ラックを生じることがある。つまり、はんだペーストを
プリント基板に印刷し、半導体装置を一括リフローによ
って搭載する前に、通常２５０℃の温度で１０〜２０秒
の予備加熱が行われている。この時、基板が吸水して膨
張し、パッケージに破壊が生じる。この防止策として、
搭載前にＢＧＡパッケージを乾燥する工程を設けている
が、このために特別の管理が必要となり、製品コストを
高める原因になる。又、このようなパッケージクラック
の問題があるため、プリント基板に搭載した後の耐湿性
及び振動衝撃に対して信頼性が低くなることは避けられ
ない。
２ｍｍ程度に制限されるため、必然的に半導体チップの
電極ピッチが大きくなり、半導体チップを小型化するこ
とができない。このため、１ウェハ当たりの半導体チッ
プの取り数が減ることになり、これが半導体装置のコス
トアップにつながる。 （５）基板にガラスエポキシ材を用いた場合、吸水性が
高いため、ＢＧＡ型半導体装置を基板にリフロー加熱を
用いて搭載すると、パッケージが膨張し、パッケージク
ラックを生じることがある。つまり、はんだペーストを
プリント基板に印刷し、半導体装置を一括リフローによ
って搭載する前に、通常２５０℃の温度で１０〜２０秒
の予備加熱が行われている。この時、基板が吸水して膨
張し、パッケージに破壊が生じる。この防止策として、
搭載前にＢＧＡパッケージを乾燥する工程を設けている
が、このために特別の管理が必要となり、製品コストを
高める原因になる。又、このようなパッケージクラック
の問題があるため、プリント基板に搭載した後の耐湿性
及び振動衝撃に対して信頼性が低くなることは避けられ
ない。
【００１０】上記の問題を解決するものとして、ＴＡＢ
（Tape Automated Bonding) 技術を用いたＢＧＡパッケ
ージ構造の半導体装置が提案されている。この構成につ
いて、図５を参照して説明する。半導体チップ２０１
は、この半導体チップ２０１の外径相当の開口が中心部
に形成された補強材２０８に納められ、半導体チップ２
０１と補強材２０８の間の隙間には、封止材としてのポ
ッティングレジン２０９が注入され、両者の固定が行わ
れる。ガラスエポキシ等を用いた補強材２０８の片面に
は、配線銅パターン２１０が形成されたポリイミドフィ
ルム２１１が貼着されている。このポリイミドフィルム
２１１は、配線銅パターン２１０が半導体チップ２０１
の半導体電極２０３に対して同一レベルにできる厚みに
設定されている。そして、配線銅パターン２１０の内側
端は、ポリイミドフィルム２１１の内縁から延びてお
り、その先端部が半導体電極２０３に重なることによ
り、両者の接続が行われる。
（Tape Automated Bonding) 技術を用いたＢＧＡパッケ
ージ構造の半導体装置が提案されている。この構成につ
いて、図５を参照して説明する。半導体チップ２０１
は、この半導体チップ２０１の外径相当の開口が中心部
に形成された補強材２０８に納められ、半導体チップ２
０１と補強材２０８の間の隙間には、封止材としてのポ
ッティングレジン２０９が注入され、両者の固定が行わ
れる。ガラスエポキシ等を用いた補強材２０８の片面に
は、配線銅パターン２１０が形成されたポリイミドフィ
ルム２１１が貼着されている。このポリイミドフィルム
２１１は、配線銅パターン２１０が半導体チップ２０１
の半導体電極２０３に対して同一レベルにできる厚みに
設定されている。そして、配線銅パターン２１０の内側
端は、ポリイミドフィルム２１１の内縁から延びてお
り、その先端部が半導体電極２０３に重なることによ
り、両者の接続が行われる。
【００１１】更に、配線銅パターン２１０の表面には、
はんだボール２０７を形成するためのソルダーレジスト
インク２１２が塗布されている。このソルダーレジスト
インク２１２（例えば、はんだ耐熱性を持つエポキシ系
やポリイミド系のインクが用いられる）によって、はん
だボール２０７を形成するための領域を形成することが
できる。このソルダーレジストインク２１２は、通常、
半導体チップ２０１の接続前にＴＡＢテープの製造段階
で印刷される。
はんだボール２０７を形成するためのソルダーレジスト
インク２１２が塗布されている。このソルダーレジスト
インク２１２（例えば、はんだ耐熱性を持つエポキシ系
やポリイミド系のインクが用いられる）によって、はん
だボール２０７を形成するための領域を形成することが
できる。このソルダーレジストインク２１２は、通常、
半導体チップ２０１の接続前にＴＡＢテープの製造段階
で印刷される。
【００１２】図５の構成においては、まず、配線銅パタ
ーン２１０、ポリイミドフィルム２１１、ソルダーレジ
ストインク２１２を含むＴＡＢテープを製作する。つい
で、このＴＡＢテープにおける配線銅パターン２１０の
内側端を半導体チップ２０１の半導体電極２０３に接続
した後、ポリイミドフィルム２１１の上面に補強材２０
８を貼着し、この補強材２０８と半導体チップ２０１の
隙間にポッティングレジン２０９を注入して固定する。
この後、ソルダーレジストインク２１２に対し、印刷リ
フロー法を用いてはんだボール２０７を形成すれば、半
導体装置が完成する。
ーン２１０、ポリイミドフィルム２１１、ソルダーレジ
ストインク２１２を含むＴＡＢテープを製作する。つい
で、このＴＡＢテープにおける配線銅パターン２１０の
内側端を半導体チップ２０１の半導体電極２０３に接続
した後、ポリイミドフィルム２１１の上面に補強材２０
８を貼着し、この補強材２０８と半導体チップ２０１の
隙間にポッティングレジン２０９を注入して固定する。
この後、ソルダーレジストインク２１２に対し、印刷リ
フロー法を用いてはんだボール２０７を形成すれば、半
導体装置が完成する。
【００１３】この構成によれば、電極ピッチを０．０７
ｍｍまで狭めることができ、半導体チップの小型化を図
ることができる。
ｍｍまで狭めることができ、半導体チップの小型化を図
ることができる。
【００１４】
【発明が解決しようとする課題】しかし、ＴＡＢテープ
を用いた従来のＢＧＡ型半導体装置によると、補強材の
貼着は半導体装置の完成まじかの工程で行われるため、
作業がし難い。又、補強材の貼着にポッティングレジン
（エポキシ系の接着剤）を用い、２００℃程度に加熱し
て行われるため、この熱が半導体チップに付与され、半
導体装置としての信頼性が低下する恐れもある。
を用いた従来のＢＧＡ型半導体装置によると、補強材の
貼着は半導体装置の完成まじかの工程で行われるため、
作業がし難い。又、補強材の貼着にポッティングレジン
（エポキシ系の接着剤）を用い、２００℃程度に加熱し
て行われるため、この熱が半導体チップに付与され、半
導体装置としての信頼性が低下する恐れもある。
【００１５】又、補強材にガラスエポキシが用いられて
いるため、リーマ等の工具による切断加工を必要とす
る。このため、製造コストが高くなる。そこで本発明
は、パッケージの小型化及び価格の低減を図ることので
きるＢＧＡ型半導体装置を提供することを目的としてい
る。又、本発明の目的は、ＢＧＡ型半導体装置に使用す
るＴＡＢテープを提供することにある。
いるため、リーマ等の工具による切断加工を必要とす
る。このため、製造コストが高くなる。そこで本発明
は、パッケージの小型化及び価格の低減を図ることので
きるＢＧＡ型半導体装置を提供することを目的としてい
る。又、本発明の目的は、ＢＧＡ型半導体装置に使用す
るＴＡＢテープを提供することにある。
【００１６】
【課題を解決するための手段】上記の目的を達成するた
めに、この発明は、ＴＡＢテープの配線パターンに半導
体チップの電極が接続され、前記ＴＡＢテープの表面に
はんだボールを設けたＢＧＡ型半導体装置において、前
記ＴＡＢテープは、裏面に変形防止層を有する構成にし
ている。
めに、この発明は、ＴＡＢテープの配線パターンに半導
体チップの電極が接続され、前記ＴＡＢテープの表面に
はんだボールを設けたＢＧＡ型半導体装置において、前
記ＴＡＢテープは、裏面に変形防止層を有する構成にし
ている。
【００１７】この構成によれば、変形防止層が従来の補
強材の機能を持ち、しかも変形防止層はＴＡＢテープの
製造過程において形成することができ、温度の影響を受
けることがない。このため、工程の簡略化及び低価格化
を図ることができる。前記変形防止層は、前記裏面に設
けた銅箔によって構成されることを特徴とする構成にし
ている。
強材の機能を持ち、しかも変形防止層はＴＡＢテープの
製造過程において形成することができ、温度の影響を受
けることがない。このため、工程の簡略化及び低価格化
を図ることができる。前記変形防止層は、前記裏面に設
けた銅箔によって構成されることを特徴とする構成にし
ている。
【００１８】この構成によれば、レジスト印刷技術を用
いて変形防止層を形成することができ、その形成はＴＡ
Ｂテープの製造過程で実施することができるので、半導
体チップの実装時点では作業を必要としない。又、上記
の目的は、ＢＧＡ型半導体装置に用いるＴＡＢテープに
おいて、ポリイミドフィルムと、前記ポリイミドフィル
ムの表面に設けられた配線パターンと、前記ポリイミド
フィルムの裏面に設けられた変形防止層と、前記配線パ
ターン上に設けられたソルダーレジストとを備えた構成
によっても達成される。
いて変形防止層を形成することができ、その形成はＴＡ
Ｂテープの製造過程で実施することができるので、半導
体チップの実装時点では作業を必要としない。又、上記
の目的は、ＢＧＡ型半導体装置に用いるＴＡＢテープに
おいて、ポリイミドフィルムと、前記ポリイミドフィル
ムの表面に設けられた配線パターンと、前記ポリイミド
フィルムの裏面に設けられた変形防止層と、前記配線パ
ターン上に設けられたソルダーレジストとを備えた構成
によっても達成される。
【００１９】この構成によれば、ＴＡＢテープの表面に
設けるソルダーレジスト等と同じ手法によって変形防止
層を裏面に設けることができる。したがって、従来のよ
うに後工程で補強材を設ける必要が無くなり、製造が容
易になり、低価格化が可能になる。前記変形防止層は、
前記裏面に設けた銅箔とによる構成にすることができ
る。
設けるソルダーレジスト等と同じ手法によって変形防止
層を裏面に設けることができる。したがって、従来のよ
うに後工程で補強材を設ける必要が無くなり、製造が容
易になり、低価格化が可能になる。前記変形防止層は、
前記裏面に設けた銅箔とによる構成にすることができ
る。
【００２０】この構成によれば、レジスト印刷技術を用
いて変形防止層を形成することができ、その形成はＴＡ
Ｂテープの製造過程で実施することができるので、ＴＡ
Ｂテープの完成後には作業を必要としない。
いて変形防止層を形成することができ、その形成はＴＡ
Ｂテープの製造過程で実施することができるので、ＴＡ
Ｂテープの完成後には作業を必要としない。
【００２１】
【発明の実施の形態】以下、本発明の実施の形態につい
て図面を基に説明する。図１は本発明によるＢＧＡ型半
導体装置を示す断面図である。半導体チップ１０１は、
片面の周辺部に一定間隔に半導体電極１０２が設けられ
ている。この半導体チップ１０１の周囲にはＴＡＢテー
プ１０３が配設される。このＴＡＢテープ１０３はポリ
イミドフィルム１０４を主体に構成され、下面には配線
銅パターン１０５が設けられ、上面には変形防止層１０
６が設けられている。更に、配線銅パターン１０５の表
面には、ソルダーレジスト１０７が塗布されている。ソ
ルダーレジスト１０７は、はんだ耐熱性を持つエポキシ
系やポリイミド系のインクが用いられ、これによって、
はんだボール１０８を形成するための領域を形成するこ
とができる。
て図面を基に説明する。図１は本発明によるＢＧＡ型半
導体装置を示す断面図である。半導体チップ１０１は、
片面の周辺部に一定間隔に半導体電極１０２が設けられ
ている。この半導体チップ１０１の周囲にはＴＡＢテー
プ１０３が配設される。このＴＡＢテープ１０３はポリ
イミドフィルム１０４を主体に構成され、下面には配線
銅パターン１０５が設けられ、上面には変形防止層１０
６が設けられている。更に、配線銅パターン１０５の表
面には、ソルダーレジスト１０７が塗布されている。ソ
ルダーレジスト１０７は、はんだ耐熱性を持つエポキシ
系やポリイミド系のインクが用いられ、これによって、
はんだボール１０８を形成するための領域を形成するこ
とができる。
【００２２】変形防止層１０６は、例えば、銅箔（例え
ば、厚さ０．００５〜０．０５ｍｍ）を張り付けたポリ
イミドフィルムを用いて形成し、或いは、テープの製造
段階で裏面にエポキシ系又はポリイミド系のインク（厚
さ０．０１〜０．０５ｍｍ）を印刷する方法により形成
することができる。このように、ＴＡＢテープ１０３の
段階で変形防止層１０６を設けることにより、従来のよ
うに半導体チップ１０１の搭載後に補強材を設ける必要
が無くなり、パッケージのコストダウンが可能になる。
ば、厚さ０．００５〜０．０５ｍｍ）を張り付けたポリ
イミドフィルムを用いて形成し、或いは、テープの製造
段階で裏面にエポキシ系又はポリイミド系のインク（厚
さ０．０１〜０．０５ｍｍ）を印刷する方法により形成
することができる。このように、ＴＡＢテープ１０３の
段階で変形防止層１０６を設けることにより、従来のよ
うに半導体チップ１０１の搭載後に補強材を設ける必要
が無くなり、パッケージのコストダウンが可能になる。
【００２３】なお、配線銅パターン１０５の内側は、Ｔ
ＡＢテープ１０３の内縁から突出しており、半導体チッ
プ１０１の半導体電極１０２に直接に接続できるように
している。そして、ＴＡＢテープ１０３に半導体チップ
１０１を実装した後、両者の固定は、その隙間に注入さ
れた封止材１０９によって行われる。以上のように、本
発明によれば、ＴＡＢテープを用いたＢＧＡ型半導体装
置にあって、補強材を用いないので作業を難しくするこ
とがない。又、半導体装置を基板等に実装する際、２５
０℃程度の加熱雰囲気に置かれるが、変形防止層１０６
が設けられているために、ＴＡＢテープ１０３に変形や
損傷を生じることがなく、信頼性が向上する。
ＡＢテープ１０３の内縁から突出しており、半導体チッ
プ１０１の半導体電極１０２に直接に接続できるように
している。そして、ＴＡＢテープ１０３に半導体チップ
１０１を実装した後、両者の固定は、その隙間に注入さ
れた封止材１０９によって行われる。以上のように、本
発明によれば、ＴＡＢテープを用いたＢＧＡ型半導体装
置にあって、補強材を用いないので作業を難しくするこ
とがない。又、半導体装置を基板等に実装する際、２５
０℃程度の加熱雰囲気に置かれるが、変形防止層１０６
が設けられているために、ＴＡＢテープ１０３に変形や
損傷を生じることがなく、信頼性が向上する。
【００２４】ここで、ＴＡＢテープ１０３の詳細につい
て、図２及び図３を用い、２例について説明する。図２
における構成は、ポリイミド層１１０の片面に変形防止
層としての銅箔１１１を貼着し、この銅箔１１１の表面
にエポキシ系のレジストインク１１２を印刷している。
更に、ポリイミド層１１０の他面には、接着剤１１３を
用いて配線パターン１１４が貼着されている。この配線
パターン１１４の表面には、はんだボール１０８を設け
る部分を形成するためのソルダーレジスト１１５が設け
られている。
て、図２及び図３を用い、２例について説明する。図２
における構成は、ポリイミド層１１０の片面に変形防止
層としての銅箔１１１を貼着し、この銅箔１１１の表面
にエポキシ系のレジストインク１１２を印刷している。
更に、ポリイミド層１１０の他面には、接着剤１１３を
用いて配線パターン１１４が貼着されている。この配線
パターン１１４の表面には、はんだボール１０８を設け
る部分を形成するためのソルダーレジスト１１５が設け
られている。
【００２５】レジストインク１１２は、ソルダーレジス
ト１１５と同一材料を用い、熱膨張係数の整合を図って
いる。又、銅箔１１１は配線パターン１１４と同一材料
を用いる。そして、ＴＡＢテープ全体の曲げ中心１１６
に対し、上下の熱応力が同一値になるように、銅箔１１
１の厚さを決定する。エポキシ系のレジストインク１１
２の熱膨張係数は５０ｐｐｍであり、銅箔１１１の熱膨
張係数は１９ｐｐｍである。接着剤１１３にはエポキシ
系を用いており、その熱膨張係数は５０ｐｐｍであり、
その厚みは０．１９ｍｍである。
ト１１５と同一材料を用い、熱膨張係数の整合を図って
いる。又、銅箔１１１は配線パターン１１４と同一材料
を用いる。そして、ＴＡＢテープ全体の曲げ中心１１６
に対し、上下の熱応力が同一値になるように、銅箔１１
１の厚さを決定する。エポキシ系のレジストインク１１
２の熱膨張係数は５０ｐｐｍであり、銅箔１１１の熱膨
張係数は１９ｐｐｍである。接着剤１１３にはエポキシ
系を用いており、その熱膨張係数は５０ｐｐｍであり、
その厚みは０．１９ｍｍである。
【００２６】図３はレジストインク１１２のみを用いて
変形防止層を構成したものであり、他の構成は図２と同
じである。この構成では、レジストインク１１２の内側
に銅箔を用いていないため、配線パターン１１４による
応力成分をキャンセルするレジストインク１１２の厚み
のみを決定すればよい。
変形防止層を構成したものであり、他の構成は図２と同
じである。この構成では、レジストインク１１２の内側
に銅箔を用いていないため、配線パターン１１４による
応力成分をキャンセルするレジストインク１１２の厚み
のみを決定すればよい。
【００２７】
【実施例】次に、図２及び図３に示した構成による本発
明のＴＡＢテープの実施例について説明する。 （実施例１）ポリイミド層１１０に厚さ０．１２５ｍ
ｍ、幅３５ｍｍのポリイミドフィルムを用い、図３に示
す構成による３０４ピンのＢＧＡパッケージを製造し
た。その製造プロセスについて説明すると、まず、ポリ
イミド層１１０に厚さ０．０２ｍｍのエポキシ系の接着
剤１１３を貼着した。又、半導体チップ１０１を接続す
るためのデバイスホールをパンチング金型を用いて開孔
した。ついで、０．０３５ｍｍの銅箔を張り付け、温度
１２０℃で張り合わせた後、感光性レジストをコート
し、ケミカルエッチングによって配線パターン１１４
（デバイスホールに突き出した半導体接続用のインナー
リード部、はんだボール１０８を形成するための領域、
及び相互をつなぐ配線部分を有する）を形成した。
明のＴＡＢテープの実施例について説明する。 （実施例１）ポリイミド層１１０に厚さ０．１２５ｍ
ｍ、幅３５ｍｍのポリイミドフィルムを用い、図３に示
す構成による３０４ピンのＢＧＡパッケージを製造し
た。その製造プロセスについて説明すると、まず、ポリ
イミド層１１０に厚さ０．０２ｍｍのエポキシ系の接着
剤１１３を貼着した。又、半導体チップ１０１を接続す
るためのデバイスホールをパンチング金型を用いて開孔
した。ついで、０．０３５ｍｍの銅箔を張り付け、温度
１２０℃で張り合わせた後、感光性レジストをコート
し、ケミカルエッチングによって配線パターン１１４
（デバイスホールに突き出した半導体接続用のインナー
リード部、はんだボール１０８を形成するための領域、
及び相互をつなぐ配線部分を有する）を形成した。
【００２８】この配線パターン１１４の表面には、金め
っきを必要とする部分を除き、エポキシ系のソルダーレ
ジストインキ１１５を厚さ０．０２ｍｍに印刷した。金
めっきを施す部分は、半導体チップ１０１を接続するイ
ンナーリード、及びはんだボール１０８を形成する部分
である。ソルダーレジストインキ１１５を印刷後、レジ
スト開穴部分に０．００１ｍｍ厚の金メッキを施した。
ここまでが通常のＴＡＢテープの製造プロセスである。
っきを必要とする部分を除き、エポキシ系のソルダーレ
ジストインキ１１５を厚さ０．０２ｍｍに印刷した。金
めっきを施す部分は、半導体チップ１０１を接続するイ
ンナーリード、及びはんだボール１０８を形成する部分
である。ソルダーレジストインキ１１５を印刷後、レジ
スト開穴部分に０．００１ｍｍ厚の金メッキを施した。
ここまでが通常のＴＡＢテープの製造プロセスである。
【００２９】この後、ソルダーレジスト１１５に用いた
のと同じ材質のエポキシ系のソルダーレジストをポリイ
ミド層１１０の裏面に０．０４ｍｍの厚さに印刷し、レ
ジストインク１１２を形成した。これによって接着剤１
１３の熱膨張応力をキャンセルすることができる。すな
わち、接着剤の熱膨張係数は５０ｐｐｍであり、ソルダ
ーレジスト１１５の値にほぼ等しいため、接着剤の厚さ
分を加算して熱膨張の整合を図っている（なお、銅箔１
１１は熱膨張係数がポリイミドにほぼ等しいので除外す
ることができる）。
のと同じ材質のエポキシ系のソルダーレジストをポリイ
ミド層１１０の裏面に０．０４ｍｍの厚さに印刷し、レ
ジストインク１１２を形成した。これによって接着剤１
１３の熱膨張応力をキャンセルすることができる。すな
わち、接着剤の熱膨張係数は５０ｐｐｍであり、ソルダ
ーレジスト１１５の値にほぼ等しいため、接着剤の厚さ
分を加算して熱膨張の整合を図っている（なお、銅箔１
１１は熱膨張係数がポリイミドにほぼ等しいので除外す
ることができる）。
【００３０】以上のようにしてＴＡＢテープ１０３を製
造した後、ＴＡＢテープ１０３に半導体チップ１０１を
搭載し、半導体チップ１０１の周辺部分をエポキシ系の
封止材１０９で封止し、最終的に基板搭載用のはんだボ
ール１０８をパット部分に形成した。はんだボール１０
８の形成方法は、はんだペースト（例えば、厚み０．３
０ｍｍ）の印刷リフロー法を用いた。そして、はんだボ
ール１０８は、直径は０．６ｍｍ、高さ０．５ｍｍにし
た。このパッケージを通常のはんだペースト印刷リフロ
ー法によってプリント基板に実装した。その実装条件
は、最大温度２５０℃、リフロー炉通過時間が２０秒と
した。又、はんだペーストの印刷厚さは０．１５ｍｍに
した。この結果、はんだボール１０８は３０４ピン全部
のピンに完全に接続されており、接続不良は発生しなか
った。
造した後、ＴＡＢテープ１０３に半導体チップ１０１を
搭載し、半導体チップ１０１の周辺部分をエポキシ系の
封止材１０９で封止し、最終的に基板搭載用のはんだボ
ール１０８をパット部分に形成した。はんだボール１０
８の形成方法は、はんだペースト（例えば、厚み０．３
０ｍｍ）の印刷リフロー法を用いた。そして、はんだボ
ール１０８は、直径は０．６ｍｍ、高さ０．５ｍｍにし
た。このパッケージを通常のはんだペースト印刷リフロ
ー法によってプリント基板に実装した。その実装条件
は、最大温度２５０℃、リフロー炉通過時間が２０秒と
した。又、はんだペーストの印刷厚さは０．１５ｍｍに
した。この結果、はんだボール１０８は３０４ピン全部
のピンに完全に接続されており、接続不良は発生しなか
った。
【００３１】一方、別の観察炉を用いてパッケージの加
熱変形を調べた。この結果、２５０℃の温度でパッケー
ジの熱膨張変形は、最大で０．０７ｍｍであった。この
値は、通常のはんだペーストの印刷リフロー法で必要と
されるパッケージの実装時の沈みこみから得られる許容
変形反り量の最大値０．１ｍｍの範囲内であった。 （実施例２）次に、図２の構成によるＴＡＢテープを製
作した。すなわち、実施例１において、変形防止層とし
て０．０３５ｍｍの銅箔１１１とレジストインク１１２
（ソルダーレジスト）の２層構造を用いた。すなわち、
初期材料として銅箔１１１にポリイミドワニスを予めキ
ャスト（コーティング焼き付け）したものを用いた。前
記したように、銅箔は熱膨張係数がポリイミドとほぼ同
じ値であるが、この場合、全体の厚さを稼ぎ、外部から
の機械的変形に対して耐性を与えることが目的である。
したがって、レジストインク１１２の印刷厚さは、実施
例１と同様に、０．０４ｍｍである。このようにして製
作した半導体装置をプリント基板に実装した結果、実施
例１と同様に、全てのはんだボール１０８をプリント基
板に接続することができた。
熱変形を調べた。この結果、２５０℃の温度でパッケー
ジの熱膨張変形は、最大で０．０７ｍｍであった。この
値は、通常のはんだペーストの印刷リフロー法で必要と
されるパッケージの実装時の沈みこみから得られる許容
変形反り量の最大値０．１ｍｍの範囲内であった。 （実施例２）次に、図２の構成によるＴＡＢテープを製
作した。すなわち、実施例１において、変形防止層とし
て０．０３５ｍｍの銅箔１１１とレジストインク１１２
（ソルダーレジスト）の２層構造を用いた。すなわち、
初期材料として銅箔１１１にポリイミドワニスを予めキ
ャスト（コーティング焼き付け）したものを用いた。前
記したように、銅箔は熱膨張係数がポリイミドとほぼ同
じ値であるが、この場合、全体の厚さを稼ぎ、外部から
の機械的変形に対して耐性を与えることが目的である。
したがって、レジストインク１１２の印刷厚さは、実施
例１と同様に、０．０４ｍｍである。このようにして製
作した半導体装置をプリント基板に実装した結果、実施
例１と同様に、全てのはんだボール１０８をプリント基
板に接続することができた。
【００３２】（実施例３）実施例１において、接着剤１
１３にポリイミド接着剤を用いた。この場合、ポリイミ
ド接着剤の熱膨張係数はポリイミドフィルムと同じであ
るため、レジストインク１１２はソルダーレジスト１１
５と同じ厚さの０．０２０ｍｍにした。この場合にも、
プリント基板の実装において全部のボール端子を接続す
ることができた。
１３にポリイミド接着剤を用いた。この場合、ポリイミ
ド接着剤の熱膨張係数はポリイミドフィルムと同じであ
るため、レジストインク１１２はソルダーレジスト１１
５と同じ厚さの０．０２０ｍｍにした。この場合にも、
プリント基板の実装において全部のボール端子を接続す
ることができた。
【００３３】
【発明の効果】以上説明した通り、この発明は、ＢＧＡ
型半導体装置にあって、ＴＡＢテープの裏面に変形防止
層を設ける構成にしたので、変形防止層が従来の補強材
の機能を持ち、しかも変形防止層はＴＡＢテープの製造
過程において形成することができる。又、温度の影響を
受けることもない。このため、工程の簡略化及び低価格
化を図ることができる。
型半導体装置にあって、ＴＡＢテープの裏面に変形防止
層を設ける構成にしたので、変形防止層が従来の補強材
の機能を持ち、しかも変形防止層はＴＡＢテープの製造
過程において形成することができる。又、温度の影響を
受けることもない。このため、工程の簡略化及び低価格
化を図ることができる。
【００３４】ポリイミドフィルムの表面に配線パターン
を設け、この配線パターンの表面にソルダーレジストを
設けるほか、裏面に変形防止層を設ける構成にしたの
で、従来のように後工程で補強材を設ける必要が無くな
り、製造が容易になり、低価格化が可能になる。
を設け、この配線パターンの表面にソルダーレジストを
設けるほか、裏面に変形防止層を設ける構成にしたの
で、従来のように後工程で補強材を設ける必要が無くな
り、製造が容易になり、低価格化が可能になる。
【図１】本発明によるＢＧＡ型半導体装置を示す断面図
である。
である。
【図２】本発明によるＴＡＢテープの第１例を示す断面
図である。
図である。
【図３】本発明によるＴＡＢテープの第２例を示す断面
図である。
図である。
【図４】従来のＢＧＡ型半導体装置を示す断面図であ
る。
る。
【図５】ＴＡＢ技術を用いたＢＧＡパッケージ構造の半
導体装置の従来構成を示す断面図である。
導体装置の従来構成を示す断面図である。
１０１ 半導体チップ １０２ 半導体電極 １０３ ＴＡＢテープ １０４ ポリイミドフィルム １０５ 配線銅パターン １０６ 変形防止層 １０７ ソルダーレジスト １０８ はんだボール １１０，１１１ 銅箔 １１２ レジストインク １１３ 接着剤 １１４ 配線パターン １１５ ソルダーレジスト
───────────────────────────────────────────────────── フロントページの続き (72)発明者 多賀 勝俊 茨城県土浦市木田余町3550番地 日立電線 株式会社システムマテリアル研究所内
Claims (4)
- 【請求項１】ＴＡＢテープの配線パターンに半導体チッ
プの電極が接続され、前記ＴＡＢテープの表面にはんだ
ボールを設けたＢＧＡ型半導体装置において、 前記ＴＡＢテープは、裏面に変形防止層を有することを
特徴とするＢＧＡ型半導体装置。 - 【請求項２】前記変形防止層は、前記裏面に設けた銅箔
によって構成されることを特徴とする請求項１記載のＴ
ＡＢテープ。 - 【請求項３】ＢＧＡ型半導体装置に用いるＴＡＢテープ
において、 ポリイミドフィルムと、 前記ポリイミドフィルムの表面に設けられた配線パター
ンと、 前記ポリイミドフィルムの裏面に設けられた変形防止層
と、 前記配線パターン上に設けられたソルダーレジストとを
具備することを特徴とするＴＡＢテープ。 - 【請求項４】前記変形防止層は、前記裏面に設けた銅箔
によって構成されることを特徴とする請求項３記載のＴ
ＡＢテープ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8090768A JPH09283571A (ja) | 1996-04-12 | 1996-04-12 | Ｂｇａ型半導体装置及びそれに使用するｔａｂテープ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8090768A JPH09283571A (ja) | 1996-04-12 | 1996-04-12 | Ｂｇａ型半導体装置及びそれに使用するｔａｂテープ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH09283571A true JPH09283571A (ja) | 1997-10-31 |
Family
ID=14007794
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP8090768A Pending JPH09283571A (ja) | 1996-04-12 | 1996-04-12 | Ｂｇａ型半導体装置及びそれに使用するｔａｂテープ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH09283571A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2013105810A (ja) * | 2011-11-11 | 2013-05-30 | Japan Display Central Co Ltd | フレキシブルプリント基板 |
-
1996
- 1996-04-12 JP JP8090768A patent/JPH09283571A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2013105810A (ja) * | 2011-11-11 | 2013-05-30 | Japan Display Central Co Ltd | フレキシブルプリント基板 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7993967B2 (en) | Semiconductor package fabrication method | |
| US6020218A (en) | Method of manufacturing ball grid array semiconductor package | |
| KR100541394B1 (ko) | 비한정형 볼 그리드 어레이 패키지용 배선기판 및 그의제조 방법 | |
| JP4862848B2 (ja) | 半導体パッケージの製造方法 | |
| JP3494593B2 (ja) | 半導体装置及び半導体装置用基板 | |
| US6861764B2 (en) | Wiring substrate having position information | |
| US6271057B1 (en) | Method of making semiconductor chip package | |
| JP3478139B2 (ja) | リードフレームの製造方法 | |
| JPH09307043A (ja) | リードフレーム部材とその製造方法、および該リードフレーム部材を用いた半導体装置 | |
| KR20020000012A (ko) | 슬릿이 형성된 칩 스케일 패키지 제조 방법 | |
| JP4029910B2 (ja) | 半導体パッケ−ジの製造法及び半導体パッケ−ジ | |
| JP3281591B2 (ja) | 半導体装置およびその製造方法 | |
| JP3529915B2 (ja) | リードフレーム部材及びその製造方法 | |
| JPH09283571A (ja) | Ｂｇａ型半導体装置及びそれに使用するｔａｂテープ | |
| JP3827978B2 (ja) | 半導体装置の製造方法 | |
| JPH09116045A (ja) | リードフレームを用いたｂｇａタイプの樹脂封止型半導体装置およびその製造方法 | |
| JPH0936275A (ja) | 表面実装型半導体装置の製造方法 | |
| JPH10154768A (ja) | 半導体装置及びその製造方法 | |
| JP3314142B2 (ja) | 半導体パッケージの製造方法 | |
| JPH11186440A (ja) | 半導体装置 | |
| JP3271500B2 (ja) | 半導体装置 | |
| JPH10154766A (ja) | 半導体パッケージの製造方法及び半導体パッケージ | |
| JP3606275B2 (ja) | 半導体パッケージ及びその製造方法 | |
| JPH06132443A (ja) | 半導体装置およびその製造に用いられるリードフレーム | |
| JP3685203B2 (ja) | 半導体素子搭載用基板 |