JPH09283468A - 低抵抗導電膜の作製方法 - Google Patents

低抵抗導電膜の作製方法

Info

Publication number
JPH09283468A
JPH09283468A JP11949596A JP11949596A JPH09283468A JP H09283468 A JPH09283468 A JP H09283468A JP 11949596 A JP11949596 A JP 11949596A JP 11949596 A JP11949596 A JP 11949596A JP H09283468 A JPH09283468 A JP H09283468A
Authority
JP
Japan
Prior art keywords
conductive film
film
low
substrate
ito
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP11949596A
Other languages
English (en)
Other versions
JP3638055B2 (ja
Inventor
Paru Gosain Daramu
パル ゴサイン ダラム
Miyako Nakakoshi
美弥子 中越
Uesutouootaa Jiyonasan
ウエストウォーター ジョナサン
Setsuo Usui
節夫 碓井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP11949596A priority Critical patent/JP3638055B2/ja
Publication of JPH09283468A publication Critical patent/JPH09283468A/ja
Application granted granted Critical
Publication of JP3638055B2 publication Critical patent/JP3638055B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Electrodes Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Physical Deposition Of Substances That Are Components Of Semiconductor Devices (AREA)

Abstract

(57)【要約】 【課題】 スパッタリング法により導電膜を形成したの
ち、導電膜にエネルギービームを照射して結晶化させる
際に、膜の破壊が生ずることを防止しつつ低抵抗化を図
ることができる低抵抗導電膜の作製方法を提供する。 【解決手段】 低耐熱性基板10上に窒化シリコン膜1
2および二酸化シリコン膜13からなるバッファ層を形
成したのち、低耐熱性基板10を室温から200℃以下
の温度に保持しながら、アルゴンより原子半径の小さな
希ガス、例えばヘリウム(He)雰囲気中においてマグ
ネトロンスパッタリングを行い、薄いITO膜13を形
成する。ITO膜13を形成したのち、このITO膜1
3に対してXeClエキシマレーザによるレーザビーム
(波長308nm,エネルギー50〜190mJ/cm
2 ,パルス幅30ns)14を照射して熱処理(アニー
ル)を施す。これによりITO膜13が結晶化され低抵
抗となる。このときITO膜13から希ガスが突沸する
ことがなく、容易に放出される。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は半導体デバイスにお
ける電極や配線として用いられる低抵抗導電膜の作製方
法に係り、特にガラス,プラスチック等からなる低耐熱
性基板の上にスパッタリング法により形成される低抵抗
導電膜の作製方法に関する。
【0002】
【従来の技術】近年の大画面ディスプレイの開発に伴
い、ポリカーボネイト(PC)等のプラスチックからな
る低耐熱性基板上に形成される透明電極(透明導電膜)
として、より低抵抗で高透過率のものが要望されてい
る。
【0003】従来、この透明導電膜の形成方法として
は、ITOターゲットを、スパッタレートの大きなアル
ゴン(Ar)ガス雰囲気中においてマグネトロンスパッ
タリングを行うことにより基板上にITO(Indium Tin
Oxide,酸化インジウムすず) 膜を堆積させる方法が主流
であった。
【0004】この従来のスパッタリング法において、透
明導電膜として低抵抗のものを作製するためには、基板
の温度を200℃以上の高温にする必要があり、更に、
低抵抗でしかも高透過率の透明導電膜を得るためには、
ITO薄膜を堆積して形成したのち、酸素雰囲気中にお
いて300〜500℃の高温で熱処理(アニール)を施
す必要があった。しかし、このように高温の熱処理を施
すと、プラスチック等の低耐熱性の基板が軟化する虞れ
があり好ましくない。
【0005】また、LSI(Large Scale Integrated c
ircuit) の金属配線に用いられるアルミニウム等の導電
膜においても、より低抵抗のものが望まれている。従
来、このような金属配線として用いられる導電膜も、上
記透明導電膜と同様に、アルゴンガス雰囲気中において
マグネトロンスパッタリングを行うことにより基板上に
堆積させて形成されるのが主流であった。
【0006】しかし、この方法により形成されるアルミ
ニウム等の導電膜は結晶粒径が小さいので、本来の導電
率よりも小さい導電率の膜しか作製することができず、
金属配線の低抵抗化は困難であった。
【0007】これに対して、アルゴンガス雰囲気中のマ
グネトロンスパッタリングにより作製した導電膜に、エ
キシマレーザのような短波長のパルスレーザを照射して
結晶粒径を大きくすることにより導電膜を低抵抗化する
方法が考えられている。この方法では、レーザビームは
導電膜において大部分吸収されるので、導電膜のみを局
所的に加熱することができる。従って、基板の温度は低
温に保ったままで導電膜に熱処理(アニール)を施すこ
とができ、プラスチック等により形成された低耐熱性の
基板を軟化させることなく、透明導電膜や金属配線の低
抵抗化を図ることが可能である。
【0008】
【発明が解決しようとする課題】上述のようにスパッタ
リングにより導電膜を形成したのち、この導電膜に対し
てレーザビームを照射することにより導電膜の低抵抗化
を図ることができるものの、従来の方法には次のような
問題があった。すなわち、従来のアルゴンガス雰囲気中
のマグネトロンスパッタリングにより作製した導電膜に
は、膜中にアルゴンが数10%含まれている。文献によ
ると、アルゴンガスを用いたスパッタリング法により形
成されたタンタルシリサイド(TaSi2 )膜の場合、
膜中に入ったアルゴンを外部に放出させるために必要な
熱処理温度は900℃以上であり、更にアルゴンを10
0%外部に放出させるためには1100℃以上の熱処理
が必要である。従って、これから類推すると、スパッタ
リングにより形成されたITO膜やアルミニウム膜等の
導電膜中のアルゴンを外部に放出させるためには、50
0℃以上の熱処理を施す必要がある。
【0009】しかしながら、導電膜の結晶粒径を大きく
するためにエキシマレーザ等の短波長のパルスレーザを
照射すると、薄膜はパルス幅20〜30ns程度の極短
時間に1400℃以上の高温に加熱されるため、アルゴ
ンガスは放出されるものの、膜内部から突沸する状態と
なり薄膜を破壊してしまう現象が生じるという問題があ
った。
【0010】本発明はかかる問題点に鑑みてなされたも
ので、その目的は、スパッタリング法により導電膜を形
成したのち、導電膜にエネルギービームを照射して結晶
化させる際に、膜の破壊が生ずることを防止しつつ低抵
抗化を図ることができる低抵抗導電膜の作製方法を提供
することにある。
【0011】
【課題を解決するための手段】本発明に係る低抵抗導電
膜の作製方法は、低耐熱性の基板をその軟化温度よりも
低い温度に設定すると共に、アルゴンより原子半径が小
さく、原子量の小さな希ガス元素の雰囲気中において導
電体ターゲットをスパッタリングすることにより低耐熱
性の基板上に導電膜を形成する工程と、基板上に形成さ
れた導電膜にエネルギービームを照射して熱処理を施す
工程とを含むものである。
【0012】本発明による方法は、スパッタガスとして
アルゴンガスを用いた従来のスパッタリング法により導
電膜を作製したとき、成膜中に膜内に入ったアルゴンが
200℃程度の熱処理によって外部に放出されないの
は、主としてアルゴンの原子半径(0.144nm)と
原子量(39.948)が大きいことによるものと考
え、スパッタガスとしてアルゴンよりも原子半径が小さ
く、かつ原子量が小さくて軽い希ガスの元素のガスを用
いることにより、成膜中に膜内に入ったガス元素を低温
の熱処理によって外部に容易に放出させようとするもの
である。
【0013】すなわち、本発明の低抵抗導電膜の作製方
法では、アルゴンよりも原子半径の小さな希ガス雰囲気
中でスパッタリングが行われ、軟化温度よりも低い温度
に設定された低耐熱性の基板上に導電膜が形成される。
続いて、基板上に形成された導電膜にエネルギービーム
が照射され極短時間に結晶化を促進して導電膜の低抵抗
化が図られる。このエネルギービームの照射時におい
て、成膜中に導電膜内に入った希ガスはアルゴンよりも
原子半径が小さく軽いため膜内から外部に容易に放出さ
れる。これにより希ガスが突沸して導電膜を破壊する虞
れがなくなる。
【0014】アルゴンよりも原子半径が小さく、軽い希
ガスの元素としてはヘリウム(He)およびネオン(N
e)を挙げることができる。このうちヘリウムは原子半
径(0.095nm)と原子量(4.002)が極めて
小さく、膜から容易に放出されるため、特に本発明に好
適である。
【0015】低耐熱性の基板としては、例えば軟化温度
が200℃程度以下の基板であり、具体的には例えばポ
リカーボネイト(PC)等のプラスチックからなる基板
が用いられる。この基板上には、基板と導電膜との間
に、エネルギービーム照射時における基板の発熱を防止
するためのバッファ層を形成することが好ましい。
【0016】また、エネルギービームとしては、導電膜
が吸収する波長のビーム例えばレーザビームが用いら
れ、特にエキシマレーザによるパルスレーザビームを用
いることが好ましい。エキシマレーザとしては、XeC
lエキシマレーザによるパルスレーザビーム(波長30
8nm)やXeFエキシマレーザによるパルスレーザビ
ーム(波長350nm)などが用いられる。
【0017】導電体ターゲットは例えばITO(Indium
Tin Oxide),酸化スズ(SnO2 ),三酸化タングステ
ン(WO3 ),酸化亜鉛(ZnO)等の酸化物からなる
透明導電体材料やアルミニウム(Al),銅(Cu),
金(Au)等の金属からなる不透明導電体材料が用いら
れる。
【0018】
【実施の形態】以下、本発明の実施の形態について図面
を参照して詳細に説明する。なお、ここでは、低耐熱性
基板の上に形成される導電膜として透明導電膜(ITO
膜)を用い、このITO膜の低抵抗化を例として説明す
る。
【0019】図1(a)〜(c)は本発明の一実施の形
態に係るITO膜の作製工程を表すものである。この方
法は、まず、同図(a)に示したように例えばポリカー
ボネイト(PC)からなる低耐熱性基板10を用意し、
この低耐熱性基板10上に例えばCVD(Chemical Vap
or Deposition:化学的気相成長 )法により例えば膜厚1
00nmの窒化シリコン膜(SiN)11を形成する。
続いて、この窒化シリコン膜11上に例えば同じくCV
D法により例えば膜厚200nmの二酸化シリコン膜
(SiO2 )12を形成する。これら窒化シリコン膜1
2および二酸化シリコン膜13からなる積層膜はバッフ
ァ層を構成しており、後述のレーザビーム照射工程にお
いてレーザによる発熱が低耐熱性基板10に伝わること
を防止するものである。
【0020】このように窒化シリコン膜11および二酸
化シリコン膜12からなるバッファ層を形成したのち、
次に、低耐熱性基板10をこの基板が軟化しない程度の
温度(室温から200℃以下)に保ちながら同図(b)
に示したように、アルゴンより原子半径の小さな希ガ
ス、例えばヘリウム(He)雰囲気中においてITO(I
ndium Tin Oxide)をターゲットとしたマグネトロンスパ
ッタリングを行い、二酸化シリコン膜12上に膜厚10
0〜200nm程度の薄いITO膜13を形成する。こ
こで、ヘリウムのガス圧は例えば3mTorr、スパッ
タレイトは例えば6nm/分とする。
【0021】ITO膜13を形成したのち、同図(c)
に示したように、このITO膜13に対してXeClエ
キシマレーザによるレーザビーム(波長308nm,エ
ネルギー50〜190mJ/cm2 ,パルス幅30n
s)14を照射して熱処理(アニール)を施すことによ
り結晶化させる。このエキシマレーザビームの照射は多
段階照射とすることにより結晶化を促進させることがで
きる。
【0022】図2および図3はそれぞれこのエキシマレ
ーザビームのエネルギー量とITO膜13のシート抵抗
値の変化との関係を表す特性図である。ここで、図2は
低耐熱性基板10を室温に保った状態でスパッタリング
を行った場合、一方、図3は低耐熱性基板10を120
℃に保った状態でスパッタリングを行った場合の抵抗変
化をそれぞれ表すものである。これらの図からも明らか
なように、低耐熱性基板10を室温に保った状態でスパ
ッタリングを行った場合にはレーザビーム照射前には4
×106 Ω/□であったシート抵抗が2×103 Ω/□
へと低下し、また低耐熱性基板10を120℃に保った
状態でスパッタリングを行った場合にはレーザ照射前に
は4×105 Ω/□であったシート抵抗が9×102 Ω
/□へと大幅に低下している。これはエキシマレーザビ
ームの照射前と照射後のREED(Reflective High En
ergy Electron Diffraction;反射高速電子線回折) 法に
よる測定の結果、エキシマレーザを照射した後のITO
膜13の結晶性が向上していることから、これによりシ
ート抵抗が低下したものと考えられる。
【0023】図4はレーザビームの各波長に対するIT
O膜13の光透過率の変化状態を、レーザビーム照射前
と照射後とを対比して表すものである。ここで、四角印
はレーザ照射前の光透過率、丸印はレーザ照射後の光透
過率を示している。この図からも明らかなように、エキ
シマレーザを照射した後も光透過率が低下していないこ
とかわかる。また、エキシマレーザを照射したときには
ITO膜13からヘリウムが容易に放出され、従って膜
が破壊されることがなかった。
【0024】このように本実施の形態では、アルゴンよ
りも原子半径が小さく、軽いヘリウム(He)ガス雰囲
気中においてスパッタリングを行うことによりITO膜
13を作製し、次いでエキシマレーザビーム14を照射
して結晶化させるようにしたので、レーザビーム照射時
にITO膜13から希ガス(ヘリウム)が突沸すること
による膜破壊を伴わないで、しかも基板10を高温に加
熱することなく、低抵抗で高透過率の導電膜を作製する
ことができることがわかった。
【0025】上記実施の形態では導電膜として透明導電
膜(ITO膜13)を作製するようにしたが、LSI配
線に用いられるアルミニウム膜等の金属薄膜において
も、ヘリウム(He)ガス雰囲気中においてスパッタリ
ングを行うことにより薄膜を作製し、次いでエキシマレ
ーザを照射して熱処理(アニール)を行うことにより、
同じく膜破壊を伴わないで、低抵抗で高透過率の薄膜を
作製することができることは容易に想像できる。
【0026】なお、本実施の形態による方法では、レー
ザビームの照射前に導電膜をパターニングし、そののち
レーザビームを照射して低抵抗化することが可能であ
る。この場合は、エッチングしやすい条件(すなわち、
シート抵抗が高い状態)でパターニングできるので、製
造に必要なマスクを少なくすることができ、製造プロセ
スを簡略化することができる。
【0027】以上実施の形態を挙げて本発明を説明した
が、本発明は上記実施の形態に限定するものではなく、
種々変形可能である。例えば、上記実施の形態において
は、基板材料としてプラスチックを用いたものについて
説明したが、ガラス等その他の材質を用いるようにして
もよく、この場合にはスパッタリング時における基板温
度はその材質に合わせて軟化しない程度の温度に設定す
ればよい。
【0028】
【発明の効果】以上説明したように本発明の低抵抗導電
膜の作製方法によれば、従来用いられていたアルゴンガ
スの代わりに、このアルゴンガスよりも原子半径が小さ
く、軽い希ガス、特にヘリウムガスを用いてスパッタリ
ングを行うことにより導電膜を形成し、この導電膜にエ
ネルギービームを照射して熱処理を施すようにしたの
で、ビーム照射時に希ガスを容易に放出することがで
き、膜破壊を生ずることなく、かつ基板温度を上げるこ
となく極短時間に結晶化を促進して低抵抗の導電膜を作
製することができるという効果を奏する。
【図面の簡単な説明】
【図1】本発明の一実施の形態に係るITO膜の作製方
法を説明するための工程毎の断面図である。
【図2】基板を室温に保った状態でのスパッタリングに
よりITO膜を形成した場合のエキシマレーザの照射エ
ネルギー量とシート抵抗値の変化状態との関係を表す特
性図である。
【図3】基板を120℃の温度に保った状態でのスパッ
タリングによりITO膜を形成した場合のエキシマレー
ザの照射エネルギー量とシート抵抗値の変化状態との関
係を表す特性図である。
【図4】図1の方法により作製されたITO膜のエキシ
マレーザ照射前と照射後でのビーム波長に対する光透過
率の関係を表す特性図である。
【符号の説明】
10…低耐熱性基板、11…窒化シリコン膜、12…二
酸化シリコン膜、13…ITO膜(導電膜)、14…エ
キシマレーザビーム
───────────────────────────────────────────────────── フロントページの続き (72)発明者 碓井 節夫 東京都品川区北品川6丁目7番35号 ソニ ー株式会社内

Claims (7)

    【特許請求の範囲】
  1. 【請求項1】 低耐熱性の基板をその軟化温度よりも低
    い温度に設定すると共に、アルゴンより原子半径が小さ
    く、原子量の小さな希ガス元素の雰囲気中において導電
    体ターゲットをスパッタリングすることにより前記低耐
    熱性の基板上に導電膜を形成する工程と、 前記基板上に形成された導電膜にエネルギービームを照
    射して熱処理を施す工程とを含むことを特徴とする低抵
    抗導電膜の作製方法。
  2. 【請求項2】 前記希ガス元素をヘリウムとしたことを
    特徴とする請求項1記載の低抵抗導電膜の作製方法。
  3. 【請求項3】 前記導電体ターゲットは透明導電体材料
    により形成されていることを特徴とする請求項1記載の
    低抵抗導電膜の作製方法。
  4. 【請求項4】 前記透明導電体材料はITOであること
    を特徴とする請求項3記載の低抵抗導電膜の作製方法。
  5. 【請求項5】 前記導電体ターゲットは不透明導電体材
    料により形成されたことを特徴とする請求項1記載の低
    抵抗導電膜の作製方法。
  6. 【請求項6】 更に、前記基板と導電膜との間に前記エ
    ネルギービーム照射時における前記基板の発熱を防止す
    るためのバッファ層を形成する工程を含むことを特徴と
    する請求項1記載の低抵抗導電膜の作製方法。
  7. 【請求項7】 前記エネルギービームは前記導電膜によ
    り吸収される波長のビームを用いることを特徴とする請
    求項1記載の低抵抗導電膜の作製方法。
JP11949596A 1996-04-18 1996-04-18 低抵抗導電膜の作製方法 Expired - Fee Related JP3638055B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP11949596A JP3638055B2 (ja) 1996-04-18 1996-04-18 低抵抗導電膜の作製方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP11949596A JP3638055B2 (ja) 1996-04-18 1996-04-18 低抵抗導電膜の作製方法

Publications (2)

Publication Number Publication Date
JPH09283468A true JPH09283468A (ja) 1997-10-31
JP3638055B2 JP3638055B2 (ja) 2005-04-13

Family

ID=14762688

Family Applications (1)

Application Number Title Priority Date Filing Date
JP11949596A Expired - Fee Related JP3638055B2 (ja) 1996-04-18 1996-04-18 低抵抗導電膜の作製方法

Country Status (1)

Country Link
JP (1) JP3638055B2 (ja)

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2002007171A1 (fr) * 2000-07-19 2002-01-24 Matsushita Electric Industrial Co., Ltd. Substrat auquel est attachee une electrode et procede de preparation associe
EP1295327A1 (en) * 2000-06-12 2003-03-26 Ultratech Stepper Inc. Thermally induced reflectivity switch for laser thermal processing
JP2003197378A (ja) * 2001-12-26 2003-07-11 Sanyo Electric Co Ltd エレクトロルミネッセンス表示素子及びその製造方法
US6794277B2 (en) * 2000-12-18 2004-09-21 Sony Corporation Method of doping semiconductor layer, method of manufacturing thin film semiconductor device, and thin film semiconductor device
CN1317735C (zh) * 2003-01-23 2007-05-23 友达光电股份有限公司 可促进电子迁移率提高的缓冲层及含该层的薄膜晶体管
KR100989257B1 (ko) * 2003-06-30 2010-10-20 엘지디스플레이 주식회사 결정화 방법과 이를 이용한 액정 표시 장치용 어레이 기판및 제조 방법
JP2012060188A (ja) * 2011-12-26 2012-03-22 Toshiba Corp 半導体発光素子
CN111149230A (zh) * 2017-08-04 2020-05-12 维特罗平板玻璃有限责任公司 透明导电氧化物和半导体涂层的闪光退火

Cited By (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004503938A (ja) * 2000-06-12 2004-02-05 ウルトラテック インク レーザ熱処理用熱誘導式反射率スイッチ
EP1295327A1 (en) * 2000-06-12 2003-03-26 Ultratech Stepper Inc. Thermally induced reflectivity switch for laser thermal processing
EP1295327A4 (en) * 2000-06-12 2009-07-08 Ultratech Inc THERMALLY CONTROLLED REFLEXIVITY MODIFIER FOR LASER THERMAL PROCESSING
US6677062B2 (en) 2000-07-19 2004-01-13 Matsushita Electric Industrial Co., Ltd. Substrate with an electrode and method of producing the same
WO2002007171A1 (fr) * 2000-07-19 2002-01-24 Matsushita Electric Industrial Co., Ltd. Substrat auquel est attachee une electrode et procede de preparation associe
US7250326B2 (en) 2000-07-19 2007-07-31 Matsushita Electric Industrial Co., Ltd. Substrate with an electrode and method of producing the same
KR100805210B1 (ko) * 2000-07-19 2008-02-21 마쯔시다덴기산교 가부시키가이샤 전극이 있는 기판 및 그 제조방법
US6794277B2 (en) * 2000-12-18 2004-09-21 Sony Corporation Method of doping semiconductor layer, method of manufacturing thin film semiconductor device, and thin film semiconductor device
JP2003197378A (ja) * 2001-12-26 2003-07-11 Sanyo Electric Co Ltd エレクトロルミネッセンス表示素子及びその製造方法
CN1317735C (zh) * 2003-01-23 2007-05-23 友达光电股份有限公司 可促进电子迁移率提高的缓冲层及含该层的薄膜晶体管
KR100989257B1 (ko) * 2003-06-30 2010-10-20 엘지디스플레이 주식회사 결정화 방법과 이를 이용한 액정 표시 장치용 어레이 기판및 제조 방법
JP2012060188A (ja) * 2011-12-26 2012-03-22 Toshiba Corp 半導体発光素子
CN111149230A (zh) * 2017-08-04 2020-05-12 维特罗平板玻璃有限责任公司 透明导电氧化物和半导体涂层的闪光退火
CN111149230B (zh) * 2017-08-04 2023-09-19 维特罗平板玻璃有限责任公司 透明导电氧化物和半导体涂层的闪光退火
US12032124B2 (en) 2017-08-04 2024-07-09 Vitro Flat Glass Llc Flash annealing of transparent conductive oxide and semiconductor coatings

Also Published As

Publication number Publication date
JP3638055B2 (ja) 2005-04-13

Similar Documents

Publication Publication Date Title
JP3628018B2 (ja) シリコン・ピクセル電極
JPS62104117A (ja) 半導体薄膜の製造方法
US20070166959A1 (en) Process for producing a photoelectric conversion device
JP2007324425A (ja) 薄膜半導体装置及びその製造方法と表示装置
JPH0454375B2 (ja)
JP3638055B2 (ja) 低抵抗導電膜の作製方法
JPH1050607A (ja) 半導体装置の製造方法
JPH07120802B2 (ja) 半導体装置の製造方法
JPH07326769A (ja) 平面ディスプレイ用薄膜トランジスタ
JP2735177B2 (ja) 薄膜トランジスタ及びその製造方法
JPH03159119A (ja) 半導体装置の製造方法
JPH02119122A (ja) 低抵抗多結晶半導体薄膜の製造方法
JP2809152B2 (ja) 薄膜トランジスタの製造方法
JPH04226040A (ja) 多結晶半導体薄膜トランジスタの製造方法及びアクティブマトリックス基板
JPH08148692A (ja) 薄膜半導体装置の製造方法
JPS6230314A (ja) 結晶性半導体薄膜の製造方法
JPH08139331A (ja) 薄膜トランジスタの製造方法
JPH0851218A (ja) 薄膜トランジスタの形成方法
JP3472231B2 (ja) 半導体装置
JPH0513442A (ja) 半導体基板
JPH08139016A (ja) 薄膜集積回路の製造方法
JPS63292682A (ja) 薄膜半導体装置の製造方法
JPH1187724A (ja) 半導体素子の製造方法
JPH11121375A (ja) 半導体装置の製造方法
JPH04226039A (ja) 多結晶半導体薄膜トランジスタの製造方法及びアクティブマトリックス基板

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20041217

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20041224

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20050106

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080121

Year of fee payment: 3

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090121

Year of fee payment: 4

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100121

Year of fee payment: 5

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100121

Year of fee payment: 5

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110121

Year of fee payment: 6

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120121

Year of fee payment: 7

LAPS Cancellation because of no payment of annual fees