JPH04226040A - 多結晶半導体薄膜トランジスタの製造方法及びアクティブマトリックス基板 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は画像表示装置等の駆動に
使用される多結晶半導体薄膜トランジスタの製造方法等
に関するものである。

【０００２】

【従来の技術】近年平面ディスプレイ等の画像表示素子
への応用を目的とした薄膜トランジスタ（ＴＦＴ）の開
発が活発に行われている。多結晶半導体ＴＦＴは非晶質
半導体薄膜を用いた場合と比べ高性能・高信頼性等の長
所があるが、製膜に高温を要するという短所がある。そ
こで、高温プロセスを経ずに多結晶半導体薄膜を得るこ
とが出来るレーザー光照射による非晶質半導体薄膜の結
晶化技術の研究・応用が盛んに行われている。

【０００３】また、ＴＦＴの動作速度を向上させるため
にゲート・ドレイン間の寄生容量を減少させる試みが行
われているが、ソース電極（以下ソースという）・ドレ
イン電極（以下ドレインという）をゲート電極（以下ゲ
ートという）と自己整合的に形成する方法はきわめて有
効な方法である。

【０００４】ソース・ドレイン領域をイオン注入法によ
りゲートと自己整合的に形成するレーザーによる多結晶
化ＴＦＴについて、図２に従って従来の製造方法を説明
する。図２（ａ）は、従来のＴＦＴの製造方法の最初の
段階を示す断面図であり、図２（ｂ）は、ＴＦＴの製造
方法の図２（ａ）に示す次の段階を示す断面図である。

【０００５】絶縁基板２１上にパッシベーション膜２２
、非晶質半導体層２３を積層し、レーザー光照射多結晶
化を行い、フォトリソグラフィーにより多結晶半導体薄
膜２６のパターンを形成、その上にゲート絶縁膜２４、
ゲートの電極となる導電材料２５を積層し、再びフォト
リソグラフィーによりゲートのパターンを形成、ゲート
絶縁膜もゲートと同じパターンにエッチングする。

【０００６】ここでイオン注入法によりゲートをマスク
としてに多結晶半導体層２６に不純物イオンをドーピン
グし、不純物イオン活性化のための熱処理を行いソース
・ドレイン領域を形成する。さらに層間絶縁膜を堆積し
、ソース・ドレイン領域上にコンタクトホールを形成し
、その上にソース及びドレインを形成する。

【０００７】

【発明が解決しようとする課題】このような従来の熱処
理により不純物イオンの活性化を行う方法では、基板と
してガラスなどの生産性の良い耐熱性の低い材料を用い
た場合、不純物イオンの活性化に十分な高温で熱処理す
ることができずソース・ドレイン領域の抵抗は十分には
下がらない。

【０００８】また、十分な高温で熱処理するためには生
産性の悪い石英などの耐熱性の良い基板材料を用いなけ
ればならず大面積の基板を使用することが出来ない。従
って従来の方法では大面積ディスプレイを実現すること
、あるいは大面積の基板から複数個の製品を製造しコス
トダウンを図ることができないという問題があった。

【０００９】

【課題を解決するための手段】本発明は上記の問題点を
解決すべくなされたものであり、絶縁基板上に形成され
た非単結晶半導体をレーザー光によりビームアニ−ルし
て多結晶化する薄膜トランジスタの製造方法において、
該非単結晶半導体上にゲート絶縁膜を形成し、更に該ゲ
ート絶縁膜上にゲート電極の半導体として非単結晶半導
体を形成し、該ゲート電極の半導体及びソース・ドレイ
ン領域の上記絶縁基板上の非単結晶半導体に不純物イオ
ンを注入したのち、レーザー光を照射し、上記非単結晶
半導体を完全な溶融状態に至らしめることなく、チャン
ネル領域の上記絶縁基板上の非単結晶半導体の多結晶化
又は結晶性向上、上記ゲート電極の半導体及びソース・
ドレイン領域の上記絶縁基板上の非単結晶半導体の多結
晶化及び活性化又は、結晶性向上及び活性化を同時に行
うことを特徴とする多結晶半導体薄膜トランジスタの製
造方法を提供するものである。

【００１０】以下本発明を図面に従って説明する。 図１（ａ）は、本発明の製造方法にかかる最初の段階を
示す断面図である。 図１（ｂ）は、図１（ａ）の次の段階を示す断面図であ
る。 図１（ｃ）は、本発明の最終段階を示す断面図である。

【００１１】図１（ａ），（ｂ），（ｃ）において、ま
ず、ガラス、セラミック、プラスチック等の絶縁基板１
上にプラズマＣＶＤ、スパッタリング、減圧ＣＶＤ，常
圧ＣＶＤ等によりＳｉＯｘ，ＳｉＮｘ、ＳｉＯｘＮｙ、
ＴａＯｘ等の単層または多層膜からなるパッシベーショ
ン膜２（膜厚５０〜１０００ｎｍ）、シリコン（Ｓｉ）
，ゲルマニウム（Ｇｅ）等の非単結晶半導体たる非晶質
半導体層３（　膜厚１０〜５００ｎｍ　）を形成する。

【００１２】この非晶質半導体の替わりに粒径が５０μ
ｍ未満の微細な結晶粒子が含まれるいわゆる微結晶半導
体又は、多結晶半導体をも使用できる。多結晶半導体を
使用した場合は、後で行うレーザー照射により、結晶性
の向上を施し、ＴＦＴの電流増幅率の向上を行うもので
ある。

【００１３】なお、本発明の説明に代表として非晶質半
導体を使用するが、本発明は非晶質半導体の替り、微結
晶半導体、多結晶半導体を使用した場合にも適用可能で
ある。

【００１４】非晶質半導体として非晶質シリコンを用い
た場合、その非晶質シリコンの水素含有量はレーザービ
ームアニールの工程を安定に行うために約０．５〜２０
原子％の範囲が好ましい。２０原子％以上は、使用可能
なレーザーパワーの範囲が狭く非晶質シリコン膜が剥離
し易くなり、０．５原子％以下の場合にはより大きいレ
ーザーパワーを必要とし、かつ、走査速度を低くしなけ
ればならず生産性が悪い。より好ましくは１〜１０原子
％である。

【００１５】このような非晶質シリコンはプラズマＣＶ
Ｄ法により３５０℃以上の基板温度で形成することが出
来るし、スパッタリング法あるいはイオンクラスタービ
ーム蒸着法により反応容器内の水素分圧を制御して形成
することもできるし、減圧ＣＶＤ法等でも形成すること
が出来る。またプラズマＣＶＤ法等で形成した水素含有
量約２０原子％以上の非晶質シリコンを４５０℃以上の
温度で熱処理することにより水素を放出させ、含有量約
１０原子％以下にして用いることもできる。

【００１６】また薄膜トランジスタのしきい値電圧を制
御するため、非晶質半導体中にホウ素（Ｂ）あるいはリ
ン（Ｐ）などの不純物を数十から数百ＰＰＭ程度膜厚方
向に均一あるいは不均一に含んでいてもよい。

【００１７】フォトリソグラフィーにより該非晶質半導
体層３をパターン化し、その上にプラズマＣＶＤ、スパ
ッタリング、減圧ＣＶＤ，常圧ＣＶＤ等によりＳｉＯｘ
，ＳｉＮｘ、ＳｉＯｘＮｙ、ＴａＯｘ等の単層または多
層膜からなるゲート絶縁膜４を形成する。更にその上に
Ｓｉ，Ｇｅ等の非単結晶半導体をゲート電極の半導体材
料として形成する。

【００１８】このゲート電極の半導体材料はレーザービ
ームアニールの工程の安定性の観点から上記絶縁基板１
上の非晶質半導体層と同種であることが望ましいが、ゲ
ート電極の導電率を上げるためにＢ，Ｐ等の不純物をよ
り多く含んでいてもよい。

【００１９】再びフォトリソグラフィーによりゲートの
パターンに該非晶質半導体を形成し、ゲート半導体５と
する。ゲート絶縁膜４も必要に応じ、ゲートと同じパタ
ーンに一部または全部エッチングする。

【００２０】さらにイオン注入法によりゲートをマスク
に非晶質半導体層３のソース・ドレイン領域になる部分
９、１０に、リン（Ｐ），ホウ素（Ｂ）、ヒ素（Ａｓ）
等の不純物イオンを加速電圧１〜１００ｋＶで５×１０
１４〜１×１０１６個／ｃｍ２　ドーピングする。この
とき水素（Ｈ）、弗素（Ｆ）等のイオンが同時に注入さ
れてもかまわないし、ＰＨｘ，ＢｘＨｙ，ＢＦｘなどの
分子イオンが同時に注入されてもかまわない。このとき
非晶質のゲート半導体５にも同時に不純物イオンがドー
ピングされる。

【００２１】ゲートをマスクとしたので、ゲートの下の
非晶質半導体３の部分には、リン（Ｐ），ホウ素（Ｂ）
等がドープされないために、ソース・ドレイン領域とゲ
ートとの位置関係は位置合わせ不要であり、必然的に（
自己整合的に）決定される。

【００２２】ここでレーザー光６を照射し、非晶質半導
体層３の多結晶化と不純物イオンの活性化を同時に行う
。各薄膜、各層の膜厚とレーザー光照射条件を最適化す
ることにより非晶質半導体たるゲート半導体５と、非晶
質半導体層のソース・ドレイン領域になる部分及びチャ
ンネル領域になる部分９、１０、１１の両方を１回のレ
ーザー光照射で同時に多結晶化することができる。

【００２３】レーザーとしては連続発振アルゴンイオン
レーザー、クリプトンイオンレーザー等が使用できるが
、生産性、安定性の点からアルゴンイオンレーザーを用
いて高速走査により行うことが望ましい。ここで高速と
は走査速度をビームスポット径×５０００／秒以上とす
ることとし、このとき非晶質半導体は完全な溶融状態に
至らしめられることなく多結晶化する。

【００２４】このことは図３のようにレーザー光照射の
前後で半導体中のイオン分布が変化しないことによって
示される。

【００２５】図３に、シリコン薄膜中の不純物（ホウ素
（Ｂ））の深さ方向の濃度分布をＳＩＭＳ（２次イオン
質量分析法）により測定した結果を示す。

【００２６】図３において、曲線（ａ）は非晶質シリコ
ン中にＢ＋　イオンを加速電圧４０ｋＶで注入した後、
全く熱処理も行わない状態でのホウ素（Ｂ）の濃度分布
である。曲線（ｂ）はアルゴンイオンレーザーでビーム
径５０μｍ、ビームエネルギー８Ｗ、走査速度１０ｍ／
ｓの条件で、アニール、多結晶化した後のホウ素（Ｂ）
の濃度分布を示す。

【００２７】曲線（ｃ）はパルス　ＸｅＣｌ　エキシマ
レーザーで０．８Ｊ／ｃｍ−２のエネルギーでアニール
し、多結晶化した後ホウ素（Ｂ）の濃度分布を示す。曲
線（ｃ）では、シリコン中のＳｉが拡散しており、多結
晶化時にシリコンが完全溶融していることがわかる。こ
れに対して曲線（ｂ）は曲線（ａ）と比べてほとんど変
化がなく、シリコンの溶融は起こっていないと考えられ
る。

【００２８】レーザー光照射は大気中で行っても真空中
で行っても、あるいは窒素ガス、水素ガス等の雰囲気中
で行ってもよいし、絶縁基板１を加熱あるいは冷却して
もよいが、アルゴンイオンレーザーの高速走査の場合は
これらの条件の違いの影響は小さいので、生産性の観点
から大気中、室温で行うことが望ましい。

【００２９】レーザー光照射に先だって反射防止膜とし
てＳｉＯｘ，ＳｉＮｘ、ＳｉＯｘＮｙ、ＴａＯｘ等の絶
縁膜を１０ないし３００ｎｍの厚さに形成してもよい。 さらに層間絶縁膜７を堆積し、ソース・ドレイン領域上
及びゲート電極上にコンタクトホールを形成し、その上
にソース・ドレインの電極となる導体部分８及びゲート
の電極となる導体部分１２を形成する。

【００３０】このようにして製造されたものは、Ｐ，Ｂ
等の不純物イオンがドーピングされた低抵抗の多結晶部
分９、１０、多結晶半導体１１を有し、ソース、ドレイ
ン領域として低抵抗な多結晶半導体を有するＴＦＴとな
る。 尚、多結晶半導体１１の部分の領域をチャンネル領域と
いうものとする。

【００３１】本発明にかかるレーザービームの走査速度
は前述の如くビームスポット径×５０００／秒以上とさ
れ、通常最大でもビームスポット径×５０００００／秒
以下とされる。なお、具体的には４０ｍ／秒以下とされ
ることが好ましい。これにより、非晶質半導体薄膜は完
全な溶融状態に至ることなく結晶化し、多結晶半導体薄
膜とすることができる。

【００３２】以下、その理由をレーザービームを走査照
射するときの非晶質半導体薄膜の変化の時のレーザーパ
ワーとの関係から説明する。

【００３３】まず、ある走査速度において照射レーザー
パワーを充分に小さい値から増加させるとき、非晶質半
導体薄膜が結晶化を示し始めて多結晶半導体薄膜となる
第１のレーザーパワー閾値が現わる。更にレーザーパワ
ーを増加させると、ついに半導体薄膜が溶融状態に至り
、第２のレーザーパワー閾値が見出される。

【００３４】安定して多結晶半導体薄膜とするために、
この第１、第２の両レーザーパワー閾値の間で照射レー
ザーパワーを選択する必要がある。しかし、走査速度が
遅い場合、この両レーザーパワー閾値の間隔が小さくな
り、更に遅くした場合には両閾値間に、安定して多結晶
半導体薄膜となすのに適したレーザーパワーの設定マー
ジンが存在しなくなる。これに対し、走査速度が速い場
合、遅い場合に比較してレーザーパワーの閾値は共に増
加し同時に間隔は開き、レーザーパワーの設定マージン
が拡がる。本発明はこの走査速度をビームスポット径×
５０００／秒以上とする。

【００３５】ここで、走査速度の望ましい範囲がビーム
スポット径との関係で存在する理由は、ビームスポット
径より充分に小さい被照射部分について見ると、ある走
査速度の場合照射速度がビームスポット径に比例し、照
射エネルギーがこの照射時間にほぼ比例するという関係
にあるからである。以上の理由から、走査速度は、ビー
ムスポット径×５０００／秒以上とされる。

【００３６】これによって、非晶質半導体薄膜は完全な
溶融状態に至ることなく結晶化し、極く短時間のうちに
、多結晶半導体薄膜となることができ、耐熱温度の低い
安価なガラス基板の使用が可能であり、かつ、基板サイ
ズの大型化も容易に対応可能である。さらに、レーザー
パワーの設定マージンが広くなるので、温度制御が容易
となり、かつ走査速度が速いので生産性も向上する。

【００３７】なお、非晶質シリコン膜にレーザービーム
を走査照射する際、非晶質半導体膜上に予め酸化シリコ
ン膜や窒化シリコン膜等の絶縁膜を形成し、レーザービ
ームの反射防止膜或は表面保護膜として用いても良い。

【００３８】

【実施例】以下、本発明の実施例を説明する。 実施例１ガラス基板（旭硝子ＡＮ）上にプラズマＣＶＤ
法により２００ｎｍ厚のＳｉＯｘ によるパッシベーション膜および１００ｎｍ厚のａ−Ｓ
ｉによる非晶質半導体層をガラス基板温度４５０℃で形
成した。

【００３９】このａ−Ｓｉの含有水素量は約５原子％で
あった。フォトリソグラフィーによりａ−Ｓｉを島状に
パターン化し、その上にプラズマＣＶＤ法によりＳｉＯ
Ｎ膜厚２００ｎｍからなるゲート絶縁膜を３００℃にて
堆積し、さらにゲート電極の半導体材料としてａ−Ｓｉ
膜厚５０ｎｍを上記非晶質半導体層と同条件で形成した
。フォトリソグラフィーによりゲート電極５のパターン
に該ａ−Ｓｉを形成、ゲート絶縁膜もゲートと同じパタ
ーンにエッチングした。

【００４０】さらにイオン注入法によりゲート電極のａ
−Ｓｉと前記ガラス基板上のａ−Ｓｉの島のソース・ド
レイン領域になる部分に、Ｐイオンを加速電圧１０ｋＶ
、ドーズ量２×１０１５個／ｃｍ２　の条件でドーピン
グした。ここで１０Ｗのアルゴンイオンレーザー光を約
５０μｍ径に集光、照射し、ゲート電極の半導体及びチ
ャンネル領域、ソース・ドレイン領域のａ−Ｓｉの多結
晶化とゲート電極の半導体及びソース・ドレイン領域の
不純物イオンの活性化を同時に行った。このときのレー
ザー光の走査速度は１３ｍ／ｓであった。

【００４１】さらに層間絶縁膜としてＳｉＯＮ３００ｎ
ｍを堆積し、ゲート電極上及びソース・ドレイン領域上
にコンタクトホールを形成し、その上にゲートの電極と
なる導体部分、ソース・ドレインの電極となる導体部分
を形成した。このようにして同一基板上に１００個ＴＦ
Ｔを形成し、ソース・ドレイン領域の導電率を測定した
結果、１００個すべてのＴＦＴが、８０Ω−１ｃｍ−１
以上であった。

【００４２】実施例２ ガラス基板（コーニング７０５９）上にプラズマＣＶＤ
法により２００ｎｍ厚のＳｉＯｘによるパッシベーショ
ン膜および２００ｎｍ厚のａ−Ｓｉによる非晶質半導体
層をガラス基板温度３００℃で形成した。

【００４３】このａ−Ｓｉの含有水素量は約１８原子％
であった。フォトリソグラフィーによりａ−Ｓｉを島状
にパターン化し、その上にプラズマＣＶＤ法によりＳｉ
Ｎｘ２５０ｎｍからなるゲート絶縁膜を３５０℃にて堆
積し、さらにゲート電極の半導体材料としてａ−Ｓｉ５
０ｎｍを上記非晶質半導体層と同条件で形成した。ここ
で窒素気流中４５０℃にて３０分間熱処理を行い、ａ−
Ｓｉの含有水素量は約１０％に減少した。フォトリソグ
ラフィーによりゲート電極５のパターンに該ａ−Ｓｉを
形成、ゲート絶縁膜もゲートと同じパターンにエッチン
グした。

【００４４】さらにイオン注入法によりゲート電極のａ
−Ｓｉと前記ガラス基板上のａ−Ｓｉの島のソース・ド
レイン領域になる部分に、ＢＦｘイオン（ｘ＝０〜３）
を加速電圧２０ｋＶ、ドーズ量４×１０１５個／ｃｍ２
　の条件でドーピングした。ここでプラズマＣＶＤ法に
より８０ｎｍ厚のＳｉＯｘＮｙによる反射防止膜を形成
した後、９Ｗのアルゴンイオンレーザー光を約１００μ
ｍ径に集光、照射し、ａ−Ｓｉの多結晶化と不純物イオ
ンの活性化を同時に行った。

【００４５】このときのレーザー光の走査速度は１．２
ｍ／ｓであった。さらに層間絶縁膜としてＳｉＯｘＮｙ
２５０ｎｍを堆積し、ゲート電極上及びソース・ドレイ
ン領域上にコンタクトホールを形成し、その上にゲート
の電極となる導体部分、ソース・ドレインの電極となる
導体部分を形成した。このようにして同一基板上に１０
０個ＴＦＴを形成し、ソース・ドレイン領域の導電率を
測定した結果、１００個すべてのＴＦＴが、４０Ω−１
ｃｍ−１以上であった。

【００４６】実施例３ ａ−Ｓｉの膜厚を５０ｎｍ、３００ｎｍ、４００ｎｍと
し、他の条件はすべて実施例１、２と同一にしてＴＦＴ
を製造した。結果は実施例１、２と同じであった。

【００４７】実施例４ ａ−Ｓｉ膜の含有水素量を４、６、８、１０原子％とし
、他の条件はすべて実施例１、２と同一にしてＴＦＴを
製造した。結果は実施例１、２と同じであった。

【００４８】実施例５ レーザー照射直前のガラス基板の温度を１０、３０、５
０、８０℃とし、他の条件はすべて実施例１、２と同一
にしてＴＦＴを製造した。結果は実施例１、２と同じで
あった。

【００４９】［比較例］以下、不純物イオンの活性化を
熱処理により行う比較例を説明する。ガラス基板（コー
ニング７０５９）上にプラズマＣＶＤ法により２００ｎ
ｍ厚のＳｉＯｘによるパッシベーション膜および２００
ｎｍ厚のａ−Ｓｉによる非晶質半導体層をガラス基板温
度３００℃で形成した。

【００５０】このａ−Ｓｉの含有水素量は約１８原子％
であった。窒素気流中４５０℃にて３０分間熱処理を行
い、ａ−Ｓｉの含有水素量は約１０％に減少した。ここ
で６Ｗのアルゴンイオンレーザー光を約５０μｍ径に集
光、走査速度１３ｍ／ｓで照射し、ａ−Ｓｉの多結晶化
を行った後、フォトリソグラフィーによりｐｏｌｙ−Ｓ
ｉを島状にパターン化し、その上にプラズマＣＶＤ法に
よりＳｉＮｘ２５０ｎｍからなるゲート絶縁膜を３５０
℃にて堆積し、さらにゲート材料としてＡｌ　　１５０
ｎｍをスパッタリング法により１５０℃で蒸着した。

【００５１】フォトリソグラフィーによりゲートのパタ
ーンにゲートの電極となる導体部分を形成、ゲート絶縁
膜もゲートと同じパターンにエッチングした。さらにイ
オン注入法によりゲートのＡｌをマスクにｐｏｌｙ−Ｓ
ｉの島のソース・ドレイン領域になる部分に、ＢＦｘイ
オン（ｘ＝０〜３）を加速電圧２０ｋＶ、ドーズ量４×
１０１５個／ｃｍ２　の条件でドーピングした。ここで
不純物イオンの活性化のための熱処理を３００℃または
４００℃または５５０℃にて６０分間行った。

【００５２】さらに層間絶縁膜としてＳｉＯＮ３００ｎ
ｍを堆積し、ソース・ドレイン領域上にコンタクトホー
ルを形成し、その上にソース・ドレインの電極となる導
体部分を形成した。

【００５３】このようにして同一基板上に１００個ＴＦ
Ｔを形成し、ソース・ドレイン領域の導電率を測定した
結果、３００℃で活性化のための熱処理を行った基板は
約０．５Ω−１ｃｍ−１と不十分な導電率であった。４
００℃で熱処理を行った基板では約４Ω−１ｃｍ−１で
導電率はまだ不足であり、またＡｌの配線が熱によりダ
メージを受けいわゆるヒロックを発生していた。

【００５４】５５０℃で熱処理した基板では約４０Ω−
１ｃｍ−１と導電率はかなり良好であったが、Ａｌの損
傷は更に激しく一部断線した部分もあった。またこの温
度では熱処理によるガラス基板の収縮・変形も大きく、
１００ｍｍに対して約４μｍ収縮しており、より大きな
ガラス基板を使用することは不可能と考えられる。

【００５５】

【発明の効果】本発明は非晶質半導体層をゲート電極の
半導体材料として用い、レーザー光照射することにより
ゲート電極の多結晶化・活性化、チャンネル領域の多結
晶化、ソース・ドレイン領域の多結晶化・活性化を同時
に行うものであるため、従来の熱処理による活性化の場
合とくらべてソース・ドレイン領域の導電率を大きく向
上させることができる。

【００５６】たとえばＰイオンを注入したｎ型の場合従
来の熱処理（５００℃１時間）では導電率７Ω−１ｃｍ
−１程度であるのに対し、本発明のレーザー光照射によ
る方法によれば約８０Ω−１ｃｍ−１と１ケタ以上向上
させることができた。これによりトランジスタのオン電
流が増加しオフ電流は変化しないため、ＴＦＴの駆動能
力が増大し、アクティブマトリクスの走査線数を増加さ
せることができ、より精細なディスプレイを製造するこ
とが出来る。

【００５７】また熱処理を行わないため、生産性の良い
、耐熱性の低いガラス基板等を使用でき、大面積の基板
を使用することができ、大面積ディスプレイを実現する
こと、あるいは大面積の基板から複数個の製品を製造し
コストダウンを図ることができるようになった。また熱
処理を行わないため低融点低抵抗のＡｌを配線材料とし
て用いることができ、大面積ディスプレイの配線抵抗の
増大の問題も解決できる。

【００５８】更に本発明の製造方法ではチャネル部分の
多結晶化も同時に行うため、工程数の点でも従来法より
ソース・ドレイン領域活性化のための熱処理の分だけ減
少させることができるという効果も認められる。

【図面の簡単な説明】

【図１】（ａ）、（ｂ）および（ｃ）は、本発明の製造
方法の、それぞれ最初の段階、次の段階、および最終段
階を示す断面図。

【図２】（ａ）および（ｂ）は、従来のＴＦＴの製造方
法の、それぞれの最初の段階および次の段階を示す断面
図。

【図３】レーザー光照射前後のシリコン薄膜中の不純物
イオン分布を示す特性図。

【符号の説明】

２　　パッシベーション膜 ３　　非晶質半導体層 ４　　ゲート絶縁膜 ５　　ゲートの電極になる導体部分

Claims (3)

【特許請求の範囲】
1. 【請求項１】絶縁基板上に形成された非単結晶半導体を
   レーザー光によりビームアニ−ルして多結晶化する薄膜
   トランジスタの製造方法において、該非単結晶半導体上
   にゲート絶縁膜を形成し、更に該ゲート絶縁膜上にゲー
   ト電極の半導体として非単結晶半導体を形成し、該ゲー
   ト電極の半導体及びソース・ドレイン領域の上記絶縁基
   板上の非単結晶半導体に不純物イオンを注入したのちレ
   ーザー光を照射し、上記非単結晶半導体を完全な溶融状
   態に至らしめることなく、チャンネル領域の上記絶縁基
   板上の非単結晶半導体の多結晶化又は結晶性向上、上記
   ゲート電極の半導体及びソース・ドレイン領域の上記絶
   縁基板上の非単結晶半導体の多結晶化及び活性化又は、
   結晶性向上及び活性化を同時に行うことを特徴とする多
   結晶半導体薄膜トランジスタの製造方法。
2. 【請求項２】レーザービームの走査速度をビームスポッ
   ト径×５０００秒以上として、絶縁基板上の非単結晶半
   導体を完全な溶融状態に至らしめることなく多結晶化さ
   せることを特徴とする請求項１の多結晶半導体薄膜トラ
   ンジスタの製造方法。
3. 【請求項３】請求項１又は２の多結晶半導体薄膜トラン
   ジスタの製造方法を使用して製造されたアクティブマト
   リックス基板。