JPH0927528A - 電子装置、その電子装置の製造方法、および電子装置のボンディングワイヤの接続性を試験する方法 - Google Patents

電子装置、その電子装置の製造方法、および電子装置のボンディングワイヤの接続性を試験する方法

Info

Publication number
JPH0927528A
JPH0927528A JP8123686A JP12368696A JPH0927528A JP H0927528 A JPH0927528 A JP H0927528A JP 8123686 A JP8123686 A JP 8123686A JP 12368696 A JP12368696 A JP 12368696A JP H0927528 A JPH0927528 A JP H0927528A
Authority
JP
Japan
Prior art keywords
electronic device
connection
bonding
current
potential difference
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP8123686A
Other languages
English (en)
Inventor
Soldavini Francesco Chrappan
フランセスコ・クラッパン・ソルダヴィーニ
Alberto Salina
アルベルト・サリーナ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
STMicroelectronics SRL
Original Assignee
SGS Thomson Microelectronics SRL
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by SGS Thomson Microelectronics SRL filed Critical SGS Thomson Microelectronics SRL
Publication of JPH0927528A publication Critical patent/JPH0927528A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/482—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body
    • H01L23/4824—Pads with extended contours, e.g. grid structure, branch structure, finger structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528—Geometry or layout of the interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05554—Shape in top view being square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
    • H01L2224/49113—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain the connectors connecting different bonding areas on the semiconductor or solid-state body to a common bonding area outside the body, e.g. converging wires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01037—Rubidium [Rb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01088—Radium [Ra]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19043—Component type being a resistor

Landscapes

  • Power Engineering (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Geometry (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Wire Bonding (AREA)
  • Tests Of Electronic Circuits (AREA)
  • Testing Of Short-Circuits, Discontinuities, Leakage, Or Incorrect Line Connections (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

(57)【要約】 【課題】 ボンディングワイヤの接続性を試験するため
の簡単で大きな面積を必要としない電子装置および試験
方法を提供する。 【解決手段】 電子装置１５はボンディングワイヤ４４
ａ，４４ｂの各々に対して分割された出力パッド３１
ａ，３１ｂ，３２ａ，３２ｂ，３３ａ，３３ｂ，３４
ａ，３４ｂと、金属線部分３７ａ，３７ｂ，３８ａ，３
８ｂ，３９ａ，３９ｂ，４０ａ，４０ｂが平行なストリ
ップ部へ分割された金属ストリップとを備え、ストリッ
プ部の各々はそれぞれの出力パッドに接続しており、ノ
ード２２〜２５とピン２７〜３０との間に複数の並列な
電流経路を形成している。電流を供給すると、正常なボ
ンディングワイヤの場合、電圧降下が生じるが、断線さ
れていると電圧降下が生じない。出力パッド間の電位差
により、１本あるいは複数のボンディングワイヤの断線
を検出することができる。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、多重ボンディング
ワイヤを備えた電子装置、その電子装置の製造方法、お
よび電子装置のボンディングワイヤの接続性を試験する
方法に関するものである。
【０００２】
【従来の技術】既知の通り、パワーデバイス用電子装置
では、抵抗を低くする必要があるとき及び／又はボンデ
ィングワイヤを大電流に耐え得るものとする必要がある
とき、しばしば電子装置のパッケージのピンと電子装置
が形成されたダイとの間に２本以上のボンディングワイ
ヤを使用する必要がある。
【０００３】多重ボンディングワイヤ接続の場合、最終
試験段階においてすべてのボンディングワイヤの接続性
をチェックするという問題が生じる。この問題を解決す
るために、ボンディングワイヤの一端が接続されるコン
タクトパッドおよびそのパッドに接続される部品を分割
し、各ボンディングワイヤを分割されたパッドのそれぞ
れの部分に接続し、接続された各部品を別々にオンとす
ることにより各ボンディングワイヤを別々に試験するこ
とが提案されている。
【０００４】図１および図２に、この解決方法が略図と
して示されている。図１は、出力段の部品２（ここで
は、ＭＯＳトランジスタ）を有する電子装置１を略図的
に示したものであり、その部品２の１つの端子はコンタ
クトパッド３に接続され、コンタクトパッド３はボンデ
ィングワイヤ５によりピン４に接続されている。図２
は、上記の既知の解決方法によって修正された同じ電子
装置（この図では参照番号１０で示されている）を略図
的に示したものである。より詳しく説明すると、部品２
は部品２ａ，２ｂに分割されており、それらの端子６
ａ，６ｂは、パッド３ａ，３ｂにそれぞれ接続されてい
る。パッド３ａ，３ｂは、パッド３が分割されたもので
ある。ピン４は１本のボンディングワイヤ５によってパ
ッド３ａに接続され、他の１本のボンディングワイヤ５
によってパッド３ｂに接続されている。
【０００５】従って、上述の解決方法によれば、部品２
ａ，２ｂを別々にオンとすることにより、それぞれのボ
ンディングワイヤ５が正しく接続されているか決定する
ことができる。
【０００６】
【発明が解決しようとする課題】しかし、このような解
決方法では、各部品２ａ，２ｂを別々にオンとすること
ができなければならず、又、試験機能を可能としアクテ
ィブとされる出力段を選択するために付加的な制御を必
要とするので、必然的に電子装置の駆動段（図示されて
いない）を複雑にする。更に、出力部品および関係する
パッドを分割することと、分割された部品を電気的に絶
縁する必要があることと、試験機能を実施するための付
加的な部品が存在することのために、この電子装置の面
積はかなり増大してしまう。
【０００７】この問題は、単一の出力部品を分割するの
ではなく、ブリッジ構成が関係しているために４個のブ
リッジ要素を分割する必要がある場合には、更に複雑な
ものとなる。
【０００８】そこで、本発明の目的は、既知の解決方法
の典型的な問題点を克服すると共にボンディングワイヤ
の接続性の信頼できる試験を保証する電子装置とその製
造方法および試験方法を提供することにある。
【０００９】本発明の前記ならびにその他の目的と新規
な特徴は、本明細書の記述および添付図面から明らかに
なるであろう。
【００１０】
【課題を解決するための手段】本願において開示される
発明のうち、代表的なものの概要を簡単に説明すれば、
下記の通りである。
【００１１】すなわち、本発明によれば、特許請求の範
囲の請求項１に記載されているように、多重ボンディン
グワイヤを備えた電子装置と、請求項７に記載されてい
るように、その電子装置の製造方法と、請求項１２に記
載されているように、その電子装置のボンディングワイ
ヤの接続性を試験する方法とが提供される。
【００１２】実際には、本発明では、コンタクトパッド
を分割し、又、外部に接続された部品の端子を分割され
たパッドに接続する（金属）線の一部を分割するだけで
あり、それにより電子装置の外部端子と接続ピンとの間
に複数の並列な電流経路が実現される。従って、電流を
供給すると、正常なボンディングワイヤの場合、接続さ
れた分割部分の各々に沿って電圧降下が生じるが、切断
されたあるいは接続されていないボンディングワイヤで
は接続された分割部分に沿って電圧降下が生じない。従
って、１本あるいは複数のボンディングワイヤのどんな
断線も、分割されたコンタクトパッド間の電位差を計測
することにより検出することができる。
【００１３】
【発明の実施の形態】本発明の幾つかの好適な実施形態
を添付の図面を参照して説明するが、それらの実施形態
は本発明を例示するためのものであって、限定を意図し
たものではない。
【００１４】図３の実施形態において、本発明の電子装
置１５は出力ブリッジ１６と、駆動部（図示されていな
い）と、他の電子部品（図示されていない）とを有して
いる。図示された例では、ブリッジは４つのＭＯＳトラ
ンジスタ１７〜２０から構成されており、それらのＭＯ
Ｓトランジスタが接続されて４つのノード２２〜２５が
形成されている。通常、ノード２２，２３は電源および
グランドに接続されており、ノード２４，２５はブリッ
ジの出力を形成している。すべてのノード２２〜２５は
ピン２７〜３０によってそれぞれ電子装置１５の外部に
接続されている。抵抗を低くし大きな電流を確保するた
め、上述のように２線接続が用いられている。
【００１５】図３の例では、ノード２２〜２５に接続さ
れた出力パッドは分割されて４対の出力パッド３１ａ，
３１ｂ，３２ａ，３２ｂ，３３ａ，３３ｂ，３４ａ，３
４ｂを形成し、金属ストリップの形態の４本の接続線に
よってそれぞれノード２２，２３，２４，２５に接続さ
れている。より具体的に説明すれば、ノード２２と出力
パッド３１ａ，３１ｂとの接続は分割されて金属線部分
３７ａ，３７ｂとして形成され、ノード２３と出力パッ
ド３２ａ，３２ｂとの接続は分割されて金属線部分３８
ａ，３８ｂとして形成され、ノード２４と出力パッド３
３ａ，３３ｂとの接続は分割された金属線部分３９ａ，
３９ｂ（パッド３３ａ，３３ｂがその終端となってい
る）と共通の金属線部分３９ｃとからなる形態であり、
ノード２５と出力パッド３４ａ，３４ｂとの接続は分割
部分４０ａ，４０ｂと共通部分４０ｃとからなる形態で
ある。各パッドはそれぞれのピンにボンディングワイヤ
４４ａ，４４ｂによって接続されている。
【００１６】電子装置１５は又、パッド３１〜３４の各
対に対して１つ、合計４つのコンパレータ４７〜５０を
有しており、各コンパレータの２つの入力は１対のパッ
ドのそれぞれに接続されている。コンパレータ４７〜５
０の出力は電子装置１５の外部に接続されており、図３
ではそれがコンパレータ５０についてのみ示されてい
る。この目的のため、本電子装置は、専用のピン５４に
ボンディングワイヤ５５で接続されたコンタクトパッド
５３を有している。
【００１７】図３は又、ピン３０に接続された電流源５
９を有する試験装置５８への接続と、ピン５４に接続さ
れた障害検出および信号発生段６０（障害検出器）とを
示している。
【００１８】図４は図３の詳細を示したものであり、図
３と同じ参照番号を用いて、接続線３７〜４０を金属ス
トリップの形態で実現した実施形態を示している。図４
では又、トランジスタ１７〜２０が、それが集積されて
いる領域に対応した矩形の形態で示されている。又、ト
ランジスタ１７〜２０間の接続線が、パッド３３，３４
への接続に関して部分３９ｃ，４０ｃとして、パッド３
１，３２への接続に関しては部分３７ｃ，３８ｃとして
形成されているのが示されている。
【００１９】図３および図４の例では、分割された金属
接続線の部分、対応するコンタクトパッド、および対応
するボンディングワイヤは並列な電流経路の対を形成し
ている。それらの経路に電流を通すと、ボンディングワ
イヤが正常であり経路が平衡していれば電流は半分に分
割され、両方の経路に沿って実質的に同じ大きさの小さ
な電圧降下が生じる。実際には、ボンディングワイヤの
長さには一般的に差があるので、コンタクトパッドにお
ける電圧に差が生じ、試験されるその接続系に結合され
たコンパレータ（図３の５０）への入力に小さな電位差
が存在する。しかし、この差は一般的にコンパレータの
感度より小さいか、コンパレータのトリガしきい値がそ
れより大きく設計されているため、その出力はゼロ（論
理値０）であり、障害検出および信号発生段６０によっ
てその接続は正常であることが示される。
【００２０】他方、ボンディングワイヤ４４ａ，４４ｂ
のいずれか（例えばボンディングワイヤ４４ａ）が断線
されていると、電流は並列な電流経路の１つ（経路４４
ｂ，３４ｂ，４０ｂ）に沿って流れ、電圧降下が生じ
る。この場合、パッド３４ｂの示す電位はパッド３４ａ
の電位（部分４０ａ，４０ｂ，４０ｃの接続部の電位
差）とは異なり、コンパレータはそのトリガしきい値よ
り大きな電圧差を検出し、０以外の出力電圧（論理値１
の信号）を出力する。出力信号は障害検出および信号発
生段６０において検出され、後者が障害信号を出力する
ことになる。
【００２１】図５の実施形態は３線接続に関するもので
ある。図５は電子装置１５の一部と、金属接続線６２に
より電子装置１５の外部へと接続された部品６１とだけ
を示したものである。金属接続線６２の端部は３部分６
３ａ，６３ｂ，６３ｃに分割されている。３つの領域、
すなわちパッド６４ａ，６４ｂ，６４ｃが金属接続線６
２の部分６３を、ボンディングワイヤ６６ａ，６６ｂ，
６６ｃによりピン６５にそれぞれ接続している。領域６
４ａ，６４ｂ，６４ｃは又、スイッチシステム６９（マ
ルチプレクサ）を介してコンパレータ６８の入力に接続
されて、領域６４ａ，６４ｂ，６４ｃをコンパレータ６
８に選択的に接続するようにされている。それにより、
コンパレータは、スイッチの毎に、領域６４ａと６４
ｂ、領域６４ａと６４ｃ、領域６４ｂと６４ｃの電位差
を計測することができるようになっている。
【００２２】図６は図５の構造の回路図を示している
が、スイッチシステム６９およびコンパレータ６８は示
されていない。ボンディングワイヤ６６ａ，６６ｂ，６
６ｃは抵抗７０ａ，７０ｂ，７０ｃにより表されてお
り、部分６３ａ，６３ｂ，６３ｃは実質的に同じ抵抗値
Ｒａ，Ｒｂ，Ｒｃの抵抗７１ａ，７１ｂ，７１ｃによっ
て表されている。接続線６２の共通部分および部品６１
（および他の任意の部品）を経由するグランドへの電流
経路は抵抗７３により表されている。図６は又、電流Ｉ
を生成するための電流源５９を示しており、電流Ｉは３
つの並列な電流経路に沿って電流Ｉａ，Ｉｂ，Ｉｃに分
割されている。
【００２３】Ｖａ，Ｖｂ，Ｖｃがグランドに対する領域
６４ａ，６４ｂ，６４ｃの電圧であるとし、又、 ΔＶａ，ｂ＝Ｖａ−Ｖｂ＝Ｉａ×Ｒａ−Ｉｂ×Ｒｂ ΔＶｂ，ｃ＝Ｖｂ−Ｖｃ＝Ｉｂ×Ｒｂ−Ｉｃ×Ｒｃ ΔＶａ，ｃ＝Ｖａ−Ｖｃ＝Ｉａ×Ｒａ−Ｉｃ×Ｒｃ とし、すべての接続が正常であれば、 Ｉａ＝Ｉｂ＝Ｉｃ であり、 ΔＶａ，ｂ＝ΔＶｂ，ｃ＝ΔＶａ，ｃ＝０ となる。
【００２４】逆に、ボンディングワイヤ６６ａが（切断
あるいは不適切な接続により）断線されているとする
と、電流は抵抗７０ａ，７１ａを流れないので、 ΔＶｂ，ｃ＝０；ΔＶａ，ｂ＝ΔＶａ，ｃ＜０ となる。
【００２５】例えば、シート抵抗がＲ□＝２０ｍΩ／
□、長さ／幅（Ｌ／Ｗ）比率が０．５で終端部分が部分
６３ａ，６３ｂ，６３ｃに分割されてそれらのＬ／Ｗ比
率が１．５となっている接続線の場合、Ｒａ＝Ｒｂ＝Ｒ
ｃ＝Ｒ□×Ｌ／Ｗ＝３０ｍΩとなる。電流Ｉが１Ａであ
って、ボンディングワイヤ６６ａだけが切断されている
場合、Ｉａ＝０、Ｉｂ＝Ｉｃ＝０．５Ａとなるので、Δ
Ｖａ，ｂ＝ΔＶａ，ｃ＝−１５ｍＶである。２本のボン
ディングワイヤ（例えば，６６ａ，６６ｂ）が切断され
ている場合、Ｉａ＝Ｉｂ＝０、Ｉｃ＝１Ａとなるので、
ΔＶａ，ｃ＝ΔＶｂ，ｃ＝−３０ｍＶである。
【００２６】検出される電位差に基づいて、ボンディン
グワイヤが断線されているかどうか、何本断線されてい
るか、どのボンディングワイヤが断線されているかを決
定することができる。
【００２７】通常、ボンディングワイヤの接続性は、製
造の最後の電子装置１５の最終試験の際に、装置５８を
接続して対応する手続をアクティブにすることによりチ
ェックされる。（１個あるいは複数の）コンパレータに
よる比較の結果を外部に伝達するために、図３に示され
ているように特定のパッド（およびピン）を設けるか、
他の機能のためにも使用される既存のパッドを１個ある
いは複数用いることもできる。後者の場合、正しい機能
をアクティブにするための手段を、適切な入力構成（ど
の機能をアクティブにするかをその時その時に指定する
特別な入力）により、あるいは電子装置のレジスタをプ
ログラムすることによって、設けなければならない。レ
ジスタをプログラムすることは、電子装置が既に自分の
機能のためにメモリレジスタを備えている場合には明ら
かに有利な方法であり、その場合、所望の機能を記憶し
て設定するために特定のレジスタを形成することや、又
は既存のレジスタに専用のビットを付加することは何の
問題も招かない。試験機能をイネーブルあるいはディス
エーブルとするためのコマンドを、上述のように、入力
を適切にプログラムすることにより及び／又は１つある
いは複数のレジスタにコードを書き込むことによって提
供することができる。
【００２８】上述の電子装置および試験方法は次の点で
有利である。特に、外部に接続される部品あるいはその
制御段を２重にしたり多重化することを必要とせずに、
ボンディングワイヤのいかなる断線をも明確に示すこと
ができる。上に説明された解決方法では、分割されたあ
るいは多重化されたコンタクトパッドを形成するため、
又コンパレータを搭載するために専有面積の増大を招
く。しかし、コンパレータによる面積の増加は、１個の
コンパレータを設け、その入力にすべての対あるいはグ
ループのパッドを選択的に接続することにより抑えるこ
とができる。但し、その場合、スイッチ部が必要とな
る。別の方法として、コンパレータを電子装置の外部に
配置して試験装置５８に含めることにより、コンパレー
タに起因する面積の増加を解消することができる。電子
装置が既に最終試験のためのコンパレータを備えている
場合には、そのような面積の増加は生じない。
【００２９】明らかに、発明の範囲から逸脱すること無
く、上述し、かつ、図示された電子装置および試験方法
に変更を加えることができる。特に、パワー段（最終部
品）がオフのとき、入力段をバイアスする電流がコンタ
クトパッドにおいて過剰に損失しないようコンパレータ
の幾つかあるいはすべてをオフにしなければならないこ
とを考慮している限り、コンパレータは（内部あるいは
外部に設けられるだけでなく）どんな方法で形成されて
もよい。上述のように、比較される１対のパッド毎に１
つのコンパレータを設けることもできるし、１つのコン
パレータとスイッチ部とを設けることもできる。更に、
様々なコンパレータの出力を決定するために、又、任意
の１つのコンパレータがボンディングワイヤの任意の１
つの障害を示すときに障害信号を出力するために、内部
論理回路を設けることもできる。
【００３０】電流源は図示されているように外部的なも
のとすることもできるし、内部的なものとすることもで
き、例えば、最終部品を通して電流を供給するものでも
よい。
【００３１】
【発明の効果】本願において開示される発明のうち、代
表的なものによって得られる効果を簡単に説明すれば、
下記の通りである。
【００３２】すなわち、コンタクトパッドを分割し、
又、外部に接続された部品の端子を分割されたパッドに
接続する（金属）線の一部を分割するだけで、電子装置
の外部端子と接続ピンとの間に複数の並列な電流経路を
実現することができる。
【００３３】この結果、電流を供給すると、正常なボン
ディングワイヤの場合、接続された分割部分の各々に沿
って電圧降下が生じるが、切断されたあるいは接続され
ていないボンディングワイヤでは接続された分割部分に
沿って電圧降下が生じないので、１本あるいは複数のボ
ンディングワイヤのどんな断線も、分割されたコンタク
トパッド間の電位差を計測することにより検出すること
ができる。
【図面の簡単な説明】
【図１】多重ボンディングワイヤを備えた既知のパワー
デバイス用電子装置を示す図である。
【図２】更に別の既知のパワーデバイス用電子装置を示
す図である。
【図３】本発明の電子装置を示す単純化された回路図で
ある。
【図４】図３の電子装置のレイアウトの一部の詳細図で
ある。
【図５】図３の電子装置の詳細の変形例を示す図であ
る。
【図６】図５に示した詳細の回路図である。
【符号の説明】
１５ 電子装置 ２２〜２５ ノード（接続ノード） ２７〜３０ ピン（外部接続ピン） ３１ａ，３１ｂ，３２ａ，３２ｂ，３３ａ，３３ｂ，３
４ａ，３４ｂ 出力パッド（コンタクトパッド） ３７ａ，３７ｂ，３８ａ，３８ｂ，３９ａ，３９ｂ，４
０ａ，４０ｂ 金属線部分（端部） ４４ａ，４４ｂ ボンディングワイヤ ４７〜５０ コンパレータ ５８ 試験装置 ５９ 電流源
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.6 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｈ０１Ｌ 21/822 (72)発明者 アルベルト・サリーナ イタリア国、20051 リンビアーテ、ヴィ アーレ・ピアーヴェ、20

Claims (12)

    【特許請求の範囲】
  1. 【請求項１】 外部に接続され、接続ノード（２２〜２
    ５）を定義する部品（１７〜２０）と、外部接続ピン
    （２７〜３０）と、前記接続ノードと電子装置のボンデ
    ィング領域（３１〜３４）との間の導電性の接続線（３
    ７〜４０）と、前記ボンディング領域と前記外部接続ピ
    ンとの間に延びる複数のボンディングワイヤ（４４）と
    を有する電子装置（１５）であって、 前記接続線の少なくとも一部は複数の線部分（３７ａ，
    ３７ｂ，３８ａ，３８ｂ，３９ａ，３９ｂ，４０ａ，４
    ０ｂ）を有し、該線部分の各々は前記接続ノード（２２
    〜２５）を前記ボンディング領域のそれぞれのコンタク
    トパッド（３１〜３４）に接続するためのものであり、 前記線部分は、前記ボンディングワイヤ（４４）と共
    に、前記外部接続ピン（２７〜３０）と前記接続ノード
    との間に並列な電流経路を定義するものであることを特
    徴とする電子装置。
  2. 【請求項２】 請求項１記載の電子装置であって、前記
    接続線（３７〜４０）が、実質的に同じ抵抗値の複数の
    ストリップ部（３７ａ，３７ｂ，３８ａ，３８ｂ，３９
    ａ，３９ｂ，４０ａ，４０ｂ）に分割された端部を備え
    た金属ストリップからなることを特徴とする電子装置。
  3. 【請求項３】 請求項２記載の電子装置であって、前記
    ストリップ部（３７ａ，３７ｂ，３８ａ，３８ｂ，３９
    ａ，３９ｂ，４０ａ，４０ａ）が同一で互いに平行に延
    びることを特徴とする電子装置。
  4. 【請求項４】 請求項１ないし３のいずれか１項に記載
    の電子装置であって、 前記並列な電流経路に接続され、該並列な電流経路に沿
    って実質的に同じ電流を供給するための電流供給手段
    （５９，３０）と、 入力が前記コンタクトパッドの対（３１ａ，３１ｂ，３
    ２ａ，３２ｂ，３３ａ，３３ｂ，３４ａ，３４ｂ）に接
    続され、該コンタクトパッドの対の間の電位差を決定し
    該電位差が実質的にゼロ以外の値の場合には障害信号を
    出力するための電位差検出手段（４７〜５０）とを有す
    ることを特徴とする電子装置。
  5. 【請求項５】 請求項４記載の電子装置であって、前記
    電位差検出手段がコンパレータ（４７〜５０）からな
    り、該コンパレータの入力が前記コンタクトパッドの対
    （３１ａ，３１ｂ，３２ａ，３２ｂ，３３ａ，３３ｂ，
    ３４ａ，３４ｂ）に接続されていることを特徴とする電
    子装置。
  6. 【請求項６】 請求項４および５のいずれか１項に記載
    の電子装置であって、前記コンタクトパッドの異なる対
    （３１ａ，３１ｂ，３２ａ，３２ｂ，３３ａ，３３ｂ，
    ３４ａ，３４ｂ）を選択的に前記電位差検出手段（４７
    〜５０）に接続するためのスイッチ手段（６９）を有す
    ることを特徴とする電子装置。
  7. 【請求項７】 請求項１ないし６のいずれか１項に記載
    の電子装置の製造方法であって、 外部に接続され、接続ノードを定義する部品を形成する
    ステップと、 前記接続ノードと前記電子装置のボンディング領域との
    間の導電性の接続線を形成するステップと、 前記ボンディング領域と前記外部接続ピンとの間に複数
    のボンディングワイヤを接続するステップと、 前記ボンディングワイヤの接続性を試験するステップと
    からなる電子装置の製造方法であって、 導電性の接続線を形成する前記ステップが、前記接続線
    の一部をなす複数の線部分を形成するステップを含み、 前記線部分の各々は前記接続ノードを前記ボンディング
    領域のそれぞれのコンタクトパッドに接続し、前記外部
    接続ピンと前記接続ノードとの間に並列な電流経路を形
    成するものであり、 接続性を試験する前記ステップが、前記電流経路の対に
    等しい電流を供給し、該電流経路の対における電位差を
    決定することを含むことを特徴とする電子装置の製造方
    法。
  8. 【請求項８】 請求項７記載の電子装置の製造方法であ
    って、複数の線部分を形成する前記ステップが、端部が
    同じ抵抗値の複数のストリップ部に分割された金属スト
    リップを形成するステップを含むことを特徴とする電子
    装置の製造方法。
  9. 【請求項９】 請求項８記載の電子装置の製造方法であ
    って、金属ストリップを形成する前記ステップが、互い
    に平行に延びる同一のストリップ部を形成するステップ
    を含むことを特徴とする電子装置の製造方法。
  10. 【請求項１０】 請求項７ないし９のいずれか１項に記
    載の電子装置の製造方法であって、電流を供給する前記
    ステップが、前記外部接続ピンに接続された外部電流源
    によって電流を供給するステップからなることを特徴と
    する電子装置の製造方法。
  11. 【請求項１１】 請求項７ないし１０のいずれか１項に
    記載の電子装置の製造方法であって、電位差を決定する
    前記ステップが、 前記コンタクトパッドの対を比較手段に接続するステッ
    プと、 前記コンタクトパッドの対の間の電位差を決定するステ
    ップと、 前記電位差が実質的にゼロ以外の値の場合に障害信号を
    出力するステップとを含むことを特徴とする電子装置の
    製造方法。
  12. 【請求項１２】 電子装置のボンディングワイヤの接続
    性を試験する方法であって、 前記電子装置は、 接続ノードによって外部に接続された部品と、 一部が複数の線部分に分割された導電性の接続線であっ
    て、該線部分の各々は前記接続ノードをそれぞれのコン
    タクトパッドに接続するものである接続線と、 ボンディング領域と外部接続ピンとの間に延びる複数の
    ボンディングワイヤとを有し、 前記線部分および前記ボンディングワイヤが、前記外部
    接続ピンと前記接続ノードとの間に並列な電流経路を形
    成するものであり、 前記試験する方法が、前記電流経路の対に等しい電流を
    供給するステップと、該電流経路の対のコンタクトパッ
    ド間の電位差を決定するステップとを含むことを特徴と
    する電子装置のボンディングワイヤの接続性を試験する
    方法。
JP8123686A 1995-05-19 1996-05-17 電子装置、その電子装置の製造方法、および電子装置のボンディングワイヤの接続性を試験する方法 Pending JPH0927528A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
EP95830214A EP0747930B1 (en) 1995-05-19 1995-05-19 Electronic device with multiple bonding wires, method of fabrication and method of testing bonding wire integrity
IT95830214.3 1995-05-19

Publications (1)

Publication Number Publication Date
JPH0927528A true JPH0927528A (ja) 1997-01-28

Family

ID=8221928

Family Applications (1)

Application Number Title Priority Date Filing Date
JP8123686A Pending JPH0927528A (ja) 1995-05-19 1996-05-17 電子装置、その電子装置の製造方法、および電子装置のボンディングワイヤの接続性を試験する方法

Country Status (4)

Country Link
US (1) US5909034A (ja)
EP (1) EP0747930B1 (ja)
JP (1) JPH0927528A (ja)
DE (1) DE69518973T2 (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007113983A (ja) * 2005-10-19 2007-05-10 Fuji Electric Device Technology Co Ltd 電力用半導体素子の異常検出装置
JP2008098889A (ja) * 2006-10-11 2008-04-24 Mitsubishi Electric Corp 半導体装置
JP2008528979A (ja) * 2005-02-01 2008-07-31 シーメンス アクチエンゲゼルシヤフト 電力スイッチ装置の第１電力スイッチの第１出力ピンと、外部ノードと、前記電力スイッチ装置の第２電力スイッチの第２出力ピンと、ノードとの間の電気的接触接続を検査するための方法および回路装置

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2769131B1 (fr) * 1997-09-29 1999-12-24 St Microelectronics Sa Dispositif semi-conducteur a deux plots de connexion de masse relies a une patte de connexion de masse et procede pour tester un tel dispositif
DE19825009C1 (de) * 1998-06-04 1999-11-25 Siemens Ag Prüfanordnung für Bondpad
JP2000021939A (ja) * 1998-06-29 2000-01-21 Mitsubishi Electric Corp 突起電極付半導体チップおよびその検査方法
FI990375A (fi) * 1999-02-22 2000-12-07 Nokia Networks Oy Menetelmä piirilevykiinnitysten testaamiseksi ja piirilevy
US6987383B2 (en) * 2000-02-10 2006-01-17 Matsushita Electric Industrial Co., Ltd. Semiconductor device having a connection inspecting circuit for inspecting connections of power source terminals and grounding terminals, and inspection method for the same
GB0030346D0 (en) * 2000-12-13 2001-01-24 Mitel Semiconductor Ltd Integrated circuit test structure
DE10102000B4 (de) * 2001-01-18 2004-04-08 Infineon Technologies Ag Integrierte Schaltung mit Erkennungsschaltung und Verfahren zum Überprüfen einer Anschlusssituation eines Bondpads
KR100860214B1 (ko) * 2001-05-23 2008-09-24 엔엑스피 비 브이 집적 회로 및 집적 회로로의 전력 공급 접속부를 테스트하는 방법
US7304393B1 (en) * 2004-03-24 2007-12-04 Microtune (Texas), L.P. System and method for coupling internal circuitry of an integrated circuit to the integrated circuit's package pins
US7737715B2 (en) * 2006-07-31 2010-06-15 Marvell Israel (M.I.S.L) Ltd. Compensation for voltage drop in automatic test equipment
DE202007002215U1 (de) 2007-02-12 2008-06-26 Ic-Haus Gmbh Integrierter Pegelanpassungsbaustein mit integrierter Anschlussüberwachung
JP2009092529A (ja) * 2007-10-10 2009-04-30 Elpida Memory Inc 半導体回路およびその検査方法
US20110140730A1 (en) * 2008-05-30 2011-06-16 Nxp B.V. Detection circuitry for detecting bonding conditions on bond pads
KR102127892B1 (ko) * 2013-06-03 2020-06-29 삼성전자주식회사 와이어 본딩 기계의 동작 조건 오류 검출 방법 및 이를 수행하기 위한 장치

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01154546A (ja) * 1987-12-10 1989-06-16 Fujitsu Ltd 端子開放検出回路半導体装置
JPH04157747A (ja) * 1990-10-19 1992-05-29 Fujitsu Ltd リード線ボンディング良否判定試験用回路内蔵半導体集積回路

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5840344B2 (ja) * 1980-06-10 1983-09-05 富士通株式会社 半導体記憶装置
JPS5772349A (en) * 1980-10-23 1982-05-06 Nec Corp Semiconductor integrated circuit device
US4979016A (en) * 1988-05-16 1990-12-18 Dallas Semiconductor Corporation Split lead package
JPH0760838B2 (ja) * 1990-11-13 1995-06-28 株式会社東芝 半導体装置
US5101154A (en) * 1990-11-13 1992-03-31 Motorola, Inc. Open bond detector for an integrated circuit
JPH04199673A (ja) * 1990-11-29 1992-07-20 Oki Electric Ind Co Ltd 半導体装置

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01154546A (ja) * 1987-12-10 1989-06-16 Fujitsu Ltd 端子開放検出回路半導体装置
JPH04157747A (ja) * 1990-10-19 1992-05-29 Fujitsu Ltd リード線ボンディング良否判定試験用回路内蔵半導体集積回路

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008528979A (ja) * 2005-02-01 2008-07-31 シーメンス アクチエンゲゼルシヤフト 電力スイッチ装置の第１電力スイッチの第１出力ピンと、外部ノードと、前記電力スイッチ装置の第２電力スイッチの第２出力ピンと、ノードとの間の電気的接触接続を検査するための方法および回路装置
JP2007113983A (ja) * 2005-10-19 2007-05-10 Fuji Electric Device Technology Co Ltd 電力用半導体素子の異常検出装置
JP2008098889A (ja) * 2006-10-11 2008-04-24 Mitsubishi Electric Corp 半導体装置

Also Published As

Publication number Publication date
DE69518973T2 (de) 2001-02-22
DE69518973D1 (de) 2000-11-02
US5909034A (en) 1999-06-01
EP0747930A1 (en) 1996-12-11
EP0747930B1 (en) 2000-09-27

Similar Documents

Publication Publication Date Title
JPH0927528A (ja) 電子装置、その電子装置の製造方法、および電子装置のボンディングワイヤの接続性を試験する方法
US4894605A (en) Method and on-chip apparatus for continuity testing
US20090153177A1 (en) Separate testing of continuity between an internal terminal in each chip and an external terminal in a stacked semiconductor device
EP0084260A1 (en) Semiconductor integrated-circuit device with test circuit
US5801536A (en) Test method for power integrated devices
US20010013791A1 (en) Method for inspecting an integrated circuit
CN100407423C (zh) 半导体器件以及半导体封装
US7622940B2 (en) Semiconductor device having contact failure detector
US6833722B2 (en) Electronic circuit device with a short circuit switch using transistors and method of testing such a device
US7030639B2 (en) Semiconductor apparatus including a switch element and resistance element connected in series
US6563335B2 (en) Semiconductor device and test method therefor
KR910006241B1 (ko) 복수 테스트모드 선택회로
US5101154A (en) Open bond detector for an integrated circuit
US5815001A (en) Integrated circuit board with built-in terminal connection testing circuitry
ITTO991148A1 (it) Dispositivo elettronico con collegamenti a doppio filo, metodo di fabbricazione di tale dispositivo elettronico e metodo di verifica dell'in
JPH11121683A (ja) 半導体集積回路
JP3130769B2 (ja) 半導体装置
JPH11237441A (ja) 半導体集積回路装置、半導体集積回路装置の製造方法、及び半導体集積回路装置の検査方法
US6765403B2 (en) Test circuit and test method for protecting an IC against damage from activation of too many current drawing circuits at one time
US6703841B2 (en) Method for detecting a discontinuity in the electrical connections of a microchip and circuit using said method
JP4480880B2 (ja) 半導体回路
JP7392533B2 (ja) 検査システム
JPH0784008A (ja) 評価用半導体集積回路及びこれを用いた試験方法
JPH09113566A (ja) 半導体基板の接続状態検出装置
JP2007234816A (ja) 半導体装置