JPH09266230A - 半導体装置およびその製造方法 - Google Patents

半導体装置およびその製造方法

Info

Publication number
JPH09266230A
JPH09266230A JP8074513A JP7451396A JPH09266230A JP H09266230 A JPH09266230 A JP H09266230A JP 8074513 A JP8074513 A JP 8074513A JP 7451396 A JP7451396 A JP 7451396A JP H09266230 A JPH09266230 A JP H09266230A
Authority
JP
Japan
Prior art keywords
solder
conductive paste
electrode
electrode film
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP8074513A
Other languages
English (en)
Other versions
JP2751912B2 (ja
Inventor
Yoshifumi Moriyama
好文 森山
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP8074513A priority Critical patent/JP2751912B2/ja
Priority to US08/826,045 priority patent/US6028357A/en
Publication of JPH09266230A publication Critical patent/JPH09266230A/ja
Application granted granted Critical
Publication of JP2751912B2 publication Critical patent/JP2751912B2/ja
Priority to US09/506,013 priority patent/US6281107B1/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/16—Fillings or auxiliary members in containers or encapsulations, e.g. centering rings
    • H01L23/18—Fillings characterised by the material, its physical or chemical properties, or its arrangement within the complete device
    • H01L23/24—Fillings characterised by the material, its physical or chemical properties, or its arrangement within the complete device solid or gel at the normal operating temperature of the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341—Surface mounted components
    • H05K3/3431—Leadless components
    • H05K3/3436—Leadless components having an array of bottom contacts, e.g. pad grid array or ball grid array components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05541—Structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05617—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/05624—Aluminium [Al] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05644—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13005—Structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13005—Structure
    • H01L2224/13006—Bump connector larger than the underlying bonding area, e.g. than the under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H01L2924/01322—Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/09—Use of materials for the conductive, e.g. metallic pattern
    • H05K1/092—Dispersed materials, e.g. conductive pastes or inks
    • H05K1/095—Dispersed materials, e.g. conductive pastes or inks for polymer thick films, i.e. having a permanent organic polymeric binder
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/0332—Structure of the conductor
    • H05K2201/0335—Layered conductors or foils
    • H05K2201/035—Paste overlayer, i.e. conductive paste or solder paste over conductive layer
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/0332—Structure of the conductor
    • H05K2201/0364—Conductor shape
    • H05K2201/0367—Metallic bump or raised conductor not used as solder bump
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/04—Soldering or other types of metallurgic bonding
    • H05K2203/043—Reflowing of solder coated conductors, not during connection of components, e.g. reflowing solder paste
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/24—Reinforcing the conductive pattern
    • H05K3/244—Finish plating of conductors, especially of copper conductors, e.g. for pads or lands
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/24—Reinforcing the conductive pattern
    • H05K3/245—Reinforcing conductive patterns made by printing techniques or by other techniques for applying conductive pastes, inks or powders; Reinforcing other conductive patterns by such techniques
    • H05K3/247—Finish coating of conductors by using conductive pastes, inks or powders
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/3452—Solder masks
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/3457—Solder materials or compositions; Methods of application thereof
    • H05K3/3485—Applying solder paste, slurry or powder
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/4007—Surface contacts, e.g. bumps
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Dispersion Chemistry (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)
  • Wire Bonding (AREA)

Abstract

(57)【要約】 【課題】半導体素子を実装し半田バンプ電極を形成した
パッケージにおいて、半田印刷等の容易な手法で半田バ
ンプ電極の形成を行い、所定のバンプ高さを得ると同時
に実装時のバンプつぶれを防止する。 【解決手段】基板１上に半導体素子を搭載し、基板１の
電極膜４上に半田バンプ電極を形成してなる半導体装置
において、電極膜４の第１の表面部分上に柱状に形成さ
れた導電性ペースト５と、導電性ペースト５が形成され
ていない電極膜４の第２の表面部分および柱状導電性ペ
ースト５を覆う様に形成された半田バンプ電極７Ａとを
有する。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は半導体装置およびそ
の製造方法に係わり、特に回路基板上に半導体素子を実
装し樹脂封止してなる半導体装置およびその製造方法に
関する。
【０００２】
【従来の技術】従来の半導体装置では、回路基板の一方
の主面上に半導体素子を実装し、他方の主面の電極上に
半田ボールを搭載してこれをリフローすることによって
半田バンプ電極を形成する方法が行なわれ、ＢＧＡ（Ｂ
ａｌｌ Ｇｒｉｄ Ａｒｒａｙ）として広く知られてい
る。このようなパッケージは、多電極化が必要なパッケ
ージに適した構造として注目されつつある。
【０００３】回路基板上に半田バンプ電極を形成し、パ
ッケージの外部電極とする場合、半田バンプ電極の高さ
が必要となるため半田ボールを直接基板電極上に置く方
法が行なわれてきた。
【０００４】例えば特開平２−２８４４２６号公報に
は、半導体素子自体に関するものであるが、半田浸漬法
により所定の電極上に半田バンプ電極を形成する方法が
示されている。
【０００５】この従来例は図４に示すように、シリコン
基板１３の主面に設けられたシリコン酸化膜１４の上に
半田ヌレ性の悪いアルミニウム電極１５が形成され、絶
縁膜１６に形成された開口内に露出するアルミニウム電
極１５の全表面を半田ヌレ性のある導電性ペースト１７
にて被覆し、これを半田槽に浸漬して半田バンプ電極１
８を得ている。
【０００６】また特開平５−３２７２０２号公報には、
所定の電極上に半田ペーストを印刷し、これをリフロー
整形することによって半田バンプ電極を形成する方法も
示されている。
【０００７】
【発明が解決しようとする課題】この図４に示す従来の
半導体装置では、半田ヌレ性の悪いアルミニウム電極の
全表面上に導電性ぺーストを形成している。これは、ア
ルミニウム電極表面には酸化膜が形成され導電性ペース
トとの密着強度を十分に得ることが困難である点と、導
電性ペースト中の樹脂成分によって半田との密着強度を
十分に得ることが困難である点とによって、広い面積を
導電性ペーストで覆う必要があるからである。
【０００８】また、半田浸漬法により得られる半田バン
プ電極の高さは、一辺の長さが１００μｍの電極の場
合、たかだか３０μｍ程度である。これは、ＴＡＢ（Ｔ
ａｐｅＡｕｔｏｍａｔｅｄ Ｂｏｎｄｉｎｇ）用電極の
様に半田バンプ電極の高さをあまり必要としない場合に
は有用であるが、プリント配線基板等への実装用パッケ
ージに適用することは困難なものとなっていた。また、
半田ペーストを印刷リフローする方法でも、半田印刷を
行なった面積に対して十分なバンプ高さを得ることは困
難であった。
【０００９】
【課題を解決するための手段】本発明の特徴は、基板上
に半導体素子を搭載し、前記基板の電極膜上に半田バン
プ電極を形成してなる半導体装置において、前記電極膜
の第１の表面部分上に柱状に形成された導電性ペースト
と、前記導電性ペーストが形成されていない前記電極膜
の第２の表面部分および前記柱状導電性ペーストを覆う
様に形成された半田バンプ電極とを有する半導体装置に
ある。ここで前記第１の表面部分は前記電極膜の中央に
位置し、前記第２の表面部分は前記電極膜の周辺に位置
していることが好ましい。さらに前記電極膜の表面に金
メッキが施されていることが好ましい。また、前記基板
上に搭載される回路素子は、半導体素子を含む単数ある
いは複数の電子部品であることができる。さらに前記導
電性ペーストは、導電性フィラーとしてＣｕ粉末を使用
していることが好ましい。
【００１０】本発明の他の特徴は、基板の電極膜の全表
面のうち第１の表面部分上に導電性ペーストを印刷法に
より柱状に形成し、前記導電性ペーストが形成されてい
ない前記電極膜の第２の表面部分および前記柱状導電性
ペーストを覆うように半田バンプ電極を形成する半導体
装置の製造方法にある。ここで前記導電性ペーストを印
刷法により柱状に形成した後、不活性ガス中の熱処理に
より硬化させることが好ましい。また、前記半田バンプ
電極は、前記導電性ペーストが形成されていない前記電
極膜の第２の表面部分および前記柱状導電性ペーストを
覆うように半田ペーストを印刷し、しかる後リフロー溶
融することによって形成することができる。あるいは前
記半田バンプ電極は、半田浸漬法によって形成すること
ができる。
【００１１】
【発明の実施の形態】以下図面を参照して本発明を説明
する。図１（Ａ）〜（Ｃ）は本発明の第１の実施の形態
を製造工程順に示す断面図である。
【００１２】まず図１（Ａ）に示すように、基板１の第
１の主面（図で上面）上に導体膜２のパターンが形成さ
れ 、ソルダーレジスト３により導体膜２を含む第１の
主面が被覆され、このソルダーレジスト３に設けられた
開口内に露出する導体膜２の箇所が電極膜４すなわち電
極パッドとなる。この基板は一般的には半導体装置のパ
ッケージを構成する基板である。
【００１３】また図示は省略するが、第２の主面（図で
下面）の導電膜パターン上に半導体素子を含む単数もし
くは複数の電機部品が搭載されて回路が形成されスルー
ホールを通して導体膜２から電極膜（電極パッド）４に
接続されている。あるいは第１の主面の凹部内の導電膜
パターン上に半導体素子を含む単数もしくは複数の電機
部品が搭載されて回路が形成され導体膜２から電極膜
（電極パッド）４に接続されている。
【００１４】導電膜２によって形成された電極膜４上に
導電性ペースト５を印刷することにより、電極膜４の中
央部上に柱状の突起５を形成し、電極膜４の周辺部表面
は露出している。
【００１５】基板１として例えばプリント配線基板を用
いる場合、導体膜２，４の表面は銅あるいはニッケルに
金メッキを施し、半田ヌレ性が良くかつ導電性ペースト
との接着性の良い表面処理方法が行なわれている。
【００１６】電極膜４の寸法すなわちソルダーレジスト
３の開口部の平面形状寸法を直径０．６ｍｍφとした場
合、導電性ペースト５の平面形状寸法は直径約０．２５
φとし、高さを０．２〜０．４ｍｍにすることができ
る。
【００１７】通常の基板電極膜のピッチは０．４〜２．
５４ｍｍであり、それの対応する電極膜４の直径は０．
２〜２．０ｍｍφとなる。柱状導電性ペースト５の径は
導電膜４の径より小であることと、これを印刷するマス
ク加工限界を考慮すると、柱状の導電性ペースト５の直
径は０．０５〜１．５ｍｍφの範囲、高さは０．０３〜
１．０ｍｍの範囲であることが好ましい。
【００１８】導電性ペーストは導電剤として銅粉を使用
し、１５０℃で約６０分のキュアーを行なう。この際、
不活性ガス中で硬化させることによって硬化後、半田ヌ
レ性を得る構成としておく。また導電性ペーストの形状
および寸法は基板電極の寸法に合わせて可変であるが、
基板電極の表面の一部が露出する構成にしておく。
【００１９】より具体的に例示すると、フィーラ導電剤
として電解銅紛、バインダーとしてフェノール樹脂また
はエポシキ樹脂を用い、粘度が５０〜２０００ポイズ、
必要に応じて酸化防止剤を添加し、１５０℃で１〜４時
間で硬化処理する。
【００２０】次に図１（Ｂ）に示すように、突起状にな
った導電性ペースト５と基板上開口電極４を覆う様に半
田ペースト６を印刷する。電極膜４の直径の寸法が０．
６ｍｍφの場合、半田ペーストは直径０．８ｍｍφ、高
さを０．５〜０．８ｍｍとする。
【００２１】この半田ペーストは、Ｓｎ，Ｐｂ，Ａｇ、
ＩｎあるいはＢｉ等の合金粒で粒径が１０ー７０μｍの
半田粒をロジン系フラックスまたは水溶性フラックスと
ともに混ぜ合わせたものである。
【００２２】次に図１（Ｃ）に示すように、半田ペース
トをリフローし、溶融することによって、半田バンプ電
極７Ａを得る。共晶半田（融点が１８３℃）の場合は基
板表面温度が約２３０℃となるように設定する。
【００２３】半田ペーストはリフローによって半田ペー
スト成分であるフラックスが放出され、体積が例えば５
０〜６０％に収縮するが、内部に柱状に硬化した導電性
ペーストを有しているため一定の半田バンプ電極高さを
保つことができる。
【００２４】例えば上記のように電極膜４が直径０．６
ｍｍφ、柱状の導電性ペースト５が直径０．２５ｍｍφ
で高さが０．２５ｍｍ、半田ペースト６が直径０．８ｍ
ｍφで高さが０．８ｍｍの場合、図１（Ｃ）に示すよう
に、直径０．６ｍｍφの底面積を有して柱状導電性ペー
スト５および電極膜４の周辺部の全表面を被覆し、高さ
が０．４ｍｍの半田バンプ電極７Ａがリフローにより形
成される。
【００２５】このようにして本発明の実施の形態の半導
体装置が得られる。
【００２６】図２（Ａ）〜（Ｂ）は本発明の第２の実施
の形態の工程を示す断面図である。図２において図１と
同一もしくは類似の箇所は同じ符号を付してあるから重
複する説明は省略する。
【００２７】まず図２（Ａ）において図１（Ａ）と同様
に、柱状導電性ペースト５を形成する。
【００２８】しかしこの実施の形態では半田浸漬法によ
り、図２（Ｂ）に示すような半田バンプ電極７Ｂを形成
する。ソルダーレジスト３の開口部に露出する電極膜３
の表面および柱状導電性ペーストの表面が半田ヌレ性を
有するため、半田浸漬法により容易に半田バンプ電極７
Ｂを形成することができる。
【００２９】図３は第１または第２の実施の形態を半導
体素子のパッケージに応用した一例を示す断面図であ
る。回路基板８の一方の主面（図で上面）上に半導体素
子１１を実装し、その電極と回路基板の導電膜パターン
とをボンディングワイヤ１２で接続し、枠内に封止樹脂
１０を充填することにより封止した後、図１もしくは図
２に示すような手法を用いて、回路基板８の他方の主面
（図で下面）に形成され一方の主面の導電膜パターンと
スルーホールを通して電気的に接続する電極膜４の表面
中央部上に柱状の導電性ペースト５を形成し、この導電
性ペーストおよび電極膜４の表面周辺部を全体的に被覆
する半田バンプ電極７Ａ（もしくは７Ｂ）の形成を行な
ってパッケージ化している。
【００３０】
【発明の効果】以上説明したように本発明によれば、基
板の電極膜上に電極膜の一部が露出する様に柱状の導電
ペーストを形成し、半田ペースト印刷リフロー法または
半田浸漬法による半田バンプ電極形成を行なうことによ
って、半田バンプ電極の高さを高くすることができ、ま
た得られるバンプ高さを均一にすることができる。
【００３１】また本発明の構造を有するパッケージは実
装時の半田つぶれを防止することができ、半田ショート
等の不具合いを低減させると同時に、実装後の接続信頼
性を向上させることができる。
【００３２】さらに、半田ペースト印刷あるいは半田浸
漬法でバンプ電極形成が可能であるため、低コストで一
括のバンプ形成が可能となる。
【図面の簡単な説明】
【図１】本発明の第１の実施の形態を製造工程順に示し
た断面図である。
【図２】本発明の第２の実施の形態を製造工程順に示し
た断面図である。
【図３】本発明をパッケージに適用した実施の形態を示
す断面図である。
【図４】従来技術を示す断面図である。
【符号の説明】
１ 基板 ２ 導電膜 ３ ソルダーレジスト ４ 電極膜 ５ 導電性ペースト ６ 半田ペースト ７Ａ，７Ｂ 半田バンプ電極 ８ 回路基板 ９ 枠 １０ 封止樹脂 １１ 半導体素子 １２ ボンディングワイヤ １３ シリコン基板 １４ シリコン酸化膜 １５ アルミニウム電極 １６ 絶縁膜 １７ 導電性ペースト １８ 半田バンプ電極

Claims (9)

    【特許請求の範囲】
  1. 【請求項１】 基板上に半導体素子を搭載し、前記基板
    の電極膜上に半田バンプ電極を形成してなる半導体装置
    において、前記電極膜の第１の表面部分上に柱状に形成
    された導電性ペーストと、前記導電性ペーストが形成さ
    れていない前記電極膜の第２の表面部分および前記柱状
    導電性ペーストを覆う様に形成された半田バンプ電極と
    を有することを特徴とする半導体装置。
  2. 【請求項２】 前記第１の表面部分は前記電極膜の中央
    に位置し、前記第２の表面部分は前記電極膜の周辺に位
    置していることを特徴とする請求項１記載の半導体装
    置。
  3. 【請求項３】 前記電極膜の表面に金メッキが施されて
    いることを特徴とする請求項１記載の半導体装置。
  4. 【請求項４】 前記基板上に搭載される回路素子は、半
    導体素子を含む単数あるいは複数の電子部品であること
    を特徴とする請求項１記載の半導体装置。
  5. 【請求項５】 前記導電性ペーストは、導電性フィラー
    としてＣｕ粉末を使用していることを特徴とする請求項
    １記載の半導体装置。
  6. 【請求項６】 基板の電極膜の全表面のうち第１の表面
    部分上に導電性ペーストを印刷法により柱状に形成し、
    前記導電性ペーストが形成されていない前記電極膜の第
    ２の表面部分および前記柱状導電性ペーストを覆うよう
    に半田バンプ電極を形成することを特徴とする半導体装
    置の製造方法。
  7. 【請求項７】 前記半田バンプ電極は、前記導電性ペー
    ストが形成されていない前記電極膜の第２の表面部分お
    よび前記柱状導電性ペーストを覆うように半田ペースト
    を印刷し、しかる後リフロー溶融することによって形成
    することを特徴とする請求項６記載の半導体装置の製造
    方法。
  8. 【請求項８】 前記導電性ペーストを印刷法により柱状
    に形成した後、不活性ガス中の熱処理により硬化させる
    ことを特徴とする請求項６記載の半導体装置の製造方
    法。
  9. 【請求項９】 前記半田バンプ電極は、半田浸漬法によ
    って形成することを特徴とする請求項６記載の半導体装
    置の製造方法。
JP8074513A 1996-03-28 1996-03-28 半導体装置およびその製造方法 Expired - Lifetime JP2751912B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP8074513A JP2751912B2 (ja) 1996-03-28 1996-03-28 半導体装置およびその製造方法
US08/826,045 US6028357A (en) 1996-03-28 1997-03-28 Semiconductor device with a solder bump over a pillar form
US09/506,013 US6281107B1 (en) 1996-03-28 2000-02-17 Semiconductor device and method for manufacturing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP8074513A JP2751912B2 (ja) 1996-03-28 1996-03-28 半導体装置およびその製造方法

Publications (2)

Publication Number Publication Date
JPH09266230A true JPH09266230A (ja) 1997-10-07
JP2751912B2 JP2751912B2 (ja) 1998-05-18

Family

ID=13549497

Family Applications (1)

Application Number Title Priority Date Filing Date
JP8074513A Expired - Lifetime JP2751912B2 (ja) 1996-03-28 1996-03-28 半導体装置およびその製造方法

Country Status (2)

Country Link
US (2) US6028357A (ja)
JP (1) JP2751912B2 (ja)

Cited By (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6462414B1 (en) * 1999-03-05 2002-10-08 Altera Corporation Integrated circuit package utilizing a conductive structure for interlocking a conductive ball to a ball pad
JP2008193068A (ja) * 2007-02-02 2008-08-21 Phoenix Precision Technology Corp 半導体パッケージ基板構造
US7446399B1 (en) 2004-08-04 2008-11-04 Altera Corporation Pad structures to improve board-level reliability of solder-on-pad BGA structures
JP2010129996A (ja) * 2008-11-28 2010-06-10 Samsung Electro-Mechanics Co Ltd メタルポストを備えた基板及びその製造方法
JP2012064911A (ja) * 2010-09-16 2012-03-29 Fujitsu Ltd パッケージ基板ユニット及びパッケージ基板ユニットの製造方法
US8334594B2 (en) 2009-10-14 2012-12-18 Advanced Semiconductor Engineering, Inc. Chip having a metal pillar structure
US8552553B2 (en) 2009-10-14 2013-10-08 Advanced Semiconductor Engineering, Inc. Semiconductor device
JP2014107427A (ja) * 2012-11-28 2014-06-09 Shinko Electric Ind Co Ltd 配線基板、半導体装置及び配線基板の製造方法
JP2015126159A (ja) * 2013-12-27 2015-07-06 三菱マテリアル株式会社 はんだバンプの焼結芯を形成するための芯用ペースト
JP2015144157A (ja) * 2014-01-31 2015-08-06 富士通株式会社 回路基板、電子装置及び電子装置の製造方法
JP2016066782A (ja) * 2014-08-01 2016-04-28 住友ベークライト株式会社 半導体装置の製造方法および電子部品の製造方法
JP2016127066A (ja) * 2014-12-26 2016-07-11 イビデン株式会社 バンプ付きプリント配線板およびその製造方法
WO2022024484A1 (ja) * 2020-07-27 2022-02-03 ソニーセミコンダクタソリューションズ株式会社 電子機器

Families Citing this family (53)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11340265A (ja) * 1998-05-22 1999-12-10 Sony Corp 半導体装置及びその製造方法
JP3420703B2 (ja) * 1998-07-16 2003-06-30 株式会社東芝 半導体装置の製造方法
JP4564113B2 (ja) * 1998-11-30 2010-10-20 株式会社東芝 微粒子膜形成方法
TW460991B (en) * 1999-02-04 2001-10-21 United Microelectronics Corp Structure of plug that connects the bonding pad
JP2001068836A (ja) * 1999-08-27 2001-03-16 Mitsubishi Electric Corp プリント配線基板及び半導体モジュール並びに半導体モジュールの製造方法
US6320137B1 (en) * 2000-04-11 2001-11-20 3M Innovative Properties Company Flexible circuit with coverplate layer and overlapping protective layer
US6429046B1 (en) * 2000-07-13 2002-08-06 Motorola, Inc. Flip chip device and method of manufacture
JP2002134545A (ja) 2000-10-26 2002-05-10 Oki Electric Ind Co Ltd 半導体集積回路チップ及び基板、並びにその製造方法
US7180184B2 (en) * 2002-11-22 2007-02-20 Yu-Nung Shen Conductive bump for semiconductor device and method for making the same
US7015590B2 (en) * 2003-01-10 2006-03-21 Samsung Electronics Co., Ltd. Reinforced solder bump structure and method for forming a reinforced solder bump
US6959856B2 (en) * 2003-01-10 2005-11-01 Samsung Electronics Co., Ltd. Solder bump structure and method for forming a solder bump
US6992001B1 (en) * 2003-05-08 2006-01-31 Kulicke And Soffa Industries, Inc. Screen print under-bump metalization (UBM) to produce low cost flip chip substrate
TW200520123A (en) * 2003-10-07 2005-06-16 Matsushita Electric Ind Co Ltd Method for mounting semiconductor chip and semiconductor chip-mounted board
US8026128B2 (en) 2004-11-10 2011-09-27 Stats Chippac, Ltd. Semiconductor device and method of self-confinement of conductive bump material during reflow without solder mask
USRE47600E1 (en) 2003-11-10 2019-09-10 STATS ChipPAC Pte. Ltd. Semiconductor device and method of forming electrical interconnect with stress relief void
US8216930B2 (en) 2006-12-14 2012-07-10 Stats Chippac, Ltd. Solder joint flip chip interconnection having relief structure
US8129841B2 (en) 2006-12-14 2012-03-06 Stats Chippac, Ltd. Solder joint flip chip interconnection
KR101249555B1 (ko) 2003-11-10 2013-04-01 스태츠 칩팩, 엘티디. 범프-온-리드 플립 칩 인터커넥션
US9029196B2 (en) * 2003-11-10 2015-05-12 Stats Chippac, Ltd. Semiconductor device and method of self-confinement of conductive bump material during reflow without solder mask
US8574959B2 (en) 2003-11-10 2013-11-05 Stats Chippac, Ltd. Semiconductor device and method of forming bump-on-lead interconnection
CN100369242C (zh) * 2004-02-10 2008-02-13 全懋精密科技股份有限公司 半导体封装基板的预焊锡结构及其制法
US20050245059A1 (en) * 2004-04-30 2005-11-03 Yuan Yuan Method for making an interconnect pad
KR100630698B1 (ko) * 2004-08-17 2006-10-02 삼성전자주식회사 솔더볼 접착 신뢰도를 높이는 반도체 패키지 및 그 제조방법
US7375431B1 (en) * 2005-03-18 2008-05-20 National Semiconductor Corporation Solder bump formation in electronics packaging
WO2006105015A2 (en) 2005-03-25 2006-10-05 Stats Chippac Ltd. Flip chip interconnection having narrow interconnection sites on the substrate
US8841779B2 (en) 2005-03-25 2014-09-23 Stats Chippac, Ltd. Semiconductor device and method of forming high routing density BOL BONL and BONP interconnect sites on substrate
US7622309B2 (en) * 2005-06-28 2009-11-24 Freescale Semiconductor, Inc. Mechanical integrity evaluation of low-k devices with bump shear
US20070045845A1 (en) * 2005-08-31 2007-03-01 Anand Lal Ball grid array interface structure and method
TW200711154A (en) * 2005-09-08 2007-03-16 Advanced Semiconductor Eng Flip-chip packaging process
US7964800B2 (en) * 2006-05-25 2011-06-21 Fujikura Ltd. Printed wiring board, method for forming the printed wiring board, and board interconnection structure
TWI334760B (en) * 2007-05-08 2010-12-11 Unimicron Technology Corp Circuit board and method of fabricating the same
CN101316479B (zh) * 2007-06-01 2011-04-13 欣兴电子股份有限公司 电路板及其制作方法
US8039960B2 (en) 2007-09-21 2011-10-18 Stats Chippac, Ltd. Solder bump with inner core pillar in semiconductor package
US20090127695A1 (en) * 2007-11-19 2009-05-21 Patrick Kim Surface mount package with enhanced strength solder joint
JP2009158830A (ja) * 2007-12-27 2009-07-16 Sanyo Electric Co Ltd 素子搭載用基板およびその製造方法、半導体モジュールおよびその製造方法、ならびに携帯機器
GB0817834D0 (en) * 2008-09-30 2008-11-05 Cambridge Silicon Radio Ltd Low cost flexible substrate
US20100096754A1 (en) * 2008-10-17 2010-04-22 Samsung Electronics Co., Ltd. Semiconductor package, semiconductor module, and method for fabricating the semiconductor package
TWI478303B (zh) 2010-09-27 2015-03-21 Advanced Semiconductor Eng 具有金屬柱之晶片及具有金屬柱之晶片之封裝結構
TWI451546B (zh) 2010-10-29 2014-09-01 Advanced Semiconductor Eng 堆疊式封裝結構、其封裝結構及封裝結構之製造方法
US8643150B1 (en) 2012-02-15 2014-02-04 Maxim Integrated Products, Inc. Wafer-level package device having solder bump assemblies that include an inner pillar structure
US9583425B2 (en) 2012-02-15 2017-02-28 Maxim Integrated Products, Inc. Solder fatigue arrest for wafer level package
US20130234317A1 (en) * 2012-03-09 2013-09-12 Taiwan Semiconductor Manufacturing Company, Ltd. Packaging Methods and Packaged Semiconductor Devices
US9263412B2 (en) 2012-03-09 2016-02-16 Taiwan Semiconductor Manufacturing Company, Ltd. Packaging methods and packaged semiconductor devices
US8884443B2 (en) 2012-07-05 2014-11-11 Advanced Semiconductor Engineering, Inc. Substrate for semiconductor package and process for manufacturing
JP5980634B2 (ja) * 2012-09-14 2016-08-31 富士通コンポーネント株式会社 プリント基板
US8686568B2 (en) 2012-09-27 2014-04-01 Advanced Semiconductor Engineering, Inc. Semiconductor package substrates having layered circuit segments, and related methods
JP2014078551A (ja) * 2012-10-09 2014-05-01 Ngk Spark Plug Co Ltd 配線基板、配線基板の製造方法
US9583470B2 (en) * 2013-12-19 2017-02-28 Intel Corporation Electronic device with solder pads including projections
US9735123B2 (en) * 2014-03-13 2017-08-15 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device structure and manufacturing method
US10037957B2 (en) 2016-11-14 2018-07-31 Amkor Technology, Inc. Semiconductor device and method of manufacturing thereof
CN109788643A (zh) * 2017-11-10 2019-05-21 泰连公司 铝基可焊接的触头
DE102018221003B4 (de) * 2018-12-05 2021-06-17 Vitesco Technologies GmbH Schaltungsträger und elektrische Vorrichtung mit einem Schaltungsträger
JP2021125643A (ja) * 2020-02-07 2021-08-30 キオクシア株式会社 半導体装置およびその製造方法

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2811741B2 (ja) * 1989-04-25 1998-10-15 日本電気株式会社 半導体装置の製造方法
JPH05327202A (ja) * 1992-05-22 1993-12-10 Taiyo Yuden Co Ltd はんだバンプの形成方法
KR0179404B1 (ko) * 1993-02-02 1999-05-15 모리시타 요이찌 세라믹기판과 그 제조방법
JP2716336B2 (ja) * 1993-03-10 1998-02-18 日本電気株式会社 集積回路装置
US5543585A (en) * 1994-02-02 1996-08-06 International Business Machines Corporation Direct chip attachment (DCA) with electrically conductive adhesives
US5468655A (en) * 1994-10-31 1995-11-21 Motorola, Inc. Method for forming a temporary attachment between a semiconductor die and a substrate using a metal paste comprising spherical modules

Cited By (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6462414B1 (en) * 1999-03-05 2002-10-08 Altera Corporation Integrated circuit package utilizing a conductive structure for interlocking a conductive ball to a ball pad
US6929978B2 (en) 1999-03-05 2005-08-16 Altera Corporation Method of fabricating an integrated circuit package utilizing a conductive structure for improving the bond strength between an IC package and a printed circuit board
US7446399B1 (en) 2004-08-04 2008-11-04 Altera Corporation Pad structures to improve board-level reliability of solder-on-pad BGA structures
JP2008193068A (ja) * 2007-02-02 2008-08-21 Phoenix Precision Technology Corp 半導体パッケージ基板構造
JP2010129996A (ja) * 2008-11-28 2010-06-10 Samsung Electro-Mechanics Co Ltd メタルポストを備えた基板及びその製造方法
US8334594B2 (en) 2009-10-14 2012-12-18 Advanced Semiconductor Engineering, Inc. Chip having a metal pillar structure
US8552553B2 (en) 2009-10-14 2013-10-08 Advanced Semiconductor Engineering, Inc. Semiconductor device
JP2012064911A (ja) * 2010-09-16 2012-03-29 Fujitsu Ltd パッケージ基板ユニット及びパッケージ基板ユニットの製造方法
US8800142B2 (en) 2010-09-16 2014-08-12 Fujitsu Limited Package substrate unit and method for manufacturing package substrate unit
JP2014107427A (ja) * 2012-11-28 2014-06-09 Shinko Electric Ind Co Ltd 配線基板、半導体装置及び配線基板の製造方法
JP2015126159A (ja) * 2013-12-27 2015-07-06 三菱マテリアル株式会社 はんだバンプの焼結芯を形成するための芯用ペースト
JP2015144157A (ja) * 2014-01-31 2015-08-06 富士通株式会社 回路基板、電子装置及び電子装置の製造方法
JP2016066782A (ja) * 2014-08-01 2016-04-28 住友ベークライト株式会社 半導体装置の製造方法および電子部品の製造方法
JP2016127066A (ja) * 2014-12-26 2016-07-11 イビデン株式会社 バンプ付きプリント配線板およびその製造方法
WO2022024484A1 (ja) * 2020-07-27 2022-02-03 ソニーセミコンダクタソリューションズ株式会社 電子機器

Also Published As

Publication number Publication date
US6281107B1 (en) 2001-08-28
JP2751912B2 (ja) 1998-05-18
US6028357A (en) 2000-02-22

Similar Documents

Publication Publication Date Title
JP2751912B2 (ja) 半導体装置およびその製造方法
JP3320979B2 (ja) デバイスをデバイス・キャリヤ上に直接実装する方法
US8039307B2 (en) Mounted body and method for manufacturing the same
JP2001339011A (ja) 半導体装置およびその製造方法
JPH11340365A (ja) 絶縁性配線基板及び樹脂封止型半導体装置
US6544813B1 (en) Method of making a semiconductor chip assembly with a conductive trace subtractively formed before and after chip attachment
US6396155B1 (en) Semiconductor device and method of producing the same
JP2915282B2 (ja) プラスチックモールドした集積回路パッケージ
JP2000200870A (ja) 半導体装置およびその製造方法
JP2003017531A (ja) 半導体装置
KR20020044577A (ko) 개선된 플립-칩 결합 패키지
JP3477486B2 (ja) 電子部品の実装体の製造方法
JP3116926B2 (ja) パッケージ構造並びに半導体装置、パッケージ製造方法及び半導体装置製造方法
JP2021034600A (ja) 半導体装置
JP2000124258A (ja) 半導体装置とその製造方法
US6291893B1 (en) Power semiconductor device for “flip-chip” connections
JP2638557B2 (ja) 半導体装置
JP3002965B2 (ja) 電子部品の面実装用接続部材
JPH10321750A (ja) 半導体装置および半導体チップを搭載する配線基板の製造方法
JPH1022440A (ja) 半導体装置及びその製造方法
JP2001168224A (ja) 半導体装置、電子回路装置および製造方法
JP2000133680A (ja) 面実装用接合部材
JP3258564B2 (ja) 半導体装置およびその製造方法
JP3078781B2 (ja) 半導体装置の製造方法及び半導体装置
JP2000022023A (ja) 接続構造体とその製造方法、及び実装構造体

Legal Events

Date Code Title Description
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 19980127