JP2811741B2 - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JP2811741B2 JP2811741B2 JP1106209A JP10620989A JP2811741B2 JP 2811741 B2 JP2811741 B2 JP 2811741B2 JP 1106209 A JP1106209 A JP 1106209A JP 10620989 A JP10620989 A JP 10620989A JP 2811741 B2 JP2811741 B2 JP 2811741B2
- Authority
- JP
- Japan
- Prior art keywords
- insulating film
- wiring
- solder
- semiconductor device
- film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/11—Manufacturing methods
Landscapes
- Wire Bonding (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明は半導体装置の製造方法に関し、特にバンプ電
極を有する半導体装置の製造方法に関する。
極を有する半導体装置の製造方法に関する。
従来、バンプ電極を有する半導体装置のバンプ部には
金又は銅が用いられていた。最近になり、低温化，低コ
スト化が要求され、バンプ部の金属として半田（錫・鉛
系）が用いられ始めている。
金又は銅が用いられていた。最近になり、低温化，低コ
スト化が要求され、バンプ部の金属として半田（錫・鉛
系）が用いられ始めている。
第２図は従来の半導体装置を説明するための半導体チ
ップの断面図である。
ップの断面図である。
第２図に示すように、素子領域（図示せず）を有する
シリコン基板１の表面に酸化膜２を形成し、酸化膜２の
上に前記素子領域に接続したアルミニウム配線（図示せ
ず）と接続した外部回路接続用のアルミニウム電極３を
形成し、アルミニウム電極３を含む表面に絶縁膜４を堆
積し、アルミニウム電極３の上の絶縁膜４を選択的にエ
ッチングして開孔部を設ける。次に、開口部のアルミニ
ウム電極３の上にチタン，ニッケル，銅などのカップリ
ング用金属膜10を形成し、さらにその上に半田を付着さ
せて半田バンプ８を形成する。アルミニウム電極部３に
カップリング用金属膜10を形成する方法として真空蒸着
法や湿式めっき法があり、半田を付着させる方法として
は直接、溶融半田槽に浸漬させる方法、湿式めっき法が
行なわれている。
シリコン基板１の表面に酸化膜２を形成し、酸化膜２の
上に前記素子領域に接続したアルミニウム配線（図示せ
ず）と接続した外部回路接続用のアルミニウム電極３を
形成し、アルミニウム電極３を含む表面に絶縁膜４を堆
積し、アルミニウム電極３の上の絶縁膜４を選択的にエ
ッチングして開孔部を設ける。次に、開口部のアルミニ
ウム電極３の上にチタン，ニッケル，銅などのカップリ
ング用金属膜10を形成し、さらにその上に半田を付着さ
せて半田バンプ８を形成する。アルミニウム電極部３に
カップリング用金属膜10を形成する方法として真空蒸着
法や湿式めっき法があり、半田を付着させる方法として
は直接、溶融半田槽に浸漬させる方法、湿式めっき法が
行なわれている。
上述した従来の半導体装置は、カップリング用金属膜
を設ける方法が品質，価格の面でネックポイントになっ
ている。
を設ける方法が品質，価格の面でネックポイントになっ
ている。
例えば湿式めっきではその前処理としてアルミニウム
薄膜表面の酸化膜除去を行なわなければならず、処理条
件の制御が困難である。そのため、酸化膜のエッチング
過度によるカップリング用金属の不完全めっきを引き起
こす。一方酸化膜エッチング不足の場合はカップリング
用金属の密着不良につながる。いずれの場合も、カップ
リング用金属上に設けた半田バンプの強度不良となり、
品質が非常に不安定である。
薄膜表面の酸化膜除去を行なわなければならず、処理条
件の制御が困難である。そのため、酸化膜のエッチング
過度によるカップリング用金属の不完全めっきを引き起
こす。一方酸化膜エッチング不足の場合はカップリング
用金属の密着不良につながる。いずれの場合も、カップ
リング用金属上に設けた半田バンプの強度不良となり、
品質が非常に不安定である。
また、真空蒸着法でカップリング用金属膜を設けるた
めには、数回のリソグラフィー工程と真空処理が必要で
あるため、非常に効果な半田バンプ素子となってしま
う。
めには、数回のリソグラフィー工程と真空処理が必要で
あるため、非常に効果な半田バンプ素子となってしま
う。
本発明の半導体装置の製造方法は、素子領域を有する
半導体基板の上に第１の絶縁膜を設け前記第１の絶縁膜
上に前記素子領域に接続する配線を設ける工程と、前記
配線を含む前記半導体基板全面に第２の絶縁膜を設けた
後該第２の絶縁膜を選択的にエッチングし、前記配線上
の該第２の絶縁膜に開口部を設ける工程と、前記開口部
の前記配線上に印刷法により直接に金，銀等の貴金属を
含有してなる導電性樹脂膜を形成する工程と、前記導電
性樹脂膜の上に半田を溶着して半田バンプを形成する工
程とを含んで構成される。
半導体基板の上に第１の絶縁膜を設け前記第１の絶縁膜
上に前記素子領域に接続する配線を設ける工程と、前記
配線を含む前記半導体基板全面に第２の絶縁膜を設けた
後該第２の絶縁膜を選択的にエッチングし、前記配線上
の該第２の絶縁膜に開口部を設ける工程と、前記開口部
の前記配線上に印刷法により直接に金，銀等の貴金属を
含有してなる導電性樹脂膜を形成する工程と、前記導電
性樹脂膜の上に半田を溶着して半田バンプを形成する工
程とを含んで構成される。
次に、本発明について図面を参照して説明する。
第１図（ａ）〜（ｄ）は本発明の一実施例を説明する
ための工程順に示した半導体チップの断面図である。
ための工程順に示した半導体チップの断面図である。
まず、第１図（ａ）に示すように、素子領域（図示せ
ず）を有するシリコン基板１の上に設けた酸化膜２の上
に前記素子領域に接続したアルミニウム配線（図示せ
ず）及び前記アルミニウム配線と接続した外部回路接続
用のアルミニウム電極３を設け、アルミニウム電極３を
含む表面に酸化シリコン膜又はPSG膜等の絶縁膜４を堆
積する。次に、アルミ電極３の上の絶縁膜４を選択的に
エッチングして開口部５を設ける。
ず）を有するシリコン基板１の上に設けた酸化膜２の上
に前記素子領域に接続したアルミニウム配線（図示せ
ず）及び前記アルミニウム配線と接続した外部回路接続
用のアルミニウム電極３を設け、アルミニウム電極３を
含む表面に酸化シリコン膜又はPSG膜等の絶縁膜４を堆
積する。次に、アルミ電極３の上の絶縁膜４を選択的に
エッチングして開口部５を設ける。
次に、第１図（ｂ）に示すように、パターニングした
印刷マスク６を開口部５に整合させて載置し、印刷用マ
スク６の上に導電性ペースト７を供給し、ローラー治具
等でスキージして開口部５のアルミニウム電極３の上に
導電性ペースト７を流し込む。
印刷マスク６を開口部５に整合させて載置し、印刷用マ
スク６の上に導電性ペースト７を供給し、ローラー治具
等でスキージして開口部５のアルミニウム電極３の上に
導電性ペースト７を流し込む。
次に、第１図（ｃ）に示すように、印刷用マスク６を
取りはずし、加熱処理して導電性ペースト７を硬化さ
せ、導電性樹脂層7aを形成する。
取りはずし、加熱処理して導電性ペースト７を硬化さ
せ、導電性樹脂層7aを形成する。
次に、第１図（ｄ）に示すように、半導体基板１を溶
融半田槽中に浸漬し、導電性樹脂層7aに半田を付着させ
て半田バンプ８を作成する。導電性ペースト７はエポキ
シ樹脂やポリイミド樹脂等に金，銀等の貴金属粉末を分
散させたものを用いる。
融半田槽中に浸漬し、導電性樹脂層7aに半田を付着させ
て半田バンプ８を作成する。導電性ペースト７はエポキ
シ樹脂やポリイミド樹脂等に金，銀等の貴金属粉末を分
散させたものを用いる。
ここで、第１図（ｃ）の導電性樹脂層7aの上に半田ペ
ーストを選択的に印刷した後、加熱し、半田ペーストを
溶融して導電性樹脂層7aの上に半田層を形成し、半田バ
ンプ８を形成しても良く、半田ペーストの印刷の厚さを
加減することにより半田バンプ８の高さを制御できる効
果がある。
ーストを選択的に印刷した後、加熱し、半田ペーストを
溶融して導電性樹脂層7aの上に半田層を形成し、半田バ
ンプ８を形成しても良く、半田ペーストの印刷の厚さを
加減することにより半田バンプ８の高さを制御できる効
果がある。
以上説明したように本発明は、導電性ペーストを熱硬
化させる事によってカップリング用金属層を形成できる
ので湿式処理でのアルミニウム電極処理のばらつきによ
る品質低下がなく、真空蒸着法のように複雑でかつ多工
程に亘る処理が不用である。従って本発明によって品質
が安定した半田バンプを有する半導体装置の製造方法を
実現できるという効果がある。
化させる事によってカップリング用金属層を形成できる
ので湿式処理でのアルミニウム電極処理のばらつきによ
る品質低下がなく、真空蒸着法のように複雑でかつ多工
程に亘る処理が不用である。従って本発明によって品質
が安定した半田バンプを有する半導体装置の製造方法を
実現できるという効果がある。
第１図（ａ）〜（ｄ）は本発明の一実施例を説明するた
めの工程順に示した半導体チップの断面図、第２図は従
来の半導体装置の製造方法を説明するための半導体チッ
プの断面図である。 １……シリコン基板、２……酸化膜、３……アルミニウ
ム電極、４……絶縁膜、５……開口部、６……印刷用マ
スク、７……導電性ペースト、7a……導電性樹脂層、８
……半田バンプ、10……カップリング用金属膜。
めの工程順に示した半導体チップの断面図、第２図は従
来の半導体装置の製造方法を説明するための半導体チッ
プの断面図である。 １……シリコン基板、２……酸化膜、３……アルミニウ
ム電極、４……絶縁膜、５……開口部、６……印刷用マ
スク、７……導電性ペースト、7a……導電性樹脂層、８
……半田バンプ、10……カップリング用金属膜。
Claims (1)
- 【請求項１】素子領域を有する半導体基板の上に第１の
絶縁膜を設け前記第１の絶縁膜上に前記素子領域に接続
する配線を設ける工程と、前記配線を含む前記半導体基
板全面に第２の絶縁膜を設けた後該第２の絶縁膜を選択
的にエッチングし、前記配線上の該第２の絶縁膜に開口
部を設ける工程と、前記開口部の前記配線上に印刷法に
より直接に金，銀等の貴金属を含有してなる導電性樹脂
膜を形成する工程と、前記導電性樹脂膜の上に半田を溶
着して半田バンプを形成する工程とを含むことを特徴と
する半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1106209A JP2811741B2 (ja) | 1989-04-25 | 1989-04-25 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1106209A JP2811741B2 (ja) | 1989-04-25 | 1989-04-25 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH02284426A JPH02284426A (ja) | 1990-11-21 |
| JP2811741B2 true JP2811741B2 (ja) | 1998-10-15 |
Family
ID=14427767
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1106209A Expired - Fee Related JP2811741B2 (ja) | 1989-04-25 | 1989-04-25 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2811741B2 (ja) |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2751912B2 (ja) | 1996-03-28 | 1998-05-18 | 日本電気株式会社 | 半導体装置およびその製造方法 |
| US6461953B1 (en) | 1998-08-10 | 2002-10-08 | Fujitsu Limited | Solder bump forming method, electronic component mounting method, and electronic component mounting structure |
| WO2006112384A1 (ja) * | 2005-04-15 | 2006-10-26 | Matsushita Electric Industrial Co., Ltd. | 電子部品接続用突起電極とそれを用いた電子部品実装体およびそれらの製造方法 |
| JP4729963B2 (ja) * | 2005-04-15 | 2011-07-20 | パナソニック株式会社 | 電子部品接続用突起電極とそれを用いた電子部品実装体およびそれらの製造方法 |
| EP2071619A1 (en) * | 2006-10-05 | 2009-06-17 | NEC Corporation | Semiconductor package and method for producing semiconductor package |
| JP2008227359A (ja) * | 2007-03-15 | 2008-09-25 | Fujitsu Ltd | 半導体装置および半導体装置の製造方法 |
-
1989
- 1989-04-25 JP JP1106209A patent/JP2811741B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH02284426A (ja) | 1990-11-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6586322B1 (en) | Method of making a bump on a substrate using multiple photoresist layers | |
| US6232212B1 (en) | Flip chip bump bonding | |
| JP2001093928A (ja) | 半導体装置及びその製造方法 | |
| JP2809088B2 (ja) | 半導体装置の突起電極構造およびその突起電極形成方法 | |
| US6905915B2 (en) | Semiconductor device and method of manufacturing the same, and electronic instrument | |
| JP2811741B2 (ja) | 半導体装置の製造方法 | |
| JP2643097B2 (ja) | 金属コンタクト形成方法 | |
| KR100764386B1 (ko) | 고온공정에 적합한 절연구조체 및 그 제조방법 | |
| US5396702A (en) | Method for forming solder bumps on a substrate using an electrodeposition technique | |
| JPH02251145A (ja) | 突起電極形成方法 | |
| JPH0357617B2 (ja) | ||
| JP3394696B2 (ja) | 半導体装置及びその製造方法 | |
| US6576541B2 (en) | Method and structure for producing bumps on an IC package substrate | |
| JP2721580B2 (ja) | 半導体装置の製造方法 | |
| JP3173109B2 (ja) | 半導体素子及びその製造方法 | |
| JP2762958B2 (ja) | バンプの形成方法 | |
| JPH01238044A (ja) | 半導体装置 | |
| JP3847260B2 (ja) | Ｉｃウエハを用いたフリップチップ型ｉｃの製造方法 | |
| JPH05267306A (ja) | 半導体装置の製造方法 | |
| JP4019005B2 (ja) | Ｉｃウエハ及びそれを用いたフリップチップ型ｉｃの製造方法 | |
| JPH02232947A (ja) | 半導体集積回路装置およびその実装方法 | |
| EP0201916A2 (en) | Bonding method of semiconductor device | |
| JPH1079403A (ja) | 半導体装置及びその製造方法 | |
| JPH0745664A (ja) | 半導体装置の実装方法 | |
| JP3351878B2 (ja) | 半導体装置およびその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |