JPH09246959A - 周波数合成装置 - Google Patents
周波数合成装置Info
- Publication number
- JPH09246959A JPH09246959A JP2139097A JP2139097A JPH09246959A JP H09246959 A JPH09246959 A JP H09246959A JP 2139097 A JP2139097 A JP 2139097A JP 2139097 A JP2139097 A JP 2139097A JP H09246959 A JPH09246959 A JP H09246959A
- Authority
- JP
- Japan
- Prior art keywords
- synthesizer
- frequency
- phase
- output
- modifier
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000015572 biosynthetic process Effects 0.000 title abstract description 6
- 238000003786 synthesis reaction Methods 0.000 title abstract description 6
- 239000003607 modifier Substances 0.000 claims description 35
- 238000010586 diagram Methods 0.000 description 7
- 238000006243 chemical reaction Methods 0.000 description 3
- 230000006870 function Effects 0.000 description 3
- 230000009286 beneficial effect Effects 0.000 description 1
- 230000001010 compromised effect Effects 0.000 description 1
- 230000001934 delay Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 230000001360 synchronised effect Effects 0.000 description 1
- 230000007704 transition Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L1/00—Arrangements for detecting or preventing errors in the information received
- H04L1/22—Arrangements for detecting or preventing errors in the information received using redundant apparatus to increase reliability
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/07—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop using several loops, e.g. for redundant clock signal generation
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L7/00—Arrangements for synchronising receiver with transmitter
- H04L7/0079—Receiver details
- H04L7/0083—Receiver details taking measures against momentary loss of synchronisation, e.g. inhibiting the synchronisation, using idle words or using redundant clocks
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
- Synchronisation In Digital Transmission Systems (AREA)
Abstract
(57)【要約】
【課題】信号発生器としての周波数合成装置がバックア
ップ用の周波数合成装置に切り替わるときに発生する位
相ヒットの大きさを低減することのできる装置を提供す
る。 【解決手段】本発明の一実施例によれば、１つのデジタ
ル周波数合成装置を別の周波数合成装置に位相ロックす
るための装置が提供される。前者はスレーブ、後者はマ
スタである。マスタの方が常時選択されているようにし
て、両方の周波数合成装置の出力が下流の回路に対して
利用可能にされている場合、位相ロックは、マスタから
スレーブへ、およびその逆に切り替わる結果として発生
する位相ヒットを最小限にする。この装置は、マスタの
周波数合成装置が故障した場合に、再構成として知られ
る切り替えが自動的にかつ迅速になされることを可能に
する。
ップ用の周波数合成装置に切り替わるときに発生する位
相ヒットの大きさを低減することのできる装置を提供す
る。 【解決手段】本発明の一実施例によれば、１つのデジタ
ル周波数合成装置を別の周波数合成装置に位相ロックす
るための装置が提供される。前者はスレーブ、後者はマ
スタである。マスタの方が常時選択されているようにし
て、両方の周波数合成装置の出力が下流の回路に対して
利用可能にされている場合、位相ロックは、マスタから
スレーブへ、およびその逆に切り替わる結果として発生
する位相ヒットを最小限にする。この装置は、マスタの
周波数合成装置が故障した場合に、再構成として知られ
る切り替えが自動的にかつ迅速になされることを可能に
する。
Description
【０００１】
【産業上の利用分野】本発明は、遠隔通信に用いられる
周波数合成装置の同期を維持することに関するものであ
る。とりわけ、本発明は、その周波数が同じ基準によっ
て統制される、位相同期周波数合成装置に関するもので
ある。
周波数合成装置の同期を維持することに関するものであ
る。とりわけ、本発明は、その周波数が同じ基準によっ
て統制される、位相同期周波数合成装置に関するもので
ある。
【０００２】
【従来の技術】遠隔通信タイミング信号発生器（ＴＳ
Ｇ）には、一般に、単一の故障によって出力信号の発生
が妨げられないように、冗長周波数合成装置が組み込ま
れている。任意の特定の時間に選択される周波数合成装
置は１つだけであるため、選択された周波数合成装置が
故障すると、再構成が開始され、バックアップ周波数合
成装置が選択される。最も単純な設計の場合、周波数合
成装置の位相を同期させる試みはなされない。この結
果、一般に、再構成によって出力に大きい位相ヒットが
生じる。
Ｇ）には、一般に、単一の故障によって出力信号の発生
が妨げられないように、冗長周波数合成装置が組み込ま
れている。任意の特定の時間に選択される周波数合成装
置は１つだけであるため、選択された周波数合成装置が
故障すると、再構成が開始され、バックアップ周波数合
成装置が選択される。最も単純な設計の場合、周波数合
成装置の位相を同期させる試みはなされない。この結
果、一般に、再構成によって出力に大きい位相ヒットが
生じる。
【０００３】ある先行技術によるアプローチでは、出力
信号経路に同等の遅延を加えることによって周波数合成
装置間における遅延差が補償される。図１には、周波数
合成装置の同期をとる遅延補償方法の先行技術による実
施に関するブロック図が示されている。独立した局部発
振器及び同調入力によって駆動される２つの独立したデ
ジタル周波数合成装置が、両方とも、同じ外部基準周波
数に追随させられる。基準再構成によって出力位相ヒッ
トが生じないようにするため、周波数合成装置の位相が
比較されて、誤差信号が生じ、これが、ある伝達関数Ａ
によって増幅され、積分されて、スレーブとして選択さ
れた周波数合成装置の後に配置された可変遅延回路の制
御入力に加えられる。
信号経路に同等の遅延を加えることによって周波数合成
装置間における遅延差が補償される。図１には、周波数
合成装置の同期をとる遅延補償方法の先行技術による実
施に関するブロック図が示されている。独立した局部発
振器及び同調入力によって駆動される２つの独立したデ
ジタル周波数合成装置が、両方とも、同じ外部基準周波
数に追随させられる。基準再構成によって出力位相ヒッ
トが生じないようにするため、周波数合成装置の位相が
比較されて、誤差信号が生じ、これが、ある伝達関数Ａ
によって増幅され、積分されて、スレーブとして選択さ
れた周波数合成装置の後に配置された可変遅延回路の制
御入力に加えられる。
【０００４】実際には、可変遅延回路は、時間に関して
制限のない補償範囲を可能にする比較的複雑な設計を必
要とする場合がある。さらに、クロック再構成における
スレーブ・マスタ遷移中に、スレーブ周波数合成装置に
加えられる遅延値にラッチをかけ、保持しなければなら
ない。
制限のない補償範囲を可能にする比較的複雑な設計を必
要とする場合がある。さらに、クロック再構成における
スレーブ・マスタ遷移中に、スレーブ周波数合成装置に
加えられる遅延値にラッチをかけ、保持しなければなら
ない。
【０００５】もう１つの先行アプローチの場合、選択さ
れた周波数合成装置の出力が、通常の追随ハードウェア
及びファームウェアを利用して、バックアップ周波数合
成装置の追随基準として用いられる。しかし、それが有
効であるためには、追随アルゴリズムに対する２つの変
更が必要とされる、すなわち、基準に対する位相アライ
メントが必要とされ、さらに、出力のふらつきがある場
合、位相ロックを維持するために、追随帯域幅を大幅に
拡大しなければならない。
れた周波数合成装置の出力が、通常の追随ハードウェア
及びファームウェアを利用して、バックアップ周波数合
成装置の追随基準として用いられる。しかし、それが有
効であるためには、追随アルゴリズムに対する２つの変
更が必要とされる、すなわち、基準に対する位相アライ
メントが必要とされ、さらに、出力のふらつきがある場
合、位相ロックを維持するために、追随帯域幅を大幅に
拡大しなければならない。
【０００６】フィードバック経路における調整すなわち
遅延補償の明示記憶を必要としない位相ロック式デジタ
ル周波数合成装置を備えることが望ましい。周波数合成
装置が、ファームウェアを介在させなくても、同期フィ
ードバック・ループの高帯域幅を備えるなら、さらに有
益である。
遅延補償の明示記憶を必要としない位相ロック式デジタ
ル周波数合成装置を備えることが望ましい。周波数合成
装置が、ファームウェアを介在させなくても、同期フィ
ードバック・ループの高帯域幅を備えるなら、さらに有
益である。
【０００７】
【発明が解決しようとする課題】本発明は、信号発生器
としての周波数合成装置がバックアップ用の周波数合成
装置に切り替わるときに発生する位相ヒットの大きさを
低減することのできる装置を提供することを目的とす
る。
としての周波数合成装置がバックアップ用の周波数合成
装置に切り替わるときに発生する位相ヒットの大きさを
低減することのできる装置を提供することを目的とす
る。
【０００８】
【課題を解決するための手段】本発明では、合成装置周
波数を直接制御する。両方とも、同じか、あるいは、ほ
ぼ同じ外部基準周波数に追随する、２つの独立したデジ
タル周波数合成装置が設けられており、周波数には追随
するが、位相は任意になっている。いつでも、一方がマ
スタに指定され、もう一方がスレーブに指定される。マ
スタ周波数合成装置は、周波数基準追随アルゴリズムに
よって完全に制御される。必要というわけではないが、
フリップ・フロップを１つだけといった単純化が可能な
位相検出器によって、マスタ及びスレーブ周波数合成装
置の出力位相が比較されて、スレーブ周波数合成装置に
関する周波数または位相の修正子として導入される誤差
信号が発生し、位相差によって、スレーブ合成装置の周
波数または位相が補償方向に変更されることになる。位
相検出器の出力が単一ビットの結果である場合、補償刺
激への変換は、実施が簡単である。また、同期の機能性
全体が、ハードウェアで実現可能であり、クロック再構
成の実施を除いて、ファームウェアの介在が不要にな
る。これによって、高同期帯域幅をもたらし、残留誤差
を最小限に抑えることが可能になる。出力がそれ自体の
合成のためにフィードバックされない、フィードフォワ
ード周波数合成アルゴリズムの場合、合成装置修正器が
追随アルゴリズムに全く影響を及ぼさないことは明白で
ある。再構成の際、追随アルゴリズムが、再び円滑に機
能することになり、合成装置修正器によって侵害される
場合でも有効である。スレーブ合成装置は、マスタ合成
装置と周波数及び位相が両方とも同じであるため、位相
の連続性が確保される。「遅延補償」は、周波数合成装
置によって実施され、「ラッチング」は、それが機能す
るために何としても備えていなければならない位相メモ
リによって可能となる。
波数を直接制御する。両方とも、同じか、あるいは、ほ
ぼ同じ外部基準周波数に追随する、２つの独立したデジ
タル周波数合成装置が設けられており、周波数には追随
するが、位相は任意になっている。いつでも、一方がマ
スタに指定され、もう一方がスレーブに指定される。マ
スタ周波数合成装置は、周波数基準追随アルゴリズムに
よって完全に制御される。必要というわけではないが、
フリップ・フロップを１つだけといった単純化が可能な
位相検出器によって、マスタ及びスレーブ周波数合成装
置の出力位相が比較されて、スレーブ周波数合成装置に
関する周波数または位相の修正子として導入される誤差
信号が発生し、位相差によって、スレーブ合成装置の周
波数または位相が補償方向に変更されることになる。位
相検出器の出力が単一ビットの結果である場合、補償刺
激への変換は、実施が簡単である。また、同期の機能性
全体が、ハードウェアで実現可能であり、クロック再構
成の実施を除いて、ファームウェアの介在が不要にな
る。これによって、高同期帯域幅をもたらし、残留誤差
を最小限に抑えることが可能になる。出力がそれ自体の
合成のためにフィードバックされない、フィードフォワ
ード周波数合成アルゴリズムの場合、合成装置修正器が
追随アルゴリズムに全く影響を及ぼさないことは明白で
ある。再構成の際、追随アルゴリズムが、再び円滑に機
能することになり、合成装置修正器によって侵害される
場合でも有効である。スレーブ合成装置は、マスタ合成
装置と周波数及び位相が両方とも同じであるため、位相
の連続性が確保される。「遅延補償」は、周波数合成装
置によって実施され、「ラッチング」は、それが機能す
るために何としても備えていなければならない位相メモ
リによって可能となる。
【０００９】
【実施例】図２には、周波数合成装置を同期させるため
の一般的な実施例１０が示されている。第１の局部発振
器１２は、マスタの働きをする第１のデジタル周波数合
成装置１４に接続されている。第２の局部発振器１６
は、スレーブの働きをする第２のデジタル周波数合成装
置１８に接続されている。第１のデジタル周波数合成装
置１４は、第１の合成装置修正器２０及び第１の位相検
出器２２に接続されている。第２のデジタル周波数合成
装置１８は、第２の合成装置修正器２４及び第２の位相
検出器２６に接続される。第１と第２の位相検出器２
２、２６は、さらに、それぞれ、第１と第２の合成装置
修正器２０、２４に接続されている。第１と第２のデジ
タル周波数合成装置１４、１８の出力は、両方とも、ス
イッチ２８に接続されている。第１と第２の合成装置修
正器２０、２４は、マスタ／スレーブ・コントローラ３
０に接続されている。
の一般的な実施例１０が示されている。第１の局部発振
器１２は、マスタの働きをする第１のデジタル周波数合
成装置１４に接続されている。第２の局部発振器１６
は、スレーブの働きをする第２のデジタル周波数合成装
置１８に接続されている。第１のデジタル周波数合成装
置１４は、第１の合成装置修正器２０及び第１の位相検
出器２２に接続されている。第２のデジタル周波数合成
装置１８は、第２の合成装置修正器２４及び第２の位相
検出器２６に接続される。第１と第２の位相検出器２
２、２６は、さらに、それぞれ、第１と第２の合成装置
修正器２０、２４に接続されている。第１と第２のデジ
タル周波数合成装置１４、１８の出力は、両方とも、ス
イッチ２８に接続されている。第１と第２の合成装置修
正器２０、２４は、マスタ／スレーブ・コントローラ３
０に接続されている。
【００１０】両方とも同じ外部基準周波数に追随する、
２つの独立したデジタル周波数合成装置１４、１８が存
在する。いつも、一方がマスタに指定され、もう一方が
スレーブに指定される。マスタ周波数合成装置１４は、
基準追随アルゴリズムによって完全に制御される。フリ
ップ・フロップが１つだけといった単純化が可能な各位
相検出器２２、２６によって、マスタ及びスレーブ周波
数合成装置１４、１８の出力が比較されて、スレーブ周
波数合成装置１８に関する同調刺激として選択される誤
差信号が発生し、位相差によって、スレーブ合成装置の
周波数が補償方向に変更されることになる。必要という
わけではないが、位相検出器の出力が単一ビットの結果
である場合、補償デジタル同調刺激への変換は、実施が
簡単であり、周波数合成装置が、周波数・位相変換を介
して自動的に調整するので、調整を含む必要がない。ま
た、同期の機能性全体をハードウェアで実現することが
可能であり、クロック再構成の実施を除いて、ファーム
ウェアの介在が不要になる。これによって、高同期帯域
幅をもたらし、残留誤差を最小限に抑えることが可能に
なる。位相の連続性は、設計によりクロック再構成時に
自動的に確保されるので、補償値のラッチングは不要で
ある。「遅延補償」は、周波数合成装置によって有効に
実施され、「ラッチング」は、それが機能するために何
としても備えていなければならない位相メモリによって
可能となる。
２つの独立したデジタル周波数合成装置１４、１８が存
在する。いつも、一方がマスタに指定され、もう一方が
スレーブに指定される。マスタ周波数合成装置１４は、
基準追随アルゴリズムによって完全に制御される。フリ
ップ・フロップが１つだけといった単純化が可能な各位
相検出器２２、２６によって、マスタ及びスレーブ周波
数合成装置１４、１８の出力が比較されて、スレーブ周
波数合成装置１８に関する同調刺激として選択される誤
差信号が発生し、位相差によって、スレーブ合成装置の
周波数が補償方向に変更されることになる。必要という
わけではないが、位相検出器の出力が単一ビットの結果
である場合、補償デジタル同調刺激への変換は、実施が
簡単であり、周波数合成装置が、周波数・位相変換を介
して自動的に調整するので、調整を含む必要がない。ま
た、同期の機能性全体をハードウェアで実現することが
可能であり、クロック再構成の実施を除いて、ファーム
ウェアの介在が不要になる。これによって、高同期帯域
幅をもたらし、残留誤差を最小限に抑えることが可能に
なる。位相の連続性は、設計によりクロック再構成時に
自動的に確保されるので、補償値のラッチングは不要で
ある。「遅延補償」は、周波数合成装置によって有効に
実施され、「ラッチング」は、それが機能するために何
としても備えていなければならない位相メモリによって
可能となる。
【００１１】図３には、本発明の代替実施例１０´が示
されている。第１の局部発振器１２は、マスタの働きを
する第１のデジタル周波数合成装置１４に接続されてい
る。第２の局部発振器１６は、スレーブの働きをする第
２のデジタル周波数合成装置１８に接続されている。出
力を備えた第１のデジタル周波数合成装置１４は、第１
の合成装置修正器２０及び第１の位相検出器２２に接続
されている。出力を備えた第２のデジタル周波数合成装
置１８は、第２の合成装置修正器２４及び第２の位相検
出器２６に接続されている。第１及び第２の位相検出器
２２、２６は、さらに、それぞれ、第１及び第２の合成
装置修正器２０、２４に接続されている。第１及び第２
のデジタル合成装置１４、１８の出力は、両方とも、ス
イッチ２８に接続されている。第１及び第２の合成装置
修正器２０、２４は、マスタ／スレーブ・コントローラ
３０に接続されている。第１のパルス検出器３２は、第
２のデジタル周波数合成装置１８の出力と第１の合成装
置修正器２０の間に接続されている。第２のパルス検出
器３４は、第１のデジタル周波数合成装置１４の出力と
第２の合成装置修正器２４の間に接続されている。
されている。第１の局部発振器１２は、マスタの働きを
する第１のデジタル周波数合成装置１４に接続されてい
る。第２の局部発振器１６は、スレーブの働きをする第
２のデジタル周波数合成装置１８に接続されている。出
力を備えた第１のデジタル周波数合成装置１４は、第１
の合成装置修正器２０及び第１の位相検出器２２に接続
されている。出力を備えた第２のデジタル周波数合成装
置１８は、第２の合成装置修正器２４及び第２の位相検
出器２６に接続されている。第１及び第２の位相検出器
２２、２６は、さらに、それぞれ、第１及び第２の合成
装置修正器２０、２４に接続されている。第１及び第２
のデジタル合成装置１４、１８の出力は、両方とも、ス
イッチ２８に接続されている。第１及び第２の合成装置
修正器２０、２４は、マスタ／スレーブ・コントローラ
３０に接続されている。第１のパルス検出器３２は、第
２のデジタル周波数合成装置１８の出力と第１の合成装
置修正器２０の間に接続されている。第２のパルス検出
器３４は、第１のデジタル周波数合成装置１４の出力と
第２の合成装置修正器２４の間に接続されている。
【００１２】本実施例の場合、制御周波数合成装置の出
力が、パルス検出され、位相または周波数に関して、非
制御合成装置修正器を使用可能にするために用いられ
る。
力が、パルス検出され、位相または周波数に関して、非
制御合成装置修正器を使用可能にするために用いられ
る。
【００１３】図４には、図２に示す第１の合成装置修正
器のような合成装置修正器の実施例が示されている。１
ビット・マルチプレクサ３４の「高」入力が、デジタル
周波数合成装置１４の１つに接続される。１ビット・マ
ルチプレクサ３４の「低」入力が、対応する位相検出器
２２に接続され、出力が、選択されたデジタル周波数合
成装置１４に接続される。選択ラインが、マスタ／スレ
ーブ・コントローラ３０に接続される。ラッチ３６が、
入力として同調入力を受信する。ラッチ３６の出力が、
選択されたデジタル周波数合成装置１４に接続される。
器のような合成装置修正器の実施例が示されている。１
ビット・マルチプレクサ３４の「高」入力が、デジタル
周波数合成装置１４の１つに接続される。１ビット・マ
ルチプレクサ３４の「低」入力が、対応する位相検出器
２２に接続され、出力が、選択されたデジタル周波数合
成装置１４に接続される。選択ラインが、マスタ／スレ
ーブ・コントローラ３０に接続される。ラッチ３６が、
入力として同調入力を受信する。ラッチ３６の出力が、
選択されたデジタル周波数合成装置１４に接続される。
【００１４】合成装置修正器２０を、次のように同調さ
せることが可能である。同調周波数は、Ｍビット・ワー
ドによって表すことが可能である。最下位ビット（ＬＳ
Ｂ）αまたはβがビット０〜Ｎで表される（ここで、Ｎ
＜Ｍ）。最上位ビット（ＭＳＢ）γは、ビットＮ＋１〜
Ｍで表される。 係数＝γ（２N）＋α （１） 式１は、合成装置修正器がマスタ・モードにある場合の
周波数を示すものである。 係数＝γ（２N）＋β （２） 式２は、合成装置修正器がスレーブ・モードにある場合
の周波数を示すものである。β／２Nは、位相検出器の
出力が「高」になる平均時間率である。 ＦOUT ＝ ＦCLOCK ・ 係数／２M （３） （係数）／２M ＝＜０．５の場合、式３は有効である。
Ｎは、α／２Nが０．５に相応に近くなるように選択さ
れる。
せることが可能である。同調周波数は、Ｍビット・ワー
ドによって表すことが可能である。最下位ビット（ＬＳ
Ｂ）αまたはβがビット０〜Ｎで表される（ここで、Ｎ
＜Ｍ）。最上位ビット（ＭＳＢ）γは、ビットＮ＋１〜
Ｍで表される。 係数＝γ（２N）＋α （１） 式１は、合成装置修正器がマスタ・モードにある場合の
周波数を示すものである。 係数＝γ（２N）＋β （２） 式２は、合成装置修正器がスレーブ・モードにある場合
の周波数を示すものである。β／２Nは、位相検出器の
出力が「高」になる平均時間率である。 ＦOUT ＝ ＦCLOCK ・ 係数／２M （３） （係数）／２M ＝＜０．５の場合、式３は有効である。
Ｎは、α／２Nが０．５に相応に近くなるように選択さ
れる。
【００１５】この実施例の場合、位相検出器２２、２６
は、クロックＡが入力Ｂに遅れる場合、「高」が５０％
を超え、クロックＡが入力Ｂより進む場合、「低」が５
０％を超える出力を生じるように設計されている。位相
検出器の出力は、１００％「低」〜１００％「高」の出
力能力範囲を備えていることが望ましい。図５Ａ〜Ｂに
は、位相差対β／２N（位相検出器の出力が「高」にな
る平均時間率）が示されている。
は、クロックＡが入力Ｂに遅れる場合、「高」が５０％
を超え、クロックＡが入力Ｂより進む場合、「低」が５
０％を超える出力を生じるように設計されている。位相
検出器の出力は、１００％「低」〜１００％「高」の出
力能力範囲を備えていることが望ましい。図５Ａ〜Ｂに
は、位相差対β／２N（位相検出器の出力が「高」にな
る平均時間率）が示されている。
【００１６】以上、本発明の実施例について詳述した
が、以下、本発明の各実施態様の例を示す。
が、以下、本発明の各実施態様の例を示す。
【００１７】[実施態様１]局部発振器（１２、１６）
と、出力を有し、前記局部発振器に接続されたデジタル
周波数合成装置（１４、１８）と、前記デジタル周波数
合成装置に接続された合成装置修正器（２０、２４）
と、前記合成装置修正器と前記デジタル周波数合成装置
の出力とに接続された位相検出器（２２、２６）と、を
有して成る第１、第２の合成装置システムと、前記第
１、第２の合成装置システムの合成装置修正器に接続さ
れたマスタ／スレーブ・コントローラ（３０）と、前記
第１、第２の合成装置システムのデジタル周波数合成装
置の出力に接続されたスイッチ（２８）と、を備えて成
り、前記合成装置修正器が、マスタ、及び、マスタに追
随するスレーブの両方に調和した同調刺激を生じる働き
をし、前記第１の合成装置システムの前記位相検出器
（２２）が、前記第２の合成装置システムのデジタル周
波数合成装置（１８）の出力に接続され、前記第２の合
成装置システムの位相検出器（２６）が、前記第１の合
成装置システムの前記デジタル周波数合成装置（１４）
の出力に接続されていることを特徴とする、デジタル周
波数合成装置の同期をとるための装置。
と、出力を有し、前記局部発振器に接続されたデジタル
周波数合成装置（１４、１８）と、前記デジタル周波数
合成装置に接続された合成装置修正器（２０、２４）
と、前記合成装置修正器と前記デジタル周波数合成装置
の出力とに接続された位相検出器（２２、２６）と、を
有して成る第１、第２の合成装置システムと、前記第
１、第２の合成装置システムの合成装置修正器に接続さ
れたマスタ／スレーブ・コントローラ（３０）と、前記
第１、第２の合成装置システムのデジタル周波数合成装
置の出力に接続されたスイッチ（２８）と、を備えて成
り、前記合成装置修正器が、マスタ、及び、マスタに追
随するスレーブの両方に調和した同調刺激を生じる働き
をし、前記第１の合成装置システムの前記位相検出器
（２２）が、前記第２の合成装置システムのデジタル周
波数合成装置（１８）の出力に接続され、前記第２の合
成装置システムの位相検出器（２６）が、前記第１の合
成装置システムの前記デジタル周波数合成装置（１４）
の出力に接続されていることを特徴とする、デジタル周
波数合成装置の同期をとるための装置。
【００１８】[実施態様２]前記第２の合成装置修正器と
前記第１の合成装置システムの前記デジタル周波数合成
装置の出力との間に接続された第１のパルス検出器（３
２）と、前記第１の合成装置修正器と前記第２の合成装
置システムの前記デジタル周波数合成装置の出力との間
に接続された第２のパルス検出器（３３）と、をさらに
備えて成り、制御合成装置システムの出力に接続された
パルス検出器によって、制御合成装置システムが非制御
周波数合成装置の合成装置修正器を位相および周波数に
関して制御することが可能にされたことを特徴とする、
実施態様１に記載の装置。
前記第１の合成装置システムの前記デジタル周波数合成
装置の出力との間に接続された第１のパルス検出器（３
２）と、前記第１の合成装置修正器と前記第２の合成装
置システムの前記デジタル周波数合成装置の出力との間
に接続された第２のパルス検出器（３３）と、をさらに
備えて成り、制御合成装置システムの出力に接続された
パルス検出器によって、制御合成装置システムが非制御
周波数合成装置の合成装置修正器を位相および周波数に
関して制御することが可能にされたことを特徴とする、
実施態様１に記載の装置。
【００１９】[実施態様３]前記合成装置修正器の１つに
よって、対応する周波数合成装置が周波数に関して修正
されることを特徴とする、実施態様２に記載の装置。
よって、対応する周波数合成装置が周波数に関して修正
されることを特徴とする、実施態様２に記載の装置。
【００２０】[実施態様４]前記合成装置修正器の１つに
よって、対応する周波数合成装置が位相に関して修正さ
れることを特徴とする、実施態様２に記載の装置。
よって、対応する周波数合成装置が位相に関して修正さ
れることを特徴とする、実施態様２に記載の装置。
【００２１】
【発明の効果】以上説明したように、本発明を用いるこ
とにより、信号発生器としての周波数合成装置がバック
アップ用の周波数合成装置に切り替わるときに発生する
位相ヒットの大きさを、遅延回路などの位相調整回路を
用いることなく低減することができる。
とにより、信号発生器としての周波数合成装置がバック
アップ用の周波数合成装置に切り替わるときに発生する
位相ヒットの大きさを、遅延回路などの位相調整回路を
用いることなく低減することができる。
【図１】先行技術の例を示す図である。
【図２】位相ロック式周波数合成装置に関する本発明の
一実施例を示す図である。
一実施例を示す図である。
【図３】本発明の別の実施例を示す図である。
【図４】図２に示す周波数合成装置修正器を示す図であ
る。
る。
【図５Ａ】図２に示す位相検出器を示す図である。
【図５Ｂ】図２に示す位相検出器の動作を説明するため
の図である。
の図である。
１２：第１の局部発振器 １４：第１のデジタル周波数合成装置 １６：第２の局部発振器 １８：第２のデジタル周波数合成装置 ２０：第１の合成装置修正器 ２２：第１の位相検出器 ２４：第２の合成装置修正器 ２６：第２の位相検出器 ２８：スイッチ ３０：マスタ／スレーブ・コントローラ ３２：第１のパルス検出器 ３４：第２のパルス検出器 ３６：ラッチ
Claims (1)
- 【請求項１】局部発振器と、 出力を有し、前記局部発振器に接続されたデジタル周波
数合成装置と、 前記デジタル周波数合成装置に接続された合成装置修正
器と、 前記合成装置修正器と前記デジタル周波数合成装置の出
力とに接続された位相検出器と、 を有して成る第１、第２の合成装置システムと、 前記第１、第２の合成装置システムの合成装置修正器に
接続されたマスタ／スレーブ・コントローラと、 前記第１、第２の合成装置システムのデジタル周波数合
成装置の出力に接続されたスイッチと、 を備えて成り、前記合成装置修正器が、マスタ、及び、
マスタに追随するスレーブの両方に調和した同調刺激を
生じる働きをし、 前記第１の合成装置システムの前記位相検出器が、前記
第２の合成装置システムのデジタル周波数合成装置の出
力に接続され、前記第２の合成装置システムの位相検出
器が、前記第１の合成装置システムの前記デジタル周波
数合成装置の出力に接続されていることを特徴とする、
デジタル周波数合成装置の同期をとるための装置。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US08/604,231 US5631933A (en) | 1996-02-21 | 1996-02-21 | Phase-locked digital synthesizers |
| US604,231 | 1996-02-21 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH09246959A true JPH09246959A (ja) | 1997-09-19 |
Family
ID=24418750
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2139097A Pending JPH09246959A (ja) | 1996-02-21 | 1997-02-04 | 周波数合成装置 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US5631933A (ja) |
| EP (1) | EP0792022A1 (ja) |
| JP (1) | JPH09246959A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN100395961C (zh) * | 2003-08-27 | 2008-06-18 | 华为技术有限公司 | 主备时钟的相位对齐方法 |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH11298380A (ja) * | 1998-04-08 | 1999-10-29 | Nec Saitama Ltd | クロック生成回路 |
| AU2001275880A1 (en) * | 2000-07-10 | 2002-01-21 | Silicon Laboratories, Inc. | Digitally-synthesized loop filter circuit particularly useful for a phase locked loop |
| US7276952B2 (en) * | 2005-10-28 | 2007-10-02 | Hewlett-Packard Development Company, L.P. | Clock signal generation using digital frequency synthesizer |
| US8570108B2 (en) | 2011-08-05 | 2013-10-29 | Qualcomm Incorporated | Injection-locking a slave oscillator to a master oscillator with no frequency overshoot |
| CN107681994B (zh) * | 2017-09-23 | 2020-11-17 | 深圳大学 | 一种振荡器电路 |
Family Cites Families (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4030045A (en) * | 1976-07-06 | 1977-06-14 | International Telephone And Telegraph Corporation | Digital double differential phase-locked loop |
| DE2907608A1 (de) * | 1979-02-27 | 1980-08-28 | Siemens Ag | Schaltungsanordnung zur takterzeugung in fernmeldeanlagen, insbesondere zeitmultiplex-digital-vermittlungsanlagen |
| US4282493A (en) * | 1979-07-02 | 1981-08-04 | Motorola, Inc. | Redundant clock signal generating circuitry |
| US4598257A (en) * | 1983-05-31 | 1986-07-01 | Siemens Corporate Research & Support, Inc. | Clock pulse signal generator system |
| IT1218072B (it) * | 1988-06-13 | 1990-04-12 | Sgs Thomson Microelectronics | Circuito per la sintonizzazione ad alta efficienza di frequenze video |
| JPH0797328B2 (ja) * | 1988-10-25 | 1995-10-18 | インターナシヨナル・ビジネス・マシーンズ・コーポレーシヨン | フオールト・トレラント同期システム |
| US4947382A (en) * | 1989-04-11 | 1990-08-07 | Vista Labs, Inc. | Direct digital locked loop |
| US5355090A (en) * | 1989-10-06 | 1994-10-11 | Rockwell International Corporation | Phase corrector for redundant clock systems and method |
| JPH04313917A (ja) * | 1991-03-29 | 1992-11-05 | Mitsubishi Electric Corp | ダブルｐｌｌ装置 |
| US5184350A (en) * | 1991-04-17 | 1993-02-02 | Raytheon Company | Telephone communication system having an enhanced timing circuit |
| US5391996A (en) * | 1993-11-19 | 1995-02-21 | General Instrument Corporation Of Delaware | Techniques for generating two high frequency signals with a constant phase difference over a wide frequency band |
-
1996
- 1996-02-21 US US08/604,231 patent/US5631933A/en not_active Expired - Lifetime
- 1996-10-30 EP EP96117426A patent/EP0792022A1/en not_active Withdrawn
-
1997
- 1997-02-04 JP JP2139097A patent/JPH09246959A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN100395961C (zh) * | 2003-08-27 | 2008-06-18 | 华为技术有限公司 | 主备时钟的相位对齐方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| US5631933A (en) | 1997-05-20 |
| EP0792022A1 (en) | 1997-08-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6011732A (en) | Synchronous clock generator including a compound delay-locked loop | |
| US6683478B2 (en) | Apparatus for ensuring correct start-up and phase locking of delay locked loop | |
| US6166572A (en) | Voltage-controlled delay line, direct phase controlled voltage-controlled oscillator, clock/data recovery circuit, and clock/data recovery apparatus | |
| JP2954773B2 (ja) | システムクロックの位相制御方式 | |
| JP3255418B2 (ja) | ディジタル制御の水晶発振器 | |
| EP1148648B1 (en) | Frequency synthesizer | |
| US6204732B1 (en) | Apparatus for clock signal distribution, with transparent switching capability between two clock distribution units | |
| US6271697B1 (en) | Semiconductor integrated circuit device | |
| KR960702233A (ko) | 다중 위상 동기 클럭 복원 회로(a multiple phase-lock-loop clock recovery circuit) | |
| JP3121583B2 (ja) | クロック用の信号供給回路 | |
| JP4615089B2 (ja) | 遅延ロックループ回路 | |
| JPH09246959A (ja) | 周波数合成装置 | |
| US20070164797A1 (en) | Method and apparatus to eliminate clock phase error in a multi-phase clock circuit | |
| JP2004120433A (ja) | 位相同期ループ回路 | |
| KR20000061197A (ko) | 복수의 위상동기루프를 이용한 클록 주파수 제어장치 및 방법 | |
| JP2000148281A (ja) | クロック選択回路 | |
| JP3253514B2 (ja) | Ｐｌｌ回路におけるクロック生成回路 | |
| JP3062179B1 (ja) | 冗長系クロック位相調整回路 | |
| JP2924846B2 (ja) | 半導体集積回路 | |
| JP3612497B2 (ja) | 移動通信基地局装置のクロック同期システム及び方法 | |
| KR100328761B1 (ko) | 광통신 시스템의 시스템 클럭 유니트 스위칭 장치 | |
| JP3982095B2 (ja) | 位相同期回路 | |
| JP3034388B2 (ja) | 位相同期発振器 | |
| KR20010026746A (ko) | 지연동기루프 모드를 갖는 위상동기루프 회로 | |
| KR19990069051A (ko) | 전하펌프 위상동기루프 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040116 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040116 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20060804 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060810 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20070201 |