TW419617B - Intermediate layer lithography - Google Patents

Intermediate layer lithography Download PDF

Info

Publication number
TW419617B
TW419617B TW85110667A TW85110667A TW419617B TW 419617 B TW419617 B TW 419617B TW 85110667 A TW85110667 A TW 85110667A TW 85110667 A TW85110667 A TW 85110667A TW 419617 B TW419617 B TW 419617B
Authority
TW
Taiwan
Prior art keywords
layer
photoresist
patterned
barc
etching
Prior art date
Application number
TW85110667A
Other languages
English (en)
Inventor
Robert Kraft
Original Assignee
Texas Instruments Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Texas Instruments Inc filed Critical Texas Instruments Inc
Application granted granted Critical
Publication of TW419617B publication Critical patent/TW419617B/zh

Links

Classifications

    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/26—Processing photosensitive materials; Apparatus therefor
    • G03F7/40—Treatment after imagewise removal, e.g. baking
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • H01L21/0274—Photolithographic processes
    • H01L21/0276—Photolithographic processes using an anti-reflective coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/0337—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/0338—Process specially adapted to improve the resolution of the mask
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32139—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer using masks

Landscapes

  • Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Drying Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)

Description

經濟部智慧財產局員工消費合作社印製 A 1 ^ b 1 7 ___B7 五、發明說明（1 ) 斧明背景 本發明係有關於電子半導體裝置，尤其是此裝置的製 造方法。 具有高裝置密度的半導體積體電路需最小尺寸結構， 如用於場效電晶體（FET)的短閘極，用於雙極電晶體的小 射極，及裝置之間的窄互連結線。此多晶矽或金屬結構的 形成基本上包含在多晶石夕或金屬層上的光阻層中，藉由使 光線通過包含所欲結構圖樣之光柵（reticle)將光阻曝 光，而界定此結構之位址。在光阻曝光及顯影之後，使用 圖樣化光阻作為蝕刻罩而不等向蝕刻多晶矽或金屬之下 層。因此最小多晶矽或金屬線寬等於可在光阻中顯影之最 小線寬。現在的光學步進機使用波長365nm的光線（稱為 I線’依用以產生光線之高壓水銀弧燈之對應發射線而命 名）將光阻曝光’而無法利用I線石版印刷術產生令人滿 意之小於約0· 30μm且標準差小於約〇.〇1 μπι的光阻中的 圖樣化線寬。 圖la-c示產生次石版印刷多晶矽閘極結構的一已知 方法’且包含在多晶矽層上以最小幾何將光阻圖樣化（圖 la)、等向蝕刻該光阻以減少線寬（圖lb)、及應用減少線 寬的光阻作為蝕刻罩而不等向蝕刻多晶矽（圖lc)。此方法 所產生的問題包含對多晶石夕的污染。 應用光阻罩於不等向蝕刻多晶矽閘極會在蝕刻後於多 晶矽閘極的邊緣上留下硬化光阻之殘餘脊部。在多晶矽蝕 刻期間，電漿蝕刻使光阻側壁變硬，且隨後的氡電漿光阻 -------^liil--------------訂 *!1_ 丨丨 f -線· - . r. (請先Μ讀背面之注意事項再填寫本頁) 本紙張尺度適用中國國家標準（CNS)A4規格（2]ϋχ 297公釐） 8534ΤΪ
五、發明說明（2 ) 經濟部智慧財產局員工消費合作社印製 剝除不會完全移除該脊部；可見圖ld。而且，可使用個別 之濕蝕刻以移除脊部，但對於修改缺乏完整性。在隨後的 熱處理期間，任何殘留脊部將碳化，且在自行對準閘極矽 化處理中會阻礙二矽化鈦（TiSi〇的形成。因此如何簡易且 完全移除殘餘光阻即為一問題。 發明概述 本發明經由在光阻及欲蝕刻之材料間使用中間層，且 側向蝕刻以石版印刷術界定之光阻圖樣或中間層以使線寬 收縮而提供次石版印刷圖樣。中間層的作用為G)用於光 阻曝光之抗反射層，（2)用於隨後侧向蝕刻的蝕刻止部或 犧牲層，及/或（3)用於移除硬化殘留光阻的舉離（iift〇ff) 層。 本發明的優點含有可利用簡單的方法進行次石版印刷 之圖樣化以及完整之光阻移除。 围式簡單說明 為簡化起見下列諸圖為示意圖。 圖la-d為已知的次石版印刷圖樣法。 圖2a-h不光阻圖樣化之第—較佳實施例之載面圖及 平面圖。 圖3為使用第一較佳實施例進行不等向蝕刻後的截面 圖。 圖4a-d示光阻圖樣化的第二較佳實施例。 圖5示蝕刻選擇。 圖6示多晶石夕钱刻。 -4 - 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公穿） IV n ^^1 ^^1 I ·1· n ^^1 ^^1 nfe If til *1 i - *· {請先閱讀背面之注意事項再填寫本頁) 經濟部智慧財產局員工消費合作社印製 41 9b1 7 ：\7 _ B7 五、發明說明（3 ) 圖7a-b為第三較佳實施例方法的截面圓。 圖8a-e為第四較佳實施例方法的截面圖。 圖9a-d為第五較佳實施例方法的截面圖。 較佳實施例銳.明 概述 產生次石版印刷圖樣的較佳實施例方法中係於光阻及 欲圖樣化之材料間***中間層，且使用下列步驟：首先於 光阻中曝光且顯影具有最小線寬之圖樣，然後側向（例如 等向）移除光阻或中間層或兩者，以均勻地收縮中間層至 一次小線寬，此隨後對欲圖樣化之材料提供蝕刻罩。中間 層可提供（1)在光阻曝光期間的抗反射功能（2)蝕刻止部或 犧牲層以在隨後的側向移除期間保護下層材料層及/或(3) 在材料已圊樣化之後的殘餘蝕刻之舉離層。 可在如多晶矽、金屬、絕緣體、鐵電等等材料上產生 次石版印刷圖樣及殘餘舉離。次石版印刷圖樣可定義用於 積體電路的最小尺寸項目，如閘極長度及互連結線寬。 農二較佳實施你丨 圖2a-h示第一較佳實施例光阻圖樣化方法，可用於 形成供閘極層級多晶矽蝕刻之罩。尤其是，可從具（1〇〇) 疋的單晶石夕基底202開始，且基本上利用供元件製造的 P及η型摻雜井區，亦利用隔離氧化物2〇3、厚約6_1〇nm 的閘極氧化物204及厚約300-500mi的閘極層級多晶矽層 206，且可摻雜、未摻雜或只有某一部份摻離。接著進行 下列步驟： 本紙張尺度適用家標準（CNS)A4规格（21G X 297公釐) -----：- <請先閲讀背面之注意事項再填寫本頁) ^--------訂---------線- 經濟部智慧財產局員工消費合作社印製 4 19 617 % _____B7_ 五、發明說明（4 ) (1) 在多晶矽206上濺射沉積厚55nm的氮化鈦（TiN)層 208。TiN層208用做為供I線石版印刷的埋入之抗反射覆 層（“BARC”）；即，TiN大量吸收365nm波長光線。沒有TiN 或其他的BARC ’則下層多晶矽206會反射曝光光線使之貫 穿上層光阻’而產生干涉，使光阻的曝光程度與位址有 關’此係因光阻厚度隨著突起如隔離氧化物203而變。 (2) 在TiN BARC 208上旋塗約ljwm厚的丨線光阻層 210 ;層210的厚度視下層圖樣而定。可由“cyclized polyisoprene”聚合物及疊氮化物（azide)感測劑製成I線 光阻。如果需要的話可使用軟培（softbake)光阻210。可 參見圖2a-b之截面圖及平面圖。 · (3) 以丨線石版印刷系統將光阻210曝光，以形成最 小線寬為0. 33 " m的圖樣。然後，將曝光的光阻21〇顯 影，且加以烘烤而產生如圖2c-d之截面及平面圖所顯示 的圖樣化光阻部位211及212。以“Γ表示的寬度可為最 小線見’如0. 33"m。見圖2c-d ’圖2c為圖2d之平面圖 中沿線c-c之剖面。 (4) 進行等向蝕刻’以移除光阻圖樣211_212的△ff， 而產生光阻圖樣213-214 ’但該钱刻只移除TiN 208中可 忽略之量。該等向姓刻可為1.5m Torr壓力下之氦及 20%氧的電漿触刻’以160mn/min速率移除光阻。因此15 秒的#刻可移除0·04/ζιπ的光阻’且將〇.33/zm的線寬減 至0 25//m線寬。見圖2e-f，其顯示姓刻之光阻圖樣213— 214，其線寬為W-2Z\W(以實線表示），且含原始光阻圖樣 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） (請先閱讀背面之注意事項再填寫本頁) ------—訂---------· 經濟部智慧財產局員工消費合作社印製 9 617 ^a7 B7 五、發明說明（5 ) 21卜212,其線寬為W (以虛線表示）。 (5)進行不等向蝕刻’以移除TiN層208的暴露部位， 且完成用於敍刻多晶石夕206的姓刻罩。在壓力 下’含氣的螺旋波（helicon)電漿姓刻劑可以約goonm/min 的速率#刻TiN，所以大約15秒的敍刻可移除曝光之tin 而留下TiN部位217-218。此蝕刻亦將以大約相同的速率 蝕刻多晶矽，但在多晶矽206中的止部並不重要，係因多 晶石夕206將會被不等向姓刻。圖2g-h示在下層TiN部位 217-218上的最後光阻圖樣213 214，其形成具最小線寬 W-2AW的罩，此用於多晶矽206之不等向蝕刻。 然後’進行多晶石夕206的不等向姓刻，在約6mTorr壓 力下’利用來自Cl2、HBr及He/(K80%/20%)的氣體混合物 之以螺旋波激發之電漿，並使用光阻圖樣213-214作為餘 刻罩。Br提供側壁鈍化以保證不等向。ch/HBr/He-〇2電製 對多晶矽餘刻率比氧化物快約300倍，且在氧化物2〇4上 整個蝕刻只移除最少量的氧化物，可參閱圖3。最後的氧 一電漿剝去光阻’且氣電漿或SCI清洗（NILOH+IMUiM)溶液） 自蝕刻之多晶矽剝除TiN ’而不會影響多晶矽或暴露的閘 極氧化物。 第二較佳實施例 圖4a-d示光阻圖樣化方法的第二較佳實施例，可用於 形成一罩，供閘極層級多晶矽之蝕刻。尤其是，其前例相 同，以具（100)定向之單晶矽基底402開始，利用隔離氧 化物403、厚度6nm之閘極氧化物404及厚度400nm之閘 本紙張尺度適用中國國家標準（CNS)A4規格（2]〇x 297公爱） --------------^--------訂---------線· - -- (請先閱讀背面之注意事項再填寫本頁} 4 19 617 - A7 --—-_E___ 五、發明說明（6 ) 極層級多晶矽層406。然後，進行下列步驟： (1) 將厚度200nm之有機BARC層408旋塗至多晶矽406 上。即，有機BARC層408大量吸收365nm波長的光線。有 機BARC 408可為具附著染料群的聚合物，其提供吸收能 力，但不會改變聚合物鏈結；例如聚醯胺酸聚合物及共聚 物。如前述者，不使用BARC，則下層多晶矽406會反射曝 光光線使之貫穿上層光阻410，而產生干涉，此將因為光 阻厚度改變而使光阻的曝光程度與位址有關。 (2) 將厚度約1 μ的光阻層410旋塗至BARC層408上； 層410的厚度與下層圖樣有關。請參見圖4的截面圖。 (3) 以I線石版印刷系統將光阻410曝光，以形成最小 線寬0· 30以m的圖樣。然後，顯影光阻，且加以烘烤而如 圖4b所示產生圖樣化的光阻部位411及412。以”W"表示 的寬度可為最小線寬，如0. 3〇vm。 經濟部智慧財產局員工消費合作社印製 (請先閲讀背面之注意事項再填寫本頁) (4) 在平行板電漿蝕刻器中，於25-75mTorr壓力下， 使用CHFa/CFi/Oz或CHF3/〇2的混合物進行钮刻，以不等 向移除BARC層408的暴露部位。此蝕刻亦等向移除光 阻，其速率與CHF3對CF4的比率有關；CHF3與〇2的混合物以 與移除BARC大約相同的速率移除光阻（此可基於異戊間二 烯（isoprene)的聚合物）’但CR及&無法快速移除光阻〇 圖5中建議光阻至BARC的蝕刻速率為氣體混合物的函 數。因此由選擇氣體混合物，可在任何所需要的之 BARC蝕刻期間，移除光阻圖樣411—412之AW從〇増至 200mn而產生線寬W-2AW的光阻圖樣413-414。例如，以 本紙張尺度適用中因國家標準（CNS)A4規格（210 X 297公髮） Λ7 Β7 419617 五、發明說明（7 ) 石版印刷術形成之〇.3〇νιη線寬在BARC移除期間，如果 光阻的側向蝕刻速率約為BARC之垂直蝕刻速率的i/1〇, 則可利用過度蝕刻減至0.25μ m之線寬。參見圖4c-d，其 中示該側向及垂直蝕刻’以及蝕刻過的光阻圖樣413 一 414 ’該圖樣形成線寬2aw之罩用於蝕刻多晶矽406。 然後，應用SFs加HBr之氣體混合物之電漿進行多晶石夕 406之触刻工作’且使用光阻圖樣413-414作為蝕刻罩。 Bi* k供不等向之侧向純化。而且，步驟（4)的barc餘刻在 圖4d所示的BARC側壁上沉積材料450;且在多晶矽蝕刻期 間’此側壁材料向下遷移形成多晶矽之側壁，如圖6所 示，且限制側壁基部的微溝槽。因為Ci2/HBr/He-〇2電漿蝕 刻多晶石夕的速率比姓刻氧化物快約3〇〇倍，所以使用此混 合物姓刻以完成此工作並進行過度蝕刻，且氧化物404上 的過度姓刻只移除極小量的氧化物。最後以氧電漿移除圖 樣化的光阻及BARC。 不同的不等向多晶矽蝕刻有不同的線寬減少量。結 果’使用第二較佳實施例，允許經由調整BARC蝕刻氣體 混合物而補償多晶矽蝕刻，因此整個線寬減少（由MRC蝕 刻造成之光阻線寬減少以及由多晶矽蝕刻造成之線寬減少） 維持固定。 實施例 第三較佳實施例在金屬蝕刻的例子中，再使用等向蝕 刻以減少具有TiN抗反射覆層之光阻罩之最小線寬。尤其 是’紹互連結通常具有TiN護套作為擴散障壁及電性遷移 9 - 本纸張尺度適用中國國家標準（CNS)A4規格（210 x 297公f ) {請先閱讀背面之注意事項再填寫本頁)
-1 I I I I I I 經濟部智慧財產局員工消費合作社印製 Α7 Β7 五、發明說明（8 ) 壓抑劑。圖7a示含絕緣閘極704的矽基底702，及具鎢填 充之通道708的平坦化氧化物絕緣體706，該通道708向 下連結至具有閘極704之FET的源極/汲極，並顯示經 TiN層710及714護套之鋁層712。 其次’旋塗光阻720，且利用供線寬w之圖樣的加罩I 線光線予以曝光；頂部TiN護套714作用如抗反射覆層。 顯影光阻720 ’然後施加氧電漿蝕刻’且使用頂部TiN護 套714作為蝕刻止部而使圖樣化的光阻720之線寬縮為W-2AW;圖7b示圖樣化的光阻收縮。 然後’利用以氣為基礎的不等向蝕刻以移除TiN 714 ’ A1 712及TiN 710，此不由圖樣化的光阻720加罩。 利用氧電漿移除圖樣化的光阻720。在此例令，TiN 714的 結構層亦作用如該埋入之抗反射覆層及光阻線寬收縮蝕刻 止部。 _第四較佳資施你丨 圖8a-d示第四較佳實施例之方法’其可用於形成閘極 層級多晶矽蝕刻之罩。尤其是，再從具（100)定向之單晶 石夕基底802開始，含隔離氧化物803、厚度6nm的閘極氧 化物804及厚度400nm的閘極層級多晶矽層806。然後進 行下列步驟： (1)沉積一 200nm厚皮的TiN層808於多晶矽806上， 其作為I線BAKC，可經由在⑷電漿中濺射Ti或經由濺射 TiN沉積TiN。如前所述，BARC 808限制在上層光阻層上 的反射干涉，否則會使光阻的曝光程度依位址而定，此係 -10 - 本紙張尺度適用中國國家標準（CNS)A4規格（210 x 297公爱） {請先閱讀背面之注意事項再填寫本頁) ^----—---訂---------線· 經濟部智慧財產局員工消費合作社印製 經濟部智慧財產局員Η消費合作社印製 4 19 617 4 Α7 Β7 五、發明說明（9 ) 因光阻厚度變化之故。 (2) 在BARC層808上旋塗厚度約I#m的光阻屠81〇; 光阻層810的厚度視下層圖樣而定，請參見圖8a之截面 圖。 (3) 利用I線石版印刷系統將光阻81〇曝光以形成最小 線寬為0.30# m的圖樣。圖8b示顯影光阻且洪培以產生 圖樣化的光阻部位811及812。以11W”表示的寬度可為最小 線寬如0. 30 " m。 (4) 利用不等向姓刻移除BARC層808的暴露部位；如 圖8c所示。對於TiN BARC，在6mTorr壓力下利用含氯之 螺旋波電聚飯刻器可以約200nm/min的速率“刻TiN，所 以大約60秒的蝕刻可移除暴露的TiN而留下BARC部位 821-822。此嵌刻亦以大約相同的速率姓刻多晶石夕，但在 多晶石夕806處的止部並非一定需要，因為在步驟（6)中將 不等向蝕刻多晶矽806。 (5) 施加計時的等向蝕刻以側向移除約〇. 025 μ m的 BARC 82卜822而形成最小線寬〇.25ym的窄BARC部位 823-824 ;圖8d示W-2AW的最小線寬。用於TiN BARC的 #向姓刻可為一稀釋H2O2的渔触刻，其以約5nm/min的速 率蝕刻TiN，因此會蝕刻5分鐘。注意上層光阻811-812 限制暴露至任何蝕刻劑中BARC的量，因此大大地消除了 鄰接效應而保證在整個晶圓上在側方向上可均勻地移除 〇. 025 a m的BARC。同樣地，可使用等向電漿蝕刻。窄 BARC 823-824形成最小線寬W-2AW的最後蝕刻罩，用於 -11 - 本紙張尺度適用中國囤家標準（CNS)A4規格（21〇 χ 297公爱） ------^------- 4--------訂---------線· * (諳先閱讀背面之注意事項再填寫本頁)
4 19 617 A7 B7 經濟部智慧財產局員工消費合作社印製 五、發明說明（10 ) 多晶梦806之不等向颠刻〇 (6)首先利用氧電漿移除上層光阻811_812，然後利用 BARC 823-824作為蝕刻罩以不等向蝕刻多晶矽8〇6。注意 BARC 823-824的厚度允許使用非選擇性不等向多晶矽蝕 刻；即，電漿蝕刻亦可移除BARC,假設其移除多晶矽的速 率最少為兩倍快。如圖8e所示。最後移除BARC而留下次 石版印刷圖樣化之多晶矽。 注意亦可使用有機BARC,假使光阻可以移除而不致移 除 BARC 。 第五較佳實施例 圖9a-d示第五較佳實施例之方法，亦可配合上述較佳 實施例任何線寬減少方法而使用，或不配合而使用。第五 較佳實施例使用中間層（可能為BARC)作為舉離劑（liftoff) 以移除上層光阻或殘留之光阻，其步驟如下： (1) 起初’圖樣化光阻911-912位於50nm厚度的TiN 中間層部位917-918上，而該中間層則置於300ηπι厚度的 多晶石夕906上。作為BARC之TiN用於光阻圖樣化，且可選 擇等向蝕刻光阻91卜912而如圖2g之結構收縮線寬。可 參見圖9a。 (2) 利用含C1及Br之電漿不等向蝕刻多晶矽906，而 以光阻911-912及TiN 917-918作為触刻罩。触刻電衆亦 從光阻91卜912的側壁形成硬化的光阻部位913-914。見 圖9b。 (3) 在溶劑中溶解TiN 917-918，該溶劑如SC1(1份29% -12 - 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） ------- ^ - I I---ί— 訂·--------線· - * ^ (請先閱讀背面之注意事項再填寫本頁) 4 1 9 bl 經濟部智慧財產局員工消費合作枉印製 A7 B7 五、發明說明（11 ) ΝΗΛΗ、1份30% M>2及6份H2〇);此亦可沿硬化的側壁部 位913-914中舉離光阻911-912。如圖9c所示。可選擇在 溶解TiN 917-918之前，應用氧電漿灰化（ash)光阻91卜 912且然後溶解TiN 917™918。此先前之灰化可暴露TiN 917-918的另一表面以加速溶解，且仍允許舉離硬化側壁 部位913-914 ’在此氧電漿無法移除《見圖9d，其示光阻 灰化後，TiN溶解前的結構。 中間層917-918可為一有機BARC層，且此方法與應用 有機溶劑溶解BARC的步驟相同，此可將硬化側壁部位 913-914舉離。但是有機BARC側壁亦可能變硬，因此溶解 必需要有適應該類型BARC的特殊溶劑。且在光阻下使用 中間層以舉離硬化側壁亦適用於餘刻金屬層，此與第三較 佳實施例相似，且可蝕刻貫穿絕緣體之通道。 !改及變更 可應用多種方法對較佳實施例加以改變而保留中間層 使用的一或多項特徵’該中間層可作為埋入之抗反射覆 層，作為用於線寬減少的蝕刻止部或犧牲層，且作為上層 光阻或餘留物或其他材料舉離之用。 例如，第一、二及三較佳實施例中的光阻可移除，且 只使用圖樣化的MRC作為蝕刻罩（此假設可對barc充分 地選擇蝕刻）。減少光阻線寬的等向蝕刻當殘留充分光阻 時有時可應用不等向蝕刻。可改變層厚度、線寬以及蝕刻 劑及條件。而且，在較佳實施例的說明中均使用丨線石版 印刷’然使用其他曝光波長以及應用相同或不同光阻及抗 -13 - 中國國家標準（CNS)A4規格（2107½公爱] ---- (請先閱讀背面之注意事項再填寫本頁) ..4 I i — I I I 丨 ---— — — — —— . 41961 A7 B7 五、發明說明（I2 反射覆層時’相同之方法仍可運作。而且可使用單晶圓螺 旋波電Μ刻器或者其他型式包含成批RIE、ECR RIE以及 感應耦合式電漿之電漿蝕刻器進行多種變動。 I I ^ n I n fc— H *~ *1 H ί « .1 n n ^DJ· I If n I tt n t— 1 * 4' (請先閱讀背面之注意事項再填寫本頁) 經濟部智慧財產局員工消費合作社印製 4 11 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐）

Claims (1)

  1. 六、申請專利範圍 專利申請案第85110667號 ROC Patent Appln, No,85110667 中文申請專利範圍疹正本-附件二 Amended Claims in Chinese-Encl.II ^(Km 89-ψΎΤΤδ-aitX)-(Submitted on May 18,2000) 1. 一種石版印刷方法，包含下列步驟： (a)提供一欲圖樣（pattern)化的底層； Cb)在該底層上形成中間層； (c) 在該中間層上形成輕射感應頂層； (d) 應用輪射將該頂層圖樣化而形成一圖樣化的頂層； (e) 等向減少該圖樣化的頂層而形成一減少的圖樣化頂 層； (ί)使用該減少之圖樣化頂層作為蝕刻罩，移除該中間 層之部分而形成一圖樣化的中間層；以及 (g)使用該圖樣化的中間層作為至少一部分之罩，移除 該底層之部分。 2·如申請專利範圍第1項之方法，其中： 《a)該中間層由τα製成；且 (b)該頂層由光阻製成。 炫濟部智慧財產局員工消費合作社印氣 3.如申請專利範圍第2項之方法，其中： (a) 該等向減少步驟由電漿蝕刻進行； (b) 且該中間層之部分移除步驟由不等向電漿姓刻進 行。 4·如申請專利範圍第3項之方法，其令： (a) s亥底層為多晶石夕；以及 -15 - 85341B x 297公釐） 961 六、申請專利範圍 (b)移除該底層部分的步驟係由不等向電漿蝕刻進行。 5.—種次石版印刷圖樣化之方法，包含下列步驟： (a) 提供一欲圖樣化的底層； (b) 在該底層上形成一埋入之抗反射覆層（BARC)，該 BARC層可吸收第一波長之輻射； (c) 在該BARC層上形成一光阻層，可經由該第一波長 之輻射曝光該光阻層； (d) 應用包含該第一波長的輻射將該光阻層圖樣化，以 形成最小線寬為W的第一圖樣化光阻層； (e) 蝕刻該第一圖樣化光阻層，而在沿該BARC層表面 的方向從該第一圖樣化光阻層之所有表面移除AW 之量，因此形成最小線寬為W-2AW的第二圖樣化 光阻層； (f) 使用該第二圖樣化光阻層作為蝕刻罩，不等向蝕刻 該BARC層而形成一圖樣化的BARC層；以及 (g) 使用該第二圖樣化光阻層及圖樣化的BARC層作為 蝕刻罩，不等向蝕刻該底層。 (請先閱讀背面之注音？事項再填寫本頁) 一-------訂---------線· V- 經濟部智慧財產局員工消費合作社印製 -16 - 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐）
TW85110667A 1995-07-14 1996-09-02 Intermediate layer lithography TW419617B (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US115495P 1995-07-14 1995-07-14

Publications (1)

Publication Number Publication Date
TW419617B true TW419617B (en) 2001-01-21

Family

ID=21694654

Family Applications (1)

Application Number Title Priority Date Filing Date
TW85110667A TW419617B (en) 1995-07-14 1996-09-02 Intermediate layer lithography

Country Status (4)

Country Link
EP (1) EP0753763A1 (zh)
JP (1) JPH09232233A (zh)
KR (1) KR100434132B1 (zh)
TW (1) TW419617B (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5965461A (en) * 1997-08-01 1999-10-12 Advanced Micro Devices, Inc. Controlled linewidth reduction during gate pattern formation using a spin-on barc
US6362111B1 (en) * 1998-12-09 2002-03-26 Texas Instruments Incorporated Tunable gate linewidth reduction process
JP4040515B2 (ja) 2003-03-26 2008-01-30 株式会社東芝 マスクのセット、マスクデータ作成方法及びパターン形成方法

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4820611A (en) * 1987-04-24 1989-04-11 Advanced Micro Devices, Inc. Titanium nitride as an antireflection coating on highly reflective layers for photolithography
US5106786A (en) * 1989-10-23 1992-04-21 At&T Bell Laboratories Thin coatings for use in semiconductor integrated circuits and processes as antireflection coatings consisting of tungsten silicide
US5126289A (en) * 1990-07-20 1992-06-30 At&T Bell Laboratories Semiconductor lithography methods using an arc of organic material
US5034348A (en) * 1990-08-16 1991-07-23 International Business Machines Corp. Process for forming refractory metal silicide layers of different thicknesses in an integrated circuit
US5286608A (en) * 1992-05-18 1994-02-15 Industrial Technology Research Institute TiOx as an anti-reflection coating for metal lithography
US5439847A (en) * 1993-11-05 1995-08-08 At&T Corp. Integrated circuit fabrication with a raised feature as mask
US5525542A (en) * 1995-02-24 1996-06-11 Motorola, Inc. Method for making a semiconductor device having anti-reflective coating

Also Published As

Publication number Publication date
JPH09232233A (ja) 1997-09-05
EP0753763A1 (en) 1997-01-15
KR100434132B1 (ko) 2004-09-08

Similar Documents

Publication Publication Date Title
US5976769A (en) Intermediate layer lithography
US5804088A (en) Intermediate layer lithography
US7960097B2 (en) Methods of minimizing etch undercut and providing clean metal liftoff
TWI276153B (en) Method for fabricating semiconductor device
EP0753885B1 (en) Improvements in or relating to methods of fabricating semiconductor devices
KR20070107017A (ko) 트리밍과 호환되는 라인 에지 조도 감소 방법
US6423475B1 (en) Sidewall formation for sidewall patterning of sub 100 nm structures
US8048764B2 (en) Dual etch method of defining active area in semiconductor device
TWI253101B (en) Method for manufacturing semiconductor device
US6900139B1 (en) Method for photoresist trim endpoint detection
JPH0845906A (ja) パターン形成方法及び該パターン形成方法を用いた半導体装置の製造方法
TW419617B (en) Intermediate layer lithography
US20070161255A1 (en) Method for etching with hardmask
KR100551071B1 (ko) 반도체소자 제조방법
KR100939109B1 (ko) 반도체소자 제조방법
TW546698B (en) Alignment method of photolithography process
JPH08153704A (ja) 半導体装置の製造方法
TW512429B (en) Dry development method using top surface imaging technology
KR20030058247A (ko) 패턴 변형을 방지할 수 있는 반도체 소자 제조 방법
KR100858874B1 (ko) 불화아르곤 노광원을 이용한 반도체소자 제조방법
US7544521B1 (en) Negative bias critical dimension trim
Marriott et al. A Method For Generating Sloped Contact Holes Using A Cantilever Resist Structure
KR100623617B1 (ko) 텅스텐막을 희생 하드마스크로 이용하는 반도체 메모리소자 제조 방법
Yanovich et al. Overcome the challenge of CD-bias with organic bottom anti-reflective coating removal process
JP2004228316A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
GD4A Issue of patent certificate for granted invention patent
MM4A Annulment or lapse of patent due to non-payment of fees