JPH09224046A - 単方向ループ型伝送システムにおける一斉同報の通信方法 - Google Patents
単方向ループ型伝送システムにおける一斉同報の通信方法Info
- Publication number
- JPH09224046A JPH09224046A JP8030277A JP3027796A JPH09224046A JP H09224046 A JPH09224046 A JP H09224046A JP 8030277 A JP8030277 A JP 8030277A JP 3027796 A JP3027796 A JP 3027796A JP H09224046 A JPH09224046 A JP H09224046A
- Authority
- JP
- Japan
- Prior art keywords
- transmission
- data
- address
- memory
- station
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Small-Scale Networks (AREA)
Abstract
(57)【要約】
【課題】単方向ループ型伝送路上に夫々バスを介して連
なる下位の複数制御装置を持つ複数局を備えた系で、任
意局から他の全局の所望の制御装置へ同一データを転送
する一斉同報を効率よく行う。 【解決手段】伝送データブロック100は図(A)のよ
うにデータブロック先頭を示し、且つ一斉同報を示すヘ
ッドフレーム101,アドレスフレーム102A,デー
タフレーム111〜11n等からなる。アドレスフレー
ム102Aは図(B)のようにコピー番号201とメモ
リ指定アドレス202からなり、コピー番号201は図
(C)のように同時に複数の制御装置を宛先に指定でき
るビットからなり、メモリ指定アドレス202はデータ
宛先制御装置のメモリの先頭部の絶対アドレスに対する
データ格納領域の相対アドレスからなり制御装置に無関
係に共通である。各宛先制御装置はこの相対アドレスを
自身用の絶対アドレスに変換してデータを格納する。
なる下位の複数制御装置を持つ複数局を備えた系で、任
意局から他の全局の所望の制御装置へ同一データを転送
する一斉同報を効率よく行う。 【解決手段】伝送データブロック100は図(A)のよ
うにデータブロック先頭を示し、且つ一斉同報を示すヘ
ッドフレーム101,アドレスフレーム102A,デー
タフレーム111〜11n等からなる。アドレスフレー
ム102Aは図(B)のようにコピー番号201とメモ
リ指定アドレス202からなり、コピー番号201は図
(C)のように同時に複数の制御装置を宛先に指定でき
るビットからなり、メモリ指定アドレス202はデータ
宛先制御装置のメモリの先頭部の絶対アドレスに対する
データ格納領域の相対アドレスからなり制御装置に無関
係に共通である。各宛先制御装置はこの相対アドレスを
自身用の絶対アドレスに変換してデータを格納する。
Description
【0001】
【発明の属する技術分野】本発明は、例えば電力系統の
監視制御システムなどの一般産業用の分散制御システム
等に使用される単方向ループ型伝送路を持つシステムに
おいて、単方向ループ型伝送路上の或る局が他の全局を
受信局として同一データを送信し、各受信局は送信され
たデータをバイパスしつつ自局に取込む一斉同報の通信
方法に関する。
監視制御システムなどの一般産業用の分散制御システム
等に使用される単方向ループ型伝送路を持つシステムに
おいて、単方向ループ型伝送路上の或る局が他の全局を
受信局として同一データを送信し、各受信局は送信され
たデータをバイパスしつつ自局に取込む一斉同報の通信
方法に関する。
【0002】なお、以下各図において同一の符号は同一
もしくは相当部分を示す。
もしくは相当部分を示す。
【0003】
【従来の技術】図4は本発明及び従来の単方向ループ型
伝送システムの構成例を示す。同図において1は、例え
ば光ファイバのケーブルなどからなる単方向ループ型伝
送路(単にループ型伝送路,ループ又は光ループとも呼
ぶ)、2(2−1,〜2−M)はこのループ1上の局、
3(3−1,〜3−N)は各局2にパスを介して連な
り、夫々、各局共通の順番が付された制御装置(演算装
置とも呼ぶ)である。
伝送システムの構成例を示す。同図において1は、例え
ば光ファイバのケーブルなどからなる単方向ループ型伝
送路(単にループ型伝送路,ループ又は光ループとも呼
ぶ)、2(2−1,〜2−M)はこのループ1上の局、
3(3−1,〜3−N)は各局2にパスを介して連な
り、夫々、各局共通の順番が付された制御装置(演算装
置とも呼ぶ)である。
【0004】この伝送システムでは各局2−1,〜2−
Mは送信局にも受信局にもなる。なお、図4は局2−1
が送信局となり、他の局2−2,〜2−Mが受信局とな
った一斉同報の例を示す。図4のようなループ型伝送路
1を持つシステムにおいては、或る局2が送信局となっ
て他局のある制御装置3へ向けてデータを送信したとす
ると、この送信データはループ1を単一方向(図4の例
では時計方向)に伝送され、この経路上の各局は送信の
相手局を含め、通常はその送信データを受信すると共に
下流方向へバイパスする。但し送信の相手局はその送信
データを正常に受信したときは受信データをそのまま、
また異常受信したときはその受信データに異常受信した
旨を示すデータを付加して下流方向へバイパスする。こ
のようにして送信局はループ1を一周して戻った送信デ
ータから、その送信の成否を判別することができる。送
信データを受信した相手局2はその受信データを自局に
接続された宛先の制御装置3へコピー(伝送)する。
Mは送信局にも受信局にもなる。なお、図4は局2−1
が送信局となり、他の局2−2,〜2−Mが受信局とな
った一斉同報の例を示す。図4のようなループ型伝送路
1を持つシステムにおいては、或る局2が送信局となっ
て他局のある制御装置3へ向けてデータを送信したとす
ると、この送信データはループ1を単一方向(図4の例
では時計方向)に伝送され、この経路上の各局は送信の
相手局を含め、通常はその送信データを受信すると共に
下流方向へバイパスする。但し送信の相手局はその送信
データを正常に受信したときは受信データをそのまま、
また異常受信したときはその受信データに異常受信した
旨を示すデータを付加して下流方向へバイパスする。こ
のようにして送信局はループ1を一周して戻った送信デ
ータから、その送信の成否を判別することができる。送
信データを受信した相手局2はその受信データを自局に
接続された宛先の制御装置3へコピー(伝送)する。
【0005】図5はこのような伝送システムにおける従
来の伝送データブロックの構成例を示す。同図において
伝送データブロック100はこの例では夫々36ビット
のフレーム101〜11nからなり、このうち101〜
105は制御フレーム、111〜11nは#1から#n
までのデータフレームである。そして制御フレーム10
1〜105のうち、101は伝送データブロック100
の先頭であることを示すと共に、この伝送データブロッ
ク100の受信局番,発信局番,伝送モードの指定デー
タ等が格納されたヘッドフレーム、102は宛先の局
(受信局)2に接続された宛先となる制御装置3の番号
を指定するアドレスフレーム、103は宛先の制御装置
3内のメモリの送信データのコピー先となるアドレス領
域を指定するアドレスフレームである。また、104は
この伝送データブロック100についての誤チェック用
のサムコードフレーム、105はこの伝送データブロッ
ク100の末尾であることを示すエンドフレームであ
る。
来の伝送データブロックの構成例を示す。同図において
伝送データブロック100はこの例では夫々36ビット
のフレーム101〜11nからなり、このうち101〜
105は制御フレーム、111〜11nは#1から#n
までのデータフレームである。そして制御フレーム10
1〜105のうち、101は伝送データブロック100
の先頭であることを示すと共に、この伝送データブロッ
ク100の受信局番,発信局番,伝送モードの指定デー
タ等が格納されたヘッドフレーム、102は宛先の局
(受信局)2に接続された宛先となる制御装置3の番号
を指定するアドレスフレーム、103は宛先の制御装置
3内のメモリの送信データのコピー先となるアドレス領
域を指定するアドレスフレームである。また、104は
この伝送データブロック100についての誤チェック用
のサムコードフレーム、105はこの伝送データブロッ
ク100の末尾であることを示すエンドフレームであ
る。
【0006】このように図5の例では、送信したい正味
のデータとしてのデータフレーム111〜11nに、ど
の局2のどの番号の制御装置3のメモリのどのアドレス
領域に送りたいかのアドレス情報を伝える制御用フレー
ム101〜103を付加し、さらにその他の数フレーム
の制御用フレーム104,105等を加えて、1つの伝
送用データブロック100を形成し送信を行っていた。
従って、ループ1上の各受信局2に連なる任意の複数の
制御装置3に同一データを転送したい(一斉同報の)場
合、ヘッドフレーム101に一斉同報を指定するデータ
を書込んだ送信対象制御装置3分の個数の伝送用データ
ブロック100を送信していた。
のデータとしてのデータフレーム111〜11nに、ど
の局2のどの番号の制御装置3のメモリのどのアドレス
領域に送りたいかのアドレス情報を伝える制御用フレー
ム101〜103を付加し、さらにその他の数フレーム
の制御用フレーム104,105等を加えて、1つの伝
送用データブロック100を形成し送信を行っていた。
従って、ループ1上の各受信局2に連なる任意の複数の
制御装置3に同一データを転送したい(一斉同報の)場
合、ヘッドフレーム101に一斉同報を指定するデータ
を書込んだ送信対象制御装置3分の個数の伝送用データ
ブロック100を送信していた。
【0007】図6は従来の一斉同報を行う際の伝送用デ
ータブロックの別の構成例を示す。同図においてはヘッ
ドフレーム101に一斉同報を指定するデータが格納さ
れているものとし、102(102−1,〜102−
N)は全局についてのN個の送信対象制御装置3の番号
を夫々指定するためのアドレスフレームとしてのアドレ
スフレーム#1〜#N、103(103−1,〜103
−N)は送信対象制御装置3内の伝送データのコピー対
象のメモリ領域のアドレスを指定するアドレスフレーム
としてのアドレスフレーム#1’〜#N’である。
ータブロックの別の構成例を示す。同図においてはヘッ
ドフレーム101に一斉同報を指定するデータが格納さ
れているものとし、102(102−1,〜102−
N)は全局についてのN個の送信対象制御装置3の番号
を夫々指定するためのアドレスフレームとしてのアドレ
スフレーム#1〜#N、103(103−1,〜103
−N)は送信対象制御装置3内の伝送データのコピー対
象のメモリ領域のアドレスを指定するアドレスフレーム
としてのアドレスフレーム#1’〜#N’である。
【0008】このように図6の例では一斉同報を行いた
い場合、送信対象制御装置3分の個数のアドレスを有し
た1つの伝送データブロック100を送信していた。
い場合、送信対象制御装置3分の個数のアドレスを有し
た1つの伝送データブロック100を送信していた。
【0009】
【発明が解決しようとする課題】しかしながら一斉同報
の場合、図5の伝送データブロック100を用いる方法
では、同一データを転送する場合、宛先が異なる同一デ
ータを有する伝送データブロック100がループ1内に
多数存在することになる。また、図6の伝送データブロ
ック100を用いる方法においても、真の送りたいデー
タとしてのデータフレーム111〜11nに対して、制
御フレームとしてのアドレスフレームが102−1,1
03−nのように増大することになる。
の場合、図5の伝送データブロック100を用いる方法
では、同一データを転送する場合、宛先が異なる同一デ
ータを有する伝送データブロック100がループ1内に
多数存在することになる。また、図6の伝送データブロ
ック100を用いる方法においても、真の送りたいデー
タとしてのデータフレーム111〜11nに対して、制
御フレームとしてのアドレスフレームが102−1,1
03−nのように増大することになる。
【0010】このように図5,図6の何れの伝送データ
ブロック100を用いる方法も、各局2の処理負担を増
大させ、送信時間間隔にも制御を生じさせるという問題
が生じた。そこでこの発明は単方向ループ型伝送システ
ムにおいて、ループ上の送信局から他の全ての受信局に
連なる任意の複数の制御装置に対して、同一データを円
滑に一括転送する一斉同報の通信方法を提供することを
課題とする。
ブロック100を用いる方法も、各局2の処理負担を増
大させ、送信時間間隔にも制御を生じさせるという問題
が生じた。そこでこの発明は単方向ループ型伝送システ
ムにおいて、ループ上の送信局から他の全ての受信局に
連なる任意の複数の制御装置に対して、同一データを円
滑に一括転送する一斉同報の通信方法を提供することを
課題とする。
【0011】
【課題を解決するための手段】前記の課題を解決するた
めに、請求項1の単方向ループ型伝送システムにおける
一斉同報の通信方法では、単方向ループ型伝送路(1)
上に、夫々バス(4)を介し順番が付されて連なる下位
の複数の制御装置(3−1,〜3−N)を持つ複数の局
(2−1,〜2−M)を備え、一斉同報の際、一斉同報
を指定する先頭のフレーム(ヘッドフレーム101)を
含む複数フレームからなる伝送データブロック(10
0)を用い、任意の局が、他の全局を受信局として、各
当該局に属する、全受信局に共通の所望の番号の1又は
複数の制御装置における、全制御装置に共通の所望の相
対アドレスの、メモリ領域に格納すべき同一データ(デ
ータフレーム111〜11n内のデータ)を伝送路の下
流側へ送信し、各受信局は伝送路の上流側から受信した
データを自局へ取込むと共に伝送路の下流側へバイパス
送信するシステムにおいて、前記一斉同報の際、前記伝
送データブロックに、送信データの宛先となる1又は複
数の制御装置を同時に指定する複数ビット(コピー番号
201)と、送信データの格納先となるメモリ領域の相
対アドレス(メモリ指定アドレス202)とからなる1
つのフレーム(アドレスフレーム102A)を設けるよ
うにする。
めに、請求項1の単方向ループ型伝送システムにおける
一斉同報の通信方法では、単方向ループ型伝送路(1)
上に、夫々バス(4)を介し順番が付されて連なる下位
の複数の制御装置(3−1,〜3−N)を持つ複数の局
(2−1,〜2−M)を備え、一斉同報の際、一斉同報
を指定する先頭のフレーム(ヘッドフレーム101)を
含む複数フレームからなる伝送データブロック(10
0)を用い、任意の局が、他の全局を受信局として、各
当該局に属する、全受信局に共通の所望の番号の1又は
複数の制御装置における、全制御装置に共通の所望の相
対アドレスの、メモリ領域に格納すべき同一データ(デ
ータフレーム111〜11n内のデータ)を伝送路の下
流側へ送信し、各受信局は伝送路の上流側から受信した
データを自局へ取込むと共に伝送路の下流側へバイパス
送信するシステムにおいて、前記一斉同報の際、前記伝
送データブロックに、送信データの宛先となる1又は複
数の制御装置を同時に指定する複数ビット(コピー番号
201)と、送信データの格納先となるメモリ領域の相
対アドレス(メモリ指定アドレス202)とからなる1
つのフレーム(アドレスフレーム102A)を設けるよ
うにする。
【0012】また請求項2の単方向ループ型伝送システ
ムにおける一斉同報の通信方法では、請求項1の記載の
方法において、前記の各局に、伝送路の上流側から入力
した通信データを一時貯留するFIFOメモリ(22)
と、FIFOメモリ内の通信データが前記バイパス送信
を行うべき通信データであるか否かを判別する判定回路
(23)と、FIFOメモリに判定回路を介して接続さ
れたプロセッサ(24)とを設け、前記一斉同報を指定
する先頭フレームがFIFOメモリに貯留されたとき、
この判定回路がバイパス送信を行うべきことを判別し
て、FIFOメモリに貯留される当該の伝送データブロ
ックの各フレームを、順次プロセッサに取込ませるのと
並行し、伝送路の下流側へ送信するようにする。
ムにおける一斉同報の通信方法では、請求項1の記載の
方法において、前記の各局に、伝送路の上流側から入力
した通信データを一時貯留するFIFOメモリ(22)
と、FIFOメモリ内の通信データが前記バイパス送信
を行うべき通信データであるか否かを判別する判定回路
(23)と、FIFOメモリに判定回路を介して接続さ
れたプロセッサ(24)とを設け、前記一斉同報を指定
する先頭フレームがFIFOメモリに貯留されたとき、
この判定回路がバイパス送信を行うべきことを判別し
て、FIFOメモリに貯留される当該の伝送データブロ
ックの各フレームを、順次プロセッサに取込ませるのと
並行し、伝送路の下流側へ送信するようにする。
【0013】また請求項3の単方向ループ型伝送システ
ムにおける一斉同報の通信方法では、請求項1又は2に
記載の通信方法において、送信データの宛先となった制
御装置が、当該局からバスを介して送られた送信データ
の格納先のメモリ領域の前記相対アドレスと、自装置に
予め設定された当該メモリの先頭部の絶対アドレス(オ
フセットアドレス)とをアドレス加算手段(アドレスア
ダー31)を介し加算して求めた絶対アドレスのメモリ
領域に、同じく当該局からバスを介して送られた当該の
送信データを格納するようにする。
ムにおける一斉同報の通信方法では、請求項1又は2に
記載の通信方法において、送信データの宛先となった制
御装置が、当該局からバスを介して送られた送信データ
の格納先のメモリ領域の前記相対アドレスと、自装置に
予め設定された当該メモリの先頭部の絶対アドレス(オ
フセットアドレス)とをアドレス加算手段(アドレスア
ダー31)を介し加算して求めた絶対アドレスのメモリ
領域に、同じく当該局からバスを介して送られた当該の
送信データを格納するようにする。
【0014】
【発明の実施の形態】本発明においても伝送システムの
構成は図4と同様である。即ち同図に示すように単方向
ループ型伝送路1上に、送信局2に対し複数の受信局2
が存在する。そしてループ1上の各局2のうち、任意の
1局(図では2−1)がランダムに送信局になり、残り
の局(図では2−2,〜2−M)が全て受信局になる、
一斉同報の場合を考える事とする。さらに本発明におい
ても図4にしめすように、各受信局には複数の制御装置
3−1,〜3−Nが連なっており、ループ1には時計回
り方向に伝送データブロックが送信される。
構成は図4と同様である。即ち同図に示すように単方向
ループ型伝送路1上に、送信局2に対し複数の受信局2
が存在する。そしてループ1上の各局2のうち、任意の
1局(図では2−1)がランダムに送信局になり、残り
の局(図では2−2,〜2−M)が全て受信局になる、
一斉同報の場合を考える事とする。さらに本発明におい
ても図4にしめすように、各受信局には複数の制御装置
3−1,〜3−Nが連なっており、ループ1には時計回
り方向に伝送データブロックが送信される。
【0015】図2は本発明における受信局(送信局も構
成は同じ)2のシステム構成例を示す。同図に示すよう
に図外の送信局から光ループ1を通って送られてきたデ
ータは、レシーバ21を介して光信号から電気信号に変
換され、先入先出型のFIFOメモリ(first−i
n first−out memory)22に貯留さ
れる。すると、FIFOメモリ22からデータが貯留さ
れたことを示す信号が判定回路23に送られる。この信
号により、判定回路23はFIFOメモリ22から自回
路23内に先ずヘッドフレーム101(図1参照)から
読込むこととなる。なお、ヘッドフレームであるか否か
はこのフレーム内の1ビットを用いて判定する。次に判
定回路はヘッドフレーム101の一部のビットから、記
述されている伝送モードが一斉同報通信であると判定す
ると、プロセッサ24に対し割込み信号INTを送出す
る。
成は同じ)2のシステム構成例を示す。同図に示すよう
に図外の送信局から光ループ1を通って送られてきたデ
ータは、レシーバ21を介して光信号から電気信号に変
換され、先入先出型のFIFOメモリ(first−i
n first−out memory)22に貯留さ
れる。すると、FIFOメモリ22からデータが貯留さ
れたことを示す信号が判定回路23に送られる。この信
号により、判定回路23はFIFOメモリ22から自回
路23内に先ずヘッドフレーム101(図1参照)から
読込むこととなる。なお、ヘッドフレームであるか否か
はこのフレーム内の1ビットを用いて判定する。次に判
定回路はヘッドフレーム101の一部のビットから、記
述されている伝送モードが一斉同報通信であると判定す
ると、プロセッサ24に対し割込み信号INTを送出す
る。
【0016】なお、伝送モードには以下の3つのモード
がある。本発明においては、下記の(1)のモードにお
ける伝送を使用する。 (1)ループ型伝送路に連なる全ての局に同一データを
書込む伝送モード(=一斉同報通信) (2)ループ型伝送路の特定の1局にデータを書込む伝
送モード (3)ループ型伝送路の特定の1局からデータを読込む
伝送モード プロセッサ24は割込み信号INTを受信すると、先ず
判定回路23を介してFIFOメモリ22からヘッドフ
レーム101を読込む。このヘッドフレームには受信し
た伝送データブロック100が何フレームで構成されて
いるかの情報も記述されている。従って、ヘッドフレー
ム読込みの後、必要数のフレームだけ読込みを行う。こ
こで、従来ではプロセッサ24は受信した伝送データブ
ロック100の読込み終了後、次局に対して送信動作を
行う。しかし、受信動作後に送信動作を行うため、高速
に伝送を行う場合には、ウェイト時間が増加するため伝
送速度に大きく制限を与えていた。
がある。本発明においては、下記の(1)のモードにお
ける伝送を使用する。 (1)ループ型伝送路に連なる全ての局に同一データを
書込む伝送モード(=一斉同報通信) (2)ループ型伝送路の特定の1局にデータを書込む伝
送モード (3)ループ型伝送路の特定の1局からデータを読込む
伝送モード プロセッサ24は割込み信号INTを受信すると、先ず
判定回路23を介してFIFOメモリ22からヘッドフ
レーム101を読込む。このヘッドフレームには受信し
た伝送データブロック100が何フレームで構成されて
いるかの情報も記述されている。従って、ヘッドフレー
ム読込みの後、必要数のフレームだけ読込みを行う。こ
こで、従来ではプロセッサ24は受信した伝送データブ
ロック100の読込み終了後、次局に対して送信動作を
行う。しかし、受信動作後に送信動作を行うため、高速
に伝送を行う場合には、ウェイト時間が増加するため伝
送速度に大きく制限を与えていた。
【0017】そこで本発明においては、判定回路23が
ヘッドフレーム101から一斉同報通信であることを判
定し、プロセッサ24がFIFOメモリ22内のデータ
を自身内に読込むのと時間的に並行して、判定回路23
がこのFIFOメモリ22内のデータをトランスミッタ
25を介し電気信号から光信号へ変換し、光ループ1を
経て次局に送信(つまりバイパス送信)するようにし
た。これにより一斉同報通信の高速化が可能となる。
ヘッドフレーム101から一斉同報通信であることを判
定し、プロセッサ24がFIFOメモリ22内のデータ
を自身内に読込むのと時間的に並行して、判定回路23
がこのFIFOメモリ22内のデータをトランスミッタ
25を介し電気信号から光信号へ変換し、光ループ1を
経て次局に送信(つまりバイパス送信)するようにし
た。これにより一斉同報通信の高速化が可能となる。
【0018】なお、このようにFIFOメモリ22内の
通信データをプロセッサ24に取込ませるのと並行して
ループ型伝送路1へ出力する単方向ループ型伝送回路に
ついては、本出願人の先願になる特開平8−8941号
公報に提案されている。なお、プロセッサ24に取込ま
れた伝送データブロック100内の正味データ(データ
フレーム111〜11n)は、バス4を介してこの伝送
データブロック100内のアドレスフレーム102A
(図1参照)で指定された制御装置3へコピー送信され
る。
通信データをプロセッサ24に取込ませるのと並行して
ループ型伝送路1へ出力する単方向ループ型伝送回路に
ついては、本出願人の先願になる特開平8−8941号
公報に提案されている。なお、プロセッサ24に取込ま
れた伝送データブロック100内の正味データ(データ
フレーム111〜11n)は、バス4を介してこの伝送
データブロック100内のアドレスフレーム102A
(図1参照)で指定された制御装置3へコピー送信され
る。
【0019】図1は本発明に基づく伝送データブロック
の説明図で、同図(A)は新たな伝送データブロック1
00のフォーマットを示し、同図(B)は同図(A)の
アドレスフレーム102A内の構成を、同図(C)は同
図(B)のコピー番号201の(この例では3ビット
の)構成とコピー先制御装置との対応を夫々示す。図1
(A)の伝送データブロック100における図5の(従
来の)伝送データブロック100との相異は従来の2つ
のアドレスフレーム102,103に代えて、図1
(B)のような新たな構成の1つのアドレスフレーム1
02Aを用いる点である。
の説明図で、同図(A)は新たな伝送データブロック1
00のフォーマットを示し、同図(B)は同図(A)の
アドレスフレーム102A内の構成を、同図(C)は同
図(B)のコピー番号201の(この例では3ビット
の)構成とコピー先制御装置との対応を夫々示す。図1
(A)の伝送データブロック100における図5の(従
来の)伝送データブロック100との相異は従来の2つ
のアドレスフレーム102,103に代えて、図1
(B)のような新たな構成の1つのアドレスフレーム1
02Aを用いる点である。
【0020】図1(B)に示すようにアドレスフレーム
102Aはコピー番号201と、メモリ指定アドレス2
02からなる。ここでコピー番号201は図1(C)に
示すように、当該受信局2が受信した伝送データブロッ
ク100内の正味データとしてのデータフレーム111
〜11nを、当該受信局2にバス接続されたどの制御装
置3へコピー送信(転送)するかを指定する2進数デー
タであり、この例では3桁の2進数の各桁1つづつを夫
々上位桁から順に制御装置3−1,3−2,3−3に対
応させ、その桁値“0”を“コピー不要”,“1”を
“コピー要”としている。
102Aはコピー番号201と、メモリ指定アドレス2
02からなる。ここでコピー番号201は図1(C)に
示すように、当該受信局2が受信した伝送データブロッ
ク100内の正味データとしてのデータフレーム111
〜11nを、当該受信局2にバス接続されたどの制御装
置3へコピー送信(転送)するかを指定する2進数デー
タであり、この例では3桁の2進数の各桁1つづつを夫
々上位桁から順に制御装置3−1,3−2,3−3に対
応させ、その桁値“0”を“コピー不要”,“1”を
“コピー要”としている。
【0021】また、メモリ指定アドレス202は当該の
データフレーム111〜11nの格納先のメモリ領域の
アドレスを、当該制御装置3のメモリの絶対アドレスの
先頭番地(オフセットアドレス)から数えた格納先領域
の番地としての相対アドレスを示している。従って受信
局2のプロセッサ24は当該伝送データブロック100
のアドレスフレーム102Aを読込むと、このアドレス
フレーム102A内のコピー番号201で指定される制
御装置3(図1の例では3−1〜3−3の何れか)へ、
この伝送データブロック100内の正味データ(データ
ブロック111〜11n)とメモリ指定アドレス202
を送る。
データフレーム111〜11nの格納先のメモリ領域の
アドレスを、当該制御装置3のメモリの絶対アドレスの
先頭番地(オフセットアドレス)から数えた格納先領域
の番地としての相対アドレスを示している。従って受信
局2のプロセッサ24は当該伝送データブロック100
のアドレスフレーム102Aを読込むと、このアドレス
フレーム102A内のコピー番号201で指定される制
御装置3(図1の例では3−1〜3−3の何れか)へ、
この伝送データブロック100内の正味データ(データ
ブロック111〜11n)とメモリ指定アドレス202
を送る。
【0022】また、このように正味データ(データブロ
ック111〜11n)とメモリ指定アドレス202を受
信した制御装置3は、自身のメモリにおける受信データ
の格納先領域の絶対アドレスを、メモリ指定アドレス2
02(相対アドレス)から後述のように求め、このメモ
リの格納先領域にデータフレーム111〜11nから得
られるデータを書込む。
ック111〜11n)とメモリ指定アドレス202を受
信した制御装置3は、自身のメモリにおける受信データ
の格納先領域の絶対アドレスを、メモリ指定アドレス2
02(相対アドレス)から後述のように求め、このメモ
リの格納先領域にデータフレーム111〜11nから得
られるデータを書込む。
【0023】図3は本発明における制御装置3のデータ
受信機能部分の構成を示す。即ち制御装置3へのデータ
書込が行われる場合、当該の制御装置3内では対応する
受信局2から入力されてきたアドレスフレーム102A
のメモリ指定アドレス202と、制御装置3のプロセッ
サ33により予め書込まれた当該制御装置のメモリ32
の先頭番地の絶対アドレスとしてのオフセットアドレス
との加算がアドレスアダー31により行われ、このよう
にして得られたメモリ32中のデータ格納先領域の絶対
アドレスを基にメモリ32にデータフレーム111〜1
1nから得られる真の正味データの転送を行う。
受信機能部分の構成を示す。即ち制御装置3へのデータ
書込が行われる場合、当該の制御装置3内では対応する
受信局2から入力されてきたアドレスフレーム102A
のメモリ指定アドレス202と、制御装置3のプロセッ
サ33により予め書込まれた当該制御装置のメモリ32
の先頭番地の絶対アドレスとしてのオフセットアドレス
との加算がアドレスアダー31により行われ、このよう
にして得られたメモリ32中のデータ格納先領域の絶対
アドレスを基にメモリ32にデータフレーム111〜1
1nから得られる真の正味データの転送を行う。
【0024】なお、各制御装置3のメモリ32のオフセ
ットアドレス(絶対アドレスで示したメモリ先頭アドレ
ス)は、制御装置3により通常異なるが、各制御装置3
のプロセッサ33が決められたオフセットアドレス値を
アドレスアダー31に入力する事により、メモリ指定ア
ドレス202が同一でも制御装置3に応じた異なる絶対
アドレス領域に書込む事が可能となる。従って、各制御
装置毎に異なるメモリの格納先領域のアドレス群を1つ
のメモリ指定アドレス202として表現することが可能
になる。
ットアドレス(絶対アドレスで示したメモリ先頭アドレ
ス)は、制御装置3により通常異なるが、各制御装置3
のプロセッサ33が決められたオフセットアドレス値を
アドレスアダー31に入力する事により、メモリ指定ア
ドレス202が同一でも制御装置3に応じた異なる絶対
アドレス領域に書込む事が可能となる。従って、各制御
装置毎に異なるメモリの格納先領域のアドレス群を1つ
のメモリ指定アドレス202として表現することが可能
になる。
【0025】
【発明の効果】本発明によれば単方向ループ型伝送路上
の局の1つが送信局となり、他の局全てを受信局として
同一データを送信する際、データ送信先が受信局内のど
の制御装置かを指定する複数ビットからなるコピー番号
201と、データ格納先のメモリ領域を指定するため
に、制御装置毎に決められたオフセットアドレス(つま
りメモリの先頭番地の絶対アドレス)からの相対アドレ
スを指定するメモリ指定アドレス202とからなるアド
レスフレーム102Aを持つ伝送データブロック100
を用いてデータ伝送を行うと共に、受信局が上流側の伝
送路から送信されFIFOメモリ蓄積した通信データを
プロセッサに取込むのと時間的に並行して下流側の伝送
路にバイパス出力するようにしたので、各受信局に連な
る任意の制御装置に速やかに同一データを転送すること
が可能となる。
の局の1つが送信局となり、他の局全てを受信局として
同一データを送信する際、データ送信先が受信局内のど
の制御装置かを指定する複数ビットからなるコピー番号
201と、データ格納先のメモリ領域を指定するため
に、制御装置毎に決められたオフセットアドレス(つま
りメモリの先頭番地の絶対アドレス)からの相対アドレ
スを指定するメモリ指定アドレス202とからなるアド
レスフレーム102Aを持つ伝送データブロック100
を用いてデータ伝送を行うと共に、受信局が上流側の伝
送路から送信されFIFOメモリ蓄積した通信データを
プロセッサに取込むのと時間的に並行して下流側の伝送
路にバイパス出力するようにしたので、各受信局に連な
る任意の制御装置に速やかに同一データを転送すること
が可能となる。
【図面の簡単な説明】
【図1】本発明の一実施例としての伝送データブロック
の構成図
の構成図
【図2】同じく局の受信機能部の構成を示すブロック図
【図3】同じく制御装置の受信機能部の構成を示すブロ
ック図
ック図
【図4】本発明及び従来の単ループ型伝送システムの構
成例を示す図
成例を示す図
【図5】従来の伝送データブロックの構成例を示す図
【図6】従来の伝送データブロックの他の構成例を示す
図
図
1 ループ型伝送路(光ループ,ループ) 2(2−1,〜2−M) 局(送信局,受信局) 3(3−1,〜3−n) 制御装置 21 レシーバ 22 FIFOメモリ 23 判定回路 24 プロセッサ 25 トランスミッタ 31 アドレスアダー 32 メモリ 33 プロセッサ 100 伝送データブロック 101 ヘッドフレーム 102A アドレスフレーム 111 データフレーム#1 11n データフレーム#n 104 サムコードフレーム 105 エンドフレーム 201 コピー番号 202 メモリ指定アドレス
Claims (3)
- 【請求項1】単方向ループ型伝送路上に、夫々バスを介
し順番が付されて連なる下位の複数の制御装置を持つ複
数の局を備え、 一斉同報の際、一斉同報を指定する先頭のフレームを含
む複数フレームからなる伝送データブロックを用い、任
意の局が、他の全局を受信局として、各当該局に属す
る、全受信局に共通の所望の番号の1又は複数の制御装
置における、全制御装置に共通の所望の相対アドレス
の、メモリ領域に格納すべき同一データを伝送路の下流
側へ送信し、各受信局は伝送路の上流側から受信したデ
ータを自局へ取込むと共に伝送路の下流側へバイパス送
信するシステムにおいて、 前記一斉同報の際、前記伝送データブロックに、送信デ
ータの宛先となる1又は複数の制御装置を同時に指定す
る複数ビットと、送信データの格納先となるメモリ領域
の相対アドレスとからなる1つのフレームを設けるよう
にしたことを特徴とする単方向ループ型伝送システムに
おける一斉同報の通信方法。 - 【請求項2】請求項1に記載の方法において、 前記の各局に、伝送路の上流側から入力した通信データ
を一時貯留するFIFOメモリと、 FIFOメモリ内の通信データが前記バイパス送信を行
うべき通信データであるか否かを判別する判定回路と、 FIFOメモリに判定回路を介して接続されたプロセッ
サとを設け、 前記一斉同報を指定する先頭フレームがFIFOメモリ
に貯留されたとき、この判定回路がバイパス送信を行う
べきことを判別して、FIFOメモリに貯留される当該
の伝送データブロックの各フレームを、順次プロセッサ
に取込ませるのと並行し、伝送路の下流側へ送信するよ
うにしたことを特徴とする単方向ループ型伝送システム
における一斉同報の通信方法。 - 【請求項3】請求項1又は2に記載の通信方法におい
て、 送信データの宛先となった制御装置が、当該局からバス
を介して送られた送信データの格納先のメモリ領域の前
記相対アドレスと、自装置に予め設定された当該メモリ
の先頭部の絶対アドレスとをアドレス加算手段を介し加
算して求めた絶対アドレスのメモリ領域に、同じく当該
局からバスを介して送られた当該の送信データを格納す
るようにしたことを特徴とする単方向ループ型伝送シス
テムにおける一斉同報の通信方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP03027796A JP3334478B2 (ja) | 1996-02-19 | 1996-02-19 | 単方向ループ型伝送システムにおける一斉同報の通信方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP03027796A JP3334478B2 (ja) | 1996-02-19 | 1996-02-19 | 単方向ループ型伝送システムにおける一斉同報の通信方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH09224046A true JPH09224046A (ja) | 1997-08-26 |
JP3334478B2 JP3334478B2 (ja) | 2002-10-15 |
Family
ID=12299228
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP03027796A Expired - Fee Related JP3334478B2 (ja) | 1996-02-19 | 1996-02-19 | 単方向ループ型伝送システムにおける一斉同報の通信方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3334478B2 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2009130817A1 (ja) * | 2008-04-25 | 2009-10-29 | 株式会社日立コミュニケーションテクノロジー | パケット転送装置 |
-
1996
- 1996-02-19 JP JP03027796A patent/JP3334478B2/ja not_active Expired - Fee Related
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2009130817A1 (ja) * | 2008-04-25 | 2009-10-29 | 株式会社日立コミュニケーションテクノロジー | パケット転送装置 |
US8687644B2 (en) | 2008-04-25 | 2014-04-01 | Hitachi, Ltd. | Packet transfer device |
Also Published As
Publication number | Publication date |
---|---|
JP3334478B2 (ja) | 2002-10-15 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPH0638600B2 (ja) | ローカルエリアネットワークシステム | |
JPH09224046A (ja) | 単方向ループ型伝送システムにおける一斉同報の通信方法 | |
JPS59114941A (ja) | プログラマブルコントロ−ラ | |
JPS63160445A (ja) | 伝送制御方法 | |
EP1476986B1 (en) | Information communication controller interface apparatus and method | |
US6282203B1 (en) | Packet data transmitting apparatus, and method therefor | |
JPH0612269A (ja) | バス通信手段 | |
JP3389610B2 (ja) | 並列処理システムとデータ転送方法 | |
JP3409862B2 (ja) | 並列プロセッサシステム | |
JPH05191474A (ja) | 通信プロトコル処理装置 | |
JP3505540B2 (ja) | データ転送装置 | |
JPH0693685B2 (ja) | フレーム選択受信方法 | |
JP2504478B2 (ja) | ファクシミリ蓄積交換装置 | |
JPH07191934A (ja) | 二重バス装置 | |
JPS61148562A (ja) | 情報処理装置におけるデ−タの移送方式 | |
JPS63144634A (ja) | ル−プネツトワ−クシステム | |
JPH0621925A (ja) | 多重化伝送路通信制御方式 | |
JP2000322370A (ja) | データ出力回路 | |
JP2000293454A (ja) | データ通信装置、データ通信方法、および記録媒体 | |
JPH0427243A (ja) | Atmセル集線方式 | |
JPS6180926A (ja) | ル−プ式デ−タ伝送制御装置 | |
JPH05175996A (ja) | 分散型回線選択方法 | |
JPH0310438A (ja) | パケットネットワーク | |
JPH01276940A (ja) | データ転送制御装置 | |
JPH04266242A (ja) | 通信制御方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
LAPS | Cancellation because of no payment of annual fees |