JPH09223686A - 高融点金属膜のドライエッチング方法 - Google Patents
高融点金属膜のドライエッチング方法Info
- Publication number
- JPH09223686A JPH09223686A JP8028891A JP2889196A JPH09223686A JP H09223686 A JPH09223686 A JP H09223686A JP 8028891 A JP8028891 A JP 8028891A JP 2889196 A JP2889196 A JP 2889196A JP H09223686 A JPH09223686 A JP H09223686A
- Authority
- JP
- Japan
- Prior art keywords
- etching
- dry etching
- film
- metal film
- oxide film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000000034 method Methods 0.000 title claims abstract description 29
- 238000001312 dry etching Methods 0.000 title claims abstract description 23
- 238000002844 melting Methods 0.000 title 1
- 239000002184 metal Substances 0.000 title 1
- 238000005530 etching Methods 0.000 claims abstract description 61
- 239000004065 semiconductor Substances 0.000 claims abstract description 18
- 239000000758 substrate Substances 0.000 claims abstract description 12
- 239000003870 refractory metal Substances 0.000 claims description 17
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 abstract description 21
- 229910052721 tungsten Inorganic materials 0.000 abstract description 21
- 239000010937 tungsten Substances 0.000 abstract description 21
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 abstract description 20
- 229910052814 silicon oxide Inorganic materials 0.000 abstract description 20
- 239000007789 gas Substances 0.000 description 16
- 230000001681 protective effect Effects 0.000 description 8
- 238000001020 plasma etching Methods 0.000 description 6
- 229920002120 photoresistant polymer Polymers 0.000 description 5
- 238000000059 patterning Methods 0.000 description 4
- 229910052799 carbon Inorganic materials 0.000 description 3
- 238000001459 lithography Methods 0.000 description 3
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 description 2
- QAOWNCQODCNURD-UHFFFAOYSA-N Sulfuric acid Chemical compound OS(O)(=O)=O QAOWNCQODCNURD-UHFFFAOYSA-N 0.000 description 2
- 238000003384 imaging method Methods 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 238000012544 monitoring process Methods 0.000 description 2
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 2
- 229920005591 polysilicon Polymers 0.000 description 2
- 238000004544 sputter deposition Methods 0.000 description 2
- MHAJPDPJQMAIIY-UHFFFAOYSA-N Hydrogen peroxide Chemical compound OO MHAJPDPJQMAIIY-UHFFFAOYSA-N 0.000 description 1
- CBENFWSGALASAD-UHFFFAOYSA-N Ozone Chemical compound [O-][O+]=O CBENFWSGALASAD-UHFFFAOYSA-N 0.000 description 1
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 1
- 150000001721 carbon Chemical class 0.000 description 1
- 239000007795 chemical reaction product Substances 0.000 description 1
- 230000006378 damage Effects 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 238000002474 experimental method Methods 0.000 description 1
- 230000001771 impaired effect Effects 0.000 description 1
- 239000001301 oxygen Substances 0.000 description 1
- 229910052760 oxygen Inorganic materials 0.000 description 1
- 239000000047 product Substances 0.000 description 1
- 239000005437 stratosphere Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
- H01L21/321—After treatment
- H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
- H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
- H01L21/32135—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only
- H01L21/32136—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only using plasmas
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S438/00—Semiconductor device manufacturing: process
- Y10S438/963—Removing process residues from vertical substrate surfaces
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Computer Hardware Design (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Chemical Kinetics & Catalysis (AREA)
- General Chemical & Material Sciences (AREA)
- Chemical & Material Sciences (AREA)
- Plasma & Fusion (AREA)
- Drying Of Semiconductors (AREA)
- ing And Chemical Polishing (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
(57)【要約】
【目的】 エッチレートが高く、サイドエッチが少な
く、対シリコン酸化膜選択性の高いタングステンのドラ
イエッチング方法を提供する。 【構成】 半導体基板１０１上にシリコン酸化膜１０
３、タングステン膜１０３を形成しその上にパターニン
グされたホトレジスト１０４を形成する〔図１
（ａ）〕。この半導体基板をドライエッチング装置にセ
ットし、ＳＦ6 、Ｃｌ2 、ＣＯを２００：０．５〜１．
５：２０〜１００の流量比で供給し、エッチングを行う
〔図１（ｂ）〕。ホトレジストを除去する〔図１
（ｃ）〕。
く、対シリコン酸化膜選択性の高いタングステンのドラ
イエッチング方法を提供する。 【構成】 半導体基板１０１上にシリコン酸化膜１０
３、タングステン膜１０３を形成しその上にパターニン
グされたホトレジスト１０４を形成する〔図１
（ａ）〕。この半導体基板をドライエッチング装置にセ
ットし、ＳＦ6 、Ｃｌ2 、ＣＯを２００：０．５〜１．
５：２０〜１００の流量比で供給し、エッチングを行う
〔図１（ｂ）〕。ホトレジストを除去する〔図１
（ｃ）〕。
Description
【０００１】
【発明の属する技術分野】本発明は、半導体装置の製造
工程において用いられるタングステン等の高融点金属膜
のエッチング方法に関するものである。
工程において用いられるタングステン等の高融点金属膜
のエッチング方法に関するものである。
【０００２】
【従来の技術】一般にタングステン膜は半導体デバイス
において配線として用いられる外、コンタクトホールに
対して良好な埋め込み性を有することからコンタクトプ
ラグとして用いられている。また、良好な遮光性を有す
ることから半導体デバイスの中でもＣＣＤを用いた固体
撮像素子において遮光膜として用いられている。
において配線として用いられる外、コンタクトホールに
対して良好な埋め込み性を有することからコンタクトプ
ラグとして用いられている。また、良好な遮光性を有す
ることから半導体デバイスの中でもＣＣＤを用いた固体
撮像素子において遮光膜として用いられている。
【０００３】タングステン膜などの高融点金属膜のエッ
チング方法としては、ＲＩＥ（Reactive Ion Etching；
反応性イオンエッチング）に代表されるドライ法を用い
ることが一般的であるが、そのエッチングガスとしては
次のものが提案されている。 特開平１−２４８５２２号公報には、第１ステップ
で、ＳＦ6 ／ＣＣｌ3Ｆを用い、第２ステップで、ＣＣ
ｌ3 Ｆ／Ｎ2 を用いてエッチングすることが提案されて
いる。この方法によれば、高いエッチングレートと横方
向のエッチングの少ない高精度のパターニングが可能で
あるとされている。
チング方法としては、ＲＩＥ（Reactive Ion Etching；
反応性イオンエッチング）に代表されるドライ法を用い
ることが一般的であるが、そのエッチングガスとしては
次のものが提案されている。 特開平１−２４８５２２号公報には、第１ステップ
で、ＳＦ6 ／ＣＣｌ3Ｆを用い、第２ステップで、ＣＣ
ｌ3 Ｆ／Ｎ2 を用いてエッチングすることが提案されて
いる。この方法によれば、高いエッチングレートと横方
向のエッチングの少ない高精度のパターニングが可能で
あるとされている。
【０００４】 特開平７−１３０７０９号には、ＳＦ
6 ／Ｃｌ2 ／Ｏ2 を用いることが提案されており、タン
グステン膜とシリコン酸化膜との選択比を１５とするこ
とができるものとされている。 T.Maruyama,N.Fujiwara,K.Shinozawa,and M.Yoned
a:“Tungsten etchingusing an electron cyclotron re
sonance plasma”,J.Vac.Sci.Technol.Al3(3),pp.810-8
14(May/June 1995) には、ＳＦ6 ／Ｃ4 Ｆ8 を用いたＥ
ＣＲ方式のドライエッチングが提案されている。この方
式によれば、サイドエッチを少なくすることができるも
のとされる。 特開平５−１３６１０２号公報には、ＣＯあるいは
ＣＯ2 を用いて高融点金属膜をエッチングする方法が提
案されている。この方法によれば、ポリシリコンに対し
て高い選択性が得られるものとされる。
6 ／Ｃｌ2 ／Ｏ2 を用いることが提案されており、タン
グステン膜とシリコン酸化膜との選択比を１５とするこ
とができるものとされている。 T.Maruyama,N.Fujiwara,K.Shinozawa,and M.Yoned
a:“Tungsten etchingusing an electron cyclotron re
sonance plasma”,J.Vac.Sci.Technol.Al3(3),pp.810-8
14(May/June 1995) には、ＳＦ6 ／Ｃ4 Ｆ8 を用いたＥ
ＣＲ方式のドライエッチングが提案されている。この方
式によれば、サイドエッチを少なくすることができるも
のとされる。 特開平５−１３６１０２号公報には、ＣＯあるいは
ＣＯ2 を用いて高融点金属膜をエッチングする方法が提
案されている。この方法によれば、ポリシリコンに対し
て高い選択性が得られるものとされる。
【０００５】
【発明が解決しようとする課題】しかし、の方法は、
クロロフルオロカーボン（いわゆるフロン）を用いるも
のであり、成層圏のオゾン破壊のために全廃が決定され
ており今後使用することができない。また、の方法で
は、０．１μｍ程度のサイドエッチが発生し（膜厚０．
５μｍの場合）、微細化された半導体装置の製造には適
さない。また、の方法では、シリコン酸化膜との選択
比が低いという欠点があり、例えば固体撮像素子の場合
のように下地のシリコン酸化膜が薄い場合には歩留りの
高い加工が困難になる。さらにではエッチングレート
が８００〜１０００Å／min 程度と低いため量産性に乏
しいという問題点もあった。
クロロフルオロカーボン（いわゆるフロン）を用いるも
のであり、成層圏のオゾン破壊のために全廃が決定され
ており今後使用することができない。また、の方法で
は、０．１μｍ程度のサイドエッチが発生し（膜厚０．
５μｍの場合）、微細化された半導体装置の製造には適
さない。また、の方法では、シリコン酸化膜との選択
比が低いという欠点があり、例えば固体撮像素子の場合
のように下地のシリコン酸化膜が薄い場合には歩留りの
高い加工が困難になる。さらにではエッチングレート
が８００〜１０００Å／min 程度と低いため量産性に乏
しいという問題点もあった。
【０００６】したがって、本発明の解決すべき課題は、
エッチングレートが高く、サイドエッチング量が少な
く、かつシリコン酸化膜との選択性の高いドライエッチ
ング方法を提供することである。
エッチングレートが高く、サイドエッチング量が少な
く、かつシリコン酸化膜との選択性の高いドライエッチ
ング方法を提供することである。
【０００７】
【課題を解決するための手段】上述した課題は、エッチ
ングガスに、ＳＦ6 ／Ｃｌ2 ／ＣＯを用いることにより
解決することができる。
ングガスに、ＳＦ6 ／Ｃｌ2 ／ＣＯを用いることにより
解決することができる。
【０００８】
【発明の実施の形態】本発明による高融点金属膜のドラ
イエッチング方法は、半導体基板上に高融点金属膜を形
成する工程と、ＳＦ6 とＣｌ2 とＣＯを含む混合ガスを
用いたドライエッチングにより前記高融点金属膜を選択
的に除去する工程と、を有することを特徴としている。
イエッチング方法は、半導体基板上に高融点金属膜を形
成する工程と、ＳＦ6 とＣｌ2 とＣＯを含む混合ガスを
用いたドライエッチングにより前記高融点金属膜を選択
的に除去する工程と、を有することを特徴としている。
【０００９】もう一つの本発明による高融点金属膜のド
ライエッチング方法は、半導体基板上に高融点金属膜を
形成する工程と、ＳＦ6 とＣｌ2 とＣＯを含む混合ガス
を用いてドライエッチングを行う第１のエッチング工程
と、ＳＦ6 とＣｌ2 とＯ2 を含む混合ガスを用いてドラ
イエッチングを行う第２のエッチング工程と、を有する
ことを特徴としている。
ライエッチング方法は、半導体基板上に高融点金属膜を
形成する工程と、ＳＦ6 とＣｌ2 とＣＯを含む混合ガス
を用いてドライエッチングを行う第１のエッチング工程
と、ＳＦ6 とＣｌ2 とＯ2 を含む混合ガスを用いてドラ
イエッチングを行う第２のエッチング工程と、を有する
ことを特徴としている。
【００１０】本発明によるドライエッチング方法では、
エッチングガスにＳＦ6 とＣｌ2 が含まれているため、
ＦラジカルとＣｌラジカルが高融点金属のエッチングに
寄与し高いエッチングレートを確保することができる。
さらに、ＣＯが用いられているため、カーボン系の反応
生成物が生成され高融点金属膜のエッチング側面がこの
カーボン系生成物によって保護されることになり、サイ
ドエッチを抑制して高精度のパターニングが可能にな
る。さらに、この混合ガスを用いた場合、シリコン酸化
膜に対して１５程度の高い選択比を実現することができ
る。
エッチングガスにＳＦ6 とＣｌ2 が含まれているため、
ＦラジカルとＣｌラジカルが高融点金属のエッチングに
寄与し高いエッチングレートを確保することができる。
さらに、ＣＯが用いられているため、カーボン系の反応
生成物が生成され高融点金属膜のエッチング側面がこの
カーボン系生成物によって保護されることになり、サイ
ドエッチを抑制して高精度のパターニングが可能にな
る。さらに、この混合ガスを用いた場合、シリコン酸化
膜に対して１５程度の高い選択比を実現することができ
る。
【００１１】また、等方性のエッチングを行うことが必
要となる場合には、ＳＦ6 とＣｌ2とＣＯを用いるエッ
チングと、ＳＦ6 とＣｌ2 とＯ2 を用いるエッチングと
を併用することにより、高いエッチングレートと高い選
択比を維持しつつエッチング残りを発生させない良好な
エッチングを実現することができる。
要となる場合には、ＳＦ6 とＣｌ2とＣＯを用いるエッ
チングと、ＳＦ6 とＣｌ2 とＯ2 を用いるエッチングと
を併用することにより、高いエッチングレートと高い選
択比を維持しつつエッチング残りを発生させない良好な
エッチングを実現することができる。
【００１２】
【実施例】次に、本発明の実施例について図面を参照し
て詳細に説明する。 ［第１の実施例］図１は、本発明の第１の実施例として
タングステンのドライエッチング方法を説明するため
の、半導体チップの工程順の断面図である。まず、図１
（ａ）に示すように、半導体基板１０１上にシリコン酸
化膜１０２を形成し、続いてスパッタリング技術を用い
てタングステン膜１０３を４０００Åの膜厚に成膜す
る。次に、ホトレジスト１０４を塗布し、リソグラフィ
技術によりパターニングを行う。
て詳細に説明する。 ［第１の実施例］図１は、本発明の第１の実施例として
タングステンのドライエッチング方法を説明するため
の、半導体チップの工程順の断面図である。まず、図１
（ａ）に示すように、半導体基板１０１上にシリコン酸
化膜１０２を形成し、続いてスパッタリング技術を用い
てタングステン膜１０３を４０００Åの膜厚に成膜す
る。次に、ホトレジスト１０４を塗布し、リソグラフィ
技術によりパターニングを行う。
【００１３】この半導体基板を、図２に示すように、ナ
ローギャップ平行平板型ＲＩＥ装置の下部電極２０３上
に搭載する。このＲＩＥ装置は、上部にガス供給機構を
有し、チャンバ２０１の内部に相対する２つの電極、上
部電極２０２と下部電極２０３を備えている。上部電極
２０２はマッチングボックス２０４を介してＲＦ電源２
０５に接続され、下部電極２０３は接地されている。こ
のドライエッチング装置において、ＳＦ6 ：２００ｓｃ
ｃｍ、Ｃｌ2 ：１０ｓｃｃｍ、ＣＯ：５０ｓｃｃｍ、圧
力：２５０ｍＴｏｒｒ、ＲＦパワー密度：０．５５Ｗ／
ｃｍ2 、電極間隔：０．８ｃｍの条件で、シリコン酸化
膜１０２が露出するまでエッチングを行う。エッチング
の終点検出は例えばＦラジカルの発光波長である７０４
ｎｍの発光をモニタし、この発光強度が急激に増加する
点を検知することにより可能である。
ローギャップ平行平板型ＲＩＥ装置の下部電極２０３上
に搭載する。このＲＩＥ装置は、上部にガス供給機構を
有し、チャンバ２０１の内部に相対する２つの電極、上
部電極２０２と下部電極２０３を備えている。上部電極
２０２はマッチングボックス２０４を介してＲＦ電源２
０５に接続され、下部電極２０３は接地されている。こ
のドライエッチング装置において、ＳＦ6 ：２００ｓｃ
ｃｍ、Ｃｌ2 ：１０ｓｃｃｍ、ＣＯ：５０ｓｃｃｍ、圧
力：２５０ｍＴｏｒｒ、ＲＦパワー密度：０．５５Ｗ／
ｃｍ2 、電極間隔：０．８ｃｍの条件で、シリコン酸化
膜１０２が露出するまでエッチングを行う。エッチング
の終点検出は例えばＦラジカルの発光波長である７０４
ｎｍの発光をモニタし、この発光強度が急激に増加する
点を検知することにより可能である。
【００１４】図１（ｂ）は、エッチング直後の断面を示
しているが、側壁部にはカーボン系の保護膜１０５が堆
積しておりこれがサイドエッチを防いでいる。最後に、
酸素プラズマに曝してホトレジスト１０４、保護膜１０
５を除去して図１（ｃ）に示すように一連のエッチング
工程が完了する。
しているが、側壁部にはカーボン系の保護膜１０５が堆
積しておりこれがサイドエッチを防いでいる。最後に、
酸素プラズマに曝してホトレジスト１０４、保護膜１０
５を除去して図１（ｃ）に示すように一連のエッチング
工程が完了する。
【００１５】図３は、ＣＯガス流量を変化した時のタン
グステンのエッチレート、シリコン酸化膜と選択比の変
化を示している。ここでＣＯガス流量が５０ｓｃｃｍに
なるとタングステンのエッチレートは２０００Å／ｍｉ
ｎ、シリコン酸化膜との選択比１５となっており、エッ
チレート、シリコン酸化膜との選択比、どちらも良好な
エッチングが可能である。
グステンのエッチレート、シリコン酸化膜と選択比の変
化を示している。ここでＣＯガス流量が５０ｓｃｃｍに
なるとタングステンのエッチレートは２０００Å／ｍｉ
ｎ、シリコン酸化膜との選択比１５となっており、エッ
チレート、シリコン酸化膜との選択比、どちらも良好な
エッチングが可能である。
【００１６】しかし、ＣＯを１００ｓｃｃｍを越える
量、例えば１５０ｓｃｃｍにするとタングステンのエッ
チレートは４００Å／ｍｉｎとなってしまうため、ＣＯ
の添加量は１００ｓｃｃｍ程度までが妥当である。ま
た、５０ｓｃｃｍより少なくすると、エッチレートは向
上するものの、選択比は低下しまた側壁に形成される保
護膜の膜厚が薄くなって（図４参照）エッチングの異方
性が損なわれることから２０ｓｃｃｍ以上にすることが
望ましい。次に、ＳＦ6 を２００ｓｃｃｍで一定とし、
Ｃｌ2 およびＣＯの流量を変化させて同様の実験を行っ
たところ、Ｃｌ2 の流量が５〜１５ｓｃｃｍの範囲内に
おいてほぼ図３と同様の結果が得られた。
量、例えば１５０ｓｃｃｍにするとタングステンのエッ
チレートは４００Å／ｍｉｎとなってしまうため、ＣＯ
の添加量は１００ｓｃｃｍ程度までが妥当である。ま
た、５０ｓｃｃｍより少なくすると、エッチレートは向
上するものの、選択比は低下しまた側壁に形成される保
護膜の膜厚が薄くなって（図４参照）エッチングの異方
性が損なわれることから２０ｓｃｃｍ以上にすることが
望ましい。次に、ＳＦ6 を２００ｓｃｃｍで一定とし、
Ｃｌ2 およびＣＯの流量を変化させて同様の実験を行っ
たところ、Ｃｌ2 の流量が５〜１５ｓｃｃｍの範囲内に
おいてほぼ図３と同様の結果が得られた。
【００１７】図４は、ＣＯガス流量を変化させたときの
側壁に形成される保護膜の厚さの変化を示している。デ
ポ膜厚はＣＯが５０ｓｃｃｍの時で約０．０５μｍ、Ｃ
Ｏが１００ｓｃｃｍの時で約０．１２μｍとなってい
る。また、２０ｓｃｃｍでは約０．０１２μｍとなる。
側壁に形成される保護膜の厚さの変化を示している。デ
ポ膜厚はＣＯが５０ｓｃｃｍの時で約０．０５μｍ、Ｃ
Ｏが１００ｓｃｃｍの時で約０．１２μｍとなってい
る。また、２０ｓｃｃｍでは約０．０１２μｍとなる。
【００１８】［第２の実施例］図５は、本発明の第２の
実施例として段差を有するデバイスにタングステンを形
成した場合のドライエッチング方法を示す工程順の断面
図である。まず、図５（ａ）に示すように、半導体基板
１０１上にゲート酸化膜１０６、ポリシリコン膜を形成
した後、リソグラフィ技術およびドライエッチング技術
によりパターニングしてゲート電極１０７を形成する。
続いてシリコン酸化膜１０２を成膜した後、スパッタリ
ング技術を用いてタングステン膜１０３を成膜し、ホト
レジスト１０４を塗布し、リソグラフィ技術によりパタ
ーニングを行う。
実施例として段差を有するデバイスにタングステンを形
成した場合のドライエッチング方法を示す工程順の断面
図である。まず、図５（ａ）に示すように、半導体基板
１０１上にゲート酸化膜１０６、ポリシリコン膜を形成
した後、リソグラフィ技術およびドライエッチング技術
によりパターニングしてゲート電極１０７を形成する。
続いてシリコン酸化膜１０２を成膜した後、スパッタリ
ング技術を用いてタングステン膜１０３を成膜し、ホト
レジスト１０４を塗布し、リソグラフィ技術によりパタ
ーニングを行う。
【００１９】この半導体基板を、図２に示すように、ナ
ローギャップ平行平板型ＲＩＥ装置の下部電極２０３上
に搭載して、２段階に分けてドライエッチングを行う。
第１段階のエッチングとして、ＳＦ6 ：２００ｓｃｃ
ｍ、Ｃｌ2 ：１０ｓｃｃｍ、ＣＯ：１００ｓｃｃｍ、圧
力：２５０ｍＴｏｒｒ、ＲＦパワー密度：０．５５Ｗ／
ｃｍ2 、電極間隔：０．８ｃｍの条件でシリコン酸化膜
１０２が露出するまでエッチングを行う〔図５
（ｂ）〕。エッチングの終点検出は例えば発光波長７０
４ｎｍをモニタすることにより行う。
ローギャップ平行平板型ＲＩＥ装置の下部電極２０３上
に搭載して、２段階に分けてドライエッチングを行う。
第１段階のエッチングとして、ＳＦ6 ：２００ｓｃｃ
ｍ、Ｃｌ2 ：１０ｓｃｃｍ、ＣＯ：１００ｓｃｃｍ、圧
力：２５０ｍＴｏｒｒ、ＲＦパワー密度：０．５５Ｗ／
ｃｍ2 、電極間隔：０．８ｃｍの条件でシリコン酸化膜
１０２が露出するまでエッチングを行う〔図５
（ｂ）〕。エッチングの終点検出は例えば発光波長７０
４ｎｍをモニタすることにより行う。
【００２０】続いて、第２段階のエッチングとして、Ｓ
Ｆ6 ：２００ｓｃｃｍ、Ｃｌ2 ：１０ｓｃｃｍ、Ｏ2 ：
５０ｓｃｃｍ、圧力：４００ｍＴｏｒｒ、ＲＦパワー密
度：０．５５Ｗ／ｃｍ2 、電極間隔：０．８ｃｍの条件
でエッチングを行い、段差部のタングステン膜１０３を
除去する〔図５（ｃ）〕。第２段階のエッチングは、タ
ングステンとシリコン酸化膜との選択比が約２０程度得
られ、かつ等方性エッチングに近い条件であるため、シ
リコン酸化膜を膜減りさせることなくかつエッチング残
りを発生させることなく段差部のタングステンの除去が
可能となる。その後、ホトレジスト１０４を例えば硫酸
と過酸化水素水の混合処理液によって処理して剥離す
る。このとき、同時に保護膜１０５が除去される。
Ｆ6 ：２００ｓｃｃｍ、Ｃｌ2 ：１０ｓｃｃｍ、Ｏ2 ：
５０ｓｃｃｍ、圧力：４００ｍＴｏｒｒ、ＲＦパワー密
度：０．５５Ｗ／ｃｍ2 、電極間隔：０．８ｃｍの条件
でエッチングを行い、段差部のタングステン膜１０３を
除去する〔図５（ｃ）〕。第２段階のエッチングは、タ
ングステンとシリコン酸化膜との選択比が約２０程度得
られ、かつ等方性エッチングに近い条件であるため、シ
リコン酸化膜を膜減りさせることなくかつエッチング残
りを発生させることなく段差部のタングステンの除去が
可能となる。その後、ホトレジスト１０４を例えば硫酸
と過酸化水素水の混合処理液によって処理して剥離す
る。このとき、同時に保護膜１０５が除去される。
【００２１】本実施例では、第１段階のエッチングにお
いてＣＯ流量を増加することによりエッチング後の側壁
に厚い保護膜１０５を形成して第２段階のエッチングで
タングステンにサイドエッチが生じることを防いでい
る。そのため、続く第２段階では、シリコン酸化膜に対
して選択性を有しかつ等方性の条件のエッチングとする
ことにより、タングステン膜にサイドエッチを生じさせ
ることなくかつ下地酸化膜を膜減りさせることなく、段
差部のタングステンをエッチング残りなく良好に除去す
ることが可能になっている。
いてＣＯ流量を増加することによりエッチング後の側壁
に厚い保護膜１０５を形成して第２段階のエッチングで
タングステンにサイドエッチが生じることを防いでい
る。そのため、続く第２段階では、シリコン酸化膜に対
して選択性を有しかつ等方性の条件のエッチングとする
ことにより、タングステン膜にサイドエッチを生じさせ
ることなくかつ下地酸化膜を膜減りさせることなく、段
差部のタングステンをエッチング残りなく良好に除去す
ることが可能になっている。
【００２２】
【発明の効果】以上説明したように、本発明の高融点金
属膜のドライエッチング方法は、エッチングガスとして
ＳＦ6 、Ｃｌ2 、ＣＯの混合ガスを用いることにより、
エッチレートが高くかつサイドエッチの抑制された高精
度のパターニングが可能になる。また、各ガスの流量比
を調整することによりシリコン酸化膜に対して高い選択
性を維持することができる。
属膜のドライエッチング方法は、エッチングガスとして
ＳＦ6 、Ｃｌ2 、ＣＯの混合ガスを用いることにより、
エッチレートが高くかつサイドエッチの抑制された高精
度のパターニングが可能になる。また、各ガスの流量比
を調整することによりシリコン酸化膜に対して高い選択
性を維持することができる。
【００２３】また、第１段階のエッチングにおいて、Ｓ
Ｆ6 、Ｃｌ2 、ＣＯの混合ガスを用い、第２段階ののエ
ッチングにおいて、ＳＦ6 、Ｃｌ2 、Ｏ2 の混合ガスを
用いてエッチングを行う実施例によれば、段差を有する
基板上での高融点金属膜のエッチングにおいてもサイド
エッチを生じさせることなくシリコン酸化膜に対し選択
性が良好でかつエッチング残りのないエッチングが可能
である。
Ｆ6 、Ｃｌ2 、ＣＯの混合ガスを用い、第２段階ののエ
ッチングにおいて、ＳＦ6 、Ｃｌ2 、Ｏ2 の混合ガスを
用いてエッチングを行う実施例によれば、段差を有する
基板上での高融点金属膜のエッチングにおいてもサイド
エッチを生じさせることなくシリコン酸化膜に対し選択
性が良好でかつエッチング残りのないエッチングが可能
である。
【図１】本発明の第１の実施例を説明するための半導体
装置の工程順の断面図。
装置の工程順の断面図。
【図２】本発明の実施例を説明するためのドライエッチ
ング装置の断面図。
ング装置の断面図。
【図３】本発明の第１の実施例での、ＣＯの流量とエッ
チレートおよび選択比との関係を示すグラフ。
チレートおよび選択比との関係を示すグラフ。
【図４】本発明の第１の実施例での、ＣＯの流量と堆積
される保護膜との関係を示すグラフ。
される保護膜との関係を示すグラフ。
【図５】本発明の第２の実施例を説明するための半導体
装置の工程順の断面図。
装置の工程順の断面図。
１０１ 半導体基板 １０２ シリコン酸化膜 １０３ タングステン膜 １０４ ホトレジスト １０５ 保護膜 １０６ ゲート酸化膜 １０７ ゲート電極 ２０１ チャンバ ２０２ 上部電極 ２０３ 下部電極 ２０４ マッチングボックス ２０５ ＲＦ電源
Claims (3)
- 【請求項１】 半導体基板上に高融点金属膜を形成する
工程と、ＳＦ6 とＣｌ2 とＣＯを含む混合ガスを用いた
ドライエッチングにより前記高融点金属膜を選択的に除
去する工程と、を有することを特徴とする高融点金属膜
のドライエッチング方法。 - 【請求項２】 半導体基板上に高融点金属膜を形成する
工程と、ＳＦ6 とＣｌ2 とＣＯを含む混合ガスを用いて
ドライエッチングを行う第１のエッチング工程と、ＳＦ
6 とＣｌ2 とＯ2 を含む混合ガスを用いてドライエッチ
ングを行う第２のエッチング工程と、を有することを特
徴とする高融点金属膜のドライエッチング方法。 - 【請求項３】 ＳＦ6 とＣｌ2 とＣＯの各々のガスの流
量比が２０：０．５〜１．５：２〜１０であることを特
徴とする請求項１または２記載の高融点金属膜のドライ
エッチング方法。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8028891A JP3028927B2 (ja) | 1996-02-16 | 1996-02-16 | 高融点金属膜のドライエッチング方法 |
| US08/799,883 US5853602A (en) | 1996-02-16 | 1997-02-13 | Method of dry etching for patterning refractory metal layer improved in etching rate, anisotropy and selectivity to silicon oxide |
| EP97102411A EP0790643A3 (en) | 1996-02-16 | 1997-02-14 | Method of dry etching for patterning refractory metal layer improved in etching rate, anisotropy and selectivity to silicon oxide |
| KR1019970004442A KR100270249B1 (ko) | 1996-02-16 | 1997-02-14 | 에칭속도,이방성,및실리콘산화물에대한선택비가개선된고융점금속층을패터닝하기위한건식에칭방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8028891A JP3028927B2 (ja) | 1996-02-16 | 1996-02-16 | 高融点金属膜のドライエッチング方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH09223686A true JPH09223686A (ja) | 1997-08-26 |
| JP3028927B2 JP3028927B2 (ja) | 2000-04-04 |
Family
ID=12261028
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP8028891A Expired - Lifetime JP3028927B2 (ja) | 1996-02-16 | 1996-02-16 | 高融点金属膜のドライエッチング方法 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US5853602A (ja) |
| EP (1) | EP0790643A3 (ja) |
| JP (1) | JP3028927B2 (ja) |
| KR (1) | KR100270249B1 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100414506B1 (ko) * | 1999-12-28 | 2004-01-07 | 가부시끼가이샤 도시바 | 드라이 에칭 방법 및 반도체 장치의 제조 방법 |
Families Citing this family (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH10223615A (ja) * | 1997-02-12 | 1998-08-21 | Nitto Denko Corp | レジスト材と側壁保護膜との一括除去方法 |
| JP3695184B2 (ja) * | 1998-12-03 | 2005-09-14 | 松下電器産業株式会社 | プラズマエッチング装置およびプラズマエッチング方法 |
| US6579805B1 (en) * | 1999-01-05 | 2003-06-17 | Ronal Systems Corp. | In situ chemical generator and method |
| US7084066B1 (en) * | 2000-07-03 | 2006-08-01 | Cypress Semiconductor Corporation | Method of uniformly etching refractory metals, refractory metal alloys and refractory metal silicides |
| US6423644B1 (en) * | 2000-07-12 | 2002-07-23 | Applied Materials, Inc. | Method of etching tungsten or tungsten nitride electrode gates in semiconductor structures |
| US6440870B1 (en) * | 2000-07-12 | 2002-08-27 | Applied Materials, Inc. | Method of etching tungsten or tungsten nitride electrode gates in semiconductor structures |
| US6461974B1 (en) * | 2000-10-06 | 2002-10-08 | Lam Research Corporation | High temperature tungsten etching process |
| US6479396B1 (en) * | 2001-02-28 | 2002-11-12 | Infineon Technologies Richmond, Lp | Dry polymer and oxide veil removal for post etch cleaning |
| US7375035B2 (en) | 2003-04-29 | 2008-05-20 | Ronal Systems Corporation | Host and ancillary tool interface methodology for distributed processing |
| JP2004332045A (ja) * | 2003-05-07 | 2004-11-25 | Renesas Technology Corp | 多層膜材料のドライエッチング方法 |
| US7429714B2 (en) * | 2003-06-20 | 2008-09-30 | Ronal Systems Corporation | Modular ICP torch assembly |
| JP2007266466A (ja) | 2006-03-29 | 2007-10-11 | Tokyo Electron Ltd | プラズマエッチング方法、プラズマエッチング装置、コンピュータ記憶媒体及び処理レシピが記憶された記憶媒体 |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4713141A (en) * | 1986-09-22 | 1987-12-15 | Intel Corporation | Anisotropic plasma etching of tungsten |
| JPH0680644B2 (ja) * | 1988-03-29 | 1994-10-12 | 日本電気株式会社 | 高融点金属配線層の形成方法 |
| US5302240A (en) * | 1991-01-22 | 1994-04-12 | Kabushiki Kaisha Toshiba | Method of manufacturing semiconductor device |
| JPH0590223A (ja) * | 1991-01-22 | 1993-04-09 | Toshiba Corp | 半導体装置の製造方法及び半導体製造装置 |
| JP3210359B2 (ja) * | 1991-05-29 | 2001-09-17 | 株式会社東芝 | ドライエッチング方法 |
| JPH05136102A (ja) * | 1991-11-14 | 1993-06-01 | Sanyo Electric Co Ltd | 高融点金属膜のエツチング方法 |
| JP2864967B2 (ja) * | 1993-11-01 | 1999-03-08 | 日本電気株式会社 | 高融点金属膜のドライエッチング方法 |
-
1996
- 1996-02-16 JP JP8028891A patent/JP3028927B2/ja not_active Expired - Lifetime
-
1997
- 1997-02-13 US US08/799,883 patent/US5853602A/en not_active Expired - Fee Related
- 1997-02-14 KR KR1019970004442A patent/KR100270249B1/ko not_active IP Right Cessation
- 1997-02-14 EP EP97102411A patent/EP0790643A3/en not_active Withdrawn
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100414506B1 (ko) * | 1999-12-28 | 2004-01-07 | 가부시끼가이샤 도시바 | 드라이 에칭 방법 및 반도체 장치의 제조 방법 |
Also Published As
| Publication number | Publication date |
|---|---|
| EP0790643A3 (en) | 1999-03-17 |
| KR970063521A (ko) | 1997-09-12 |
| EP0790643A2 (en) | 1997-08-20 |
| KR100270249B1 (ko) | 2000-10-16 |
| US5853602A (en) | 1998-12-29 |
| JP3028927B2 (ja) | 2000-04-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100277246B1 (ko) | 알루미늄 금속화부분 패터닝 방법 | |
| JP2574094B2 (ja) | エッチング方法 | |
| JP3028927B2 (ja) | 高融点金属膜のドライエッチング方法 | |
| JP3165047B2 (ja) | ポリサイド膜のドライエッチング方法 | |
| JP2913936B2 (ja) | 半導体装置の製造方法 | |
| JP3028312B2 (ja) | 半導体素子の多層膜の乾式エッチング方法 | |
| JP3318801B2 (ja) | ドライエッチング方法 | |
| JPH0945633A (ja) | 半導体集積回路装置の微細ホールの形成方法 | |
| JPS62271435A (ja) | レジストの剥離方法 | |
| US5962345A (en) | Method to reduce contact resistance by means of in-situ ICP | |
| US6756314B2 (en) | Method for etching a hard mask layer and a metal layer | |
| WO2002086957A1 (fr) | Procede de gravure a sec | |
| JPH08321484A (ja) | 半導体装置の製造方法 | |
| JPH0774147A (ja) | ドライエッチング方法およびドライエッチング装置 | |
| JP4498662B2 (ja) | ドライエッチング方法 | |
| JP2907314B2 (ja) | 半導体装置の製造方法 | |
| JP2725695B2 (ja) | 半導体装置の製造方法 | |
| JP2003282853A (ja) | 固体撮像装置、半導体装置の製造方法及び固体撮像装置の製造方法 | |
| JPS59167021A (ja) | 半導体装置の製造方法 | |
| JP2003059907A (ja) | 反射防止膜のエッチング方法 | |
| JPH06151390A (ja) | ドライエッチングの後処理方法 | |
| JPS62154628A (ja) | ドライエツチング方法 | |
| JP3228103B2 (ja) | 半導体装置の微細パターン形成方法 | |
| JP2600839B2 (ja) | 窒化シリコン膜のエッチング方法 | |
| JP3331065B2 (ja) | 半導体デバイスのコンタクトホール形成方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 19980825 |