JP2600839B2 - 窒化シリコン膜のエッチング方法 - Google Patents
窒化シリコン膜のエッチング方法Info
- Publication number
- JP2600839B2 JP2600839B2 JP63218774A JP21877488A JP2600839B2 JP 2600839 B2 JP2600839 B2 JP 2600839B2 JP 63218774 A JP63218774 A JP 63218774A JP 21877488 A JP21877488 A JP 21877488A JP 2600839 B2 JP2600839 B2 JP 2600839B2
- Authority
- JP
- Japan
- Prior art keywords
- film
- etching
- sio
- silicon nitride
- gas
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Drying Of Semiconductors (AREA)
Description
【発明の詳細な説明】 〔概 要〕 窒化シリコン膜のエッチング方法、特に薄い酸化シリ
コン膜上に堆積された窒化シリコン膜を選択的に除去す
る際のエッチング方法に関し、 酸化シリコン膜とのエッチングレートの比が大きい窒
化シリコン膜の反応性イオンエッチング方法の提供を目
的とし、 酸化シリコン膜上に堆積された窒化シリコン膜を選択
的にエッチングするに際して、主エッチングガスに３弗
化塩素を用い、0.3〜1.0Torrの圧力を有する該エッチン
グガス中において反応性イオンエッチングを行う構成を
有する。
コン膜上に堆積された窒化シリコン膜を選択的に除去す
る際のエッチング方法に関し、 酸化シリコン膜とのエッチングレートの比が大きい窒
化シリコン膜の反応性イオンエッチング方法の提供を目
的とし、 酸化シリコン膜上に堆積された窒化シリコン膜を選択
的にエッチングするに際して、主エッチングガスに３弗
化塩素を用い、0.3〜1.0Torrの圧力を有する該エッチン
グガス中において反応性イオンエッチングを行う構成を
有する。
本発明は窒化シリコン膜のエッチング方法、特に薄い
酸化シリコン膜上に堆積された窒化シリコン膜を選択的
に除去する際のエッチング方法に関する。
酸化シリコン膜上に堆積された窒化シリコン膜を選択的
に除去する際のエッチング方法に関する。
近年半導体デバイスの高集積化・高速化に伴いドライ
エッチングプロセスにおいては、一層精度の良いエッチ
ングが要求されており、特に下地の膜をエッチングする
ことなく被エッチング膜をエッチングすることが重要に
なってきている。
エッチングプロセスにおいては、一層精度の良いエッチ
ングが要求されており、特に下地の膜をエッチングする
ことなく被エッチング膜をエッチングすることが重要に
なってきている。
そして窒化シリコン（Si3N4）膜においては、通常LOC
OSと呼ばれる選択酸化法に代表されるようにSi3N4膜と
シリコン（Si）基体との間に応力緩和用に設けられる二
酸化シリコン（SiO2）の下地膜が、半導体デバイスの高
集積化に伴って一層薄く形成される傾向にあり、Si3N4
とSiO2とのエッチングの選択比が大きい即ちSi3N4とSiO
2とのエッチングレートの比が大きいエッチング手段が
要望されている。
OSと呼ばれる選択酸化法に代表されるようにSi3N4膜と
シリコン（Si）基体との間に応力緩和用に設けられる二
酸化シリコン（SiO2）の下地膜が、半導体デバイスの高
集積化に伴って一層薄く形成される傾向にあり、Si3N4
とSiO2とのエッチングの選択比が大きい即ちSi3N4とSiO
2とのエッチングレートの比が大きいエッチング手段が
要望されている。
半導体IC等の製造工程において選択酸化によって素子
間分離用酸化膜を形成する際には、シリコン（Si）基体
上に薄い下地SiO2膜を介して形成された厚さ1000Å程度
の耐酸化性を有するSi3N4膜をドライエッチング手段に
より所定のマスク形状にパターニングした後、このSi3N
4パターンをマスクにして上記Si基板面の選択酸化が行
われる。
間分離用酸化膜を形成する際には、シリコン（Si）基体
上に薄い下地SiO2膜を介して形成された厚さ1000Å程度
の耐酸化性を有するSi3N4膜をドライエッチング手段に
より所定のマスク形状にパターニングした後、このSi3N
4パターンをマスクにして上記Si基板面の選択酸化が行
われる。
上記工程においてSi3N4膜のドライエッチング手段に
は、従来、４弗化炭素と酸素との混合ガス〔（CF4/O2）
ガス〕、或いは６弗化硫黄と酸素との混合ガス〔（SF6/
O2）ガス〕を用いた反応性イオンエッチング（RIE）処
理が多く用いられていた。
は、従来、４弗化炭素と酸素との混合ガス〔（CF4/O2）
ガス〕、或いは６弗化硫黄と酸素との混合ガス〔（SF6/
O2）ガス〕を用いた反応性イオンエッチング（RIE）処
理が多く用いられていた。
しかし上記従来の方法においては、Si3N4とSiO2との
エッチングレートの比が、（CF4/O2）ガスを用いた場合
３程度、（SF6/O2）ガスを用いた場合５程度と何れの場
合も小さかったために、基板面内のエッチングの分布を
カバーするために例えば50％程度のオーバエッチングを
行った際には、下地のSiO2膜の厚さが100Å程度に薄く
形成された場合、この下地SiO2膜が部分的に底部まで除
去されてSi基板面が弗素イオン等に直に曝されてその衝
撃によるダメージを受けて、素子間リーク、素子間分離
耐圧の低下等を生じ、該半導体ICの性能を劣化せしめる
という問題があった。
エッチングレートの比が、（CF4/O2）ガスを用いた場合
３程度、（SF6/O2）ガスを用いた場合５程度と何れの場
合も小さかったために、基板面内のエッチングの分布を
カバーするために例えば50％程度のオーバエッチングを
行った際には、下地のSiO2膜の厚さが100Å程度に薄く
形成された場合、この下地SiO2膜が部分的に底部まで除
去されてSi基板面が弗素イオン等に直に曝されてその衝
撃によるダメージを受けて、素子間リーク、素子間分離
耐圧の低下等を生じ、該半導体ICの性能を劣化せしめる
という問題があった。
そこで本発明はSiO2膜とのエッチングレートの比が大
きいSi3N4膜の反応性イオンエッチング方法の提供を目
的とする。
きいSi3N4膜の反応性イオンエッチング方法の提供を目
的とする。
上記課題は、酸化シリコン膜上に堆積された窒化シリ
コン膜を選択的にエッチングするに際して、主エッチン
グガスに３弗化塩素を用い、0.3〜1.0Torrの圧力を有す
る該エッチングガス中において反応性イオンエッチング
を行う本発明による窒化シリコン膜とエッチング方法に
よって解決される。
コン膜を選択的にエッチングするに際して、主エッチン
グガスに３弗化塩素を用い、0.3〜1.0Torrの圧力を有す
る該エッチングガス中において反応性イオンエッチング
を行う本発明による窒化シリコン膜とエッチング方法に
よって解決される。
第１図は本発明の原理を示すSi3N4膜及びSiO2膜のエ
ッチング特性図である。図において横軸は圧力、左の縦
軸はエッチングレート、右の縦軸はSi3N4膜のSiO2膜に
対するエッチングレートの比、ＡはSi3N4膜のエッチン
グレート（E.R）のカーブ、ＢはSiO2膜のエッチングレ
ート（E.R）のカーブ、ＣはSi3N4膜とSiO2膜とのエッチ
ングレートの比（Si3N4/SiO2）のカーブを示している。
なおエッチングガスは３弗化塩素（ClF3）、ガス流量10
0SCCM、印加されるパワー密度0.4W/cm2によって測定し
た値である。
ッチング特性図である。図において横軸は圧力、左の縦
軸はエッチングレート、右の縦軸はSi3N4膜のSiO2膜に
対するエッチングレートの比、ＡはSi3N4膜のエッチン
グレート（E.R）のカーブ、ＢはSiO2膜のエッチングレ
ート（E.R）のカーブ、ＣはSi3N4膜とSiO2膜とのエッチ
ングレートの比（Si3N4/SiO2）のカーブを示している。
なおエッチングガスは３弗化塩素（ClF3）、ガス流量10
0SCCM、印加されるパワー密度0.4W/cm2によって測定し
た値である。
この図によると、Si3N4膜は比較的エッチングレート
が大きく、圧力の上昇と共にエッチングレートが除々に
減少し、1.0Torr近傍で実用の限界である600Å/min程度
に減少することがわかる。またSiO2膜はSi3N4膜に比べ
てエッチングレートが小さく、且つ圧力0.3Torr近傍で
エッチングレートが大幅に減少し、0.7Torr以上では全
くエッチングされないことがわかる。
が大きく、圧力の上昇と共にエッチングレートが除々に
減少し、1.0Torr近傍で実用の限界である600Å/min程度
に減少することがわかる。またSiO2膜はSi3N4膜に比べ
てエッチングレートが小さく、且つ圧力0.3Torr近傍で
エッチングレートが大幅に減少し、0.7Torr以上では全
くエッチングされないことがわかる。
そこで本発明においてはエッチングガスにClF3を用い
てRIE処理を行い、この際のエッチングガスの圧力を、S
i3N4膜の実用的なエッチングレートが得られ、且つSiO2
膜とのエッチングレートの比が実用上充分な10以上得ら
れる圧力0.3〜1.0Torrに限定する。
てRIE処理を行い、この際のエッチングガスの圧力を、S
i3N4膜の実用的なエッチングレートが得られ、且つSiO2
膜とのエッチングレートの比が実用上充分な10以上得ら
れる圧力0.3〜1.0Torrに限定する。
以下本発明を図示実施例について具体的に説明する。
第２図（ａ）〜（ｃ）は本発明の一実施例の工程断面
図、第３図は反応性イオンエッチング（RIE）装置の模
式断面図、第４図（ａ）〜（ｂ）は本発明の他の実施例
の工程断面図である。
図、第３図は反応性イオンエッチング（RIE）装置の模
式断面図、第４図（ａ）〜（ｂ）は本発明の他の実施例
の工程断面図である。
全図を通じ同一対象物は同一符合で示す。
第２図（ａ）参照 高集積化される半導体ICにおける素子間分離を行うフ
ィールドSiO2膜を選択酸化法によって形成するに際して
は、所望の導電型を有するSi基板１上に熱酸化により例
えば100Å程度の厚さを有する下地SiO2膜２を形成し、
次いで該下地SiO2膜２上に気相成長（CVD）法により厚
さ1000Å程度のSi3N4膜３を形成する。
ィールドSiO2膜を選択酸化法によって形成するに際して
は、所望の導電型を有するSi基板１上に熱酸化により例
えば100Å程度の厚さを有する下地SiO2膜２を形成し、
次いで該下地SiO2膜２上に気相成長（CVD）法により厚
さ1000Å程度のSi3N4膜３を形成する。
第２図（ｂ）参照 次いで上記Si3N4膜３上に通常のフォトリソグラフィ
手段により素子領域に対応する形状を有する厚さ１μｍ
程度のレジストパターン４を形成した後、該基板をRIE
装置内に挿入し、エッチングガスにClF3を用い、例えば
0.3Torrの該ClF3ガス中においてパワー密度0.4W/cm
2で、前記レジストパターン４をマスクにしてSi3N4膜３
の選択エッチングを行う。なおこの際、基板面内でエッ
チング条件及びSi3N4膜厚の分布が存在するので、基板
面全域のエッチングを完了せしめるために標準のエッチ
ング時間に対して50％程度のオーバエッチングを行う。
ClF3ガスの上記ガス圧におけるSi3N4膜とSiO2膜のエッ
チングレートは前記第１図に示されるようにそれぞれ約
1700Å/minと約100Å/minで、そのエッチングレート比
が17程度あるので、前記50％程度のオーバエッチングに
相当する0.3min程度のオーバエッチングによって目減り
する下地SiO2膜２の厚さΔt1は高々30Å程度であり、該
Si3N4膜３のパターニングに際して下地SiO2膜２が完全
に除去される領域は発生しない。従って該エッチングに
際して、Si基板１面が直にイオンに曝されその衝撃によ
ってダメージを受けることがない。
手段により素子領域に対応する形状を有する厚さ１μｍ
程度のレジストパターン４を形成した後、該基板をRIE
装置内に挿入し、エッチングガスにClF3を用い、例えば
0.3Torrの該ClF3ガス中においてパワー密度0.4W/cm
2で、前記レジストパターン４をマスクにしてSi3N4膜３
の選択エッチングを行う。なおこの際、基板面内でエッ
チング条件及びSi3N4膜厚の分布が存在するので、基板
面全域のエッチングを完了せしめるために標準のエッチ
ング時間に対して50％程度のオーバエッチングを行う。
ClF3ガスの上記ガス圧におけるSi3N4膜とSiO2膜のエッ
チングレートは前記第１図に示されるようにそれぞれ約
1700Å/minと約100Å/minで、そのエッチングレート比
が17程度あるので、前記50％程度のオーバエッチングに
相当する0.3min程度のオーバエッチングによって目減り
する下地SiO2膜２の厚さΔt1は高々30Å程度であり、該
Si3N4膜３のパターニングに際して下地SiO2膜２が完全
に除去される領域は発生しない。従って該エッチングに
際して、Si基板１面が直にイオンに曝されその衝撃によ
ってダメージを受けることがない。
第３図は上記エッチング処理に用いたRIE装置を模式
的に示した図で、図中、51は真空容器、52は真空排気
口、53はターゲット電極、54は絶縁体、55は対向電極、
56はガス導入口、57はガス噴出孔、58は13.56MHzの高周
波電源、59は接地点、60は第２図（ｂ）に示された被エ
ッチング基板を示す。そして、ガス導入口56から例えば
100SCCMのClF3ガスを供給し、該ガスを対向電極55の表
面に形成された複数のガス噴出孔57から真空容器51内へ
導入しながら、所要速度の真空排気を行って該真空容器
51内の圧力を0.3Torrに維持し、この状態で被エッチン
グ基板60が固定されているターゲット電極53にパワー密
度が0.4W/cm2程度になるように高周波電源58から高周波
電力を印加して前記Si3N4膜のエッチングを行う。
的に示した図で、図中、51は真空容器、52は真空排気
口、53はターゲット電極、54は絶縁体、55は対向電極、
56はガス導入口、57はガス噴出孔、58は13.56MHzの高周
波電源、59は接地点、60は第２図（ｂ）に示された被エ
ッチング基板を示す。そして、ガス導入口56から例えば
100SCCMのClF3ガスを供給し、該ガスを対向電極55の表
面に形成された複数のガス噴出孔57から真空容器51内へ
導入しながら、所要速度の真空排気を行って該真空容器
51内の圧力を0.3Torrに維持し、この状態で被エッチン
グ基板60が固定されているターゲット電極53にパワー密
度が0.4W/cm2程度になるように高周波電源58から高周波
電力を印加して前記Si3N4膜のエッチングを行う。
第２図（ｃ）の参照 次いでレジストパターン４を除去した後、レジストパ
ターン４に整合して素子領域に対応する形状にパターニ
ングされたSi3N4膜３をマスクにして通常の条件で選択
酸化を行い、Si3N4膜３の側方に露出しているSi基板１
面に例えば6000Å程度の厚さを有する素子間分離用のフ
ィールドSiO2膜５を形成する。
ターン４に整合して素子領域に対応する形状にパターニ
ングされたSi3N4膜３をマスクにして通常の条件で選択
酸化を行い、Si3N4膜３の側方に露出しているSi基板１
面に例えば6000Å程度の厚さを有する素子間分離用のフ
ィールドSiO2膜５を形成する。
なお下地SiO2膜２上のSi3N4膜３の選択エッチングは
以下の実施例に示す別の方法によって行ってもよい。
以下の実施例に示す別の方法によって行ってもよい。
第４図（ａ）参照 即ちレジストパターン４をマスクにして、先ずSi3N4
膜に対して2000Å/min程度の大きなエッチングレートが
得られる0.1Torr程度のClF3圧力下においてSi3N4膜３
を、レジストパターン４から露出している領域の残り厚
さΔt2が100Å程度になるまでエッチングする。
膜に対して2000Å/min程度の大きなエッチングレートが
得られる0.1Torr程度のClF3圧力下においてSi3N4膜３
を、レジストパターン４から露出している領域の残り厚
さΔt2が100Å程度になるまでエッチングする。
第４図（ｂ）参照 続いてClF3の圧力をSiO2膜２が全くエッチングされな
い0.7Torr程度に制御して、上記100Å程度のSi3N4膜３
の残膜を完全にエッチング除去する。
い0.7Torr程度に制御して、上記100Å程度のSi3N4膜３
の残膜を完全にエッチング除去する。
この方法によれば、下地SiO2膜２が全くエッチングさ
れずにSi3N4膜３の異方性形状パターンが形成できる。
れずにSi3N4膜３の異方性形状パターンが形成できる。
以上説明したように本発明によれば、酸化シリコン膜
上に堆積された窒化シリコン膜を反応性イオンエッチン
グによって選択的にエッチングする際に、下地の酸化シ
リコン膜を殆どエッチングすることなく窒化シリコン膜
を良好な異方性形状にエッチングすることができる。
上に堆積された窒化シリコン膜を反応性イオンエッチン
グによって選択的にエッチングする際に、下地の酸化シ
リコン膜を殆どエッチングすることなく窒化シリコン膜
を良好な異方性形状にエッチングすることができる。
従って半導体IC等の製造に際して、窒化シリコン膜の
下部に設ける下地の酸化シリコン膜を一層薄く形成して
も、該窒化シリコン膜のパターニングに際して基板にイ
オン衝撃によるダメージをあたえることがなくなるの
で、本発明は該半導体IC等の高集積化・高速化に大きく
貢献する。
下部に設ける下地の酸化シリコン膜を一層薄く形成して
も、該窒化シリコン膜のパターニングに際して基板にイ
オン衝撃によるダメージをあたえることがなくなるの
で、本発明は該半導体IC等の高集積化・高速化に大きく
貢献する。
第１図は本発明の原理を示す図、 第２図（ａ）〜（ｃ）は本発明の一実施例の工程断面
図、 第３図は反応性イオンエッチング（RIE）装置の模式断
面図、 第４図（ａ）〜（ｂ）は本発明の他の実施例の工程断面
図である。 図において、 １はSi基板、 ２は下地SiO2膜、 ３はSi3N4膜、 ４はレジストパターン、 ５はフィールド酸化膜、 Δt1は下地SiO2膜の目減り厚さ、 Δt2はSi3N4膜の残り厚さ を示す。
図、 第３図は反応性イオンエッチング（RIE）装置の模式断
面図、 第４図（ａ）〜（ｂ）は本発明の他の実施例の工程断面
図である。 図において、 １はSi基板、 ２は下地SiO2膜、 ３はSi3N4膜、 ４はレジストパターン、 ５はフィールド酸化膜、 Δt1は下地SiO2膜の目減り厚さ、 Δt2はSi3N4膜の残り厚さ を示す。
Claims (1)
- 【請求項１】酸化シリコン膜上に堆積された窒化シリコ
ン膜を選択的にエッチングするに際して、 主エッチングガスに３弗化塩素を用い、 0.3〜1.0Torrの圧力を有する該エッチングガス中におい
て反応性イオンエッチングを行うことを特徴とする窒化
シリコン膜のエッチング方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63218774A JP2600839B2 (ja) | 1988-09-01 | 1988-09-01 | 窒化シリコン膜のエッチング方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63218774A JP2600839B2 (ja) | 1988-09-01 | 1988-09-01 | 窒化シリコン膜のエッチング方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0266943A JPH0266943A (ja) | 1990-03-07 |
| JP2600839B2 true JP2600839B2 (ja) | 1997-04-16 |
Family
ID=16725174
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63218774A Expired - Lifetime JP2600839B2 (ja) | 1988-09-01 | 1988-09-01 | 窒化シリコン膜のエッチング方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2600839B2 (ja) |
-
1988
- 1988-09-01 JP JP63218774A patent/JP2600839B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0266943A (ja) | 1990-03-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5160407A (en) | Low pressure anisotropic etch process for tantalum silicide or titanium silicide layer formed over polysilicon layer deposited on silicon oxide layer on semiconductor wafer | |
| JP2009076661A (ja) | 半導体装置の製造方法 | |
| JP2913936B2 (ja) | 半導体装置の製造方法 | |
| US6878612B2 (en) | Self-aligned contact process for semiconductor device | |
| US6410451B2 (en) | Techniques for improving etching in a plasma processing chamber | |
| JP4351806B2 (ja) | フォトレジストマスクを使用してエッチングするための改良技術 | |
| JP3088178B2 (ja) | ポリシリコン膜のエッチング方法 | |
| JPH11243084A (ja) | 酸化膜エッチング方法 | |
| US6500727B1 (en) | Silicon shallow trench etching with round top corner by photoresist-free process | |
| JPH08321484A (ja) | 半導体装置の製造方法 | |
| JP2600839B2 (ja) | 窒化シリコン膜のエッチング方法 | |
| JP2907314B2 (ja) | 半導体装置の製造方法 | |
| JPS59167021A (ja) | 半導体装置の製造方法 | |
| JPH11330045A (ja) | 酸化膜及びシリコン層の積層膜のエッチング方法 | |
| JPH09293727A (ja) | 半導体装置の製造方法 | |
| JP2000306882A (ja) | 凹槽に薄膜を沈積させる際のステップカバレージを改善する方法及び半導体素子の製造への適用 | |
| JP2000156404A (ja) | 素子分離エッチング方法 | |
| KR20010060984A (ko) | 반도체 장치의 콘택홀 형성방법 | |
| TW502335B (en) | Method for controlling the line width of polysilicon gate by an etching process of a hard mask layer | |
| JPH07135198A (ja) | エッチング方法 | |
| JPH05267246A (ja) | 半導体装置の製造方法 | |
| JPH01146328A (ja) | エッチング方法 | |
| JPH09260349A (ja) | 半導体装置の製造方法 | |
| JPH03125427A (ja) | 半導体装置の製造方法 | |
| JPH04294533A (ja) | 半導体装置の製造方法 |