JP2725695B2 - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JP2725695B2 JP2725695B2 JP7308693A JP30869395A JP2725695B2 JP 2725695 B2 JP2725695 B2 JP 2725695B2 JP 7308693 A JP7308693 A JP 7308693A JP 30869395 A JP30869395 A JP 30869395A JP 2725695 B2 JP2725695 B2 JP 2725695B2
- Authority
- JP
- Japan
- Prior art keywords
- film
- etching
- gas
- semiconductor device
- manufacturing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Drying Of Semiconductors (AREA)
- ing And Chemical Polishing (AREA)
- Electrodes Of Semiconductors (AREA)
Description
【0001】
【発明の属する技術分野】本発明は、半導体装置の製造
方法に関し、特に、多結晶シリコン膜と金属シリサイド
膜との複合膜、所謂ポリサイド膜のドライエッチング方
法に関する。
方法に関し、特に、多結晶シリコン膜と金属シリサイド
膜との複合膜、所謂ポリサイド膜のドライエッチング方
法に関する。
【0002】
【従来の技術】従来、半導体デバイスにおいて、ゲート
電極及びその配線の材料として、安定した特性を有する
トランジスタを形成することのできる多結晶シリコンが
用いられている。ところが、半導体デバイスが微細化さ
れるにつれて、ゲート及び配線材料の低抵抗化が求めら
れるようになっており、このため、多結晶シリコンに比
べてシート抵抗が1桁低く、かつ多結晶シリコンゲート
と同様な安定した特性を有するトランジスタを形成する
ことのできるポリサイド膜が用いられる傾向にある。
電極及びその配線の材料として、安定した特性を有する
トランジスタを形成することのできる多結晶シリコンが
用いられている。ところが、半導体デバイスが微細化さ
れるにつれて、ゲート及び配線材料の低抵抗化が求めら
れるようになっており、このため、多結晶シリコンに比
べてシート抵抗が1桁低く、かつ多結晶シリコンゲート
と同様な安定した特性を有するトランジスタを形成する
ことのできるポリサイド膜が用いられる傾向にある。
【0003】そして、近年において、半導体集積回路装
置の微細化が一層進み、この結果、ポリサイド膜及びそ
の下地膜である酸化膜も薄膜化されるようになってきて
おり、高精度、かつ高選択性を有するエッチング方法が
要求されている。
置の微細化が一層進み、この結果、ポリサイド膜及びそ
の下地膜である酸化膜も薄膜化されるようになってきて
おり、高精度、かつ高選択性を有するエッチング方法が
要求されている。
【0004】従来のポリサイドエッチング技術として、
例えば、特願平4−126798号明細書に記載された
方法が知られている。
例えば、特願平4−126798号明細書に記載された
方法が知られている。
【0005】ここで、図7を参照して、従来のポリサイ
ドエッチング方法について概説する。
ドエッチング方法について概説する。
【0006】まず、シリコン基板701上に形成された
シリコン酸化膜702上に多結晶シリコン膜703及び
タングステンシリサイド膜704を順次積層し、タング
ステンシリサイド膜704上にフォトレジスト705を
塗布した後、リソグラフィ技術によりパターン形成を行
い、処理基板を作成する(図7(a))。
シリコン酸化膜702上に多結晶シリコン膜703及び
タングステンシリサイド膜704を順次積層し、タング
ステンシリサイド膜704上にフォトレジスト705を
塗布した後、リソグラフィ技術によりパターン形成を行
い、処理基板を作成する(図7(a))。
【0007】この処理基板を一般的なドライエッチング
装置、例えば、平行平板型RIEを用いて、六フッ化硫
黄(SF6 )及び臭化水素(HBr)の混合ガスによっ
て、タングステンシリサイド膜704のエッチングを行
う。続いて、塩素(Cl2 )及びHBrの混合ガスによ
って、多結晶シリコン膜703のエッチングを行って、
ポリサイド構造のゲート電極を形成する(図7
(b))。
装置、例えば、平行平板型RIEを用いて、六フッ化硫
黄(SF6 )及び臭化水素(HBr)の混合ガスによっ
て、タングステンシリサイド膜704のエッチングを行
う。続いて、塩素(Cl2 )及びHBrの混合ガスによ
って、多結晶シリコン膜703のエッチングを行って、
ポリサイド構造のゲート電極を形成する(図7
(b))。
【0008】
【発明が解決しようとする課題】ところが、上述のエッ
チング方法では、ゲート寸法幅が微細化し、かつポリサ
イド膜が薄膜化、例えば、金属シリサイド膜が1000
オングストロームで、多結晶シリコン膜が1000オン
グストロームであるポリサイド膜である場合、シリコン
基板自体がエッチングされてしまうという問題点があ
る。
チング方法では、ゲート寸法幅が微細化し、かつポリサ
イド膜が薄膜化、例えば、金属シリサイド膜が1000
オングストロームで、多結晶シリコン膜が1000オン
グストロームであるポリサイド膜である場合、シリコン
基板自体がエッチングされてしまうという問題点があ
る。
【0009】図8を参照して、先ず、金属シリサイド膜
801(例えば、タングステンシリサイド膜704)の
エッチングが終了した段階で、その開口面積が広い部分
では、すでに多結晶シリコン膜703がエッチングされ
ている(図8(a))。つまり、SF6 のように、フッ
素を含むガスによるエッチングにおいては、多結晶シリ
コン膜703のエッチング速度は、金属シリサイド膜の
エッチング速度の2倍以上であり、さらに、エッチング
面積が広い程、多量のフッ素が供給されることになっ
て、この結果、開口面積が広い部分では、多結晶シリコ
ン膜703がエッチングされることになる。
801(例えば、タングステンシリサイド膜704)の
エッチングが終了した段階で、その開口面積が広い部分
では、すでに多結晶シリコン膜703がエッチングされ
ている(図8(a))。つまり、SF6 のように、フッ
素を含むガスによるエッチングにおいては、多結晶シリ
コン膜703のエッチング速度は、金属シリサイド膜の
エッチング速度の2倍以上であり、さらに、エッチング
面積が広い程、多量のフッ素が供給されることになっ
て、この結果、開口面積が広い部分では、多結晶シリコ
ン膜703がエッチングされることになる。
【0010】前述のように、金属シリサイド膜をエッチ
ングした後、Cl2 及びHBrによって、多結晶シリコ
ン膜703のエッチングが行われるが、金属シリサイド
膜のエッチングに用いたSF6 のフッ素が残留している
ため、この残留フッ素(フッ素原子802)が多結晶シ
リコン膜703のエッチングに寄与することになる。
ングした後、Cl2 及びHBrによって、多結晶シリコ
ン膜703のエッチングが行われるが、金属シリサイド
膜のエッチングに用いたSF6 のフッ素が残留している
ため、この残留フッ素(フッ素原子802)が多結晶シ
リコン膜703のエッチングに寄与することになる。
【0011】エッチング速度は開口面積が広い部分にお
いて特に速く、このため、図8(b)に示すように、多
結晶シリコン膜703及びシリコン酸化膜702がエッ
チングされてしまうばかりでなく、最悪の場合には、シ
リコン基板701がエッチングされてしまうという問題
点がある。
いて特に速く、このため、図8(b)に示すように、多
結晶シリコン膜703及びシリコン酸化膜702がエッ
チングされてしまうばかりでなく、最悪の場合には、シ
リコン基板701がエッチングされてしまうという問題
点がある。
【0012】上述のような不具合を防止するためには、
金属シリサイド膜のエッチング後、残留しているフッ
素を除去する、金属シリサイド膜のエッチングにフッ
素を含まないガスを用いること等が挙げられる。
金属シリサイド膜のエッチング後、残留しているフッ
素を除去する、金属シリサイド膜のエッチングにフッ
素を含まないガスを用いること等が挙げられる。
【0013】残留フッ素を除去する際には、一般に、金
属シリサイド膜をエッチングした後、チャンバー内を真
空引きする。しかしながら、この手法では、シリコン基
板がエッチングされない状態となるまでフッ素を除去す
るためには、多大な時間を要し、生産性が損なわれてし
まうという問題点がある。
属シリサイド膜をエッチングした後、チャンバー内を真
空引きする。しかしながら、この手法では、シリコン基
板がエッチングされない状態となるまでフッ素を除去す
るためには、多大な時間を要し、生産性が損なわれてし
まうという問題点がある。
【0014】一方、金属シリサイド膜のエッチングの
際、フッ素を含まないガスを用いる方法として、特開平
4−105321号公報に記載された方法が知られてい
る。ここでは、金属シリサイド膜をCl2 、O2 によっ
てエッチングする方法が記載されているが、この方法で
は、エッチングガスにO2 が用いられているため、図9
に示すように、エッチング後の側壁部に除去し難い酸化
膜系の反応生成物803が堆積されてしまうという問題
点がある。
際、フッ素を含まないガスを用いる方法として、特開平
4−105321号公報に記載された方法が知られてい
る。ここでは、金属シリサイド膜をCl2 、O2 によっ
てエッチングする方法が記載されているが、この方法で
は、エッチングガスにO2 が用いられているため、図9
に示すように、エッチング後の側壁部に除去し難い酸化
膜系の反応生成物803が堆積されてしまうという問題
点がある。
【0015】この他、金属シリサイド膜のエッチングの
際、フッ素を含まないガスを用いる方法として、特開平
5−136102号公報に記載された方法が知られてい
る。ここでは、一酸化炭素(CO)のみによって、金属
シリサイド膜をエッチングしているが、この方法では、
エッチング速度が低く、生産性が低くなってしまうとい
う問題点がある。
際、フッ素を含まないガスを用いる方法として、特開平
5−136102号公報に記載された方法が知られてい
る。ここでは、一酸化炭素(CO)のみによって、金属
シリサイド膜をエッチングしているが、この方法では、
エッチング速度が低く、生産性が低くなってしまうとい
う問題点がある。
【0016】本発明の目的は、特に、ポリサイド膜のド
ライエッチングにおいて、シリコン基板がエッチングさ
れることのない半導体装置の製造方法を提供することに
ある。
ライエッチングにおいて、シリコン基板がエッチングさ
れることのない半導体装置の製造方法を提供することに
ある。
【0017】
【課題を解決するための手段】本発明によれば、半導体
基板上に多結晶シリコン膜と金属シリサイド膜とからな
るポリサイド膜を形成する第1の工程と、該ポリサイド
膜上に選択的にマスク材を形成する第2の工程と、チャ
ンバー内に六フッ化硫黄、臭化水素を含む混合ガスを導
入し該混合ガスをプラズマ状態として前記金属シリサイ
ド膜をドライエッチングしてエッチング基板とする第3
の工程と、前記チャンバー内を真空排気した後前記チャ
ンバー内にCOガスを導入し前記COガスをプラズマ状
態として前記エッチング基板を処理する第4の工程とを
備えることを特徴とする半導体装置の製造方法が得られ
る。
基板上に多結晶シリコン膜と金属シリサイド膜とからな
るポリサイド膜を形成する第1の工程と、該ポリサイド
膜上に選択的にマスク材を形成する第2の工程と、チャ
ンバー内に六フッ化硫黄、臭化水素を含む混合ガスを導
入し該混合ガスをプラズマ状態として前記金属シリサイ
ド膜をドライエッチングしてエッチング基板とする第3
の工程と、前記チャンバー内を真空排気した後前記チャ
ンバー内にCOガスを導入し前記COガスをプラズマ状
態として前記エッチング基板を処理する第4の工程とを
備えることを特徴とする半導体装置の製造方法が得られ
る。
【0018】つまり、SF6 等のフッ素を含むガスを用
いて金属シリサイド膜をエッチングした後、効率的にフ
ッ素を除去する際には、化学的にフッ素を吸着、排気す
れば良い。そこで本発明では、金属シリサイド膜をエッ
チングした後、真空排気を行い、続いてCOガスを用い
てプラズマを発生させる。これによって、2F+CO→
COF2なる化学反応によって、真空排気に比べて効率
的にフッ素の除去が可能となる。
いて金属シリサイド膜をエッチングした後、効率的にフ
ッ素を除去する際には、化学的にフッ素を吸着、排気す
れば良い。そこで本発明では、金属シリサイド膜をエッ
チングした後、真空排気を行い、続いてCOガスを用い
てプラズマを発生させる。これによって、2F+CO→
COF2なる化学反応によって、真空排気に比べて効率
的にフッ素の除去が可能となる。
【0019】
【発明の実施の形態】以下、本発明について図面を参照
して説明する。
して説明する。
【0020】図1は本発明による半導体装置の製造方法
の一例を説明するための図である。図1を参照して、ま
ず、図1(a)に示すように、半導体基板であるシリコ
ン基板101上にシリコン酸化膜102を形成し、続い
て、膜厚1000オングストロームの多結晶シリコン膜
103と膜厚1000オングストロームのタングステン
シリサイド膜104とを成膜する。そして、タングステ
ンシリサイド膜104上にフォトレジスト105を塗布
した後、リソグラフィ技術を用いてパターンを形成し
て、処理基板とする。
の一例を説明するための図である。図1を参照して、ま
ず、図1(a)に示すように、半導体基板であるシリコ
ン基板101上にシリコン酸化膜102を形成し、続い
て、膜厚1000オングストロームの多結晶シリコン膜
103と膜厚1000オングストロームのタングステン
シリサイド膜104とを成膜する。そして、タングステ
ンシリサイド膜104上にフォトレジスト105を塗布
した後、リソグラフィ技術を用いてパターンを形成し
て、処理基板とする。
【0021】次に、図2に示すドライエッチング装置を
用いて、この処理基板をエッチング処理する。
用いて、この処理基板をエッチング処理する。
【0022】図2を参照して、図示のドライエッチング
装置は、チャンバ201と、チャンバ201内にエッチ
ングガスを供給するガス供給機構201aとを備えてい
る。チャンバー201内には互いに対向して上部電極2
02及び下部電極203が配置されており、下部電極2
03はマッチングボックス204を介してRF電源20
5(RF周波数13.56MHz)が接続されている。
そして、上述の処理基板206は下部電極203上に載
置される。
装置は、チャンバ201と、チャンバ201内にエッチ
ングガスを供給するガス供給機構201aとを備えてい
る。チャンバー201内には互いに対向して上部電極2
02及び下部電極203が配置されており、下部電極2
03はマッチングボックス204を介してRF電源20
5(RF周波数13.56MHz)が接続されている。
そして、上述の処理基板206は下部電極203上に載
置される。
【0023】ここで、図1及び図2を参照して、図2に
示すドライエッチング装置を用いて、SF6 を60sc
cm、HBrを80sccm、圧力(チャンバー内圧
力)を0.04Torr、RFパワー密度を1.1W/
cm2 として、タングステンシリサイド膜104をエッ
チングする(図1(b):タングステンシリサイド膜1
04をエッチングした状態の基板をエッチング基板と呼
ぶ)。
示すドライエッチング装置を用いて、SF6 を60sc
cm、HBrを80sccm、圧力(チャンバー内圧
力)を0.04Torr、RFパワー密度を1.1W/
cm2 として、タングステンシリサイド膜104をエッ
チングする(図1(b):タングステンシリサイド膜1
04をエッチングした状態の基板をエッチング基板と呼
ぶ)。
【0024】次に、真空排気を30秒行った後、COを
チャンバー201内に導入する。そして、COを400
sccm、圧力を0.1Torr、RFパワー密度を
1.1W/cm2 として、30秒間放電を行う。
チャンバー201内に導入する。そして、COを400
sccm、圧力を0.1Torr、RFパワー密度を
1.1W/cm2 として、30秒間放電を行う。
【0025】最後に、Cl2 を30sccm、HBrを
30sccm、O2 を4sccm、圧力を0.1Tor
r、RFパワー密度を0.82W/cm2 として、多結
晶シリコン103をエッチングする(図1(c))。
30sccm、O2 を4sccm、圧力を0.1Tor
r、RFパワー密度を0.82W/cm2 として、多結
晶シリコン103をエッチングする(図1(c))。
【0026】この結果、シリコン基板101がエッチン
グされることなく、かつシリコン酸化膜102を維持し
たゲート電極が完成した。
グされることなく、かつシリコン酸化膜102を維持し
たゲート電極が完成した。
【0027】図3にはCOによる放電時間を変化させた
際のシリコン基板の状態及びシリコン酸化膜の残膜が示
され、図4にはCO流量を変化させた際のシリコン基板
の状態及びシリコン酸化膜の残膜が示されている。さら
に、図5には圧力(チャンバー内圧力)を変化させた際
のシリコン基板の状態及びシリコン酸化膜の残膜が示さ
れている。
際のシリコン基板の状態及びシリコン酸化膜の残膜が示
され、図4にはCO流量を変化させた際のシリコン基板
の状態及びシリコン酸化膜の残膜が示されている。さら
に、図5には圧力(チャンバー内圧力)を変化させた際
のシリコン基板の状態及びシリコン酸化膜の残膜が示さ
れている。
【0028】図3乃至図5に示す結果から容易にわかる
ように、COが300sccm以上、圧力0.1Tor
r以下、放電時間30秒以上の条件で、エッチングを行
うと、シリコン基板のエッチングを防止できるばかりで
なく、シリコン酸化膜を維持することが可能である。
ように、COが300sccm以上、圧力0.1Tor
r以下、放電時間30秒以上の条件で、エッチングを行
うと、シリコン基板のエッチングを防止できるばかりで
なく、シリコン酸化膜を維持することが可能である。
【0029】さらに、COによる放電を行う際、マイク
ロ波等の高い周波数を用いると、COがCとOと分離さ
れてしまい、この結果、O(酸素原子)によってマスク
であるフォトレジストをアッシングしてしまう場合があ
る。
ロ波等の高い周波数を用いると、COがCとOと分離さ
れてしまい、この結果、O(酸素原子)によってマスク
であるフォトレジストをアッシングしてしまう場合があ
る。
【0030】発明者の評価ではRF周波数27.12M
Hzにおける放電でも、COがCとOに非常に高い割合
で解離することが確認された。従って、COによる放電
を行う際には、13.56MHz以下のRF周波数で行
うことが望ましい。
Hzにおける放電でも、COがCとOに非常に高い割合
で解離することが確認された。従って、COによる放電
を行う際には、13.56MHz以下のRF周波数で行
うことが望ましい。
【0031】図6は本発明による半導体の製造方法の他
の例を説明するための図である。図6を参照して、ま
ず、図6(a)に示すように、シリコン酸化膜601上
にスパッタリング技術によって、Ti膜602、TiN
膜603、Al−Si−Cu膜604、及びTiN膜6
05を順次に形成する。
の例を説明するための図である。図6を参照して、ま
ず、図6(a)に示すように、シリコン酸化膜601上
にスパッタリング技術によって、Ti膜602、TiN
膜603、Al−Si−Cu膜604、及びTiN膜6
05を順次に形成する。
【0032】そして、TiN膜605上にフォトレジス
ト606を塗布した後、リソグラフィ技術を用いてパタ
ーンを形成して、処理基板とする。
ト606を塗布した後、リソグラフィ技術を用いてパタ
ーンを形成して、処理基板とする。
【0033】続いて、フォトレジスト606をマスクと
して、図2に示すドライエッチング装置を用いて、Cl
2 、BCl3 等のガスを用いてTiN膜605、Al−
Si−Cu膜604、TiN膜603、Ti膜602を
エッチングし、金属配線(第1の金属配線:第1の金属
配線はTiN膜605、Al−Si−Cu膜604、T
iN膜603、及びTi膜602で構成される)を形成
する。
して、図2に示すドライエッチング装置を用いて、Cl
2 、BCl3 等のガスを用いてTiN膜605、Al−
Si−Cu膜604、TiN膜603、Ti膜602を
エッチングし、金属配線(第1の金属配線:第1の金属
配線はTiN膜605、Al−Si−Cu膜604、T
iN膜603、及びTi膜602で構成される)を形成
する。
【0034】フォトレジスト606を除去した後、図6
(b)に示すように、シリコン酸化膜607を成膜した
後、このシリコン酸化膜607上にフォトレジスト60
8を塗布し、リソグラフィ技術を用いてパターン形成を
行う。
(b)に示すように、シリコン酸化膜607を成膜した
後、このシリコン酸化膜607上にフォトレジスト60
8を塗布し、リソグラフィ技術を用いてパターン形成を
行う。
【0035】その後、再び、図2に示すドライエッチン
グ装置を用いて、ヴィアホールの形成を行う。
グ装置を用いて、ヴィアホールの形成を行う。
【0036】例えば、第1段階のエッチングとして、C
F4 を20sccm、CHF3 を40sccm、圧力を
0.05Torr、RFパワー密度を8.77W/cm
2 として、シリコン酸化膜607のエッチングを行う。
F4 を20sccm、CHF3 を40sccm、圧力を
0.05Torr、RFパワー密度を8.77W/cm
2 として、シリコン酸化膜607のエッチングを行う。
【0037】次に、第2段階のエッチングとして、SF
6 を20sccm、CF4 を40sccm、圧力を0.
2Torr、RFパワー密度を3.3W/cm2 とし、
TiN膜605のエッチングを行って、ヴィアホール6
09を形成する。
6 を20sccm、CF4 を40sccm、圧力を0.
2Torr、RFパワー密度を3.3W/cm2 とし、
TiN膜605のエッチングを行って、ヴィアホール6
09を形成する。
【0038】次に、真空排気を30秒行った後、COを
チャンバー201(図2)内に導入する。そして、CO
を400sccm、圧力を0.1Torr、RFパワー
密度を1.1W/cm2 として、30秒間放電を行う。
チャンバー201(図2)内に導入する。そして、CO
を400sccm、圧力を0.1Torr、RFパワー
密度を1.1W/cm2 として、30秒間放電を行う。
【0039】続いて、フォトレジスト608を除去した
後、前述した第1の金属配線を形成した手法と同様にし
て第2の金属配線610を形成する。
後、前述した第1の金属配線を形成した手法と同様にし
て第2の金属配線610を形成する。
【0040】ところで、金属配線(Al−Si−Cu)
表面にフッ素が残留した場合、金属配線間の密着性不良
等が発生して、配線の信頼性を低下させる原因となるこ
とが知られている。
表面にフッ素が残留した場合、金属配線間の密着性不良
等が発生して、配線の信頼性を低下させる原因となるこ
とが知られている。
【0041】本発明では、TiN膜605のエッチング
の際に用いられるSF6 によりAl−Si−Cu膜60
4の表面に残留するフッ素が、COガスによる放電によ
り除去され、この結果、金属配線の信頼性を向上するこ
とができる。
の際に用いられるSF6 によりAl−Si−Cu膜60
4の表面に残留するフッ素が、COガスによる放電によ
り除去され、この結果、金属配線の信頼性を向上するこ
とができる。
【0042】
【発明の効果】以上説明したように、本発明では、半導
体装置の製造方法、特に、ポリサイド膜のドライエッチ
ングにおいて、シリコン基板のエッチングを防止できる
という効果がある。
体装置の製造方法、特に、ポリサイド膜のドライエッチ
ングにおいて、シリコン基板のエッチングを防止できる
という効果がある。
【0043】さらに、金属配線間の導通孔であるヴィア
ホールの形成の際、金属配線の信頼性を向上させること
ができるという効果がある。
ホールの形成の際、金属配線の信頼性を向上させること
ができるという効果がある。
【図1】本発明による半導体装置の製造方法の一例を説
明するための図である。
明するための図である。
【図2】本発明による半導体装置の製造方法に用いられ
るドライエッチング装置を示す断面図である。
るドライエッチング装置を示す断面図である。
【図3】図1に示す半導体装置の製造方法において、C
Oガスによる放電時間とシリコン基板の状態との関係を
示す図である。
Oガスによる放電時間とシリコン基板の状態との関係を
示す図である。
【図4】図1に示す半導体装置の製造方法において、C
Oガス流量とシリコン基板の状態との関係を示す図であ
る。
Oガス流量とシリコン基板の状態との関係を示す図であ
る。
【図5】図1に示す半導体装置の製造方法において、C
Oガスによる放電の圧力条件とシリコン基板の状態との
関係を示す図である。
Oガスによる放電の圧力条件とシリコン基板の状態との
関係を示す図である。
【図6】本発明による半導体装置の製造方法の他の例を
説明するための図である。
説明するための図である。
【図7】従来の半導体装置の製造方法を説明するための
断面図である。
断面図である。
【図8】従来の半導体装置の製造方法において、シリコ
ン基板がエッチングされる原因を説明するための断面図
である。
ン基板がエッチングされる原因を説明するための断面図
である。
【図9】従来の半導体装置の製造方法において生じる問
題点を説明するための断面図である。
題点を説明するための断面図である。
101,701 シリコン基板 102,601,607,702 シリコン酸化膜 103,703 多結晶シリコン膜 104,704 タングステンシリサイド膜 105,606,608,705 フォトレジスト 201 チャンバ 202 上部電極 203 下部電極 204 マッチングボックス 205 RF電源 602 Ti膜 603,605 TiN膜 604 Al−Si−Cu膜 609 ヴィアホール
Claims (8)
- 【請求項1】 半導体基板上に多結晶シリコン膜と金属
シリサイド膜とからなるポリサイド膜を形成する第1の
工程と、該ポリサイド膜上に選択的にマスク材を形成す
る第2の工程と、チャンバー内に六フッ化硫黄、臭化水
素を含む混合ガスを導入し該混合ガスをプラズマ状態と
して前記金属シリサイド膜をドライエッチングしてエッ
チング基板とする第3の工程と、前記チャンバー内を真
空排気した後前記チャンバー内にCOガスを導入し前記
COガスをプラズマ状態として前記エッチング基板を処
理する第4の工程とを備えることを特徴とする半導体装
置の製造方法。 - 【請求項2】 請求項1に記載された半導体装置の製造
方法において、前記COガスをプラズマ状態にする際、
前記COガスの流量は300sccm以上であることを
特徴とする半導体装置の製造方法。 - 【請求項3】 請求項1又は2に記載された半導体装置
の製造方法において、前記COガスをプラズマ状態にす
る際、前記COガスの圧力は0.1Torr以下である
ことを特徴とする半導体装置の製造方法。 - 【請求項4】 請求項1に記載された半導体装置の製造
方法において、前記第4の工程に続いて、前記多結晶シ
リコン膜をエッチングする第5の工程を有することを特
徴とする半導体装置の製造方法。 - 【請求項5】 請求項4に記載された半導体装置の製造
方法において、前記第5の工程では、塩素、臭化水素、
及び酸素を含む混合ガスを用い、該混合ガスをプラズマ
状態として多結晶シリコン膜のエッチングを行うように
したことを特徴とする半導体装置の製造方法。 - 【請求項6】 請求項1に記載された半導体装置の製造
方法において、前記マスク材はフォトレジスト膜である
ことを特徴とする半導体装置の製造方法。 - 【請求項7】 請求項1乃至4のいずれかに記載された
半導体装置の製造方法において、COガスをプラズマ状
態にする際に用いられるRF電源の周波数は13.56
MHz以下であることを特徴とする半導体装置の製造方
法。 - 【請求項8】 第1の絶縁膜上に第1の金属配線を形成
する第1の工程と、該第1の金属配線上に第2の絶縁膜
を形成した後前記第1の金属配線に達するホールを前記
第2の絶縁膜に形成してエッチング基板を得る第2の工
程と、COガスをプラズマ状態として前記エッチング基
板を処理する第3の工程と、前記第1の金属配線と導通
する第2の金属配線を形成する第4の工程とを有するこ
とを特徴とする半導体装置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP7308693A JP2725695B2 (ja) | 1995-11-28 | 1995-11-28 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP7308693A JP2725695B2 (ja) | 1995-11-28 | 1995-11-28 | 半導体装置の製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH09148311A JPH09148311A (ja) | 1997-06-06 |
JP2725695B2 true JP2725695B2 (ja) | 1998-03-11 |
Family
ID=17984152
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP7308693A Expired - Lifetime JP2725695B2 (ja) | 1995-11-28 | 1995-11-28 | 半導体装置の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2725695B2 (ja) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3393640B2 (ja) * | 1997-10-01 | 2003-04-07 | 日本電信電話株式会社 | 単結晶珪素の低ガス圧プラズマエッチング方法 |
SG10201608737QA (en) * | 2015-10-29 | 2017-05-30 | Semiconductor Energy Lab Co Ltd | Method for manufacturing semiconductor device |
-
1995
- 1995-11-28 JP JP7308693A patent/JP2725695B2/ja not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
JPH09148311A (ja) | 1997-06-06 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3330554B2 (ja) | エッチング方法 | |
US5880035A (en) | Dry etching method | |
JP3571784B2 (ja) | 半導体装置の配線形成方法 | |
JPH07147271A (ja) | 半導体装置の製造方法 | |
JPH11233495A (ja) | 半導体素子の多層膜の乾式エッチング方法 | |
EP0661736B1 (en) | Method for fabricating multilayer semiconductor device | |
JPH09223686A (ja) | 高融点金属膜のドライエッチング方法 | |
US5741742A (en) | Formation of aluminum-alloy pattern | |
US6740598B2 (en) | Wiring layer dry etching method and semiconductor device manufacturing method | |
JPH10178014A (ja) | 半導体装置の製造方法 | |
JP2725695B2 (ja) | 半導体装置の製造方法 | |
US6337270B2 (en) | Process for manufacturing semiconductor device | |
JP2907314B2 (ja) | 半導体装置の製造方法 | |
JP2000164571A (ja) | コンタクトホール形成方法およびプラズマエッチング方法 | |
KR100278277B1 (ko) | 실리사이드의콘택저항개선을위한반도체소자제조방법 | |
JP3696655B2 (ja) | 配線形成方法 | |
JPH11330045A (ja) | 酸化膜及びシリコン層の積層膜のエッチング方法 | |
KR20000071322A (ko) | 반도체 장치 제조 방법 | |
KR100282416B1 (ko) | 반도체소자의제조방법 | |
JP3440599B2 (ja) | ビアホール形成方法 | |
JPH0722391A (ja) | ドライエッチング方法 | |
JP2001332510A (ja) | 半導体装置およびその製造方法 | |
JP2000138224A (ja) | 半導体装置の製造方法 | |
JP2000049340A (ja) | 半導体装置及びその製造方法 | |
JPH09246245A (ja) | 半導体装置の製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19971105 |