JPH09213819A - Ferroelectric gate memory, formation of ferroelectric thin film used therefor, and precursor solution used for the formation - Google Patents
Ferroelectric gate memory, formation of ferroelectric thin film used therefor, and precursor solution used for the formationInfo
- Publication number
- JPH09213819A JPH09213819A JP8013047A JP1304796A JPH09213819A JP H09213819 A JPH09213819 A JP H09213819A JP 8013047 A JP8013047 A JP 8013047A JP 1304796 A JP1304796 A JP 1304796A JP H09213819 A JPH09213819 A JP H09213819A
- Authority
- JP
- Japan
- Prior art keywords
- thin film
- film
- ferroelectric thin
- ymno
- ferroelectric
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Inorganic Compounds Of Heavy Metals (AREA)
- Semiconductor Memories (AREA)
- Non-Volatile Memory (AREA)
Abstract
Description
【０００１】[0001]
【発明の属する技術分野】この発明は、強誘電体ゲート
メモリ、これに用いる強誘電体薄膜の形成方法およびこ
の形成方法に用いる前駆体溶液に関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a ferroelectric gate memory, a method for forming a ferroelectric thin film used therein, and a precursor solution used in this forming method.
【０００２】[0002]
【従来の技術】強誘電体をゲートに設けた電界効果トラ
ンジスタ（以下、ＦＥＴと称する。）が、不揮発性メモ
リ素子として注目されている。この強誘電体ゲートメモ
リは、強誘電体の自発分極によってチャネル領域の半導
体基板表面に電荷を誘起させてドレイン電流を制御す
る。従来、文献に開示されている技術として「強誘電体
薄膜集積化技術、サイエンスフォーラム社、ｐｐ．２６
１〜２７４（１９９５）」、「強誘電体薄膜メモリ、サ
イエンスフォーラム社、ｐｐ．２６１〜２７１（１９９
５）」などがある。2. Description of the Related Art A field effect transistor (hereinafter referred to as an FET) having a gate provided with a ferroelectric substance has been attracting attention as a nonvolatile memory element. In this ferroelectric gate memory, the spontaneous polarization of the ferroelectric induces charges on the surface of the semiconductor substrate in the channel region to control the drain current. Conventionally, as the technology disclosed in the literature, "Ferroelectric thin film integration technology, Science Forum, pp. 26.
1-274 (1995) "," Ferroelectric thin film memory, Science Forum, pp. 261-271 (199).
5) ”etc.
【０００３】上述の強誘電体ゲートを具えるＦＥＴに
は、３つのタイプの構造がある。そのうち１つのタイプ
の構造として、ゲート電極を、強誘電体薄膜とこの上面
に設けられる金属電極とを以て構成した二層構造とし、
この二層構造のゲート電極を用いたＭＦＳ（Metal-Ferr
oelectric-Semiconductor ）−ＦＥＴがある。しかし、
このＭＦＳ−ＦＥＴは半導体基板の上面に強誘電体薄膜
を直接形成するため、その形成の際に、半導体基板およ
び強誘電体薄膜間の界面に自然酸化物（ＳｉＯ2）等の
不要な膜が度々形成されてしまい、この不要な膜に起因
して動作電圧の増大やトラップ準位の発生による分極の
打ち消し等が生じてしまい、本来のメモリ要素としての
特性が発揮されないという問題があった。There are three types of structures in FETs that include the ferroelectric gates described above. As one of these types of structure, the gate electrode has a two-layer structure composed of a ferroelectric thin film and a metal electrode provided on the upper surface thereof,
MFS (Metal-Ferr) using this double-layered gate electrode
oelectric-Semiconductor) -There is a FET. But,
Since this MFS-FET directly forms the ferroelectric thin film on the upper surface of the semiconductor substrate, an unnecessary film such as a natural oxide (SiO 2 ) is formed at the interface between the semiconductor substrate and the ferroelectric thin film during the formation. This is often formed, and this unnecessary film causes an increase in operating voltage and cancellation of polarization due to generation of a trap level, which causes a problem that the original characteristics as a memory element cannot be exhibited.
【０００４】このＭＦＳ構造の強誘電体薄膜および半導
体基板間にバッファ層としてゲート酸化（ＳｉＯ2 ）膜
を挿入したタイプの構造のＦＥＴがＭＦＩＳ（Metal-Fe
rroelectric-Insulator-Semiconductor ）−ＦＥＴであ
る。このタイプのＦＥＴ構造では、積極的に、絶縁性を
有する酸化膜を半導体基板上に形成することによって前
述の問題を解決している。An FET having a structure in which a gate oxide (SiO 2 ) film is inserted as a buffer layer between a ferroelectric thin film having this MFS structure and a semiconductor substrate is an MFIS (Metal-Fe).
rroelectric-Insulator-Semiconductor) -FET. In this type of FET structure, the aforementioned problems are solved by positively forming an insulating oxide film on the semiconductor substrate.
【０００５】また、特性の良好な強誘電体薄膜が形成し
易いということから、ゲート酸化膜上に金属膜を設け
て、この金属膜上に強誘電体薄膜の成長を行うタイプの
構造のＦＥＴとして、ＭＦＭＩＳ（Metal-Ferroelectri
c-Metal-Insulator-Semiconductor ）−ＦＥＴがある。Further, since it is easy to form a ferroelectric thin film having good characteristics, a FET of a type in which a metal film is provided on the gate oxide film and the ferroelectric thin film is grown on this metal film. MFMIS (Metal-Ferroelectri
c-Metal-Insulator-Semiconductor) -FET.
【０００６】[0006]
【発明が解決しようとする課題】しかしながら、上述の
ＭＦＩＳ−ＦＥＴまたはＭＦＭＩＳ−ＦＥＴのそれらの
ゲート電極は、回路上、ゲート酸化膜の容量と、強誘電
体薄膜の容量とが直列に接続された構成となっている。
よって、この強誘電体薄膜に、従来から通常用いられて
きた強誘電体を用いたのでは、その比誘電率が大きいた
めに、ゲート電極に印加される電圧の大部分がゲート酸
化膜に印加されてしまい、強誘電体薄膜に印加される電
圧の割合が小さくなってしまう。このため、強誘電体薄
膜中に形成される自発分極は飽和に至らず、また、ゲー
ト電極に印加する電圧をゼロにしたときには、残留分極
が小さく、このためデータの有無を識別できる程度の大
きさの分極を保持することができず、メモリセルとして
有効に機能しないといった問題があった（例えば、文献
「J.Appl.Phys.,Vol.75(12),No.15,5999(1992)」）。ま
た、大きな電圧をゲート電極に印加した場合には、ゲー
ト酸化膜が絶縁破壊を起こすおそれがあった。However, the gate electrodes of the above-mentioned MFIS-FET or MFMIS-FET are such that the capacitance of the gate oxide film and the capacitance of the ferroelectric thin film are connected in series in the circuit. It is composed.
Therefore, if a ferroelectric material that has been conventionally used is used for this ferroelectric thin film, most of the voltage applied to the gate electrode is applied to the gate oxide film because of its large relative permittivity. As a result, the ratio of the voltage applied to the ferroelectric thin film becomes small. Therefore, the spontaneous polarization formed in the ferroelectric thin film does not reach saturation, and the residual polarization is small when the voltage applied to the gate electrode is set to zero, which is large enough to identify the presence or absence of data. However, there is a problem that it cannot function effectively as a memory cell (for example, the literature “J.Appl.Phys., Vol.75 (12), No.15, 5999 (1992) )). Further, when a large voltage is applied to the gate electrode, the gate oxide film may cause dielectric breakdown.
【０００７】従って、従来より、強誘電体薄膜中に形成
される自発分極が飽和する程度の電圧を印加することが
できるように、この強誘電体薄膜の材料として比誘電率
の小さな強誘電体材料を用いた強誘電体ゲートメモリ、
この強誘電体薄膜の形成方法およびこの方法に用いる前
駆体溶液の出現が望まれていた。Therefore, conventionally, a ferroelectric material having a small relative permittivity is used as a material of the ferroelectric thin film so that a voltage enough to saturate the spontaneous polarization formed in the ferroelectric thin film can be applied. Ferroelectric gate memory using materials,
It has been desired to develop a method for forming this ferroelectric thin film and a precursor solution used in this method.
【０００８】[0008]
【課題を解決するための手段】この発明の強誘電体ゲー
トメモリによれば、半導体基板の上面に絶縁膜を介して
強誘電体薄膜を具える強誘電体ゲートメモリにおいて、
前述の強誘電体薄膜材料としてＹＭｎＯ3 （イットリウ
ム−マンガン酸化物）を用いることを特徴とする。According to the ferroelectric gate memory of the present invention, in a ferroelectric gate memory comprising a ferroelectric thin film on the upper surface of a semiconductor substrate with an insulating film interposed therebetween,
The above-mentioned ferroelectric thin film material is characterized by using YMnO 3 (yttrium-manganese oxide).
【０００９】上述のように、ＭＦＩＳ−ＦＥＴまたはＭ
ＦＭＩＳ−ＦＥＴにおいて強誘電体薄膜として比較的小
さな比誘電率値を示すＹＭｎＯ3 を用いることにより、
強誘電体薄膜に印加される電圧を大きくすることができ
るので、データの保持に必要な大きさの自発分極を得る
ことができる。As mentioned above, the MFIS-FET or M
By using YMnO 3 showing a relatively small dielectric constant value as the ferroelectric thin film in the FMIS-FET,
Since the voltage applied to the ferroelectric thin film can be increased, it is possible to obtain the spontaneous polarization of a magnitude necessary for holding data.
【００１０】この発明の実施に当たって、前述の絶縁膜
と前述の強誘電体薄膜との間に金属膜を具えるのが好適
である。また、この発明の好適な実施例によれば、前述
の絶縁膜をゲート酸化膜とするのが良い。In carrying out the present invention, it is preferable to provide a metal film between the insulating film and the ferroelectric thin film. Further, according to the preferred embodiment of the present invention, it is preferable that the above-mentioned insulating film is a gate oxide film.
【００１１】この発明の強誘電体薄膜の形成方法によれ
ば、半導体基板の上面に絶縁膜を介して強誘電体薄膜を
具える強誘電体ゲートメモリの作成に当たり、ＹＭｎＯ
3 前駆体溶液を絶縁膜上に直接または間接的に塗布する
工程と、前述の塗布されたＹＭｎＯ3 前駆体溶液に熱処
理を施して結晶化を行って強誘電体薄膜としてのＹＭｎ
Ｏ3 膜（尚、この膜をＹＭｎＯ3 強誘電体薄膜とも称す
る。）を形成する工程とを含むことを特徴とする。According to the method for forming a ferroelectric thin film of the present invention, in manufacturing a ferroelectric gate memory having a ferroelectric thin film on the upper surface of a semiconductor substrate with an insulating film interposed, YMnO
The step of directly or indirectly applying the 3 precursor solution onto the insulating film, and the YMnO 3 as a ferroelectric thin film, which is obtained by subjecting the above-mentioned applied YMnO 3 precursor solution to heat treatment for crystallization.
And a step of forming an O 3 film (this film is also referred to as YMnO 3 ferroelectric thin film).
【００１２】上述の薄膜形成方法は、一般に、塗布熱分
解法と呼ばれている薄膜形成方法である。すなわち、作
成する目的の膜の構成物質を含む溶液（前駆体溶液）
を、基板上に塗布する工程と、さらに熱処理を施して膜
の結晶化を行う工程とを含む形成方法である。この塗布
熱分解法によってＹＭｎＯ3 の強誘電体薄膜を適当な膜
の上面に成膜して、良好な結晶構造を有するＹＭｎＯ3
強誘電体薄膜を形成することができる。The above-mentioned thin film forming method is generally called a coating pyrolysis method. That is, a solution (precursor solution) containing the constituent material of the film to be created
Is applied to the substrate, and a heat treatment is further applied to crystallize the film. The ferroelectric thin film of YMnO 3 by the coating pyrolysis method by forming on the upper surface of suitable membrane, YMnO 3 with good crystalline structure
A ferroelectric thin film can be formed.
【００１３】この発明の好適な実施例によれば、前述の
前駆体溶液の塗布工程をスピン塗布法によって行うこと
により、実質的に均一な膜厚でＹＭｎＯ3 強誘電体薄膜
を形成することができる。ここで、スピン塗布法とは、
前述の塗布熱分解法のうちの塗布工程の方法であり、基
板面に垂直な軸に関してこの基板を回転させながら、前
駆体溶液をこの基板面に塗布する方法である。但し、強
誘電体メモリ技術分野においては、熱処理過程をも含め
てスピン塗布法と呼ぶことがある。According to the preferred embodiment of the present invention, the above-mentioned precursor solution coating step is performed by the spin coating method to form a YMnO 3 ferroelectric thin film with a substantially uniform film thickness. it can. Here, the spin coating method is
This is a method of the coating step of the above-mentioned coating thermal decomposition method, and is a method of coating the precursor solution on the substrate surface while rotating the substrate about an axis perpendicular to the substrate surface. However, in the field of ferroelectric memory technology, it may be called a spin coating method including a heat treatment process.
【００１４】この発明の実施に当たり、前述のＹＭｎＯ
3 前駆体溶液を前述の絶縁膜上に間接的に塗布する場合
には、この塗布前に先の絶縁膜上に金属膜を形成し、こ
の金属膜上に前述のＹＭｎＯ3 前駆体溶液を塗布するの
が好適である。また、この発明の好適な実施例によれ
ば、前述の絶縁膜をゲート酸化膜とするのが良い。In carrying out the present invention, the aforementioned YMnO is used.
When the 3 precursor solution is indirectly coated on the above-mentioned insulating film, a metal film is formed on the above insulating film before the coating, and the above-mentioned YMnO 3 precursor solution is coated on this metal film. Is preferred. Further, according to the preferred embodiment of the present invention, it is preferable that the above-mentioned insulating film is a gate oxide film.
【００１５】また、この発明のＹＭｎＯ3 前駆体溶液に
よれば、溶媒としてメトキシプロパノールおよびエタノ
ール（重量比９：１）の混合液を用い、この混合液にＹ
（イットリウム）ノルマルプロポキシドとＭｎ（マンガ
ン）エトキシエトキシドとをＹおよびＭｎの重量比が
１：１となるように混合した有機溶剤溶液とすることを
特徴とする。Further, according to the YMnO 3 precursor solution of the present invention, a mixed solution of methoxypropanol and ethanol (weight ratio 9: 1) is used as a solvent, and Y is added to this mixed solution.
It is characterized in that (yttrium) normal propoxide and Mn (manganese) ethoxyethoxide are mixed in an organic solvent solution such that the weight ratio of Y and Mn is 1: 1.
【００１６】上述のＹＭｎＯ3 前駆体溶液を用いて、ス
ピン塗布法を行い、ゲート酸化膜または金属膜の上面に
良好な結晶構造であり実質的に均一な膜厚のＹＭｎＯ3
強誘電体薄膜を形成することができる。The above YMnO 3 precursor solution was used to perform spin coating, and a YMnO 3 film having a good crystal structure and a substantially uniform film thickness was formed on the upper surface of the gate oxide film or the metal film.
A ferroelectric thin film can be formed.
【００１７】[0017]
【発明の実施の形態】以下、図を参照して、この発明の
実施の形態について説明する。尚、図は、この発明が理
解できる程度に形状、大きさおよび配置関係を概略的に
示して、従って、この発明は、この実施の形態に何等限
定されない。Embodiments of the present invention will be described below with reference to the drawings. It should be noted that the drawings schematically show the shape, size, and arrangement relationship to the extent that the present invention can be understood, and therefore the present invention is not limited to this embodiment.
【００１８】図１は、この実施の形態例の構成を示す断
面図である。Ｓｉ（シリコン）基板１０の上面側にゲー
ト電極１２が設けられている。このゲート電極１２は、
Ｓｉ基板１０の上面にゲート酸化膜（絶縁膜）としてＳ
ｉＯ2 膜１４、フローティング電極（下部電極）として
Ｐｔ（白金）膜１６、強誘電体薄膜としてＹＭｎＯ3膜
１８および上部電極としてＰｔ電極２０がこの順に積層
している構造である。このゲート電極１２の両脇の基板
１０中にはソース・ドレイン領域２２が設けられてい
る。この実施の形態においては、フローティング電極に
はＹＭｎＯ3 の格子定数を考慮し、また、強誘電体薄膜
やゲート酸化膜と反応しにくいという点からＰｔを用
い、Ｐｔ膜１６とした。このように、強誘電体薄膜材料
としてＹＭｎＯ3 を用いたＭＦＭＩＳ−ＦＥＴが構成さ
れている。FIG. 1 is a sectional view showing the structure of this embodiment. The gate electrode 12 is provided on the upper surface side of the Si (silicon) substrate 10. This gate electrode 12 is
As a gate oxide film (insulating film) on the upper surface of the Si substrate 10, S
The structure is such that an iO 2 film 14, a Pt (platinum) film 16 as a floating electrode (lower electrode), a YMnO 3 film 18 as a ferroelectric thin film, and a Pt electrode 20 as an upper electrode are laminated in this order. Source / drain regions 22 are provided in the substrate 10 on both sides of the gate electrode 12. In this embodiment, Pt is used as the floating electrode in consideration of the lattice constant of YMnO 3 , and Pt is used as the Pt film 16 because it is difficult to react with the ferroelectric thin film and the gate oxide film. Thus, the MFMIS-FET using YMnO 3 as the ferroelectric thin film material is constructed.
【００１９】図２は、この構成例のＭＦＭＩＳ−ＦＥＴ
の製造工程の説明に供する断面図である。フローティン
グ電極であるＰｔ膜１６から下側はＭＯＳ（Metal-Oxid
e-Semiconductor)構造であって、このＭＯＳ構造は従来
の半導体技術によって形成することができる。先ず、Ｓ
ｉ基板１０の全面に熱酸化によって膜厚３００ｎｍのＳ
ｉＯ2 膜１４を形成する（図２の（Ａ））。FIG. 2 shows the MFMIS-FET of this configuration example.
FIG. 6 is a cross-sectional view for explaining the manufacturing process of. The lower side of the Pt film 16 which is the floating electrode is a MOS (Metal-Oxid).
This MOS structure is an e-Semiconductor) structure and can be formed by a conventional semiconductor technique. First, S
The entire surface of the i substrate 10 is thermally oxidized to form an S film having a thickness of 300 nm.
The iO 2 film 14 is formed ((A) of FIG. 2).
【００２０】次に、スパッタリングによって、ＳｉＯ2
膜１４の上面に膜厚６０ｎｍのＰｔ膜１６を形成する
（図２の（Ｂ））。以下の説明では、このＳｉ基板１
０、ＳｉＯ2 膜１４およびＰｔ膜１６の構造体を積層体
２４と称する。Next, by sputtering, SiO 2
A Pt film 16 having a film thickness of 60 nm is formed on the upper surface of the film 14 ((B) of FIG. 2). In the following description, this Si substrate 1
0, the structure of the SiO 2 film 14 and the Pt film 16 is referred to as a laminated body 24.
【００２１】次に、スピン塗布法を用い、積層体２４を
基板面に垂直な軸（図２に破線で示したａ軸。）で回転
させて、Ｐｔ膜１６の上面に強誘電体薄膜となるＹＭｎ
Ｏ3膜１８を成膜し、熱処理によって結晶化させて強誘
電体薄膜を形成する（図２の（Ｃ））。このスピン塗布
法の詳細については、［ＹＭｎＯ3 強誘電体薄膜の形成
工程］の項で後述する。Next, by using the spin coating method, the laminated body 24 is rotated about an axis perpendicular to the substrate surface (a axis shown by the broken line in FIG. 2) to form a ferroelectric thin film on the upper surface of the Pt film 16. Become YMn
An O 3 film 18 is formed and crystallized by heat treatment to form a ferroelectric thin film ((C) of FIG. 2). Details of this spin coating method will be described later in the section of [YMnO 3 ferroelectric thin film forming step].
【００２２】次に、このＹＭｎＯ3 膜１８の上面に、例
えばスパッタリングによって膜厚３００ｎｍのＰｔ電極
２０を堆積して上部電極とする（図２の（Ｄ））。Next, a 300 nm-thickness Pt electrode 20 is deposited on the upper surface of the YMnO 3 film 18 by sputtering, for example, to form an upper electrode (FIG. 2D).
【００２３】最後に、パターニングによってゲート電極
を成型し、イオン注入等により、ソース・ドレイン領域
２２を形成して、図１に示したＭＦＭＩＳ−ＦＥＴが完
成する。Finally, the gate electrode is molded by patterning, and the source / drain regions 22 are formed by ion implantation or the like to complete the MFMIS-FET shown in FIG.
【００２４】［ＹＭｎＯ3 強誘電体薄膜の形成工程］図
３は、ＹＭｎＯ3 強誘電体薄膜の形成方法の説明に供す
る流れ図である。尚、図中、Ｎは、この形成方法の一連
の工程の処理の回数を表している。前述したように、強
誘電体薄膜であるＹＭｎＯ3 膜１８を塗布熱分解法（す
なわち、スピン塗布法および熱処理法）によって形成す
る。最初に、ＹＭｎＯ3 前駆体溶液をスピン塗布法によ
ってゲート酸化膜上または金属膜上に成膜する（図３の
Ｓ１およびＳ２）。このＹＭｎＯ3 前駆体溶液は、Ｙ
（ｎ−Ｐｒ）3 （Ｙノルマルプロポキシド）とＭｎ（Ｏ
Ｃ2 Ｈ4 ＯＣ2 Ｈ5 ）4 （Ｍｎエトキシエトキシド）と
をＹおよびＭｎの重量比が１：１となるように混合した
有機溶剤溶液である。溶媒としてメトキシプロパノール
とエタノールとを９：１の重量比で混合したものを用い
ている。[Formation Step of YMnO 3 Ferroelectric Thin Film] FIG. 3 is a flow chart for explaining a forming method of the YMnO 3 ferroelectric thin film. In the figure, N represents the number of times of processing in a series of steps of this forming method. As described above, the YMnO 3 film 18, which is a ferroelectric thin film, is formed by the coating pyrolysis method (that is, the spin coating method and the heat treatment method). First, a YMnO 3 precursor solution is formed on the gate oxide film or the metal film by spin coating (S1 and S2 in FIG. 3). This YMnO 3 precursor solution is
(N-Pr) 3 (Y normal propoxide) and Mn (O
It is an organic solvent solution in which C 2 H 4 OC 2 H 5 ) 4 (Mn ethoxide) is mixed so that the weight ratio of Y and Mn is 1: 1. As the solvent, a mixture of methoxypropanol and ethanol in a weight ratio of 9: 1 is used.
【００２５】先ず、このＹＭｎＯ3 前駆体溶液を、基板
面に垂直な軸（図２のａで示される破線）に関して回転
している積層体２４の上面に塗布する。はじめに、積層
体２４を回転速度５００ｒｐｍで５秒間回転させながら
塗布を行い（図３のＳ１）、次に、２０００ｒｐｍで３
０秒間回転させながら塗布を行う（図３のＳ２）。この
ように、はじめの緩い回転によって、積層体２４の上面
に前駆体溶液をなじませて、続いて高速回転によって余
分な溶液を吹き飛ばしながら塗布して塗布膜を形成す
る。First, the YMnO 3 precursor solution is applied to the upper surface of the laminated body 24 which is rotating with respect to the axis (dotted line shown in FIG. 2A) perpendicular to the substrate surface. First, coating is performed while rotating the laminate 24 at a rotation speed of 500 rpm for 5 seconds (S1 in FIG. 3), and then at 2000 rpm for 3 seconds.
Application is performed while rotating for 0 seconds (S2 in FIG. 3). In this way, the precursor solution is made to conform to the upper surface of the laminated body 24 by the initial gentle rotation, and then the excess solution is applied while being blown away by the high-speed rotation to form a coating film.
【００２６】次に、形成された塗布膜に熱処理を施して
結晶化を行う。先ず、１５０℃のオーブン中で前駆体溶
液を乾燥させる（図３のＳ３）。この乾燥工程は１５分
間行って、塗布膜中の溶媒（水分等）を蒸発させる。Next, the formed coating film is subjected to heat treatment to be crystallized. First, the precursor solution is dried in an oven at 150 ° C. (S3 in FIG. 3). This drying step is performed for 15 minutes to evaporate the solvent (water content etc.) in the coating film.
【００２７】次に、４６０℃の焼成炉中で３０分間の仮
焼成を行う（図３のＳ４）。この仮焼成工程によって、
上述の塗布膜中に残存している有機官能基を燃焼させて
予備強誘電体薄膜を形成する。この実施の形態において
は、仮焼成を大気雰囲気中で行ったが、窒素またはアル
ゴン雰囲気中で行ってもよい。Next, pre-baking is performed for 30 minutes in a baking furnace at 460 ° C. (S4 in FIG. 3). By this calcination process,
The preliminary organic thin film is formed by burning the organic functional groups remaining in the coating film. In this embodiment, the calcination is performed in the air atmosphere, but it may be performed in a nitrogen or argon atmosphere.
【００２８】上述のスピン塗布工程から仮焼成工程の一
連の各工程（図３のＳ１〜Ｓ４）は、８回繰り返して行
われる（図３のＳ５およびＳ６）。このように複数回に
分けて仮焼成を行うのは、一度に厚い膜を成膜させると
予備強誘電体薄膜が割れて破損してしまうおそれがある
からである。The series of steps (S1 to S4 in FIG. 3) from the spin coating step to the calcination step are repeated eight times (S5 and S6 in FIG. 3). The reason why the preliminary firing is performed plural times in this manner is that the preliminary ferroelectric thin film may be broken and damaged if a thick film is formed at one time.
【００２９】最後に、８００℃の酸素雰囲気中（１．５
気圧）で１時間の本焼成を行う（図３のＳ７）。この本
焼成工程によって、前述の予備強誘電体薄膜を結晶化し
てＹＭｎＯ3 強誘電体薄膜とする。Ｘ線回折によって、
良好なペロブスカイト構造のＹＭｎＯ3 強誘電体薄膜が
形成されていることが確認された。尚、以上説明した各
温度設定値および処理時間等は熱分析データに基づいて
設定された。Finally, in an oxygen atmosphere at 800 ° C. (1.5
Main firing is performed for 1 hour at atmospheric pressure (S7 in FIG. 3). By this main firing step, the above-mentioned preliminary ferroelectric thin film is crystallized into a YMnO 3 ferroelectric thin film. By X-ray diffraction,
It was confirmed that a YMnO 3 ferroelectric thin film having a good perovskite structure was formed. In addition, each temperature setting value and processing time etc. which were demonstrated above were set based on the thermal analysis data.
【００３０】このようにして、このＹＭｎＯ3 強誘電体
薄膜の形成方法によって、膜厚５００ｎｍの良好な結晶
構造のＹＭｎＯ3 強誘電体薄膜１８をＰｔ膜１６の上面
に実質的に均一な膜厚で形成することができる。[0030] In this way, the method of forming the YMnO 3 ferroelectric thin film, substantially uniform film thickness YMnO 3 ferroelectric thin film 18 on the upper surface of the Pt film 16 of excellent crystal structure having a thickness of 500nm Can be formed with.
【００３１】尚、この実施の形態においては、塗布方法
として、スピン塗布法を採用したが、他の方法でもよ
く、例えば、ディップ法と呼ばれる方法でもよい。ま
た、ＦＥＴ構造としてＭＦＭＩＳ−ＦＥＴを採用した
が、ＭＦＩＳ−ＦＥＴでも良い。この場合には、フロー
ティング電極が無いから、絶縁膜であるゲート酸化膜上
に、直接、強誘電体薄膜を形成する。In this embodiment, the spin coating method is adopted as the coating method, but other methods such as a dipping method may be used. Although the MFMIS-FET is adopted as the FET structure, the MFIS-FET may be used. In this case, since there is no floating electrode, the ferroelectric thin film is directly formed on the gate oxide film which is an insulating film.
【００３２】［ＹＭｎＯ3 強誘電体薄膜の特性］次に、
上述の工程によって作成されたＭＦＭＩＳ−ＦＥＴの特
性（ＹＭｎＯ3強誘電体薄膜の特性）の実験結果につい
て説明する。[Characteristics of YMnO 3 ferroelectric thin film] Next,
The experimental results of the characteristics of the MFMIS-FET (characteristics of the YMnO 3 ferroelectric thin film) produced by the above steps will be described.
【００３３】先ず、ＹＭｎＯ3 強誘電体薄膜の両端間
（上部電極２０および下部電極１６間）に電圧を印加し
て比誘電率を測定した。ＹＭｎＯ3 強誘電体薄膜の比誘
電率は印加する電圧によって多少の変化があるが、およ
そ５０の値であった。この値は、従来よりＭＦＭＩＳ−
ＦＥＴの強誘電体薄膜として用いられてきたＰＺＴ（Ｐ
ｂＺｒx Ｔｉ1-x Ｏ3 （但し、ｘは組成比を表していて
０＜ｘ＜１を満たす値である。））、ＰＬＺＴ（ＰＺＴ
のＰｂの一部をＬａで置換したもの）またはＹ１（Ｂｉ
層状化合物）等の比誘電率値（各物質の代表的な比誘電
率値は、ＰＺＴが９５０、ＰＬＺＴが１３００、Ｙ１が
１２０である。）に比べて十分小さな値である。尚、比
誘電率の測定は、通常のソーヤ・タワー（Ｓａｗｙｅｒ
−Ｔｏｗｅｒ）法によって行った。または、インピーダ
ンス・アナライザーを用いて比誘電率を測定することが
できる。First, a relative dielectric constant was measured by applying a voltage between both ends of the YMnO 3 ferroelectric thin film (between the upper electrode 20 and the lower electrode 16). The relative permittivity of the YMnO 3 ferroelectric thin film was about 50, although it varied somewhat depending on the applied voltage. This value is conventionally MFMIS-
PZT (P which has been used as a ferroelectric thin film of FET
bZr x Ti 1-x O 3 (where x represents a composition ratio and is a value satisfying 0 <x <1)), PLZT (PZT
Part of Pb of which was replaced with La) or Y1 (Bi
It is a sufficiently small value as compared with the relative dielectric constant value of a layered compound or the like (the typical relative dielectric constant value of each substance is 950 for PZT, 1300 for PLZT, and 120 for Y1). In addition, the measurement of the relative permittivity is performed by a normal Sawyer tower (Sawyer).
-Tower) method. Alternatively, the relative permittivity can be measured using an impedance analyzer.
【００３４】次に、ＹＭｎＯ3 強誘電体薄膜の両端間に
電圧を印加して自発分極を測定した。尚、ＹＭｎＯ3 強
誘電体薄膜の自発分極の測定は、ソーヤ・タワー法によ
って行った。その結果、ＹＭｎＯ3 強誘電体薄膜の両端
間に３Ｖの電圧を印加したときには２μＣ・ｃｍ-2の分
極値を示し、１０Ｖの電圧を印加したときには６μＣ・
ｃｍ-2の分極値を示した。このように、測定された分極
値は前述の強誘電体の分極値（各物質の代表的な分極値
は、ＰＺＴが２４、ＰＬＺＴが２５、Ｙ１が１３である
（μＣ・ｃｍ-2単位）。）に比べて小さな値である。Next, a spontaneous polarization was measured by applying a voltage across the YMnO 3 ferroelectric thin film. The spontaneous polarization of the YMnO 3 ferroelectric thin film was measured by the Sawyer tower method. As a result, a polarization value of 2 μC · cm −2 is shown when a voltage of 3 V is applied across the YMnO 3 ferroelectric thin film, and a polarization value of 6 μC · 2 is obtained when a voltage of 10 V is applied.
A polarization value of cm -2 is shown. In this way, the measured polarization value is the polarization value of the above-mentioned ferroelectric substance (representative polarization values of each substance are 24 for PZT, 25 for PLZT, and 13 for Y1 (μC · cm -2 unit). It is a small value compared to.
【００３５】図４は、この構成例のＭＦＭＩＳ−ＦＥＴ
の特性の説明に供する等価回路図である。ＭＦＭＩＳ−
ＦＥＴは、上部電極（図１のＰｔ電極２０）および半導
体基板（図１のＳｉ基板１０）間に電圧を印加すること
によってドレイン電流を制御する。従って、ＭＦＭＩＳ
−ＦＥＴの等価回路は、強誘電体薄膜の電気容量Ｃ
Fと、ゲート酸化膜の電気容量ＣI とが直列に接続され
た回路で表される。強誘電体薄膜およびゲート酸化膜間
は、図には省略してある金属膜（図１のＰｔ膜１６に相
当する。）によって接続されている。ここで、強誘電体
薄膜の比誘電率をεrF、膜厚をｄF 、分極をＰF とす
る。また、ゲート酸化膜の比誘電率をεrI、膜厚をｄI
とする。今、この直列接続された容量間に電圧Ｖを印加
する場合を考える。このとき、強誘電体薄膜に印加され
る電圧ＶF は次式の通りである。FIG. 4 shows the MFMIS-FET of this configuration example.
FIG. 6 is an equivalent circuit diagram for explaining the characteristics of FIG. MFMIS-
The FET controls the drain current by applying a voltage between the upper electrode (Pt electrode 20 in FIG. 1) and the semiconductor substrate (Si substrate 10 in FIG. 1). Therefore, MFMIS
-The equivalent circuit of the FET is the electric capacitance C of the ferroelectric thin film.
It is represented by a circuit in which F and the capacitance C I of the gate oxide film are connected in series. The ferroelectric thin film and the gate oxide film are connected by a metal film (corresponding to the Pt film 16 in FIG. 1) not shown in the drawing. Here, the relative dielectric constant of the ferroelectric thin film is ε rF , the film thickness is d F , and the polarization is P F. Also, the relative permittivity of the gate oxide film is ε rI and the film thickness is d I.
And Now, consider the case where a voltage V is applied between the capacitors connected in series. At this time, the voltage V F applied to the ferroelectric thin film is as follows.
【００３６】 ＶF ＝ＣI Ｖ／（ＣI ＋ＣF ） （１） 従って、強誘電体薄膜に印加される電圧ＶF は、容量Ｃ
F が容量ＣI に比べて小さいほど大きくなる。容量ＣF
およびＣI は次式で表される。V F = C I V / (C I + C F ) (1) Therefore, the voltage V F applied to the ferroelectric thin film is the capacitance C
The smaller F is compared to the capacitance C I , the larger it becomes. Capacity C F
And C I are represented by the following equations.
【００３７】 ＣF ＝（εrF＋ｄＰF ／ｄＥF ）ε0 Ａ／ｄF （２） ＣI ＝εrIε0 Ａ／ｄI （３） （真空誘電率ε0 ＝８．８５４×１０-12 Ｆ・ｍ-2）こ
こで、Ａは、キャパシタ面積（強誘電体薄膜およびゲー
ト酸化膜のキャパシタ面積は等しいとする。）である。
また、ＥF は強誘電体薄膜中に形成される電界である。
この式（２）からも理解できるように、容量ＣF は強誘
電体薄膜の比誘電率εrFおよび自発分極ＰF の電界ＥF
に対する微分に従い大きくなる。従って、強誘電体薄膜
の両端間に印加される電圧ＶF を大きくするためには、
比誘電率εrFが小さく、しかも、自発分極ＰF が小さい
ことが望ましい。C F = (ε rF + dP F / dE F ) ε 0 A / d F (2) C I = ε rI ε 0 A / d I (3) (vacuum permittivity ε 0 = 8.854 × 10 -12 F · m -2 ) Here, A is a capacitor area (assuming that the ferroelectric thin film and the gate oxide film have the same capacitor area).
Further, E F is an electric field formed in the ferroelectric thin film.
As can be understood from this equation (2), the capacitance C F is the electric field E F of the relative dielectric constant epsilon rF and spontaneous polarization P F of a ferroelectric thin film
It becomes larger according to the derivative of. Therefore, in order to increase the voltage V F applied across the ferroelectric thin film,
It is desirable that the relative permittivity ε rF be small and the spontaneous polarization P F be small.
【００３８】この実施の形態の場合に、前述した各パラ
メータの測定値を代入して容量ＣFおよびＣI の比ＣF
／ＣI を求める。ｄI ／ｄF の値がほぼ１であるので、
（２）式においてｄＰF ／ｄＥF の項を無視すると、容
量の比ＣF ／ＣI の値は比誘電率の比εrF／εrIで表さ
れる。ゲート酸化膜の比誘電率は約４であり、また、こ
の実施の形態のＹＭｎＯ3 強誘電体薄膜の比誘電率の測
定値は実験結果から約５０の値であることが判明してい
る。従って、容量の比ＣF ／ＣI の値は約１２となる。
よって、電圧Ｖの１３分の一程度の大きさの電圧ＶF が
強誘電体薄膜に印加されることが理解できる。In the case of this embodiment, the measured value of each parameter described above is substituted and the ratio C F of the capacitances C F and C I is set.
/ C I is calculated. Since the value of d I / d F is almost 1,
When the term of dP F / dE F in the equation (2) is ignored, the value of the capacitance ratio C F / C I is represented by the relative permittivity ratio ε rF / ε rI . The relative permittivity of the gate oxide film is about 4, and the measured value of the relative permittivity of the YMnO 3 ferroelectric thin film of this embodiment has been found to be about 50 from the experimental result. Therefore, the value of the capacitance ratio C F / C I is about 12.
Therefore, it can be understood that the voltage V F, which is about 1/3 of the voltage V, is applied to the ferroelectric thin film.
【００３９】このように、大まかに概算した場合、同じ
条件下においては、印加電圧ＶF の値は比誘電率の比に
よって決まる。この実施の形態のＹＭｎＯ3 強誘電体薄
膜の両端間に印加される電圧は、同じ条件下で前述した
他の強誘電体薄膜の両端間に印加される電圧と比べる
と、ＰＺＴを用いたときの１９倍、ＰＬＺＴを用いたと
きの２６倍、また、Ｙ１を用いたときの２倍程度の大き
さの電圧であることがわかる。In this way, when roughly estimated, the value of the applied voltage V F is determined by the ratio of the relative dielectric constants under the same conditions. The voltage applied across the YMnO 3 ferroelectric thin film of this embodiment is lower than that applied across the other ferroelectric thin films under the same conditions when PZT is used. It can be seen that the voltage is 19 times higher, 26 times higher when PLZT is used, and twice higher than when Y1 is used.
【００４０】以上説明した通り、このＹＭｎＯ3 強誘電
体薄膜の比誘電率は、従来の強誘電体材料のものに比べ
て小さいので印加される電圧を従来より大きくすること
ができる。従って、このＹＭｎＯ3 強誘電体薄膜中に形
成される自発分極も飽和し易くなり、残留分極も大きく
なる。よって、このＹＭｎＯ3 強誘電体薄膜を用いたＭ
ＦＭＩＳ−ＦＥＴの動作電圧を低くすることが可能であ
る。また、ゲート酸化膜に印加される電圧の割合を従来
より低くすることができるので、このゲート酸化膜が絶
縁破壊されるおそれがない。As described above, since the relative dielectric constant of this YMnO 3 ferroelectric thin film is smaller than that of the conventional ferroelectric material, the applied voltage can be made larger than the conventional one. Therefore, the spontaneous polarization formed in this YMnO 3 ferroelectric thin film is also easily saturated, and the residual polarization is also increased. Therefore, M using this YMnO 3 ferroelectric thin film
It is possible to lower the operating voltage of the FMIS-FET. Moreover, since the ratio of the voltage applied to the gate oxide film can be made lower than before, there is no risk of dielectric breakdown of this gate oxide film.
【００４１】[0041]
【発明の効果】この発明の強誘電体ゲートメモリによれ
ば、強誘電体薄膜材料としてＹＭｎＯ3 を用いることに
よって、ゲート電極に印加する電圧（動作電圧）のう
ち、強誘電体薄膜に印加される電圧を、絶縁膜に印加さ
れる電圧に比べて高くすることができる。従って、強誘
電体薄膜中に形成される自発分極は飽和し易くなり、ま
た、残留分極が大きくなる。よって、データの保持が容
易に可能になり、従来に比べて動作電圧を低くすること
ができる。また、これと相俟って、絶縁膜に印加される
電圧の割合は従来に比べて低下するので、絶縁膜の絶縁
破壊の心配が無くなる。According to the ferroelectric gate memory of the present invention, by using YMnO 3 as the ferroelectric thin film material, the voltage (operating voltage) applied to the gate electrode is applied to the ferroelectric thin film. Voltage can be made higher than the voltage applied to the insulating film. Therefore, the spontaneous polarization formed in the ferroelectric thin film is likely to be saturated, and the residual polarization is large. Therefore, data can be held easily, and the operating voltage can be lowered as compared with the conventional case. Further, in combination with this, the ratio of the voltage applied to the insulating film is lower than in the conventional case, so that there is no fear of dielectric breakdown of the insulating film.
【００４２】また、この発明のＹＭｎＯ3 強誘電体薄膜
の形成方法によれば、半導体基板上に絶縁膜を介して良
好な結晶構造を有するＹＭｎＯ3 強誘電体薄膜を形成す
ることができる。Further, according to the method of forming YMnO 3 ferroelectric thin film of the present invention, it is possible to form the YMnO 3 ferroelectric thin film having a good crystal structure through an insulating film on a semiconductor substrate.
【００４３】さらに、この発明のＹＭｎＯ3 前駆体溶液
を用いれば、塗布熱分解法によって、良好な結晶構造を
有するＹＭｎＯ3 強誘電体薄膜を半導体基板上に絶縁膜
を介して形成することができる。Furthermore, by using the YMnO 3 precursor solution of the present invention, a YMnO 3 ferroelectric thin film having a good crystal structure can be formed on a semiconductor substrate via an insulating film by a coating pyrolysis method. .
【図１】実施の形態の構成を示す図である。FIG. 1 is a diagram showing a configuration of an embodiment.
【図２】実施の形態の形成工程を示す図である。FIG. 2 is a diagram showing a forming process of the embodiment.
【図３】実施の形態の形成工程を示す図である。FIG. 3 is a diagram showing a forming process of the embodiment.
【図４】実施の形態の特性の説明に供する図である。FIG. 4 is a diagram for explaining the characteristics of the embodiment.
１０：Ｓｉ基板 １２：ゲート電極 １４：ＳｉＯ2 膜 １６：Ｐｔ膜 １８：ＹＭｎＯ3 膜 ２０：Ｐｔ電極 ２２：ソース・ドレイン領域 ２４：積層体10: Si substrate 12: Gate electrode 14: SiO 2 film 16: Pt film 18: YMnO 3 film 20: Pt electrode 22: Source / drain region 24: Laminated body
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.6 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｈ０１Ｌ 27/10 ４５１ 27/108 21/8242 (72)発明者 金原 隆雄 東京都港区虎ノ門１丁目７番12号 沖電気 工業株式会社内 (72)発明者 古山 晃一 埼玉県東松山市大字下野本1414番地 株式 会社豊島製作所内─────────────────────────────────────────────────── ─── Continuation of front page (51) Int.Cl. 6 Identification number Internal reference number FI Technical indication location H01L 27/10 451 27/108 21/8242 (72) Inventor Takao Kanehara 1-chome Toranomon, Minato-ku, Tokyo 7-12 Oki Electric Industry Co., Ltd. (72) Inventor Koichi Furuyama 1414 Shimonomoto, Higashimatsuyama City, Saitama Prefecture Toshima Manufacturing Co., Ltd.
Claims (7)
電体薄膜を具える強誘電体ゲートメモリにおいて、 前記強誘電体薄膜材料としてＹＭｎＯ3 を用いることを
特徴とする強誘電体ゲートメモリ。1. A ferroelectric gate memory comprising a ferroelectric thin film on an upper surface of a semiconductor substrate with an insulating film interposed therebetween, wherein YMnO 3 is used as the ferroelectric thin film material. .
において、前記絶縁膜と前記強誘電体薄膜との間に金属
膜を具えることを特徴とする強誘電体ゲートメモリ。2. The ferroelectric gate memory according to claim 1, further comprising a metal film between the insulating film and the ferroelectric thin film.
において、前記絶縁膜をゲート酸化膜とすることを特徴
とする強誘電体ゲートメモリ。3. The ferroelectric gate memory according to claim 1, wherein the insulating film is a gate oxide film.
電体薄膜を具える強誘電体ゲートメモリの作成に当た
り、強誘電体薄膜の形成は、 ＹＭｎＯ3 前駆体溶液を絶縁膜上に直接または間接的に
塗布する工程と、 前記塗布されたＹＭｎＯ3 前駆体溶液に熱処理を施して
結晶化を行ってＹＭｎＯ3 膜としての強誘電体薄膜を形
成する工程とを含むことを特徴とする強誘電体薄膜の形
成方法。4. When forming a ferroelectric gate memory comprising a ferroelectric thin film on the upper surface of a semiconductor substrate via an insulating film, the ferroelectric thin film is formed by directly applying a YMnO 3 precursor solution onto the insulating film. Alternatively, the method includes a step of indirectly coating and a step of subjecting the coated YMnO 3 precursor solution to a heat treatment to crystallize to form a ferroelectric thin film as a YMnO 3 film. Method for forming dielectric thin film.
法おいて、 前記ＹＭｎＯ3 前駆体溶液を前記絶縁膜上に間接的に塗
布する場合には、該塗布前に前記絶縁膜上に金属膜を形
成し、該金属膜上に前記ＹＭｎＯ3 前駆体溶液を塗布す
ることを特徴とする強誘電体薄膜の形成方法。5. The method of forming a ferroelectric thin film according to claim 4, wherein when the YMnO 3 precursor solution is indirectly coated on the insulating film, the YMnO 3 precursor solution is coated on the insulating film before the coating. 1. A method of forming a ferroelectric thin film, comprising forming a metal film on the metal film, and applying the YMnO 3 precursor solution on the metal film.
法において、前記絶縁膜をゲート酸化膜とすることを特
徴とする強誘電体薄膜の形成方法。6. The method for forming a ferroelectric thin film according to claim 4, wherein the insulating film is a gate oxide film.
エタノール（重量比９：１）の混合液を用い、該混合液
にＹノルマルプロポキシドとＭｎエトキシエトキシドと
をＹおよびＭｎの重量比が１：１となるように混合した
有機溶剤溶液とすることを特徴とするＹＭｎＯ3 前駆体
溶液。7. A mixed solution of methoxypropanol and ethanol (weight ratio 9: 1) is used as a solvent, and Y normal propoxide and Mn ethoxyethoxide are added to the mixed solution at a weight ratio of Y and Mn of 1: 1. A YMnO 3 precursor solution, which is an organic solvent solution that is mixed as described below.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8013047A JPH09213819A (en) | 1996-01-29 | 1996-01-29 | Ferroelectric gate memory, formation of ferroelectric thin film used therefor, and precursor solution used for the formation |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8013047A JPH09213819A (en) | 1996-01-29 | 1996-01-29 | Ferroelectric gate memory, formation of ferroelectric thin film used therefor, and precursor solution used for the formation |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH09213819A true JPH09213819A (en) | 1997-08-15 |
Family
ID=11822216
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP8013047A Pending JPH09213819A (en) | 1996-01-29 | 1996-01-29 | Ferroelectric gate memory, formation of ferroelectric thin film used therefor, and precursor solution used for the formation |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH09213819A (en) |
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6087688A (en) * | 1998-03-03 | 2000-07-11 | Fuji Electric Co., Ltd. | Field effect transistor |
| KR100319462B1 (en) * | 1999-05-20 | 2002-01-12 | 대한민국(관리청:특허청장, 승계청:충남대학교총장) | semiconductor memory device and deposition method thereof |
| KR100363393B1 (en) * | 2000-06-28 | 2002-11-30 | 한국과학기술연구원 | Ndro-fram memory cell device and the fabrication method there of |
| JP2006245280A (en) * | 2005-03-03 | 2006-09-14 | Matsushita Electric Ind Co Ltd | Field effect transistor and its operation method |
| CN102079543A (en) * | 2011-02-24 | 2011-06-01 | 西北工业大学 | Preparation method of hexagonal manganese acid yttrium nanofiber |
| TWI741566B (en) * | 2019-08-30 | 2021-10-01 | 台灣積體電路製造股份有限公司 | Semiconductor device and method of forming device that comprises ferroelectric field-effect transistor |
| US11380708B2 (en) | 2019-08-30 | 2022-07-05 | Taiwan Semiconductor Manufacturing Company, Ltd. | Analog non-volatile memory device using poly ferroelectric film with random polarization directions |
-
1996
- 1996-01-29 JP JP8013047A patent/JPH09213819A/en active Pending
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6087688A (en) * | 1998-03-03 | 2000-07-11 | Fuji Electric Co., Ltd. | Field effect transistor |
| KR100319462B1 (en) * | 1999-05-20 | 2002-01-12 | 대한민국(관리청:특허청장, 승계청:충남대학교총장) | semiconductor memory device and deposition method thereof |
| KR100363393B1 (en) * | 2000-06-28 | 2002-11-30 | 한국과학기술연구원 | Ndro-fram memory cell device and the fabrication method there of |
| JP2006245280A (en) * | 2005-03-03 | 2006-09-14 | Matsushita Electric Ind Co Ltd | Field effect transistor and its operation method |
| CN102079543A (en) * | 2011-02-24 | 2011-06-01 | 西北工业大学 | Preparation method of hexagonal manganese acid yttrium nanofiber |
| TWI741566B (en) * | 2019-08-30 | 2021-10-01 | 台灣積體電路製造股份有限公司 | Semiconductor device and method of forming device that comprises ferroelectric field-effect transistor |
| US11380708B2 (en) | 2019-08-30 | 2022-07-05 | Taiwan Semiconductor Manufacturing Company, Ltd. | Analog non-volatile memory device using poly ferroelectric film with random polarization directions |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7041607B2 (en) | Method for fabricating crystalline-dielectric thin films and devices formed using same | |
| KR19990013720A (en) | Ferroelectric Capacitor, Manufacturing Method Thereof and Memory Cell Using the Capacitor | |
| JP2003532275A (en) | Recovery by voltage cycling of ferroelectric film damaged by process | |
| JP2001126955A (en) | Semiconductor device and method for manufacturing the same | |
| JP2002170938A (en) | Semiconductor device and manufacturing method thereof | |
| JP2000068466A (en) | Semiconductor memory device | |
| JPH09213819A (en) | Ferroelectric gate memory, formation of ferroelectric thin film used therefor, and precursor solution used for the formation | |
| JPH11135743A (en) | Manufacture of semiconductor device | |
| JP2000260954A (en) | Ferroelectrics capacitor, semiconductor device, and manufacture thereof | |
| JP3159561B2 (en) | Electrodes for crystalline thin films | |
| JP4009356B2 (en) | FRAM device, FFRAM device provided with MgTiO3 thin film, and manufacturing method thereof | |
| JP2000208440A (en) | Forming method of platinum film for capacitor electrode of semiconductor device | |
| JP3921401B2 (en) | Capacitor element manufacturing method | |
| JP4940494B2 (en) | Nonvolatile semiconductor memory device and manufacturing method thereof | |
| JPH0969614A (en) | Manufacturing method for ferroelectric thin film, dielectric thin film and integrated circuit containing ferroelectric thin film | |
| JPH08340084A (en) | Manufacture of dielectric thin film and dielectric thin film manufactured by it | |
| JPH0964309A (en) | Semiconductor memory device and its manufacture | |
| JP3294214B2 (en) | Thin film capacitors | |
| EP0495994A1 (en) | Semiconductor device and its manufacturing method | |
| JPH09213818A (en) | Ferroelectric gate memory, formation of ferroelectric thin film used therefor, and precursor solution used for the formation | |
| JP3232661B2 (en) | Semiconductor storage device | |
| JPH1012751A (en) | Ferroelectric memory device | |
| JP2000150677A (en) | Ferroelectric gate memory and fabrication thereof | |
| JP2001085542A (en) | Dielectric gate memory and fabrication thereof | |
| KR100363393B1 (en) | Ndro-fram memory cell device and the fabrication method there of |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20030325 |