KR100363393B1 - Ndro-fram memory cell device and the fabrication method there of - Google Patents
Ndro-fram memory cell device and the fabrication method there of Download PDFInfo
- Publication number
- KR100363393B1 KR100363393B1 KR1020000036003A KR20000036003A KR100363393B1 KR 100363393 B1 KR100363393 B1 KR 100363393B1 KR 1020000036003 A KR1020000036003 A KR 1020000036003A KR 20000036003 A KR20000036003 A KR 20000036003A KR 100363393 B1 KR100363393 B1 KR 100363393B1
- Authority
- KR
- South Korea
- Prior art keywords
- ferroelectric
- ymno
- thin film
- memory cell
- transistor
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B53/00—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory capacitors
- H10B53/30—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory capacitors characterised by the memory core region
Landscapes
- Non-Volatile Memory (AREA)
- Semiconductor Memories (AREA)
Abstract
본 발명은 비파괴판독형 불휘발성 기억소자의 메모리 셀 소자 및 그 제조 방법에 관한 것으로서, YMnO3등 유전상수가 20 내지 30인 강유전체 재료를 사용하여 금속/ 강유전체/반도체 구조에서의 강유전체 박막을 형성한 게이트를 갖는 트랜지스터를 제조하는 방법을 제공하고 이 트랜지스터를 비파괴 판독형 불휘발성 기억소자의 메모리 셀소자로 사용함에 의해, 동작전압의 상승, 전하주입(charge injection)현상, 문턱전압 변경, 누설전류증가, 메모리셀 이상동작, 강유전체의 포화분극지연등 종래 강유전체를 사용하는 경우에 발생되었던 문제점을 해소할 수 있도록 한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a memory cell device of a non-destructive read type nonvolatile memory device and a method of manufacturing the same, wherein a ferroelectric thin film in a metal / ferroelectric / semiconductor structure is formed using a ferroelectric material having a dielectric constant of 20 to 30, such as YMnO 3 . By providing a method of manufacturing a transistor having a gate and using the transistor as a memory cell device of a non-destructive read type nonvolatile memory device, an increase in operating voltage, charge injection phenomenon, a threshold voltage change, and leakage current increase It is possible to solve the problems caused when using a conventional ferroelectric, such as memory cell abnormal operation, saturation polarization delay of the ferroelectric.
Description
본 발명은 비파괴 판독형 불휘발성 기억 소자에 관한 것으로서, 특히 정보화 사회의 급속한 발전과 동시에 대두되고 있는 정보 저장용 소자의 소형화,저전력화, 편리화의 필요성을 충족시키기 위해 정보저장 장치에 전원이 공급되지 않는 상태에서도 지속적으로 정보를 저장할 수 있는 불휘발성 강유전체 기억 소자 및 그 제조 방법에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a non-destructive read type nonvolatile memory device, and in particular, power is supplied to an information storage device in order to meet the necessity of miniaturization, low power, and convenience of an information storage device that is emerging with the rapid development of the information society. The present invention relates to a nonvolatile ferroelectric memory device capable of continuously storing information even in a non-volatile state, and a method of manufacturing the same.
강유전체를 이용한 불휘발성 기억소자 (Non volatile memory device)의 메모리셀은 크게 파괴판독형(Destructive readout: DRO)과 비파괴판독형(Non destructive readout: NDRO)으로 나뉜다. 종래의 DRO형 메모리셀은 트랜지스터와 강유전체커패시터로 이루어져 있으며, 트랜지스터는 정보전달을 위한 스위치 역할을 하고 강유전체커패시터는 정보저장역할을 담당한다. 강유전체 커패시터를 이루고 있는 강유전체에 트랜지스터를 통해 가해진 전압에 의해 분극이 발생하고 이 분극은 전압이 소멸된 후에도 지속적으로 유지함으로써 정보를 저장한다. 한편, 저장된 정보를 읽기 위해서 강유전체의 분극방향에 상관없이 항상 +포화분극을 발생시키는 방향으로 커패시터에 전압이 인가됨으로써 이미 강유전체에 -잔류분극 상태를 저장하고 있는 경우 읽기신호에 의해서 분극방향이 다시 +포화분극상태로 일단 반전된다. 따라서 -잔류분극 상태를 1이라고 지정하고 정보를 저장한 경우 1이라는 정보를 읽기 위해서는 -잔류분극을 상실하고 +포화분극상태로 일단 변환된후 +잔류분극상태로 남게 되므로써 이미 저장된 1이라는 정보는 지워진다. 따라서 -잔류분극을 다시 만들어주어야만 원래의 1 신호를 저장할 수 있다. 따라서 1 신호를 읽기 위해서 저장된 정보가 파괴된다는 의미에서 파괴판독형이라고 불린다. DRO 강유전체 커패시터에 사용되는 종래의 강유전체 재료로는 Pb(Zr,Ti)O3(PZT), PbLn(Zr,Ti)O3(PLZT), BaSrTiO3(BST)계열과 SrBi2Ta2O9(SBT) 계열이며 금속/강유전체/금속 구조로 이루어 진다.Non-volatile memory devices using ferroelectrics are largely divided into destructive readout (DRO) and non destructive readout (NDRO). Conventional DRO-type memory cells consist of a transistor and a ferroelectric capacitor, the transistor serves as a switch for information transfer, and the ferroelectric capacitor plays a role of information storage. The polarization is generated by the voltage applied through the transistor to the ferroelectric that constitutes the ferroelectric capacitor, and the polarization stores information by maintaining it even after the voltage disappears. On the other hand, since the voltage is applied to the capacitor in a direction that always generates + saturation polarization regardless of the polarization direction of the ferroelectric to read the stored information, if the residual polarization state is already stored in the ferroelectric, the polarization direction is + again by the read signal. It is once inverted to saturation polarization. Therefore, if you specify -1 as the residual polarization state and store the information, in order to read the information 1, the information already stored 1 is deleted by losing the residual polarization and once converted to + saturation polarization state and remaining as + residual polarization state. . Therefore, you must re-create the residual polarization to store the original 1 signal. Therefore, it is called destruction read in the sense that the stored information is destroyed to read one signal. Conventional ferroelectric materials used in DRO ferroelectric capacitors include Pb (Zr, Ti) O 3 (PZT), PbLn (Zr, Ti) O 3 (PLZT), BaSrTiO 3 (BST) and SrBi 2 Ta 2 O 9 ( SBT) series and consists of metal / ferroelectric / metal structure.
반면 NDRO형의 구조는 금속/PZT, PLZT, SBT계열의 강유전체박막중 1종/Si 구조의 게이트를 가진 트랜지스터만으로 메모리셀을 이루고 있다. 따라서 게이트전압의 극성에 따라 강유전체의 분극방향이 바뀌고, 분극방향에 따라 채널이 도통 혹은 불통됨으로써 1 혹은 0의 정보를 저장할 수 있으며 전원이 제거된 상태에서도 채널을 이루는 게이트 강유전체의 분극이 지속적으로 유지되므로써 채널의 도통 혹은 불통상태를 읽어냄으로 읽기 신호에 의해 게이트 강유전체의 분극방향에 아무런 영향을 미치지 않고 계속해서 정보를 읽어 낼 수 있다. 즉, NDRO형의 경우 DRO형과 달리 읽기 신호에 의해 게이트에 저장된 분극방향이 반전되지 않기 때문에 비파괴판독형이라 불린다. 따라서 비파괴 판독형 불휘발성 기억소자(NDRO FRAM)는 DRO형에 비해 훨씬 간단한 메모리셀 구조를 가지고 있어서 집적도, 공정의 간편성, 제조단가의 감소, 특성향상등 여러 측면에서 이점을 가지고 있으며, 꿈의 소자로 불리울 만큼 향후 각종 휴대 통신, 하드 디스크, 플래쉬 메모리(flash memory), 이이피롬(EEPROM)등의 각종 종래의 정보기억소자를 대체할 수 있는 잠재력을 갖고 있다.On the other hand, the NDRO type structure consists of only transistors having gates of one type / Si structure among metal / PZT, PLZT, and SBT series ferroelectric thin films. Therefore, the polarization direction of the ferroelectric is changed according to the polarity of the gate voltage, and the information of 1 or 0 can be stored as the channel is turned on or off according to the polarization direction, and the polarization of the gate ferroelectric constituting the channel is maintained continuously even when the power is removed. Therefore, by reading the conduction or failure state of the channel, the read signal can continuously read the information without affecting the polarization direction of the gate ferroelectric. In other words, the NDRO type is called a non-destructive read type because the polarization direction stored in the gate is not inverted by the read signal unlike the DRO type. Therefore, the non-destructive read nonvolatile memory (NDRO FRAM) has a much simpler memory cell structure than the DRO type, and thus has advantages in terms of density, process simplicity, manufacturing cost reduction, and improvement of characteristics. In the future, it has the potential to replace various conventional information storage devices such as various portable communication, hard disk, flash memory and EEPROM.
상기한 비파괴 판독형 불휘발성 기억소자(NDRO FRAM)의 메모리셀 소자의 핵심기술은 게이트구조에 있는데, 그 게이트 구조는 주로 금속/강유전체/반도체 (metal/ferroelectric/semiconductor:MFS)구조나 금속/강유전체/절연체/반도체 (metal/ferroelectric/insulator/semiconductor:MFIS)구조로 이루어져 있다. 게이트구조에 사용될 수 있는 가장 적절한 강유전체 물질들에 대한 연구가 다양하게 전개되어 왔는데, 현재 상용화 되고 있는 강유전체로는 미국 Ramtron사, 일본의 ROHM사를 중심으로 한 Pb(Zr,Ti)O3(PZT) 계열의 재료와 미국의 Symmetrix사를 중심으로 한 SrBi2Ta2O9(SBT) 계열의 재료 등이 있다.The core technology of the memory cell device of the non-destructive read nonvolatile memory (NDRO FRAM) is a gate structure, which is mainly a metal / ferroelectric / semiconductor (MFS) structure or a metal / ferroelectric material. It consists of metal / ferroelectric / insulator / semiconductor (MFIS) structure. Various studies on the most suitable ferroelectric materials that can be used for the gate structure have been developed. Currently, commercially available ferroelectrics include Pb (Zr, Ti) O 3 (PZT) mainly focused on Ramtron, USA and ROHM, Japan. ) And SrBi 2 Ta 2 O 9 (SBT) series of materials, mainly from Symmetrix.
그런데, 본 발명자들이 상기한 PZT, PLZT, BST 또는 SBT 계열의 강유전체 박막들에 대해 실험해 본 결과 유전상수가 200 내지 1000 이상으로 상당히 높음을 알아내었으며, 이에 따라 다음과 같은 문제점이 있음을 발견하게 되었다. 즉, 종래의 강유전체 박막들과 같이 유전상수가 대단히 높을 경우에는 게이트 구조에 사용시, 게이트구조의 직렬정전용량에 따른 전압분배를 통해 주어진 전압하에서 강유전체 자신에 인가되는 전압은 강유전체와 Si반도체사이에 자연적으로 발생하는 산화막에 걸리는 전압보다 현저히 작아지게 된다. 따라서 보다 높은 게이트 전압을 인가할 경우 메모리셀을 동작시키기 위한 전압, 즉 동작 전압이 커지며, 강유전체와 Si반도체사이에 자연적으로 발생하는 산화막에 대부분의 전압이 걸리게 됨으로써 Si게이트층에 생성된 전자가 산화막으로 주입되는 전하주입(charge injection) 현상이 발생한다. 전하주입현상은 메모리셀 트랜지스터의 문턱전압을 변경시키고, 산화막을 통한 누설전류를 발생시키고, 메모리셀의 이상동작을 유발시키며, 강유전체의 포화분극을 방해한다. 즉, 종래의 유전상수가 큰 강유전체 박막을 사용하는 경우에는 동작전압이 높아지고 전하주입(charge injection)현상, 문턱전압 변경, 누설전류증가, 메모리셀 이상동작, 강유전체의 포화분극지연등의 문제점이 발생하는 것이다.By the way, the present inventors have experimented with the above-described ferroelectric thin films of the PZT, PLZT, BST or SBT series, and found that the dielectric constant is considerably high, such as 200 to 1000 or more. As a result, the following problems are found. Was done. That is, when the dielectric constant is very high as in the conventional ferroelectric thin films, when used in the gate structure, the voltage applied to the ferroelectric itself under a given voltage through the voltage distribution according to the series capacitance of the gate structure is naturally between the ferroelectric and the Si semiconductor. It becomes significantly smaller than the voltage applied to the oxide film generated. Therefore, when a higher gate voltage is applied, the voltage for operating the memory cell, that is, the operating voltage increases, and most of the voltage is applied to the oxide film naturally occurring between the ferroelectric and the Si semiconductor, so that electrons generated in the Si gate layer are oxidized. A charge injection phenomenon is injected. The charge injection phenomenon changes the threshold voltage of the memory cell transistor, generates a leakage current through the oxide film, causes an abnormal operation of the memory cell, and prevents saturation polarization of the ferroelectric. In other words, when a ferroelectric thin film having a large dielectric constant is used, problems such as high operation voltage, charge injection, threshold voltage change, leakage current increase, memory cell abnormal operation, and saturation polarization delay of the ferroelectric are generated. It is.
따라서 본 발명의 목적은 유전상수가 높은 종래의 강유전체를 사용함에 따른 상기한 문제점을 해소하여 강유전체에 인가되는 전압을 현저히 높일 수 있고, 산화막에 걸리는 전압을 낮추어 줌으로써 앞에서 언급한 단점들이 개선되는 비파괴 판독형 불휘발성 기억소자의 메모리 셀 소자와 그 제조방법을 제공하고자 하는 것이다.Accordingly, an object of the present invention is to solve the above problems by using a conventional ferroelectric having a high dielectric constant, thereby significantly increasing the voltage applied to the ferroelectric, and reducing the voltage applied to the oxide film, thereby improving the above-mentioned disadvantages. SUMMARY A memory cell device of a nonvolatile memory device and a method of manufacturing the same are provided.
도 1은 본 발명의 일실시예에 따른 강유전체 YMnO3박막을 이용한 MEFISFET 구조를 가진 Non Volatile NDRO-FRAM의 모식도.1 is a schematic diagram of a Non Volatile NDRO-FRAM having a MEFISFET structure using a ferroelectric YMnO 3 thin film according to an embodiment of the present invention.
도 2는 유전율이 서로 상이한 강유전체인 YMnO3,SBT, PZT 박막의 메모리 윈도우 (Memory Window)를 비교 도시한 그래프.FIG. 2 is a graph illustrating a comparison of memory windows of YMnO 3, SBT, and PZT thin films of ferroelectrics having different permittivity.
도 3은 스퍼터링을 사용한 YMnO3박막의 제조시 산소 분압에 따른 YMnO3박막의 조성을 비교하여 도시한 그래프.3 is a graph showing the composition of the YMnO 3 thin film according to the oxygen partial pressure in the production of the YMnO 3 thin film using sputtering.
도 4는 Y/Mn 조성비에 따라 결정화 정도의 차이를 나타내는 YMnO3박막의 X-ray 회절 분석 결과를 도시한 그래프.4 is a graph showing the results of X-ray diffraction analysis of YMnO 3 thin film showing the difference in crystallization degree according to the Y / Mn composition ratio.
도 5는 Y/Mn 이 21:15 인 YMnO3박막을 급속열처리 방법을 이용하여 850℃ 질소 분위기에서 3분간 열처리한 후 관찰한 고해상도 투과 전자 현미경 사진.FIG. 5 is a high-resolution transmission electron microscope photograph of a YMnO 3 thin film having a Y / Mn ratio of 21:15 after heat treatment for 3 minutes in a nitrogen atmosphere at 850 ° C. using a rapid heat treatment method.
도 6은 로열처리 (Furnace annealing) 와 급속열처리 (Rapid Thermal Annealing:RTA) 를 이용한 열처리와 N2분위기와 O2분위기에 따른 YMnO3박막의 메모리 윈도우 전압을 비교하여 도시한 그래프.FIG. 6 is a graph illustrating a comparison of memory window voltages of YMnO 3 thin films according to N 2 atmosphere and O 2 atmosphere and heat treatment using Furnace annealing and Rapid Thermal Annealing (RTA). FIG.
상기한 바와 같은 본 발명의 목적을 달성하기 위하여, 금속/강유전체/반도체 구조의 게이트를 형성한 트랜지스터에 있어서, 상기 강유전체 박막은 20 내지 30 이하의 유전율을 갖는 강유전체 재료로 구성되는 것을 특징으로 하는 트랜지스터가 제공된다.In order to achieve the object of the present invention as described above, in a transistor having a gate of a metal / ferroelectric / semiconductor structure, the ferroelectric thin film is composed of a ferroelectric material having a dielectric constant of 20 to 30 or less. Is provided.
이때 상기 강유전체 재료는 Sr2(Ta, Nb)2O7, Sr2Nb2O7, La2Ti2O7, YMnO3로 이루어지는 군에서 선택된 하나의 재료인 것이 바람직하다.At this time, the ferroelectric material is preferably one material selected from the group consisting of Sr 2 (Ta, Nb) 2 O 7 , Sr 2 Nb 2 O 7 , La 2 Ti 2 O 7 , YMnO 3 .
또한, 상기 트랜지스터를 메모리 셀 소자로 사용하여 형성되는 비파괴 판독형 불휘발성 기억소자가 제공된다.Also provided is a non-destructive read nonvolatile memory device formed using the transistor as a memory cell element.
이하, 본 발명의 실시예들을 통해 본 발명을 상세히 설명하기로 한다.Hereinafter, the present invention will be described in detail through embodiments of the present invention.
종래에 사용되고 있는 강유전체들(PZT, PLZT, BST,SBT)을 게이트 구조에 사용하는데 따른 상기한 바와 같은 문제점들이 종래에는 제대로 인식되지 못하였고, 그리하여 이에 관한 연구가 이루어지지 않았다. 본 발명에서는 유전률이 20 내지 30 이하인 강유전체 재료를 사용할 것을 제안하는 바, 여기서 하한을 20으로 정한 이유는 그 보다 낮은 경우에는 상기 게이트 구조에서의 강유전체 박막으로 기능할 수 없을 정도로 강유전체로서의 성질이 충분하지 못하기 때문이다. 또한, 상한을 30으로 정한 이유는 그 이상으로 되는 경우에도 종래 기술에 비해서는 우수한 특성을 보이나 30 이하인 경우에 보다 우수한 효과를 나타낼 수 있기 때문이다.The problems described above using the ferroelectrics PZT, PLZT, BST, and SBT that are conventionally used in the gate structure have not been properly recognized in the related art, and thus, no research has been conducted. In the present invention, it is proposed to use a ferroelectric material having a dielectric constant of 20 to 30 or less, and the lower limit is set to 20. If the lower limit is lower than that, the ferroelectric material in the gate structure cannot function as a ferroelectric thin film. Because you can not. In addition, the reason why the upper limit is set to 30 is that even when the upper limit is set to 30, the superior characteristic is shown in comparison with the prior art, but when the upper limit is 30 or less, the superior effect can be obtained.
본 발명자들의 실험결과 상기 강유전체 재료는 Sr2(Ta, Nb)2O7, Sr2Nb2O7, La2Ti2O7, YMnO3로 이루어지는 군에서 선택된 하나의 재료임이 바람직함을 발견하였다. 상기 재료들은 유전상수가 20 내지 30정도로서 유전상수가 최소 200 에서 최대 1000이상인 PZT, PLZT, BST, SBT 등과 같은 강유전체 박막들에 비하여 대단히 낮은 유전율을 가진다. 따라서 높은 유전상수를 갖는 종래의 강유전체의 경우의 문제점 즉, 게이트구조에 사용할 경우 주어진 게이트 전압하에서 강유전체 자신에 인가되는 전압이 대단히 작아져서 강유전체의 포화분극을 일으킬 수 없고, 따라서 보다 높은 게이트 전압을 인가할 경우 메모리셀을 동작시키기 위한 전압, 즉 동작 전압이 커지며, 강유전체와 Si반도체사이에 자연적으로 발생하는 산화막에 대부분의 전압이 걸리게 됨으로써 Si게이트층에 생성된 전자가 산화막으로 주입되는 전하주입(charge injection)현상이 일어나고, 이러한 전하주입현상에 의해 메모리셀 트랜지스터의 문턱전압이 변경되고, 산화막을 통한 누설전류가 발생되며, 메모리셀의 이상동작을 유발되고, 강유전체의 포화분극을 방해하는 등의 문제점이 방지될 수 있는 것이다.Experimental results of the inventors found that the ferroelectric material is one material selected from the group consisting of Sr 2 (Ta, Nb) 2 O 7 , Sr 2 Nb 2 O 7 , La 2 Ti 2 O 7 , YMnO 3 . The materials have a dielectric constant of about 20 to 30 and have a very low dielectric constant compared to ferroelectric thin films such as PZT, PLZT, BST, SBT, etc., having a dielectric constant of at least 200 to at least 1000. Therefore, in the case of the conventional ferroelectric having a high dielectric constant, that is, when applied to the gate structure, the voltage applied to the ferroelectric itself under the given gate voltage is very small, which does not cause saturation polarization of the ferroelectric, thus applying a higher gate voltage In this case, the voltage for operating the memory cell, that is, the operating voltage increases, and most of the voltage is applied to the oxide film naturally occurring between the ferroelectric and the Si semiconductor, so that electrons generated in the Si gate layer are injected into the oxide film. injection) phenomenon, the charge injection phenomenon causes the threshold voltage of the memory cell transistor to be changed, leakage current through the oxide film, abnormal operation of the memory cell, and the saturation polarization of the ferroelectric. This can be prevented.
주어진 전압하에서 가능한 한 높은 전압을 강유전체에 걸리게 하기 위해서는, 특히 자연 산화막의 유전상수가 3정도이므로 강유전체의 유전상수를 최대한 낮출 수 있어야 하면서 동시에 강유전체로써의 특성을 가지고 있어야 한다. 강유전체의 유전상수가 낮으면 낮을수록 게이트에 인가되는 동일한 전압에서 강유전체 자신에 인가되는 전압이 커지고 자연 산화막에 인가되는 전압을 낮출 수 있다. 본 발명에서 제안된 강유전체 YMnO3박막은 유전율이 약 20이므로 현재까지 알려진 재료로는 가장 낮은 유전상수를 가진 강유전체이다.In order to apply a high voltage to the ferroelectric under a given voltage, the dielectric constant of the natural oxide film is about 3, so the dielectric constant of the ferroelectric should be as low as possible, and at the same time, the ferroelectric should have characteristics as a ferroelectric. The lower the dielectric constant of the ferroelectric, the higher the voltage applied to the ferroelectric itself at the same voltage applied to the gate and the lower the voltage applied to the natural oxide film. Since the ferroelectric YMnO 3 thin film proposed in the present invention has a dielectric constant of about 20, it is a ferroelectric having the lowest dielectric constant as a material known to date.
상기 금속/강유전체/반도체 구조에서 금속은 Pt 또는 산화물 금속전극이며, 산화물 금속전극으로는 RuO2, IrO2중 선택된 하나로 구성되는 것이 바람직하며, 반도체는 Si, Al2O3/Si, Si/Al2O3/Si 중 선택된 하나의 구조로되는 것이 바람직하다. 상기 금속을 사용하는 이유는 강유전체가 산화물이므로 상부에 형성된 금속이 쉽게 산화되는 것을 방지하기 위하여 산화가 되지 않는 백금이나 아예 산화물 금속전극을 사용하며, 또한 금속전극과 강유전체가 접촉하는 강유전체의 표면에서 산소가 결핍되는 현상이 발생하여 유전특성이 열화되는 것을 막기위해서도 산화물 금속전극의 사용이 바람직하다. 실험결과 산화물 금속전극을 사용할 경우 피로 현상이나 누설전류등이 현저히 개선되었다. 또한 Al2O3/Si, Si/Al2O3/Si 에서 Al2O3를 사용하는 이유는 반도체 소자 제조공정시 수소가 함유된 기체분위기에서 열처리등을 할 경우가 많은데 이때 수소가 강유전체의 특성을 열화시키기 때문이다. 또한 Si 표면에 원하지 않는 산화막이 성장하는 것을 막기 위함이다.In the metal / ferroelectric / semiconductor structure, the metal is Pt or an oxide metal electrode, and the oxide metal electrode is preferably one selected from RuO 2 and IrO 2 , and the semiconductor is Si, Al 2 O 3 / Si, Si / Al. It is preferred to have a structure selected from one of 2 O 3 / Si. The reason why the metal is used is that since the ferroelectric is an oxide, platinum or an oxide metal electrode which is not oxidized is used in order to prevent the metal formed on the upper portion from being easily oxidized, and oxygen on the surface of the ferroelectric in which the metal electrode and the ferroelectric are in contact with each other. The use of the oxide metal electrode is also preferable to prevent the occurrence of a phenomenon of depletion and deterioration of the dielectric properties. As a result, fatigue phenomenon and leakage current were remarkably improved when using oxide metal electrode. In addition, Al 2 O 3 / Si, reason for using Al 2 O 3 in the Si / Al 2 O 3 / Si is a lot that if a heat treatment such as in a gas atmosphere containing hydrogen in the manufacturing process a semiconductor device wherein a hydrogen-ferroelectric This is because the characteristics deteriorate. It is also to prevent the unwanted oxide film from growing on the Si surface.
본 발명에서 제안한 구조중 하나인 강유전체 YMnO3박막을 형성하기 위해서는 실리콘의 표면에 존재하는 자연 산화막을 완전히 제거한 후 스퍼터링(sputtering)법과 유기 금속 분해법 (Metal-Organic- Decomposition : MOD)에 의해 증착하는 것이 바람직하다. 특히 스퍼터링법을 이용한 증착시 산소의 분압을 아르곤에 대해 0-0.5% 비율을 사용하여 증착하여 Y/Mn비를 21/15-18/14가 되도록 하는 것이 후술하는 바와 같이 바람직하다.In order to form a ferroelectric YMnO 3 thin film, which is one of the structures proposed in the present invention, it is necessary to completely remove the natural oxide film present on the surface of silicon and then deposit it by sputtering and metal-organic-decomposition (MOD). desirable. In particular, it is preferable to deposit the partial pressure of oxygen in the deposition using the sputtering method using a 0-0.5% ratio with respect to argon so that the Y / Mn ratio is 21 / 15-18 / 14, as described below.
YMnO3박막의 강유전성을 높이기 위해 열처리가 필요하다. 종래의 로열처리 방법으로는 900℃의 높은 고온에서 1시간 이상 열처리를 해야한다. 실험 결과 급속열처리 방법을 통해 850℃의 보다 낮은 온도에서 3분 이하의 시간에 c축으로 배향된 결정성을 얻을 수 있었다. c축으로 배향된 결정성을 얻어야만 게이트에 가해진 전압에 대해 수직한 방향으로 모든 전기분극(electric dipole)이 정렬될 수 있다. 만약 방향이 제멋대로이거나 수직하지 않은 분극이 많을 경우 게이트에 가해진 전압이 제거되고나면 급속히 분극이 소멸되는 효과를 가져와서 비파괴 판독형 기억소자의 메모리 셀 소자로 사용할 수 없다. 한편, 급속열처리시 열처리 분위기에 따라 YMnO3박막의 결정성이 달라진다. 그 이유는 YMnO3박막내의 Y/Mn조성비가 열처리 분위기의 산소농도에 따라 변함으로써 결정성이 달라짐을 알 수 있었다.Heat treatment is required to increase the ferroelectricity of the YMnO 3 thin film. In the conventional heat treatment method, the heat treatment should be performed at a high temperature of 900 ° C. for at least 1 hour. As a result of the experiment, the rapid heat treatment method was able to obtain crystallinity oriented in the c-axis at a temperature lower than 850 ° C. for 3 minutes or less. Only the c-axis oriented crystallinity can be obtained so that all the electric dipoles are aligned in a direction perpendicular to the voltage applied to the gate. If the polarization is random or there are many non-vertical polarizations, once the voltage applied to the gate is removed, the polarization disappears rapidly and cannot be used as a memory cell device of a non-destructive read type memory device. On the other hand, the crystallinity of the YMnO 3 thin film varies depending on the heat treatment atmosphere during rapid heat treatment. The reason is that the Y / Mn composition ratio in the YMnO 3 thin film is changed according to the oxygen concentration in the heat treatment atmosphere, and thus the crystallinity is changed.
상기한 연구결과에 근거하여, 본 발명에서는 YMnO3박막의 강유전성을 높이기 위해 열처리를 통해 결정화를 시킨다. 열처리 장치로는 로와 급속열처리장치를 사용하여 실험을 행하였다. 열처리는 각각 질소 분위기와 산소 분위기에서 실시하였으며 로 에서는 900℃에서 1시간이상, 급속열처리는 850℃에서 1-3분 동안 열처리하였다. 본 발명에 사용된 강유전체 YMnO3는 자발분극의 방향이 c 축이며, 표면 에너지가 작은 (001) 방향으로 잘 배향하기 때문에 응용에 매우 유리한 장점을 가지고 있다. 또한 현재 사용되고 있는 PZT 의 Pb 나 SBT 의 Bi 와 같은 휘발성이 큰 원소가 함유되어 있지 않고, 기판 또는 전극 물질과 반응하여 원하지 않는 계면층을 생성하는 원소들을 함유하고 있지 않기 때문에 고집적 소자의 응용에 아주 유리한 물질이다. 로에서 900℃에서 1시간이상 열처리 하여도 자발분극 방향인 c축 배향을 얻지 못했다. 반면에 급속열처리 방법을 통해 850℃에서 1-3분 정도 열처리 할 경우 c 축으로 배향된 결정성을 얻을 수 있었다. 급속열처리시 열처리 분위기에 따라 YMnO3박막의 결정성이 달라진다. 그 이유는 YMnO3박막내의 Y/Mn조성비가 열처리 분위기의 산소농도에 따라 변함으로써 결정성이 달라짐을 알 수 있었다. 이를 통해서 YMnO3박막의 결정성은 Y/Mn조성비가 결정적인 역할을 한다는 사실을 알게 되었으며 따라서 YMnO3박막을 스퍼터링 방법으로 증착할 때는 산소와 아르곤 반응기체의 분압을 조절함으로써 증착된 YMnO3박막내의 Y/Mn조성비가 조절 할 수 있음을 알 수 있었다.Based on the above research results, in the present invention, crystallization is performed through heat treatment to increase the ferroelectricity of the YMnO 3 thin film. Experiments were conducted using a furnace and a rapid heat treatment apparatus. The heat treatment was carried out in nitrogen and oxygen atmospheres, respectively, and the furnace was heat treated at 900 ° C. for at least 1 hour, and rapid heat treatment at 850 ° C. for 1-3 minutes. The ferroelectric YMnO 3 used in the present invention has a very advantageous advantage in application because the direction of spontaneous polarization is in the c-axis and well oriented in the (001) direction where the surface energy is small. Also, it does not contain highly volatile elements such as Pb of PZT and Bi of SBT which are currently used, and it does not contain elements that react with the substrate or electrode material to produce unwanted interface layers. It is an advantageous substance. Even if the furnace was heat-treated at 900 ° C. for at least 1 hour, c-axis orientation in the spontaneous polarization direction was not obtained. On the other hand, when the heat treatment for about 1-3 minutes at 850 ℃ by rapid heat treatment method was able to obtain crystallinity oriented in the c-axis. In the rapid heat treatment, the crystallinity of the YMnO 3 thin film varies depending on the heat treatment atmosphere. The reason is that the Y / Mn composition ratio in the YMnO 3 thin film is changed according to the oxygen concentration in the heat treatment atmosphere, and thus the crystallinity is changed. It was found that the crystallinity of the YMnO 3 thin film plays a decisive role in the Y / Mn composition ratio. Therefore, when the YMnO 3 thin film is deposited by sputtering, the Y / n within the deposited YMnO 3 thin film is controlled by controlling the partial pressure of oxygen and argon reactants. Mn composition ratio was found to be adjustable.
한편, YMnO3박막의 열처리시 Si과의 계면층에 절연체인 Y2O3층이 자연스럽게 성장하여 게이트 공정시 필연적으로 생기는 자연 산화막을 막기 위한 절연체를 따로 도포 할 필요가 없도록 하는 공정과 이를 통해 금속/강유전체/반도체 (metal/ferroelectric/semiconductor: MFS)구조를 제작 후 열처리를 통하여 자발적으로 금속/강유전체/절연층/반도체(metal/ferroelectric/insulator/semiconductor: MFIS) 구조를 얻을 수 있는 방법이 제안된다.On the other hand, during the heat treatment of the YMnO 3 thin film, the Y 2 O 3 layer, which is an insulator, grows naturally in the interface layer with Si so that it is not necessary to separately apply an insulator to prevent the natural oxide film which is inevitably generated during the gate process. A method for spontaneously obtaining a metal / ferroelectric / insulator / semiconductor (MFIS) structure through heat treatment after fabricating a metal / ferroelectric / semiconductor (MFS) structure is proposed. .
자세히 설명하면, 본 발명자들은 YMnO3박막의 열처리시 Y원자가 확산에 의하여 Si과의 계면층에 절연체인 Y2O3층을 형성시킨다는 사실을 발견하였는데, Y2O3층이 자연스럽게 성장하게 되면 자연산화막에 인가되는 전압이 Y2O3층에 의하여 나누어 짐으로써 자연산화막 때문에 발생하는 전하주입, 절연파괴, 누설전류증가, 문턱전압변동 등의 여러 가지 단점을 좀더 개선할 수 있다. 따라서 게이트 열처리 공정시 필연적으로 생기는 자연 산화막의 영향을 감소시키기 위해 또다른 절연체를 별도의 공정을 통해 도포 할 필요가 없게 된다. 즉, 자발적으로 생성된 Y2O3층을 통해 금속/강유전체/반도체 (metal/ferroelectric/semiconductor : MFS) 구조를 제작 후 열처리를 통하여 자발적으로 금속/강유전체/절연층/반도체(metal/ferroelectric/insulator/ semiconductor :MFIS) 구조를 얻을 수 있는 것이다.In detail, the present inventors found that during the heat treatment of the YMnO 3 thin film, Y atoms form a Y 2 O 3 layer, which is an insulator, in the interface layer with Si by diffusion, and when the Y 2 O 3 layer grows naturally, Since the voltage applied to the oxide film is divided by the Y 2 O 3 layer, various disadvantages such as charge injection, insulation breakdown, leakage current increase, and threshold voltage change caused by the natural oxide film can be further improved. Therefore, in order to reduce the influence of the natural oxide film inevitably generated during the gate heat treatment process, it is not necessary to apply another insulator through a separate process. That is, a metal / ferroelectric / semiconductor (MFS) structure is fabricated through the spontaneously generated Y 2 O 3 layer, and then spontaneously undergoes heat treatment after the metal / ferroelectric / semiconductor (MFS) structure. / semiconductor: MFIS) structure can be obtained.
상기와 같이 제조된 강유전체/반도체 위에 백금을 도포 하고 게이트 구조를 식각해 냄으로써 비파괴 판독형 불휘발성 기억소자(NDRO FRAM)용 메모리셀 트랜지스터의 구조를 이루도록 한다.Platinum is coated on the ferroelectric / semiconductor manufactured as described above and the gate structure is etched to form a structure of a memory cell transistor for a non-destructive read nonvolatile memory device (NDRO FRAM).
이하, 첨부도면을 참조하여 본 발명을 보다 상세히 설명한다.Hereinafter, the present invention will be described in more detail with reference to the accompanying drawings.
도 1은 본 발명에서 제안하는 NDRO FRAM용 메모리셀 트랜지스터의 기본 구조를 나타낸 모식도이다. 트랜지스터의 게이트의 구조는 두 가지로 나누어 질 수 있는데 하나는 금속/강유전체/반도체의 구조이고 또 하나는 금속/강유전체/절연체/반도체의 구조이다. 초기에는 금속/강유전체/반도체의 구조이나 강유전체/반도체사이에 형성되는 자연산화막 때문에 소자의 특성열화, 전하 주입 현상 등과 같은 단점이 생긴다. 이를 보완하기 위해 절연체가 포함된 구조가 필요한데 본 발명에서는 모식도에서와 같이 후속 열처리 공정을 통해 YMnO3의 결정화와 동시에 절연체 Y2O3박막을 얇게 생성되게 함으로써 자연 산화막 SiO2층의 성장을 억제시켜 NDRO FRAM 메모리셀 트랜지스터의 특성을 향상시킨다.1 is a schematic diagram showing the basic structure of a memory cell transistor for an NDRO FRAM proposed in the present invention. The gate structure of a transistor can be divided into two types, one is a metal / ferroelectric / semiconductor and the other is a metal / ferroelectric / insulator / semiconductor. Initially, due to the structure of the metal / ferroelectric / semiconductor or the natural oxide film formed between the ferroelectric / semiconductor, there are disadvantages such as deterioration of device characteristics and charge injection phenomenon. In order to compensate for this, a structure including an insulator is required. In the present invention, as shown in the schematic diagram, the YMnO 3 crystallization and the thin film of the insulator Y 2 O 3 are simultaneously formed through the subsequent heat treatment to suppress the growth of the native oxide SiO 2 layer. Improve the characteristics of NDRO FRAM memory cell transistors.
도 2는 현재 상용되고 있는 PZT, SBT와 같은 강유전체 물질과 본 발명에서 적용한 YMnO3박막을 게이트 강유전체로 각각 사용했을 때의 메모리 윈도우 특성을 비교한 그래프이다. 메모리 윈도우는 불휘발성 기억소자의 기록된 정보를 읽어낼 때 기록된 정보를 지속적으로 판독할 수 있는 상한치와 하한치의 차이를 일컫는 값으로, 대게 기록된 정보는 시간이 지남에 따라 전기적으로 전류가 낮아져서 더 이상 정보를 기억할 수 없는 상태가 되는데, 메모리 윈도우가 크면 판독이 불가능한 하한치에 도달할 때 까지의 상한치와 하한치의 차이가 많아서 판독을 할 수 있는 여유가 많다고 할 수 있다. 메모리 윈도우는 불휘발성 기억소자의 특성중 가장 중요한 평가항목으로써 신호대비 잡음특성 및 기억능력의 기준이 되는 것이다. 여기에서 볼 수 있듯이 게이트에 인가된 동일한 전압에서 YMnO3박막게이트가 PZT 나 SBT 에 비해 현저히 우수한 특성을 나타내고 있다. 각각의 강유전체의 두께가 150nm로 동일한 조건에서 전압이 5V로 인가되었을 때 PZT 와 SBT 의 메모리 윈도우의 히스테리시스(hysteresis) 전압은 각각 0.93V 와 0.55V 으로 채 1V가 되지 않는 반면 YMnO3박막은 4.27V를 나타낸다. 이는 바로 낮은 동작전압으로 구동이 가능함을 말해 준다.2 is a graph comparing memory window characteristics when ferroelectric materials such as PZT and SBT, which are currently commercially available, and YMnO 3 thin films applied in the present invention are used as gate ferroelectrics, respectively. The memory window is the difference between the upper limit and the lower limit that can continuously read the recorded information when reading the recorded information of the nonvolatile memory device.In general, the recorded information is electrically lowered over time. The information can no longer be stored. If the memory window is large, the difference between the upper limit and the lower limit until the unreadable lower limit is reached can be said to be sufficient to read. The memory window is the most important evaluation item among the characteristics of the nonvolatile memory device and is a reference for the noise characteristics and the memory capacity. As can be seen, YMnO 3 thin-film gates exhibit significantly better characteristics than PZT and SBT at the same voltage applied to the gate. The hysteresis voltages of the memory windows of PZT and SBT are 0.93V and 0.55V, respectively, when the ferroelectric is applied at 5V under the same thickness of 150nm while the YMnO 3 thin film is 4.27V. Indicates. This means that it can be driven at low operating voltage.
도 3은 YMnO3박막의 Y/Mn 조성비를 구하기 위하여 러더포드역산란 (Rutherford backscattering:RBS)방법으로 Y, Mn, O, Si에 대한 He입자의 충돌을 이용한 역산란량을 측정한 것으로 YMnO3박막내의 Y 원소와 Mn 원소의 비율이 21 : 15이 되도록 증착한 경우와 YMnO3박막의 Y/Mn조성비가 24 : 11가 되도록 한 경우에 대한 조성비를 보여 주고 있다. 스퍼터링(sputtering)방법으로 Y/Mn비가 21/15가 되도록 하기 위해서는 산소/산소+아르곤 분압이 0-0.5 %가 되도록 하였다. 이보다 높은 분압을 사용할 경우에는 Y/Mn비가 24/11까지 증가하여 과도한 Y량에 의하여 이후 열처리시 YMnO3박막의 결정화가 일어나지 않는 원인이 된다.3 is to obtain a Y / Mn ratio of YMnO 3 thin film Rutherford backscattering (Rutherford backscattering: RBS) method, Y, Mn, O, YMnO 3 as a measure of the inverse scattering volume by the collision of He particles on Si The composition ratio is shown for the case where the ratio of the Y element and the Mn element in the thin film is 21:15 and the Y / Mn composition ratio of the YMnO 3 thin film is 24:11. In order to make the Y / Mn ratio 21/15 by the sputtering method, the oxygen / oxygen + argon partial pressure was set to 0-0.5%. If a higher partial pressure is used, the Y / Mn ratio increases to 24/11, causing excessive crystallization of the YMnO 3 thin film due to excessive Y content.
도 4는 YMnO3박막내의 Y 원소와 Mn 원소의 비율이 최대 21 : 15이 되도록 증착한 경우와 YMnO3박막의 Y/Mn조성비가 24/11가 되도록 한 경우 열처리온도에 따른 결정성을 보여 주고 있다. Y/Mn조성비가 21/15를 넘어서 24/11이 되면 004방향으로 결정성이 이루어지지 않음을 보여준다.Figure 4 is the ratio of Y element and Mn element in the YMnO 3 thin film up to 21: when the Y / Mn ratio of the case and YMnO 3 such that the film deposition to be a 24/11 15 shows the crystallinity of the heat treatment temperature have. When the Y / Mn composition ratio exceeds 21/15 and reaches 24/11, it shows that crystallinity does not occur in the 004 direction.
도 5는 Pt/YMnO3/Si구조에서 YMnO3의 Y/Mn 조성비가 21/15가 되도록 한 YMnO3를 증착하고 850℃, 질소분위기에서 3분 급속 열처리 할 경우 계면에 생성되는 Y2O3층을 보여주는 고해상도 투과전자현미경 사진이다. 급속 열처리시 매우 짧은 시간동안 열처리함으로써 YMnO3박막과 SiO2층과의 화학적 반응에 의한 Y2O3층의 성장을 상대적으로 억제 할 수 있기 때문이며 이때 성장된 절연체 Y2O3층의 두께는 누설 전류 특성을 오히려 상승시키는 역할을 할 수 있으므로 가능한한 얇을수록 좋다.FIG. 5 shows Y 2 O 3 formed at the interface when YMnO 3 is deposited so that the Y / Mn composition ratio of YMnO 3 is 21/15 in the Pt / YMnO 3 / Si structure and rapidly heat-treated at 850 ° C. for 3 minutes in a nitrogen atmosphere. High resolution transmission electron micrograph showing the layer. By heat treatment for rapidly a very short time when the heat treatment YMnO 3 thin film and because it is possible to suppress the reaction growth of the Y 2 O 3 layer according to the SiO 2 layer is relatively wherein the growing an insulator Y 2 O thickness of the third layer is a leakage The thinner it is, the better.
도 6은 제작된 YMnO3박막을 사용한 게이트구조의 열처리의 방법에 따른 메모리 윈도우 특성을 나타낸 것이다. 제작 된 YMnO3박막은 열처리 방법과 분위기에 따라 그 특성이 달라진다. 900℃에서 1시간 동안 로 열처리한 박막과 850℃에서 질소분위기에서 3분 동안 급속 열처리한 박막의 메모리 윈도우 특성을 비교해 보면 인가 전압 5V에서 로 열처리한 박막이 1.76V 인 반면 급속열처리한 박막은 4.27V로 급속열처리 한 박막의 메모리 윈도우가 훨씬 높다. 도 5에서 밝힌바와 같이 Y2O3층을 조절함으로써 메모리 윈도우 특성을 향상 시킬 수 있는데 열처리시 산소 분위기보다는 질소 분위기에서 실시하는 것이 Y2O3층의 성장을 억제한다. 따라서 도 6에서 급속 열처리시 질소 분위기에서 열처리한 YMnO3박막은 인가 전압 5V에서 4.27V 로 같은 방법으로 산소 분위기에서 열처리한 3.75V 보다 우수한 특성을 보이며 로 열처리도 동일한 이유로 질소 분위기 열처리 한 소자의 메모리 윈도우가 산소 분위기에서 열처리한 경우 보다 인가 전압 5V에서 각각 1.76V, 1.35V로 증가함을 알 수있다.6 shows memory window characteristics according to a method of heat treatment of a gate structure using the fabricated YMnO 3 thin film. The produced YMnO 3 thin film has different properties depending on the heat treatment method and atmosphere. Comparing the memory window characteristics of the thin film heat-treated at 900 ° C for 1 hour and the rapid heat-treated thin film at 850 ° C for 3 minutes in nitrogen atmosphere, the thin film heat-treated at 5V with an applied voltage of 1.76V was 4.27. The memory window of a thin film heat-treated with V is much higher. As shown in FIG. 5, the memory window characteristics can be improved by controlling the Y 2 O 3 layer. However, the heat treatment in the nitrogen atmosphere rather than the oxygen atmosphere suppresses the growth of the Y 2 O 3 layer. Therefore, in FIG. 6, the YMnO 3 thin film heat-treated in a nitrogen atmosphere during rapid heat treatment shows better characteristics than 3.75 V heat-treated in an oxygen atmosphere with an applied voltage of 5 V to 4.27 V. The memory of a device heat-treated in a nitrogen atmosphere for the same reason is also applied to the furnace heat treatment. It can be seen that the window is increased to 1.76V and 1.35V at the applied voltage of 5V, respectively, when the window is heat treated in an oxygen atmosphere.
스퍼터링방법으로 YMnO3박막 증착시 산소/산소+아르곤 분압을 0-0.5 %로 유지함으로써 Y/Mn조성비를 21/15-18/14범위내에서 조절할 수 있다. 유기금속분해법의 경우도 Y/Mn mol농도를 조절함으로써 동일한 범위의 조성비를 얻을 수 있다. 이와 같은 조성을 가진 경우 질소분위기에서 급속열처리를 함으로써 보다 낮은 온도에서 매우 짧은 시간내에 004방향의 c축 배향 결정성을 얻을 수 있었다. 열처리된 시편을 통해 메모리윈도우를 측정한 결과 인가 게이트 전압 5V하에서 최대 4.27V 를 얻을 수 있었다. Y/Mn조성비를 조절하고, 산소 분위기가 아닌 질소 분위기에서 로 열처리방식 대신 급속열처리를 함으로써 양질의 결정성과 열처리시 계면에 생기는 Y2O3층을 최적화 함으로써 강유전체 YMnO3에 인가되는 유효전압을 향상시키게 되고 따라서 메모리윈도우를 극대화 할 수 있다. 또한 이러한 효과를 통해 MFS 구조로써 자발정렬된(self aligned) MFIS 구조의 게이트 소자를 얻을 수 있으므로 공정 단축과 특성 향상을 동시에 달성할 수 있다.The Y / Mn composition ratio can be adjusted within the range of 21 / 15-18 / 14 by maintaining the partial pressure of oxygen / oxygen + argon at 0-0.5% when depositing YMnO 3 thin film by sputtering method. In the case of organometallic decomposition, the composition ratio of the same range can be obtained by controlling the Y / Mn mol concentration. With such a composition, rapid heat treatment in a nitrogen atmosphere could obtain c-axis orientation crystallinity in the 004 direction in a very short time at a lower temperature. As a result of measuring the memory window through the heat-treated specimen, the maximum 4.27V was obtained under the applied gate voltage of 5V. Improved effective voltage applied to ferroelectric YMnO 3 by optimizing Y / Mn composition ratio and optimizing Y 2 O 3 layer at the interface during heat treatment by rapid heat treatment instead of furnace heat treatment method in nitrogen atmosphere instead of oxygen atmosphere. So you can maximize the memory window. In addition, through this effect, a gate device having a self-aligned MFIS structure as an MFS structure can be obtained, thereby simultaneously achieving process shortening and characteristic improvement.
위에서 본 바와 같이, 금속/YMnO3/Si 게이트구조를 사용한 트랜지스터를 제조함으로써 5 V의 낮은 전압에서도 4.27 V의 매우 높은 메모리 윈도우를 얻을 수 있어 낮은 동작전압하에서도 강유전체에 인가되는 전압을 현저히 높일 수 있고, 산화막에 걸리는 전압을 낮추어 줄 수 있으므로, 동작전압을 낮출 수 있고, 전하주입(charge injection)현상, 문턱전압 변경, 누설전류증가, 메모리셀 이상동작, 강유전체의 포화분극지연등 종래 강유전체를 사용하는 경우의 문제점을 해소할 수 있는 효과가 있다.As seen above, by fabricating a transistor using a metal / YMnO 3 / Si gate structure, a very high memory window of 4.27 V can be achieved at a low voltage of 5 V, significantly increasing the voltage applied to the ferroelectric under low operating voltages. In addition, since the voltage applied to the oxide film can be lowered, the operating voltage can be lowered, and conventional ferroelectrics such as charge injection, threshold voltage change, leakage current increase, memory cell abnormal operation, and saturation polarization delay of ferroelectrics are used. There is an effect that can solve the problem.
Claims (10)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020000036003A KR100363393B1 (en) | 2000-06-28 | 2000-06-28 | Ndro-fram memory cell device and the fabrication method there of |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020000036003A KR100363393B1 (en) | 2000-06-28 | 2000-06-28 | Ndro-fram memory cell device and the fabrication method there of |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20020005218A KR20020005218A (en) | 2002-01-17 |
| KR100363393B1 true KR100363393B1 (en) | 2002-11-30 |
Family
ID=19674458
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020000036003A KR100363393B1 (en) | 2000-06-28 | 2000-06-28 | Ndro-fram memory cell device and the fabrication method there of |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100363393B1 (en) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100689842B1 (en) * | 2006-01-06 | 2007-03-08 | 삼성전자주식회사 | Memory devices employing ferroelectric layer as information storage elements and methods of fabricating the same |
| CN108493289B (en) * | 2018-03-09 | 2020-06-30 | 华南师范大学 | Based on hexagonal YMnO3Plane ultraviolet light detector of epitaxial film and preparation method thereof |
Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH08316342A (en) * | 1995-05-18 | 1996-11-29 | Nec Corp | Nonvolatile semiconductor memory |
| JPH09213819A (en) * | 1996-01-29 | 1997-08-15 | Oki Electric Ind Co Ltd | Ferroelectric gate memory, formation of ferroelectric thin film used therefor, and precursor solution used for the formation |
| KR19990016997A (en) * | 1997-08-20 | 1999-03-15 | 구자홍 | Ferroelectric FEF (FET) |
| KR20000014361A (en) * | 1998-08-20 | 2000-03-15 | 정선종 | FERROELECTRIC TRANSISTOR USING Ba-Sr-Nb-O AND METHOD THEREOF |
| KR20000023760A (en) * | 1997-05-23 | 2000-04-25 | 사토 게니치로 | Ferroelectric memory element and method of producing the same |
| US6087688A (en) * | 1998-03-03 | 2000-07-11 | Fuji Electric Co., Ltd. | Field effect transistor |
-
2000
- 2000-06-28 KR KR1020000036003A patent/KR100363393B1/en not_active IP Right Cessation
Patent Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH08316342A (en) * | 1995-05-18 | 1996-11-29 | Nec Corp | Nonvolatile semiconductor memory |
| JPH09213819A (en) * | 1996-01-29 | 1997-08-15 | Oki Electric Ind Co Ltd | Ferroelectric gate memory, formation of ferroelectric thin film used therefor, and precursor solution used for the formation |
| KR20000023760A (en) * | 1997-05-23 | 2000-04-25 | 사토 게니치로 | Ferroelectric memory element and method of producing the same |
| KR19990016997A (en) * | 1997-08-20 | 1999-03-15 | 구자홍 | Ferroelectric FEF (FET) |
| US6087688A (en) * | 1998-03-03 | 2000-07-11 | Fuji Electric Co., Ltd. | Field effect transistor |
| KR20000014361A (en) * | 1998-08-20 | 2000-03-15 | 정선종 | FERROELECTRIC TRANSISTOR USING Ba-Sr-Nb-O AND METHOD THEREOF |
Also Published As
| Publication number | Publication date |
|---|---|
| KR20020005218A (en) | 2002-01-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6153898A (en) | Ferroelectric capacitor, method of manufacturing same and memory cell using same | |
| US5760432A (en) | Thin film strained layer ferroelectric capacitors | |
| US7423308B2 (en) | Ferroelectric capacitor | |
| US6674110B2 (en) | Single transistor ferroelectric memory cell, device and method for the formation of the same incorporating a high temperature ferroelectric gate dielectric | |
| KR100476867B1 (en) | Ferroelectric memory element and method of producing the same | |
| US6307225B1 (en) | Insulating material, substrate covered with an insulating film, method of producing the same, and thin-film device | |
| US6084260A (en) | Semiconductor storage device and method for manufacturing the same | |
| JPH1012832A (en) | Method for manufacturing ferroelectrics capacitor and method for manufacturing ferroelectrics memory device | |
| US6495412B1 (en) | Semiconductor device having a ferroelectric capacitor and a fabrication process thereof | |
| JP3203135B2 (en) | Ferroelectric memory element | |
| KR100363393B1 (en) | Ndro-fram memory cell device and the fabrication method there of | |
| KR100362169B1 (en) | Non-destructive read-out (NDRO) type Field Effect Transistor (FET) and Method for Fabricating The Same | |
| KR20020062069A (en) | Field Effect Transistor Using Zirconiumtitanate Thin Film | |
| KR100524115B1 (en) | Fabrication method of ferroelectric gate by using oxygen plasma rapid thermal annealing | |
| KR100967110B1 (en) | Method for forming ferroelectric layer having same orientational property with under layer and method for forming ferroelectric capacitor using the method | |
| JP3813206B2 (en) | Method for manufacturing ferroelectric memory element | |
| JP4234234B2 (en) | Thin film formation method | |
| Sudhama et al. | Thickness-scaling of sputtered PZT films in the 200 nm range for memory applications | |
| Yang et al. | Fabrication of one-transistor-capacitor structure of nonvolatile TFT ferroelectric RAM devices using Ba (Zr 0.1 Ti 0.9) O 3 gated oxide film | |
| JPH10152398A (en) | Formation of ferroelectric thin membrane | |
| JPH11145385A (en) | Electronic element and method for forming electrode | |
| Lee et al. | The electrical properties of high-dielectric-constant and ferroelectric thin films for very large scale integration circuits | |
| JPH0778944A (en) | Nonvolatile memory | |
| US20030224537A1 (en) | Ferroelectric thin film processing for ferroelectric field-effect transistor | |
| Kang et al. | Memory Retention Charateristics of MFMIS Structure Using SBT and Al 2 O 3 Buffer Layer |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20081031 Year of fee payment: 7 |
|
| LAPS | Lapse due to unpaid annual fee |