JP3778155B2 - 配線形成法 - Google Patents
配線形成法 Download PDFInfo
- Publication number
- JP3778155B2 JP3778155B2 JP2002305995A JP2002305995A JP3778155B2 JP 3778155 B2 JP3778155 B2 JP 3778155B2 JP 2002305995 A JP2002305995 A JP 2002305995A JP 2002305995 A JP2002305995 A JP 2002305995A JP 3778155 B2 JP3778155 B2 JP 3778155B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- material layer
- wiring
- conductive material
- etching
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Drying Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Description
【０００１】
【発明の属する技術分野】
この発明は、Ｗ（タングステン）等の導電材層で絶縁膜の段差を覆う工程を含む配線形成法に関するものである。
【０００２】
【従来の技術】
従来、ＬＳＩ等の半導体装置の配線形成法としては、接続孔を埋めるようにＷ層を形成した後、エッチバック処理によりＷ層を薄くして接続孔内にＷ層の一部をプラグとして残し、プラグを覆ってＡｌ合金等の配線材層をリフロー式スパッタ法で形成するものが知られている（例えば、特許文献１参照）。図１０〜１２は、この種の従来法を示すものである。
【０００３】
図１０の工程では、半導体基板１０の表面に素子孔１２Ａを有するフィールド絶縁膜１２を形成した後、素子孔１２Ａ内に周知の方法によりＭＯＳ型トランジスタを形成する。図示のＭＯＳ型トランジスタは、ゲート絶縁膜Ｆと、ゲート電極層Ｇと、サイドスペーサＨ１，Ｈ２と、不純物濃度が比較的低いソース領域Ｓ１及びドレイン領域Ｄ１と、不純物濃度が比較的高いソース領域Ｓ及びドレイン領域Ｄとを備えている。
【０００４】
次に、素子孔１２Ａ内のＭＯＳ型トランジスタと絶縁膜１２とを覆って酸化シリコン等の層間絶縁膜１４をＣＶＤ（ケミカル・ベーパー・デポジション）法等により形成する。そして、周知のホトリソグラフィ及びドライエッチング処理によりソース領域Ｓに達する接続孔１４Ｓとドレイン領域Ｄに達する接続孔１４Ｄとを絶縁膜１４に形成する。
【０００５】
次に、接続孔１４Ｓ，１４Ｄの内部及び絶縁膜１２を覆ってＴｉ，ＴｉＮ等からなる密着層２０Ａをスパッタ法等により形成する。密着層２０Ａは、この後形成されるＷ層の密着性を向上させるために設けられるものである。
【０００６】
この後、密着層２０Ａを覆って接続孔１４Ｓ，１４Ｄを埋めるようにブランケットＣＶＤ法によりＷ層２２Ａを形成する。
【０００７】
図１１の工程では、エッチバック処理によりＷ層２２Ａを薄くして接続孔１４Ｓ，１４Ｄ内にＷ層２２Ａの第１，第２の部分をそれぞれプラグ１４Ｓ，１４Ｄとして残す。この場合、エッチバック処理は、メインエッチング及びオーバーエッチングの２ステップで行なう。メインエッチングのステップでは、密着層２０Ａが露呈するまでエッチングを行なう。オーバーエッチングのステップでは、図１３に示すように絶縁膜１４の凹部等に残存するＷ層２２Ａのエッチング残り２２ａ，２２ｂを除去するようにエッチングを行なう。
【０００８】
図１２の工程では、密着層２０Ａ及びプラグ２２Ｓ，２２Ｄを覆ってＡｌ合金等の配線材層２４をスパッタ法等により形成する。そして、熱処理により配線材層２４をリフローさせて段差部Ｑ１，Ｑ２での被覆性を向上させる。この後、所望の配線パターンに従って配線材層２４をパターニングすることによりプラグ２２Ｓ、２２Ｄにそれぞれつながるソース配線層及びドレイン配線層を形成する。
【０００９】
【特許文献１】
特開平７−１１５０７４号公報
【００１０】
【発明が解決しようとする課題】
上記した従来技術によると、図１０の工程でＷ層２２Ａを堆積する際に、接続孔１４Ａ，１４Ｄの内壁へのＷの堆積が進むにつれて接続孔１４Ｓ，１４Ｄの内部への材料ガス（ＷＦ６）の供給が制限され、接続孔１４Ｓ，１４Ｄの外部に比べて接続孔１４Ｓ，１４Ｄの内部ではＷの堆積速度が遅くなる。そして、接続孔１４Ｓ，１４Ｄの上部でＷ層２２Ａの対向部分が接触して内部を閉じてしまうと、内部には、もはや材料ガスが供給されなくなり、Ｗの堆積が停止する。この結果、接続孔１４Ｓ，１４Ｄ内にはシーム孔Ｖ１，Ｖ２が形成される。
【００１１】
図１１のエッチバック工程では、メインエッチング及びオーバーエッチングのいずれのステップにおいても異方性エッチング条件にてエッチングを行なうのが通例である。いずれのステップでも等方性エッチング条件にてエッチングを行なうと、Ｗ層２２Ａが除去されてしまい、プラグ２２Ｓ，２２Ｄを形成できないからである。
【００１２】
図１３に示すように絶縁膜１２の不存在や配線層Ｇ１〜Ｇ３の存在により絶縁膜１４に凹部が形成された個所では、異方性のメインエッチングの終了時にＷ層２２Ａの複数部分がエッチング残り２２ａ，２２ｂとして残される。これは、Ｗ層２２Ａが絶縁膜１４の凹部では厚さｔ１，ｔ３として示すように比較的厚く形成されると共に絶縁膜１４の凸部では厚さｔ２として示すように比較的薄く形成されることによるものである。Ｗからなるエッチング残り２２ａ，２２ｂは、配線間の短絡を招くことがあるので、除去する必要がある。
【００１３】
そこで、オーバーエッチングのステップでは、エッチングの残りの除去を完全に行なうため、異方性エッチングを過剰気味に行なう。この結果、図１１に示すようにプラグ２２Ｓ，２２Ｄの上部が削られ、深さｋの凹部Ｒ１，Ｒ２が形成される。また、シーム孔Ｖ１，Ｖ２が露呈される。さらに、図１４に示すような広い接続孔（又はスクライブ領域）にあっては、絶縁膜１４の段差の側壁にＷ層２２Ａの一部が側方に膨らんだ形の被覆物２２ｃとして残される。
【００１４】
この後、図１２の工程で配線材層２４を形成すると、図１２のＱ１，Ｑ２の個所や図１４のＱ３の個所で被覆性が悪化する。リフロー式スパッタ法を用いることで被覆性を向上させることは可能であるが、シーム孔Ｖ１，Ｖ２をなくすのは困難である。別の方法として、被覆性が良いことで知られるＣＶＤ法を用いて配線材層２４を形成しても、シーム孔Ｖ１，Ｖ２の内径が非常に小さいため、シーム孔Ｖ１，Ｖ２内にＣＶＤガスが入り込むのが困難であり、シーム孔Ｖ１，Ｖ２を埋め尽くすことはできない。
【００１５】
このようにシーム孔Ｖ１，Ｖ２がボイドとして残されると、ソース配線層やドレイン配線層がボイドに接触することになる。このため、Ｖ１，Ｖ２等のボイドを起点としてエレクトロマイグレーション等により配線層中にボイドが膨張したり、移動したりして断線を招くことがあり、配線の信頼性が低下するという問題点がある。
【００１６】
この発明の目的は、上記のような絶縁膜の段差において配線の被覆性を改善することができる新規な配線形成法を提供することにある。
【００１７】
【課題を解決するための手段】
この発明に係る配線形成法は、
基板の一方の主面に絶縁膜の段差を覆って導電材層を形成する工程と、
異方性エッチングにより前記導電材層を薄くして前記段差の側壁に前記導電材層の一部を残存させる工程と、
等方性のテーパーエッチングにより前記導電材層の残存部を前記段差の急峻性が緩和される形状に加工する工程と、
前記導電材層の残存部を加工した後、前記段差及び前記導電材層の残存部を覆って配線材層を形成する工程と、
前記配線材層をパターニングして前記段差及び前記導電材層の残存部を覆う配線層を形成する工程と
を含むものである。
【００１８】
この発明の方法によれば、等方性のテーパーエッチングにより導電材層の残存部を段差の急峻性が緩和される形状に加工した後、段差及び導電材層の残存部を覆って配線材層を形成するようにしたので、配線材層は、導電材層の残存部により急峻性が緩和された段差を覆って形成されることになり、配線の被覆性を向上させることができる。
【００１９】
この発明の方法にあっては、導電材層の残存部を加工した後配線材層を形成する前に段差及び導電材層の残存部を覆って導電性のバリア層を形成してもよい。バリア層は、配線材層を構成するＡｌ等の拡散を阻止するので、接合リーク耐性の向上が可能となる。また、バリア層を密着層としても用いることができ、密着性の向上も可能となる。
【００２０】
【発明の実施の形態】
図１〜７は、この発明の位置実施形態に係る配線形成法を示すもので、各々の図に対応する工程（１）〜（７）を順次に説明する。
【００２１】
（１）例えばＳｉ（シリコン）かＲなる半導体基板１０の表面に周知の選択酸化法によりＳｉオキサイドからなるフィールド絶縁膜１２を素子孔１２Ａを有するように形成する。絶縁膜１２の素子孔１２Ａ内の半導体表面に熱酸化法等によりゲート絶縁膜Ｆを形成した後、ポリＳｉ層又はポリサイド層（ポリＳｉ層にシリサイド層を重ねた積層）等を堆積してパターニングすることによりゲート電極層Ｇを形成する。このとき、所望によりゲート絶縁膜Ｆをゲート電極層Ｇと同じパターンでパターニングすることもできる。
【００２２】
次に、絶縁膜Ｆ及び電極層Ｇの積層と絶縁膜１２とをマスクとする選択的な不純物導入処理（例えばイオン注入処理）により比較的不純物濃度が低いソース領域Ｓ１及びドレイン領域Ｄ１を形成する。そして、Ｓｉオキサイド等のサイドスペーサ材を基板上面に堆積してエッチバック処理を行なうことによりゲート電極層Ｇの両側のサイドスペーサＨ１，Ｈ２を形成する。
【００２３】
この後、絶縁膜Ｆ、電極層Ｇ及びサイドスペーサＨ１，Ｈ２を含むゲート部ＧＰと絶縁膜１２とをマスクとする選択的な不純物導入処理（例えばイオン注入処理）により比較的不純物濃度が高いソース領域Ｓ及びドレイン領域Ｄを形成する。
【００２４】
（２）素子孔１２Ａ内のＭＯＳ型トランジスタと絶縁膜１２とを覆ってＰＳＧ（リンケイ酸ガラス）及びＢＰＳＧ（ボロン・リンケイ酸ガラス）を順次に堆積して０．８μｍ程度の厚さを有する層間絶縁膜１４を形成する。そして、周知のホトリソグラフィ及びドライエッチング処理により絶縁膜１４に０．４５μｍ程度の直径を有するソース接続孔１４Ｓ及びドレイン接続孔１４Ｄをそれぞれソース領域Ｓ及びドレイン領域Ｄに達するように形成する。
【００２５】
（３）接続孔１４Ｓ，１４Ｄの内部及び絶縁膜１２を覆ってＴｉＮ，ＴｉＯＮ，Ｔｉ等を含む密着層２０をスパッタ法又はＣＶＤ法等により形成する。一例として、密着層２０は、５〜５０（好ましくは２０）ｎｍの厚さのＴｉ膜１６を堆積した後、Ｔｉ膜１６の上に５０〜２００（好ましくは１００）ｎｍの厚さのＴｉＮ膜１８を堆積して形成する。ＴｉＮ膜１８の代りにＴｉＯＮ膜を用いてもよい。
【００２６】
Ｔｉ膜１６は、スパッタ法により堆積することができ、成膜条件は、一例として
基板温度：１５０℃
Ａｒ流量：３０ｓｃｃｍ
圧力：３ｍＴｏｒｒ
スパッタリングパワー：１１５０Ｗ
とすることができる。
【００２７】
Ｔｉ膜１６の堆積には、コリメートスパッタ法又はロングスロースパッタ法を用いるのが好ましい。このような方法を用いると、微細な接続孔の底部で十分なＴｉ膜厚を得ることができる。また、ＣＶＤ法を用いれば理想的な被覆性を持ったＴｉ膜を形成可能である。
【００２８】
密着層２０の材料としては、上記したものに限らず、ＴｉＷ等の高融点金属の合金、金属シリサイド、金属シリサイドとＴｉＮ等の金属窒化物との積層、高融点金属とその窒化物（又はホウ化物）との積層等を用いてもよい。
【００２９】
密着層２０を形成した後、密着層２０の耐熱性及びバリア性を向上させるために、Ｎ２雰囲気中で５００〜８００℃の基板温度にて１０〜６０秒間の高速熱処理（ランプアニールのようなRapid Thermal Anneal［ＲＴＡ］処理）を行なってもよい。
【００３０】
（４）接続孔１４Ｓ，１４Ｄの内部及び密着層２０を覆ってＷ等のプラグ材料からなる導電材層２２をＣＶＤ法で形成する。導電材層２２の厚さは、接続孔１４Ｓ，１４Ｄが導電材で埋まるように選択される。すなわち、埋めたい接続孔の直径の１／２以上の膜厚が選定され、一例として１００〜８００ （好ましくは４００〜６００）ｎｍが選定される。導電材層２２の厚さが薄いほど成膜装置の負荷が少なくて済む。
【００３１】
導電材層２２の材料としては、ＷＦ６等の蒸気圧の高い化合物を持つ金属種が選択される。一例としてＷをＣＶＤ法により堆積する場合、成膜条件は、
基板温度：４５０℃
ガス流量：ＷＦ６／Ｈ２／Ａｒ＝４０／４００／２２５０ｓｃｃｍ
圧力：１０ｋＰａ
他の金属材料としては、例えばＭｏ、Ｔａ、Ｔｉ、Ｎｉ、Ｃｕ、Ｐｔ等の低沸点・高蒸気圧の化合物ガスが存在する金属であればＷと同様に利用可能である。ここに例示した金属の原料ガスとしては、ＭｏＦ６［成膜温度Ｔｄ＝４００〜８００℃］、ＴａＦ２＝［Ｔｄ＝６００〜１０００℃］、ＴｉＣｌ４［Ｔｄ＝３５０〜６００℃］、Ｎｉ（ＣＯ）４［Ｔｄ＝１００〜３００℃］、Ｐｔ（ＣＯ）２Ｃｌ２［Ｔｄ＝２００〜６００℃］等が知られている。
【００３２】
導電材層２２を形成する際には、前述したように接続孔１４Ｓ，１４Ｄ内にシーム孔Ｖ１，Ｖ２が形成される。
【００３３】
（５）エッチバック処理により導電材層２２を薄くして接続孔１４Ａ，１４Ｂ内に導電材層２２の第１及び第２の部分をそれぞれプラグ２２Ｓ及び２２Ｄとして残す。エッチバック処理は、メインエッチング及びオーバーエッチングの２ステップで行なう。
【００３４】
メインエッチングのステップでは、密着層２０が露呈するまで導電材層２２を異方性エッチング条件にてドライエッチングする。このときのドライエッチングをＲＩＥ（反応性イオンエッチング）法で行なう場合、エッチング条件は、一例として、
ガス流量：ＳＦ６／Ａｒ＝３０〜１４０／４０〜１４０（好ましくは１１０／９０）ｓｃｃｍ
高周波パワー：４５０Ｗ
圧力：３２Ｐａ
Ｗのエッチング終点の検出は、Ｆ＋の発光強度（波長７０４ｎｍ）をモニターし、Ｆ＋の発光強度が増大してくる所（発光強度の微分が大きくなる時点）を検出することにより行なうことができる。
【００３５】
なお、メインエッチングは、絶縁膜１４上で密着層２０が除去されて絶縁膜１４が露呈するまで行なうようにしてもよい。
【００３６】
メインエッチングの後、同じエッチング装置（又は別のエッチング装置）にてオーバーエッチングを行なう。オーバーエッチングのステップでは、Ｖ１，Ｖ２等の各シーム孔をその直径が底部から開口端に向けて徐々に増大するように加工する（各シーム孔の側壁傾斜角９０℃より小さくなる（いわゆる順テーパー状となる）ように各シーム孔にテーパーエッチングを施す）と共に図１３の２２ａ，２２ｂのようなＷのエッチング残りを完全に除去するように等方性エッチング条件にてドライエッチングを行なう。
【００３７】
エッチング時間を短縮するため、オーバーエッチングをメインエッチングと同じエッチング装置内でエッチング条件を変更して行なうのが好ましい。エッチング条件は、一例として、
ガス流量：ＳＦ６／Ａｒ／Ｏ２＝５０〜１８０／０〜９０／０〜５０（好ましくは１４０／０／５）ｓｃｃｍ
高周波パワー：２００Ｗ
圧力：２７Ｐａ
とすることができる。ここで、Ｏ２ガスを添加したのは、シーム孔を順テーパー状に加工しやすくするためである。Ｏ２ガスに代えて、酸素の供給源となりうるＨ２Ｏ、Ｏ３（オゾン）等のガスを用いてもよい。
【００３８】
オーバーエッチングの結果、Ｖ１，Ｖ２等のシーム孔は、図５に示すように底部から開口端に向けてサイズが増大し、この後形成される配線材層を埋め尽くすのが容易となる。
【００３９】
（６）接続孔１４Ｓ，１４Ｄ内のプラグ２２Ｓ，２２Ｄ及び密着層２０の露呈部を覆って配線材層２４をスパッタ法又はＣＶＤ法等により形成し、必要に応じて配線材層２４がシーム孔Ｖ１，Ｖ２を十分埋めるようにリフロー処理を行なう。
【００４０】
配線材層２４としては、Ａｌ層又はＡｌ−Ｓｉ，Ａｌ−Ｓｉ−Ｃｕ等のＡｌ合金層をスパッタ法で１００〜１０００（好ましくは５００）ｎｍの厚さに形成することができる。このときの成膜条件は、一例として、
基板温度：２００℃
Ａｒ流量：３３ｓｃｃｍ
圧力：２ｍＴｏｒｒ
スパッタリングパワー：９０００Ｗ
とすることができる。このようにして層２４を形成した後、層２４を有する基板１０を４００〜５５０℃に加熱して層２４をリフローさせることによりシーム孔Ｖ１，Ｖ２を層２４で十分に埋める。この場合、接続孔１４Ｓ，１４Ｄから離れた平坦状部分では、層２４が流動しても膜厚の変化はない。
【００４１】
層２４のスパッタ時にコリメートスパッタ法又はロングスロースパッタ法を用いると、微細なプラグのシーム孔の底部でも十分な初期膜厚が得られるので、一層平易なリフロー条件で孔埋めを行なえる。
【００４２】
配線材層２４としては、Ａｌ又はＡｌ合金層の代りに、Ｃｕ又はＣｕ合金（Ｃｕ−Ｃｒ，Ｃｕ−Ｚｒ，Ｃｕ−Ｐｄ等）層を用いてもよく、この場合にはスパッタリング時のターゲットをＣｕ又はＣｕ合金に置き換えるだけである。
【００４３】
シーム孔Ｖ１，Ｖ２を埋めるのに好適な成膜方法としては、上記したリフロースパッタ法の代りに、ＰＶＤ（フィジカル・ベーパー・デポジション）法又はＣＶＤ法を用いてもよい。
【００４４】
ＰＶＤ法を用いる場合、独立のリフロー工程なしに成膜と孔埋めとを同時的に達成可能である。例えば、高温スパッタ法を用いる場合、配線材層２４を構成するＡｌ又はＡｌ合金をスパッタリングしながら基板１０を加熱していき、最終的に基板温度が４００〜５５０℃になるまで加熱することで成膜と孔埋めとを一気に達成できる。
【００４５】
また、ＣＶＤ法を用いる場合、接続孔の微細化に対応して微細なプラグのシーム孔を容易に埋め込める利点がある。例えば、ジメチル・アルミニウム・ハイドライド（ＤＭＡＨ）等のガスとＨ２ガス（キャリアガス）とを用いて基板温度１００〜２５０℃、ガス流量２００〜５００ｓｃｃｍの条件で成膜を行うことができる。この場合、基板温度を低く設定すると、成膜されたＡｌ層（層２４）がリフローしないため、被覆性はコンフォーマルとなる。そこで、成膜後にＡｌ層（層２４）を真空中又は不活性ガス中で加熱してリフローさせることによりシーム孔を埋め尽くした形のＡｌ層（層２４）を得ることができる。
【００４６】
また、下地に対して選択的な成長条件を選定することでプラグ２２Ｓ，２２Ｄ上にのみ金属層を成長させてシーム孔Ｖ１，Ｖ２を埋めることも可能である。
【００４７】
上記したようにプラグ２２Ｓ、２２Ｄ及び密着層２０を直接的に覆って配線材層２４を形成する代りに、プラグ２２Ｓ，２２Ｄ及び密着層２０を直接的に覆って導電性のバリア層２３を形成した後、バリア層２３の上に配線材層２４を形成するようにしてもよい。このようにすると、配線材層２４を構成するＡｌ等の拡散をバリア層２３で阻止することができるので、接合リーク耐性の向上が可能となる。また、バリア層２３は、ＣＶＤ法で配線材層２４を形成するときに密着層としても働く。従って、信頼性を一層向上させることができる。
【００４８】
バリア層２３は、前述した密着層２０と同様にしてＴｉ層及びＴｉＮ層（又はＴｉＯＮ層）を順次にスパッタ法等で堆積することにより形成することができる。
【００４９】
バリア層２３の材料としては、上記したものに限らず、ＴｉＷ等の高融点金属の合金、金属シリサイド、金属シリサイドとＴｉＮ等の金属窒化物との積層、高融点金属とその窒化物（又はホウ化物）との積層等を用いてもよい。
【００５０】
バリア層２３を形成した後、バリア層23の耐熱性及びバリア性を向上させるために、Ｎ２雰囲気中で５００〜８００℃の基板温度にて１０〜６０秒間の高速熱処理（ＲＴＡ処理）を行なってもよい。
【００５１】
バリア層２３を形成したか否かに関係なく、配線材層２４の上には、導電性のキャップ層２６を形成してもよい。キャップ層２６は、例えば７ｎｍ程度のＴｉ層及び４０ｎｍ程度のＴｉＮ層を順次に堆積することにより形成することができる。キャップ層２６には、ホトリソグラフィ処理時に光反射を防止したり、配線材層２４の酸化を防止したり、配線材層２４からのＡｌ等の拡散を阻止したりする作用がある。
【００５２】
（７）周知のホトリソグラフィ及びドライエッチング処理により配線材層２４をパターニングして層２４の第１及び第２の部分２４Ｓ及び２４Ｄをそれぞれプラグ２２Ｓ及び２２Ｄにつながるように残存させる。バリア層２３及び／又はキャップ層２６を形成したときは、いずれの層も配線材層２４と共にパターニングして層２３の第１及び第２の部分２３Ｓ及び２３Ｄ及び／又は層２６の第１及び第２の部分２６Ｓ及び２６Ｄを残存させる。
【００５３】
プラグ２２Ｓにつながるソース配線層２８Ｓは、配線材層２４の残存部分２４Ｓを含み、バリア層２３及び／又はキャップ層２６を形成したときは層２３の残存部分２３Ｓ及び／又は層２６の残存部分２６Ｓも含む。プラグ２２Ｄにつながるドレイン配線層２８Ｄは、配線材層２４の残存部分２４Ｄを含み、バリア層２３及び／又はキャップ層２６を形成したときは層２３の残存部分２３Ｄ及び／又は層２６の残存部分２６Ｄも含む。
【００５４】
上記した実施形態では、ソース領域Ｓ及びドレイン領域Ｄにそれぞれつながる配線層２８Ｓ及び２８Ｄを形成したが、図２〜７の工程を応用することで２８Ｓ、２８Ｄのような配線層につながる上層配線を形成可能である。
【００５５】
上記した実施形態では、図５の工程においてＶ１，Ｖ２等のシーム孔を全体的に順テーパー状に加工したが、図９においてシーム孔Ｖ１について例示するようにシーム孔の上部のみ順テーパー状に加工するようにしてもよい。すなわち、シーム孔Ｖ１を底部と開口端との中間の位置を境にして上部及び下部に分け、底部までの深さｈを有する下部では底部近傍を除きほぼ一定の直径ｄを有すると共に下部から開口端に至る上部では直径がｄから開口端に向けて徐々に増大するようにシーム孔Ｖ１を加工してもよい。
【００５６】
図９のプラグ構造にあっては、シーム孔Ｖ１を有するプラグ２２Ｓ上に形成したＡｌ合金等の配線材層（図６の２４に対応）をリフローさせてシーム孔Ｖ１を埋込む場合、ｈ／ｄが１．０以下であればリフローした配線材でシーム孔Ｖ１の下部を埋込むことができる。また、Ａｌ合金等の配線材層（図６の２４に対応）をＭＯＣＶＤ（Metalorganic ＣＶＤ）法で形成する場合は、ｈ／ｄがおおよそ２．０であってもシーム孔Ｖ１の下部を配線層で埋込むことができる。
【００５７】
上記したこの発明の実施形態によれば、次のような作用効果が得られる。
【００５８】
（イ）図６に示したように加工されたシーム孔Ｖ１，Ｖ２を埋め尽くすように配線材層２４を形成することができるので、シーム孔Ｖ１，Ｖ２がボイドとして残されることがなくなると共に配線材層２４の被覆性が向上する。従って、配線の信頼性が大幅に向上する。
【００５９】
（ロ）図８に示すような広い接続孔（又はスクライブ領域）にあっては、絶縁膜１４の段差の側壁に導電材層２２の一部が等方性のオーバーエッチングにより滑らかな凹面状の表面を持つスムージング膜２２ｄとして残されるので、配線材層２４の被覆性が向上する。
【００６０】
（ハ）等方性のオーバーエッチングは、異方性のオーバーエッチングに比べて図１３で２２ａ，２２ｂとして示したようなエッチング残りの除去が容易である。すなわち、等方性のオーバーエッチングでは、縦方向のみならず横方向にもエッチングが進行するため、異方性のオーバーエッチングでは、除去困難なエッチング残りも短時間で除去可能である。従って、オーバーエッチング時間の短縮が可能であり、スループットの向上により製造コストの低減が可能となる。
【００６１】
（ニ）オーバーエッチング時間が短縮されると、図５に示したプラグ２２Ｓ，２２Ｄの膜減り量が低減されるため、配線材層２４の被覆性が向上する。
【００６２】
（ホ）Ａｌ合金等の配線材層２４は、Ｗ等の導電材層２２に比べて抵抗率が小さい。従って、図１２に示したように接続孔の大部分をＷプラグで埋める場合に比べて図６に示したように接続孔を層２２の導電材と層２４の配線材との積層で埋める場合の方がプラグ全体の抵抗を低下させることができる。その上、図６に示したプラグ構造では、図１２に示したようなシーム孔Ｖ１，Ｖ２がボイドとして残されていないので、プラグ全体の抵抗を一層低下させることができる。従って、配線抵抗が低い高性能ＬＳＩを実現可能となる。
【００６３】
【発明の効果】
以上のように、この発明によれば、絶縁膜の段差を覆って形成した導電材層を異方性エッチングにより薄くして段差の側壁に導電材層の一部を残存させた後、等方性のテーパーエッチングにより導電材層の残存部を段差の急峻性が緩和される形状に加工し、導電材層の残存部により急峻性が緩和された段差を覆って配線材層を形成するようにしたので、被覆性良好な配線層を形成できる効果が得られる。
【００６４】
また、導電材層の残存部を加工した後配線材層を形成する前に導電性のバリア層を形成すると、接合リーク耐性や密着性の向上が可能となる効果も得られる。
【図面の簡単な説明】
【図１】 この発明の一実施形態に係る配線形成法におけるトランジスタ形成工程を示す基板断面図である。
【図２】 図１の工程に続く層間絶縁膜形成工程及び接続孔形成工程を示す基板断面図である。
【図３】 図２の工程に続く密着層形成工程を示す基板断面図である。
【図４】 図３の工程に続く導電材層形成工程を示す基板断面図である。
【図５】 図４の工程に続くエッチバック工程を示す基板断面図である。
【図６】 図５の工程に続く配線材層形成工程を示す基板断面図である。
【図７】 図６の工程に続く配線パターニング工程を示す基板断面図である。
【図８】 図６の工程における広い接続孔（又はスクライブ領域）を示す基板断面図である。
【図９】 シーム孔加工の変形例を示す断面図である。
【図１０】 従来の配線形成法における導電材層形成工程を示す基板断面図である。
【図１１】 図１０の工程に続くエッチバック工程を示す基板断面図である。
【図１２】 図１１の工程に続く配線材層形成工程を示す基板断面図である。
【図１３】 図１１の工程におけるエッチング状況を示す基板断面図である。
【図１４】 図１２の工程における広い接続孔（又はスクライブ領域）を示す基板断面図である。
【符号の説明】
１０：半導体基板、１２：フィールド絶縁膜、１４：層間絶縁膜、１６：Ｔｉ層、１８：ＴｉＮ層、２０：密着層、２２：導電材層、２２Ｓ，２２Ｄ：プラグ、２３：バリア層、２４：配線材層、２６：キャップ層、２８Ｓ，２８Ｄ：配線層。
【発明の属する技術分野】
この発明は、Ｗ（タングステン）等の導電材層で絶縁膜の段差を覆う工程を含む配線形成法に関するものである。
【０００２】
【従来の技術】
従来、ＬＳＩ等の半導体装置の配線形成法としては、接続孔を埋めるようにＷ層を形成した後、エッチバック処理によりＷ層を薄くして接続孔内にＷ層の一部をプラグとして残し、プラグを覆ってＡｌ合金等の配線材層をリフロー式スパッタ法で形成するものが知られている（例えば、特許文献１参照）。図１０〜１２は、この種の従来法を示すものである。
【０００３】
図１０の工程では、半導体基板１０の表面に素子孔１２Ａを有するフィールド絶縁膜１２を形成した後、素子孔１２Ａ内に周知の方法によりＭＯＳ型トランジスタを形成する。図示のＭＯＳ型トランジスタは、ゲート絶縁膜Ｆと、ゲート電極層Ｇと、サイドスペーサＨ１，Ｈ２と、不純物濃度が比較的低いソース領域Ｓ１及びドレイン領域Ｄ１と、不純物濃度が比較的高いソース領域Ｓ及びドレイン領域Ｄとを備えている。
【０００４】
次に、素子孔１２Ａ内のＭＯＳ型トランジスタと絶縁膜１２とを覆って酸化シリコン等の層間絶縁膜１４をＣＶＤ（ケミカル・ベーパー・デポジション）法等により形成する。そして、周知のホトリソグラフィ及びドライエッチング処理によりソース領域Ｓに達する接続孔１４Ｓとドレイン領域Ｄに達する接続孔１４Ｄとを絶縁膜１４に形成する。
【０００５】
次に、接続孔１４Ｓ，１４Ｄの内部及び絶縁膜１２を覆ってＴｉ，ＴｉＮ等からなる密着層２０Ａをスパッタ法等により形成する。密着層２０Ａは、この後形成されるＷ層の密着性を向上させるために設けられるものである。
【０００６】
この後、密着層２０Ａを覆って接続孔１４Ｓ，１４Ｄを埋めるようにブランケットＣＶＤ法によりＷ層２２Ａを形成する。
【０００７】
図１１の工程では、エッチバック処理によりＷ層２２Ａを薄くして接続孔１４Ｓ，１４Ｄ内にＷ層２２Ａの第１，第２の部分をそれぞれプラグ１４Ｓ，１４Ｄとして残す。この場合、エッチバック処理は、メインエッチング及びオーバーエッチングの２ステップで行なう。メインエッチングのステップでは、密着層２０Ａが露呈するまでエッチングを行なう。オーバーエッチングのステップでは、図１３に示すように絶縁膜１４の凹部等に残存するＷ層２２Ａのエッチング残り２２ａ，２２ｂを除去するようにエッチングを行なう。
【０００８】
図１２の工程では、密着層２０Ａ及びプラグ２２Ｓ，２２Ｄを覆ってＡｌ合金等の配線材層２４をスパッタ法等により形成する。そして、熱処理により配線材層２４をリフローさせて段差部Ｑ１，Ｑ２での被覆性を向上させる。この後、所望の配線パターンに従って配線材層２４をパターニングすることによりプラグ２２Ｓ、２２Ｄにそれぞれつながるソース配線層及びドレイン配線層を形成する。
【０００９】
【特許文献１】
特開平７−１１５０７４号公報
【００１０】
【発明が解決しようとする課題】
上記した従来技術によると、図１０の工程でＷ層２２Ａを堆積する際に、接続孔１４Ａ，１４Ｄの内壁へのＷの堆積が進むにつれて接続孔１４Ｓ，１４Ｄの内部への材料ガス（ＷＦ６）の供給が制限され、接続孔１４Ｓ，１４Ｄの外部に比べて接続孔１４Ｓ，１４Ｄの内部ではＷの堆積速度が遅くなる。そして、接続孔１４Ｓ，１４Ｄの上部でＷ層２２Ａの対向部分が接触して内部を閉じてしまうと、内部には、もはや材料ガスが供給されなくなり、Ｗの堆積が停止する。この結果、接続孔１４Ｓ，１４Ｄ内にはシーム孔Ｖ１，Ｖ２が形成される。
【００１１】
図１１のエッチバック工程では、メインエッチング及びオーバーエッチングのいずれのステップにおいても異方性エッチング条件にてエッチングを行なうのが通例である。いずれのステップでも等方性エッチング条件にてエッチングを行なうと、Ｗ層２２Ａが除去されてしまい、プラグ２２Ｓ，２２Ｄを形成できないからである。
【００１２】
図１３に示すように絶縁膜１２の不存在や配線層Ｇ１〜Ｇ３の存在により絶縁膜１４に凹部が形成された個所では、異方性のメインエッチングの終了時にＷ層２２Ａの複数部分がエッチング残り２２ａ，２２ｂとして残される。これは、Ｗ層２２Ａが絶縁膜１４の凹部では厚さｔ１，ｔ３として示すように比較的厚く形成されると共に絶縁膜１４の凸部では厚さｔ２として示すように比較的薄く形成されることによるものである。Ｗからなるエッチング残り２２ａ，２２ｂは、配線間の短絡を招くことがあるので、除去する必要がある。
【００１３】
そこで、オーバーエッチングのステップでは、エッチングの残りの除去を完全に行なうため、異方性エッチングを過剰気味に行なう。この結果、図１１に示すようにプラグ２２Ｓ，２２Ｄの上部が削られ、深さｋの凹部Ｒ１，Ｒ２が形成される。また、シーム孔Ｖ１，Ｖ２が露呈される。さらに、図１４に示すような広い接続孔（又はスクライブ領域）にあっては、絶縁膜１４の段差の側壁にＷ層２２Ａの一部が側方に膨らんだ形の被覆物２２ｃとして残される。
【００１４】
この後、図１２の工程で配線材層２４を形成すると、図１２のＱ１，Ｑ２の個所や図１４のＱ３の個所で被覆性が悪化する。リフロー式スパッタ法を用いることで被覆性を向上させることは可能であるが、シーム孔Ｖ１，Ｖ２をなくすのは困難である。別の方法として、被覆性が良いことで知られるＣＶＤ法を用いて配線材層２４を形成しても、シーム孔Ｖ１，Ｖ２の内径が非常に小さいため、シーム孔Ｖ１，Ｖ２内にＣＶＤガスが入り込むのが困難であり、シーム孔Ｖ１，Ｖ２を埋め尽くすことはできない。
【００１５】
このようにシーム孔Ｖ１，Ｖ２がボイドとして残されると、ソース配線層やドレイン配線層がボイドに接触することになる。このため、Ｖ１，Ｖ２等のボイドを起点としてエレクトロマイグレーション等により配線層中にボイドが膨張したり、移動したりして断線を招くことがあり、配線の信頼性が低下するという問題点がある。
【００１６】
この発明の目的は、上記のような絶縁膜の段差において配線の被覆性を改善することができる新規な配線形成法を提供することにある。
【００１７】
【課題を解決するための手段】
この発明に係る配線形成法は、
基板の一方の主面に絶縁膜の段差を覆って導電材層を形成する工程と、
異方性エッチングにより前記導電材層を薄くして前記段差の側壁に前記導電材層の一部を残存させる工程と、
等方性のテーパーエッチングにより前記導電材層の残存部を前記段差の急峻性が緩和される形状に加工する工程と、
前記導電材層の残存部を加工した後、前記段差及び前記導電材層の残存部を覆って配線材層を形成する工程と、
前記配線材層をパターニングして前記段差及び前記導電材層の残存部を覆う配線層を形成する工程と
を含むものである。
【００１８】
この発明の方法によれば、等方性のテーパーエッチングにより導電材層の残存部を段差の急峻性が緩和される形状に加工した後、段差及び導電材層の残存部を覆って配線材層を形成するようにしたので、配線材層は、導電材層の残存部により急峻性が緩和された段差を覆って形成されることになり、配線の被覆性を向上させることができる。
【００１９】
この発明の方法にあっては、導電材層の残存部を加工した後配線材層を形成する前に段差及び導電材層の残存部を覆って導電性のバリア層を形成してもよい。バリア層は、配線材層を構成するＡｌ等の拡散を阻止するので、接合リーク耐性の向上が可能となる。また、バリア層を密着層としても用いることができ、密着性の向上も可能となる。
【００２０】
【発明の実施の形態】
図１〜７は、この発明の位置実施形態に係る配線形成法を示すもので、各々の図に対応する工程（１）〜（７）を順次に説明する。
【００２１】
（１）例えばＳｉ（シリコン）かＲなる半導体基板１０の表面に周知の選択酸化法によりＳｉオキサイドからなるフィールド絶縁膜１２を素子孔１２Ａを有するように形成する。絶縁膜１２の素子孔１２Ａ内の半導体表面に熱酸化法等によりゲート絶縁膜Ｆを形成した後、ポリＳｉ層又はポリサイド層（ポリＳｉ層にシリサイド層を重ねた積層）等を堆積してパターニングすることによりゲート電極層Ｇを形成する。このとき、所望によりゲート絶縁膜Ｆをゲート電極層Ｇと同じパターンでパターニングすることもできる。
【００２２】
次に、絶縁膜Ｆ及び電極層Ｇの積層と絶縁膜１２とをマスクとする選択的な不純物導入処理（例えばイオン注入処理）により比較的不純物濃度が低いソース領域Ｓ１及びドレイン領域Ｄ１を形成する。そして、Ｓｉオキサイド等のサイドスペーサ材を基板上面に堆積してエッチバック処理を行なうことによりゲート電極層Ｇの両側のサイドスペーサＨ１，Ｈ２を形成する。
【００２３】
この後、絶縁膜Ｆ、電極層Ｇ及びサイドスペーサＨ１，Ｈ２を含むゲート部ＧＰと絶縁膜１２とをマスクとする選択的な不純物導入処理（例えばイオン注入処理）により比較的不純物濃度が高いソース領域Ｓ及びドレイン領域Ｄを形成する。
【００２４】
（２）素子孔１２Ａ内のＭＯＳ型トランジスタと絶縁膜１２とを覆ってＰＳＧ（リンケイ酸ガラス）及びＢＰＳＧ（ボロン・リンケイ酸ガラス）を順次に堆積して０．８μｍ程度の厚さを有する層間絶縁膜１４を形成する。そして、周知のホトリソグラフィ及びドライエッチング処理により絶縁膜１４に０．４５μｍ程度の直径を有するソース接続孔１４Ｓ及びドレイン接続孔１４Ｄをそれぞれソース領域Ｓ及びドレイン領域Ｄに達するように形成する。
【００２５】
（３）接続孔１４Ｓ，１４Ｄの内部及び絶縁膜１２を覆ってＴｉＮ，ＴｉＯＮ，Ｔｉ等を含む密着層２０をスパッタ法又はＣＶＤ法等により形成する。一例として、密着層２０は、５〜５０（好ましくは２０）ｎｍの厚さのＴｉ膜１６を堆積した後、Ｔｉ膜１６の上に５０〜２００（好ましくは１００）ｎｍの厚さのＴｉＮ膜１８を堆積して形成する。ＴｉＮ膜１８の代りにＴｉＯＮ膜を用いてもよい。
【００２６】
Ｔｉ膜１６は、スパッタ法により堆積することができ、成膜条件は、一例として
基板温度：１５０℃
Ａｒ流量：３０ｓｃｃｍ
圧力：３ｍＴｏｒｒ
スパッタリングパワー：１１５０Ｗ
とすることができる。
【００２７】
Ｔｉ膜１６の堆積には、コリメートスパッタ法又はロングスロースパッタ法を用いるのが好ましい。このような方法を用いると、微細な接続孔の底部で十分なＴｉ膜厚を得ることができる。また、ＣＶＤ法を用いれば理想的な被覆性を持ったＴｉ膜を形成可能である。
【００２８】
密着層２０の材料としては、上記したものに限らず、ＴｉＷ等の高融点金属の合金、金属シリサイド、金属シリサイドとＴｉＮ等の金属窒化物との積層、高融点金属とその窒化物（又はホウ化物）との積層等を用いてもよい。
【００２９】
密着層２０を形成した後、密着層２０の耐熱性及びバリア性を向上させるために、Ｎ２雰囲気中で５００〜８００℃の基板温度にて１０〜６０秒間の高速熱処理（ランプアニールのようなRapid Thermal Anneal［ＲＴＡ］処理）を行なってもよい。
【００３０】
（４）接続孔１４Ｓ，１４Ｄの内部及び密着層２０を覆ってＷ等のプラグ材料からなる導電材層２２をＣＶＤ法で形成する。導電材層２２の厚さは、接続孔１４Ｓ，１４Ｄが導電材で埋まるように選択される。すなわち、埋めたい接続孔の直径の１／２以上の膜厚が選定され、一例として１００〜８００ （好ましくは４００〜６００）ｎｍが選定される。導電材層２２の厚さが薄いほど成膜装置の負荷が少なくて済む。
【００３１】
導電材層２２の材料としては、ＷＦ６等の蒸気圧の高い化合物を持つ金属種が選択される。一例としてＷをＣＶＤ法により堆積する場合、成膜条件は、
基板温度：４５０℃
ガス流量：ＷＦ６／Ｈ２／Ａｒ＝４０／４００／２２５０ｓｃｃｍ
圧力：１０ｋＰａ
他の金属材料としては、例えばＭｏ、Ｔａ、Ｔｉ、Ｎｉ、Ｃｕ、Ｐｔ等の低沸点・高蒸気圧の化合物ガスが存在する金属であればＷと同様に利用可能である。ここに例示した金属の原料ガスとしては、ＭｏＦ６［成膜温度Ｔｄ＝４００〜８００℃］、ＴａＦ２＝［Ｔｄ＝６００〜１０００℃］、ＴｉＣｌ４［Ｔｄ＝３５０〜６００℃］、Ｎｉ（ＣＯ）４［Ｔｄ＝１００〜３００℃］、Ｐｔ（ＣＯ）２Ｃｌ２［Ｔｄ＝２００〜６００℃］等が知られている。
【００３２】
導電材層２２を形成する際には、前述したように接続孔１４Ｓ，１４Ｄ内にシーム孔Ｖ１，Ｖ２が形成される。
【００３３】
（５）エッチバック処理により導電材層２２を薄くして接続孔１４Ａ，１４Ｂ内に導電材層２２の第１及び第２の部分をそれぞれプラグ２２Ｓ及び２２Ｄとして残す。エッチバック処理は、メインエッチング及びオーバーエッチングの２ステップで行なう。
【００３４】
メインエッチングのステップでは、密着層２０が露呈するまで導電材層２２を異方性エッチング条件にてドライエッチングする。このときのドライエッチングをＲＩＥ（反応性イオンエッチング）法で行なう場合、エッチング条件は、一例として、
ガス流量：ＳＦ６／Ａｒ＝３０〜１４０／４０〜１４０（好ましくは１１０／９０）ｓｃｃｍ
高周波パワー：４５０Ｗ
圧力：３２Ｐａ
Ｗのエッチング終点の検出は、Ｆ＋の発光強度（波長７０４ｎｍ）をモニターし、Ｆ＋の発光強度が増大してくる所（発光強度の微分が大きくなる時点）を検出することにより行なうことができる。
【００３５】
なお、メインエッチングは、絶縁膜１４上で密着層２０が除去されて絶縁膜１４が露呈するまで行なうようにしてもよい。
【００３６】
メインエッチングの後、同じエッチング装置（又は別のエッチング装置）にてオーバーエッチングを行なう。オーバーエッチングのステップでは、Ｖ１，Ｖ２等の各シーム孔をその直径が底部から開口端に向けて徐々に増大するように加工する（各シーム孔の側壁傾斜角９０℃より小さくなる（いわゆる順テーパー状となる）ように各シーム孔にテーパーエッチングを施す）と共に図１３の２２ａ，２２ｂのようなＷのエッチング残りを完全に除去するように等方性エッチング条件にてドライエッチングを行なう。
【００３７】
エッチング時間を短縮するため、オーバーエッチングをメインエッチングと同じエッチング装置内でエッチング条件を変更して行なうのが好ましい。エッチング条件は、一例として、
ガス流量：ＳＦ６／Ａｒ／Ｏ２＝５０〜１８０／０〜９０／０〜５０（好ましくは１４０／０／５）ｓｃｃｍ
高周波パワー：２００Ｗ
圧力：２７Ｐａ
とすることができる。ここで、Ｏ２ガスを添加したのは、シーム孔を順テーパー状に加工しやすくするためである。Ｏ２ガスに代えて、酸素の供給源となりうるＨ２Ｏ、Ｏ３（オゾン）等のガスを用いてもよい。
【００３８】
オーバーエッチングの結果、Ｖ１，Ｖ２等のシーム孔は、図５に示すように底部から開口端に向けてサイズが増大し、この後形成される配線材層を埋め尽くすのが容易となる。
【００３９】
（６）接続孔１４Ｓ，１４Ｄ内のプラグ２２Ｓ，２２Ｄ及び密着層２０の露呈部を覆って配線材層２４をスパッタ法又はＣＶＤ法等により形成し、必要に応じて配線材層２４がシーム孔Ｖ１，Ｖ２を十分埋めるようにリフロー処理を行なう。
【００４０】
配線材層２４としては、Ａｌ層又はＡｌ−Ｓｉ，Ａｌ−Ｓｉ−Ｃｕ等のＡｌ合金層をスパッタ法で１００〜１０００（好ましくは５００）ｎｍの厚さに形成することができる。このときの成膜条件は、一例として、
基板温度：２００℃
Ａｒ流量：３３ｓｃｃｍ
圧力：２ｍＴｏｒｒ
スパッタリングパワー：９０００Ｗ
とすることができる。このようにして層２４を形成した後、層２４を有する基板１０を４００〜５５０℃に加熱して層２４をリフローさせることによりシーム孔Ｖ１，Ｖ２を層２４で十分に埋める。この場合、接続孔１４Ｓ，１４Ｄから離れた平坦状部分では、層２４が流動しても膜厚の変化はない。
【００４１】
層２４のスパッタ時にコリメートスパッタ法又はロングスロースパッタ法を用いると、微細なプラグのシーム孔の底部でも十分な初期膜厚が得られるので、一層平易なリフロー条件で孔埋めを行なえる。
【００４２】
配線材層２４としては、Ａｌ又はＡｌ合金層の代りに、Ｃｕ又はＣｕ合金（Ｃｕ−Ｃｒ，Ｃｕ−Ｚｒ，Ｃｕ−Ｐｄ等）層を用いてもよく、この場合にはスパッタリング時のターゲットをＣｕ又はＣｕ合金に置き換えるだけである。
【００４３】
シーム孔Ｖ１，Ｖ２を埋めるのに好適な成膜方法としては、上記したリフロースパッタ法の代りに、ＰＶＤ（フィジカル・ベーパー・デポジション）法又はＣＶＤ法を用いてもよい。
【００４４】
ＰＶＤ法を用いる場合、独立のリフロー工程なしに成膜と孔埋めとを同時的に達成可能である。例えば、高温スパッタ法を用いる場合、配線材層２４を構成するＡｌ又はＡｌ合金をスパッタリングしながら基板１０を加熱していき、最終的に基板温度が４００〜５５０℃になるまで加熱することで成膜と孔埋めとを一気に達成できる。
【００４５】
また、ＣＶＤ法を用いる場合、接続孔の微細化に対応して微細なプラグのシーム孔を容易に埋め込める利点がある。例えば、ジメチル・アルミニウム・ハイドライド（ＤＭＡＨ）等のガスとＨ２ガス（キャリアガス）とを用いて基板温度１００〜２５０℃、ガス流量２００〜５００ｓｃｃｍの条件で成膜を行うことができる。この場合、基板温度を低く設定すると、成膜されたＡｌ層（層２４）がリフローしないため、被覆性はコンフォーマルとなる。そこで、成膜後にＡｌ層（層２４）を真空中又は不活性ガス中で加熱してリフローさせることによりシーム孔を埋め尽くした形のＡｌ層（層２４）を得ることができる。
【００４６】
また、下地に対して選択的な成長条件を選定することでプラグ２２Ｓ，２２Ｄ上にのみ金属層を成長させてシーム孔Ｖ１，Ｖ２を埋めることも可能である。
【００４７】
上記したようにプラグ２２Ｓ、２２Ｄ及び密着層２０を直接的に覆って配線材層２４を形成する代りに、プラグ２２Ｓ，２２Ｄ及び密着層２０を直接的に覆って導電性のバリア層２３を形成した後、バリア層２３の上に配線材層２４を形成するようにしてもよい。このようにすると、配線材層２４を構成するＡｌ等の拡散をバリア層２３で阻止することができるので、接合リーク耐性の向上が可能となる。また、バリア層２３は、ＣＶＤ法で配線材層２４を形成するときに密着層としても働く。従って、信頼性を一層向上させることができる。
【００４８】
バリア層２３は、前述した密着層２０と同様にしてＴｉ層及びＴｉＮ層（又はＴｉＯＮ層）を順次にスパッタ法等で堆積することにより形成することができる。
【００４９】
バリア層２３の材料としては、上記したものに限らず、ＴｉＷ等の高融点金属の合金、金属シリサイド、金属シリサイドとＴｉＮ等の金属窒化物との積層、高融点金属とその窒化物（又はホウ化物）との積層等を用いてもよい。
【００５０】
バリア層２３を形成した後、バリア層23の耐熱性及びバリア性を向上させるために、Ｎ２雰囲気中で５００〜８００℃の基板温度にて１０〜６０秒間の高速熱処理（ＲＴＡ処理）を行なってもよい。
【００５１】
バリア層２３を形成したか否かに関係なく、配線材層２４の上には、導電性のキャップ層２６を形成してもよい。キャップ層２６は、例えば７ｎｍ程度のＴｉ層及び４０ｎｍ程度のＴｉＮ層を順次に堆積することにより形成することができる。キャップ層２６には、ホトリソグラフィ処理時に光反射を防止したり、配線材層２４の酸化を防止したり、配線材層２４からのＡｌ等の拡散を阻止したりする作用がある。
【００５２】
（７）周知のホトリソグラフィ及びドライエッチング処理により配線材層２４をパターニングして層２４の第１及び第２の部分２４Ｓ及び２４Ｄをそれぞれプラグ２２Ｓ及び２２Ｄにつながるように残存させる。バリア層２３及び／又はキャップ層２６を形成したときは、いずれの層も配線材層２４と共にパターニングして層２３の第１及び第２の部分２３Ｓ及び２３Ｄ及び／又は層２６の第１及び第２の部分２６Ｓ及び２６Ｄを残存させる。
【００５３】
プラグ２２Ｓにつながるソース配線層２８Ｓは、配線材層２４の残存部分２４Ｓを含み、バリア層２３及び／又はキャップ層２６を形成したときは層２３の残存部分２３Ｓ及び／又は層２６の残存部分２６Ｓも含む。プラグ２２Ｄにつながるドレイン配線層２８Ｄは、配線材層２４の残存部分２４Ｄを含み、バリア層２３及び／又はキャップ層２６を形成したときは層２３の残存部分２３Ｄ及び／又は層２６の残存部分２６Ｄも含む。
【００５４】
上記した実施形態では、ソース領域Ｓ及びドレイン領域Ｄにそれぞれつながる配線層２８Ｓ及び２８Ｄを形成したが、図２〜７の工程を応用することで２８Ｓ、２８Ｄのような配線層につながる上層配線を形成可能である。
【００５５】
上記した実施形態では、図５の工程においてＶ１，Ｖ２等のシーム孔を全体的に順テーパー状に加工したが、図９においてシーム孔Ｖ１について例示するようにシーム孔の上部のみ順テーパー状に加工するようにしてもよい。すなわち、シーム孔Ｖ１を底部と開口端との中間の位置を境にして上部及び下部に分け、底部までの深さｈを有する下部では底部近傍を除きほぼ一定の直径ｄを有すると共に下部から開口端に至る上部では直径がｄから開口端に向けて徐々に増大するようにシーム孔Ｖ１を加工してもよい。
【００５６】
図９のプラグ構造にあっては、シーム孔Ｖ１を有するプラグ２２Ｓ上に形成したＡｌ合金等の配線材層（図６の２４に対応）をリフローさせてシーム孔Ｖ１を埋込む場合、ｈ／ｄが１．０以下であればリフローした配線材でシーム孔Ｖ１の下部を埋込むことができる。また、Ａｌ合金等の配線材層（図６の２４に対応）をＭＯＣＶＤ（Metalorganic ＣＶＤ）法で形成する場合は、ｈ／ｄがおおよそ２．０であってもシーム孔Ｖ１の下部を配線層で埋込むことができる。
【００５７】
上記したこの発明の実施形態によれば、次のような作用効果が得られる。
【００５８】
（イ）図６に示したように加工されたシーム孔Ｖ１，Ｖ２を埋め尽くすように配線材層２４を形成することができるので、シーム孔Ｖ１，Ｖ２がボイドとして残されることがなくなると共に配線材層２４の被覆性が向上する。従って、配線の信頼性が大幅に向上する。
【００５９】
（ロ）図８に示すような広い接続孔（又はスクライブ領域）にあっては、絶縁膜１４の段差の側壁に導電材層２２の一部が等方性のオーバーエッチングにより滑らかな凹面状の表面を持つスムージング膜２２ｄとして残されるので、配線材層２４の被覆性が向上する。
【００６０】
（ハ）等方性のオーバーエッチングは、異方性のオーバーエッチングに比べて図１３で２２ａ，２２ｂとして示したようなエッチング残りの除去が容易である。すなわち、等方性のオーバーエッチングでは、縦方向のみならず横方向にもエッチングが進行するため、異方性のオーバーエッチングでは、除去困難なエッチング残りも短時間で除去可能である。従って、オーバーエッチング時間の短縮が可能であり、スループットの向上により製造コストの低減が可能となる。
【００６１】
（ニ）オーバーエッチング時間が短縮されると、図５に示したプラグ２２Ｓ，２２Ｄの膜減り量が低減されるため、配線材層２４の被覆性が向上する。
【００６２】
（ホ）Ａｌ合金等の配線材層２４は、Ｗ等の導電材層２２に比べて抵抗率が小さい。従って、図１２に示したように接続孔の大部分をＷプラグで埋める場合に比べて図６に示したように接続孔を層２２の導電材と層２４の配線材との積層で埋める場合の方がプラグ全体の抵抗を低下させることができる。その上、図６に示したプラグ構造では、図１２に示したようなシーム孔Ｖ１，Ｖ２がボイドとして残されていないので、プラグ全体の抵抗を一層低下させることができる。従って、配線抵抗が低い高性能ＬＳＩを実現可能となる。
【００６３】
【発明の効果】
以上のように、この発明によれば、絶縁膜の段差を覆って形成した導電材層を異方性エッチングにより薄くして段差の側壁に導電材層の一部を残存させた後、等方性のテーパーエッチングにより導電材層の残存部を段差の急峻性が緩和される形状に加工し、導電材層の残存部により急峻性が緩和された段差を覆って配線材層を形成するようにしたので、被覆性良好な配線層を形成できる効果が得られる。
【００６４】
また、導電材層の残存部を加工した後配線材層を形成する前に導電性のバリア層を形成すると、接合リーク耐性や密着性の向上が可能となる効果も得られる。
【図面の簡単な説明】
【図１】 この発明の一実施形態に係る配線形成法におけるトランジスタ形成工程を示す基板断面図である。
【図２】 図１の工程に続く層間絶縁膜形成工程及び接続孔形成工程を示す基板断面図である。
【図３】 図２の工程に続く密着層形成工程を示す基板断面図である。
【図４】 図３の工程に続く導電材層形成工程を示す基板断面図である。
【図５】 図４の工程に続くエッチバック工程を示す基板断面図である。
【図６】 図５の工程に続く配線材層形成工程を示す基板断面図である。
【図７】 図６の工程に続く配線パターニング工程を示す基板断面図である。
【図８】 図６の工程における広い接続孔（又はスクライブ領域）を示す基板断面図である。
【図９】 シーム孔加工の変形例を示す断面図である。
【図１０】 従来の配線形成法における導電材層形成工程を示す基板断面図である。
【図１１】 図１０の工程に続くエッチバック工程を示す基板断面図である。
【図１２】 図１１の工程に続く配線材層形成工程を示す基板断面図である。
【図１３】 図１１の工程におけるエッチング状況を示す基板断面図である。
【図１４】 図１２の工程における広い接続孔（又はスクライブ領域）を示す基板断面図である。
【符号の説明】
１０：半導体基板、１２：フィールド絶縁膜、１４：層間絶縁膜、１６：Ｔｉ層、１８：ＴｉＮ層、２０：密着層、２２：導電材層、２２Ｓ，２２Ｄ：プラグ、２３：バリア層、２４：配線材層、２６：キャップ層、２８Ｓ，２８Ｄ：配線層。
Claims (2)
- 基板の一方の主面に絶縁膜の段差を覆って導電材層を形成する工程と、
異方性エッチングにより前記導電材層を薄くして前記段差の側壁に前記導電材層の一部を残存させる工程と、
等方性のテーパーエッチングにより前記導電材層の残存部を前記段差の急峻性が緩和される形状に加工する工程と、
前記導電材層の残存部を加工した後、前記段差及び前記導電材層の残存部を覆って配線材層を形成する工程と、
前記配線材層をパターニングして前記段差及び前記導電材層の残存部を覆う配線層を形成する工程と
を含む配線形成法。 - 前記導電材層の残存部を加工した後前記配線材層を形成する前に前記段差及び前記導電材層の残存部を覆って導電性のバリア層を形成する工程を更に含み、前記配線材層を形成する工程では前記バリア層を覆って前記配線材層を形成し、前記配線層を形成する工程では前記バリア層及び前記配線材層を含む積層をパターニングして該積層の残存部からなる配線層を形成することを特徴とする請求項１記載の配線形成法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002305995A JP3778155B2 (ja) | 2002-10-21 | 2002-10-21 | 配線形成法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002305995A JP3778155B2 (ja) | 2002-10-21 | 2002-10-21 | 配線形成法 |
Related Parent Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP10273297A Division JP3381550B2 (ja) | 1997-04-04 | 1997-04-04 | 配線形成法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2003179137A JP2003179137A (ja) | 2003-06-27 |
| JP3778155B2 true JP3778155B2 (ja) | 2006-05-24 |
Family
ID=19197417
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002305995A Expired - Fee Related JP3778155B2 (ja) | 2002-10-21 | 2002-10-21 | 配線形成法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3778155B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4935278B2 (ja) * | 2006-09-28 | 2012-05-23 | 富士ゼロックス株式会社 | 表面発光型半導体アレイ素子、モジュール、光源装置、情報処理装置、光送信装置、光空間伝送装置、および光空間伝送システム |
| JP5144213B2 (ja) * | 2007-10-30 | 2013-02-13 | シャープ株式会社 | プラズマエッチング方法、プラズマエッチング装置、および固体撮像素子の製造方法 |
-
2002
- 2002-10-21 JP JP2002305995A patent/JP3778155B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2003179137A (ja) | 2003-06-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7335590B2 (en) | Method of fabricating semiconductor device by forming diffusion barrier layer selectively and semiconductor device fabricated thereby | |
| US6016008A (en) | Integrated circuit interconnection employing tungsten/aluminum layers | |
| US5654234A (en) | Method for forming a void-free tungsten-plug contact in the presence of a contact opening overhang | |
| JP3540895B2 (ja) | 半導体装置の配線形成方法 | |
| JP3175721B2 (ja) | 半導体装置の製造方法 | |
| JP3104534B2 (ja) | 半導体装置とその製法 | |
| US7635644B2 (en) | Semiconductor device including metal interconnection and method for forming metal interconnection | |
| US5688718A (en) | Method of CVD TiN barrier layer integration | |
| JPH09326436A (ja) | 配線形成方法 | |
| US20090093115A1 (en) | Method for forming metal line of semiconductor device by annealing aluminum and copper layers together | |
| US6284591B1 (en) | Formation method of interconnection in semiconductor device | |
| US20020043722A1 (en) | Semiconductor device and method of manufacturing the same | |
| JP3778155B2 (ja) | 配線形成法 | |
| US7344974B2 (en) | Metallization method of semiconductor device | |
| JP3381550B2 (ja) | 配線形成法 | |
| US20010000158A1 (en) | Silicide glue layer for W-CVD plug application | |
| KR100771549B1 (ko) | 반도체 소자의 금속컨택 형성방법 | |
| JP3594888B2 (ja) | 半導体装置及びその製造方法 | |
| JPH08139190A (ja) | 半導体装置の製造方法 | |
| US5994213A (en) | Aluminum plug process | |
| US20090026624A1 (en) | Semiconductor device and method for manufacturing metal line thereof | |
| JPH1022390A (ja) | 半導体装置の製造方法 | |
| JPH09199593A (ja) | 半導体装置およびその製造方法 | |
| JP3407516B2 (ja) | 半導体装置及びその製造方法 | |
| KR101098920B1 (ko) | 반도체 소자의 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20060125 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20060207 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20060220 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313532 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090310 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100310 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110310 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110310 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120310 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130310 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140310 Year of fee payment: 8 |
|
| LAPS | Cancellation because of no payment of annual fees |