JPH03108716A - 半導体集積回路装置の加熱処理方法 - Google Patents

半導体集積回路装置の加熱処理方法

Info

Publication number
JPH03108716A
JPH03108716A JP1247525A JP24752589A JPH03108716A JP H03108716 A JPH03108716 A JP H03108716A JP 1247525 A JP1247525 A JP 1247525A JP 24752589 A JP24752589 A JP 24752589A JP H03108716 A JPH03108716 A JP H03108716A
Authority
JP
Japan
Prior art keywords
semiconductor substrate
temperature
impurities
heat treatment
atmospheric gas
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP1247525A
Other languages
English (en)
Other versions
JPH0693441B2 (ja
Inventor
Takanobu Kamakura
孝信 鎌倉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP1247525A priority Critical patent/JPH0693441B2/ja
Priority to US07/584,659 priority patent/US5219798A/en
Publication of JPH03108716A publication Critical patent/JPH03108716A/ja
Publication of JPH0693441B2 publication Critical patent/JPH0693441B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26Bombardment with radiation
    • H01L21/263Bombardment with radiation with high-energy radiation
    • H01L21/265Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/26506Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors
    • H01L21/26513Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors of electrically active species
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10STECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00Metal treatment
    • Y10S148/003Anneal

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Recrystallisation Techniques (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 [発明の目的] (産業上の利用分野) 本発明は半導体集積回路装置製造に用いられる熱処理方
法に係り、特にイオン注入工程後に行なう加熱処理の加
熱方法の改良に関する。
(従来の技術) 通常採用されている半導体集積回路の製造技術の中にイ
オン注入技術かある。この技術はイオン化した元素を加
速して半導体基板に打ち込む技術で、半導体基板に砒素
(As)やアンチモン(S b)等を打ち込む不純物導
入法として広く用いられている。
このイオン注入技術は種々の優れた利点を有しているが
、高エネルギー(10〜数百KeV)のイオンが打ち込
まれる時、半導体結晶を構成する原子に衝突し、そのエ
ネルギーは固体結晶中の原子変位エネルギーよりはるか
に大きいため、結晶中に数多くの格子欠陥が発生ずる。
そのために半導体基板に不純物元素を導入した後、その
不純物元素の活性化および再結晶化のための熱処理を施
している。通常用いられる熱処理方法としては、石英管
を利用したホットゾーン方式の電気炉アニール装置によ
る方法かある。
このアニール装置は、イオン注入された半導体基板が石
英製ボート等の基板収納治具に収納され、石英管内に挿
入されて熱処理をする装置である。
この石英管は炉口側と炉内側(アニール室)に分れた構
造を持ち、炉内側の内部は600℃乃至950℃範囲内
の所定温度で均一に加熱保持されており、雰囲気ガスと
して窒素N2もしくは酸素02が導入されている。
一般に前記半導体基板は、数十am/分程度の速さで石
英管の炉口側まで搬入される。ここで前記半導体基板は
プロセス条件によって数分の間装置された後に炉内側の
アニール室まで挿入される。
この時、前記雰囲気ガスがプロセス条件により純ガスも
しくは混合ガスとして導入される。この後、前記アニー
ル室は所定温度に昇温され、設定時間(約30分程度)
の間、その温度を保持して昇温時と同時間をかけて降温
される。そして降温した後、挿入したときと同様にして
前記半導体基板を取り出す。
このアニール装置を用いた熱処理方法によって、所定温
度・所定時間で前記半導体基板の全体に均一な加熱処理
が施されている。さらにプロセス条件によっては前記ア
ニール室の所定温度を降温せず、連続して次工程の熱処
理工程(ウェル拡散等)に移行される場合もある。
また前述した処理方法では、抵抗加熱等の加熱源を有す
る加熱処理装置によるものであったが、他の加熱源とし
て赤外線ランプによる急速加熱アニール方式(RT A
 : Rapid Tl+ermal Anneal)
が検討されるようになり、これは不純物元素を導入した
半導体基板を表面から加熱する加熱処理方法である。
(発明が解決しようとする課題) 前述した熱処理装置および処理方法において、イオン注
入によって形成された不純物層が形成された半導体基板
は、基板全体に渡って等方向に加熱されるため、不純物
層が形成された基板の表面と、その裏面とから同時に昇
温される。
第5図に前記昇温時における半導体基板aに形成された
不純物層すの断面の構造図を示す。
つまり不純物層すに発生した格子欠陥やアモルファス化
した結晶の再結晶化が完全な結晶性を有する基板側の界
面Cの方向(矢印cl)からのみならず、前記不純物層
すの表面側(基板の表面)dの方向(矢印dl)からも
生じているため、グレイン成長等による格子欠陥が、前
記不純物層すの内部に生じてしまう。特に高エネルギー
のイオン注入した領域は、前述した対峙するc、dの両
方向からの再結晶化が進むと前記不純物層すの内部で双
方からの再結晶面が出会う領域eで格子欠陥が多量に発
生する。
第6図に、この格子欠陥により発生したイオン注入層の
結晶欠陥を粒状点として示す。すなわち、ザンプルとな
る半導体基板にイオン注入(45KeV、  I X 
I Q”/cJ) L、従来の熱処理方法によって窒素
ガス中で熱処理をする。この半導体基板の注入層上に2
μm厚のSi膜をエピタキシャル成長させる。その後、
前記Si膜を選択エツチングによって、約1μn】厚を
削除し、このエツチング面を微分干渉顕微鏡を用いて倍
率200倍で観察した。
従って、第6図の粒状点(エッチピット)fは、エピタ
キシャル成長膜へ伝達した熱処理後のイオン注入層の結
晶欠陥の存在を示すものであり、この結晶欠陥は約10
5個/C♂の存在が認められる。
また加熱源に赤外線ランプを採用した急速加熱方式を用
いたとしても半導体基板の表面(イオン注入層の表面)
から加熱するため、再結晶化が表面より進行し、イオン
注入層の界面側の内部で結晶欠陥が発生している。
以上のような格子欠陥を有する半導体基板に能動回路素
子を形成した場合に、PN接合部の電流漏れ、生成・再
結合中心(G−Rセンタ)の増加によるノイズの発生、
注入効率の低下等の特性劣化をもたらしている。
そこで本発明は、特に半導体基板に形成した不鈍物層の
結晶欠陥の発生を防ぐことにより、不純物層を用いて形
成される回路素子の特性劣化を無くし、信頼性を向上す
ることを目的とする。
[発明の構成コ (課題を解決するための手段) 本発明は従来技術のもつ課題を解決するために、半導体
基板の主面内所定領域に不純物を導入する第1の工程と
、前記半導体基板の不純物の導入面に雰囲気ガスを吹付
けると同時に前記半導体基板を非導入面側から加熱する
ことにより、前記導入面の温度が前記非導入面の温度よ
りも低温に維持しつつ前記半導体基板を加熱する第2の
工程とを具備することを特徴とする半導体集積回路装置
の加熱処理方法と並びに前記第2の工程において、前記
導入面の温度と前記非導入面の温度との温度差を100
℃以下に設定する加熱処理方法を用いる。
(作用) 以上のような加熱処理方法を用いることにより半導体基
板に形成した不純物層の結晶欠陥の発生を防ぐことがで
き、そこに形成される回路素子の特性劣化を無くし、信
頼性を向上することができる。
(実施例) 以下、図面を参照して本発明の実施例につき詳細に説明
する。
第1図は、第1の実施例として本発明の加熱処理方法を
実施することができる処理装置の構成図である。
すなわち、イオン注入された半導体基板1が炭化けい素
(S i C)でコーティングされたカーボン製ザセプ
タ等の高周波加熱の可能な支持台2に半導体基板1の表
面f(不純物導入面)を上にして載置される。
この支持台2は加熱源である高周波誘導加熱用コイル3
と供に本体4内に装着される。そしてこの本体4に封着
する着脱可能な石英ガラス製ベルジャ5が取り付けられ
ている。このベルジャ5は雰囲気ガスの導入口6および
排気ロアを具備しており、特にその導入口6はイオン注
入された半導体基板10表面fに向かって雰囲気ガス(
窒素N2.酸素02.水素H2等)を吹付けることがで
きるような位置に設けられている。
このような構成の処理装置において、室温の前記本体4
内の支持台2に前記半導体基板1を載置する。その後、
前記ベルジャ5を閉じてプロセス条件による所定の雰囲
気ガスを導入および排気している状態で、前記高周波誘
導加熱用コイル3に高周波電流を流し前記支持台2を加
熱する。
従って、前記半導体基板1は裏面gから加熱されるが、
前述したように導入口6は前記半導体基板1の表面fに
向かって雰囲気ガスを吹f号けるため、前記表面fの温
度上昇を抑制するような冷却効果がもたらされている。
この冷却効果によって、前記半導体基板1の表面fの温
度Tfと裏面gの温度Tgとの間に温度差tが生じる。
第2図は前記半導体基板]の裏面温度Tgが上昇した場
合において、雰囲気ガスのガス流量差に依存する表面温
度Tfと裏面温度Tgとの温度差tの特性図を示す。す
なわち、第2図の横軸は前記裏面温度Tgを示し、縦軸
は前記温度差tを示す。そして測定条件として、雰囲気
ガスには窒素ガスを用いて、ガス流量が50(第2図中
の実線A)、150(第2図中の実線B)ρ/minの
二設定で、裏面温度Tgに熱電対を用いて設定した60
0℃から1000℃まで上昇したときの前記表面温度T
fを熱電対にて温度測定をした。
これより裏面温度Tgの温度を上げるのに伴い、前記温
度差tも広がっていくが、はぼ直線的な傾きで上昇して
おり、これら直線A、Bは裏面温度Tgに関係なく等間
隔を維持してほぼ同じ傾きを示している。
従って本発明の加熱処理方法は、前記半導体基板1の表
面fに向かって雰囲気ガスを吹付けるため冷却効果がも
たらされ、表面温度Tfの温度上昇を抑制するような冷
却効果は雰囲気ガスのガス流量によって制御することが
可能である。
つぎに第3図に本発明の加熱処理方法によるものと従来
の加熱処理方法によるものとのそれぞれ半導体基板に注
入したイオン注入量に対する結晶0 欠陥の発生する密度の特性図を示す。
この測定のために本発明によるものは、半導体基板1の
表面温度Tfと裏面温度Tgの温度差tを30℃に設定
し、裏面温度Tgの温度を900℃まで昇温させ30分
保持させた後、半導体基板1を室温まで冷却して取り出
した。この半導体基板1の結晶欠陥を確認するため、表
面fに2μmのシリコン膜をエピタキシャル成長させ、
その後選択エツチングによって約1μm程度前記シリコ
ン膜を削除して、微分干渉顕微鏡にてエッチピットとし
て現れた結晶欠陥を観察した。
そして従来の熱処理方法によるものは、基板収納治具に
収納された半導体基板1を石英管内のアニール室に挿入
し、900°Cまで温度に昇温され30分保持させた後
、半導体基板1を室温まで冷却して取り出した。そして
前述と同様に前記半導体基板1を処理して微分干渉顕微
鏡にて観察した。
その結果、第3図実線Cに示すように従来の方法によっ
て熱処理されたものは、イオン注入量とともに比例的関
係で結晶欠陥が増加していくが、1] 同図中に実線りて示す本発明によるものは、イオン注入
量が増加したとしても結晶欠陥は従来の方法のものより
低い値でほぼ一定の数値になる。すなわち本発明による
ものは、エッチピットとして現れた結晶欠陥が従来のも
のと比較して、1/103 (個/ cJ )程度に低
下し、これは本発明の効果を顕著に示すものと考えられ
、イオン注入層の結晶欠陥レベルが通常の半導体基板(
バルクウェハ)レベルまで回復することが確認された。
また第4図は、前述した本発明の第1の実施例の処理装
置の高周波誘導加熱用コイル3による加熱源をハロゲン
ランプによる赤外線加熱源に変更した第2の実施例の処
理装置の構成図である。
すなわち、イオン注入された半導体基板1が支持台8に
半導体基板1の表面j (イオン注入面)を上にして載
置される。この支持台8は加熱に耐え得る材料からなり
、中央部には前記半導体基板1より僅かに小さい面積の
穴9が設けられており中空になっている。その穴9を塞
ぐような状態に半導体基板1が載置されている。
2 そして支持台8が数本の支持棒10によって本体11に
固定される。さらに前記本体11には前記支持台8に載
置された半導体基板1の裏面l(から石英ガラス12を
介して加熱するためにハロゲンランプ13による赤外線
加熱源が設けられている。そしてこの本体11に封着す
る着脱可能な石英ガラス製ベルジャ容器14が取り付け
られている。
このベルジャ容器14は雰囲気ガスの導入口15および
排気口16を具備しており、特にその導入口15は前記
半導体基板1の表面jに向かって雰囲気ガス(窒素N2
.酸素02.水素H2等)を吹付けることができるよう
な位置に設けられている。
このような構成の処理装置において、室温の前記本体1
1上の支持台8に前記半導体基板1を載置する。その後
、前記ベルジャ容器14を閉じてプロセス条件による所
定の雰囲気ガスを導入および排気している状態で、前記
ハロゲンランプによって前記半導体基板1の裏面kを直
接加熱する。
3 これによって前述した第1の実施例と同様に半導体基板
1の表面温度Tjと裏面温度Tkに温度差tが発生し、
同等の効果が得られる。
また、前述した半導体基板1の表面温度Tf(Tj)と
裏面温度Tg (Tk)に温度差tにおいて、同温度差
tが100℃以上になると半導体基板の外周部にスリッ
プと称される結晶欠陥が発生するため、この温度差tを
1.00℃以下にする必要がある。
従って、本発明の加熱処理方法は、前述した該雰囲気ガ
スのガス流量によって制御できる冷却効果を用いて、半
導体基板1の表面温度が裏面温度に比べて低温であり、
導入層の表面から裏面にかけ基板内部になだらかな温度
勾配を持たせて加熱処理を施している。これらからイオ
ン注入によって生じたダメージ層、アモルファス層の再
結晶化が結晶性の完全な導入層の下層(裏面側)から表
面に向かって進行し、従来の課題であった半導体基板の
表面からの再結晶化によって発生する導入層の結晶欠陥
を抑制することができる。
4 さらにバイポーラ形トランジスタのベース形成工程等の
比較的少ないドーズ1810”/c♂程度のイオン注入
層の再結晶化においても本発明の効果は確認することが
でき、ノイズに対しても良好で、オーディオ機器に採用
される集積回路装置として最適である。
よってこのような格子欠陥を排除された半導体基板1に
能動回路素子を形成した場合に、PN接合部の電流漏れ
、生成・再結合中心(C,Rセンタ)の増加によるノイ
ズの発生、注入効率の低下等の特性劣化をも排除するこ
とができる。
また実施例の説明に用いた熱処理装置の加熱源は、抵抗
加熱源、ランプ加熱源であったが、これらの他に電子ビ
ーム加熱源、レーザ光加熱源等も本発明の加熱処理方法
に採用することもできる。
以上この発明の詳細な説明したが本発明はこのような実
施例に限定されるものではなく、他にも発明の要旨を逸
脱しない範囲で種々の変形や応用が可能であることは勿
論である。
] 5 [発明の効果] 以上詳述したように本発明の熱処理方法によれば、イオ
ン注入によって形成された不純物層の不純物元素活性化
および再結晶化のために施す熱処理時に発生する結晶欠
陥を排除することができる。
従って、不純物層の結晶欠陥の発生を防ぐことにより、
形成される回路素子の特性劣化を無くし、信頼性を向上
することができる。
【図面の簡単な説明】
第1図は本発明の加熱処理方法を実施することができる
処理装置の一例を示す構成図、第2図は本発明の詳細な
説明するための半導体基板の表面温度Tfと裏面温度T
gとの温度差tの裏面温度Tgに対する特性図、第3図
はイオン注入量に対する結晶欠陥の発生密度を本発明と
従来技術を対比させて示す特性図、第4図は本発明の加
熱処理方法を実施することができる処理装置の他の構成
図、第5図は従来の加熱処理方法でのイオン注入した導
入層の再結晶過程を説明するための構造 6 図、第6図は従来技術による熱処理後のイオン注入層の
結晶欠陥の存在を示す図である。 1・・・半導体基板、2,8・・・支持台、3・・・高
周波誘導加熱コイル(加熱源)、6.15・・・雰囲気
ガス導入口、f・・・不純物の導入面、g・・・不純物
の非導入面。

Claims (2)

    【特許請求の範囲】
  1. (1)半導体基板の主面内の所定領域に不純物を導入す
    る第1の工程と、 前記第1の工程によって、所定領域に不純物を導入した
    面に雰囲気ガスを吹付けると共に前記半導体基板を非導
    入面側から加熱することにより、前記導入面の温度を前
    記非導入面の温度よりも低温に維持しつつ前記半導体基
    板を加熱する第2の工程とを具備することを特徴とする
    半導体集積回路装置の加熱処理方法。
  2. (2)前記第2の工程において、前記導入面の温度と前
    記非導入面の温度との温度差を100℃以下に設定する
    ことを特徴とする請求項(1)に記載の半導体集積回路
    装置の加熱処理方法。
JP1247525A 1989-09-22 1989-09-22 半導体集積回路装置の加熱処理方法 Expired - Lifetime JPH0693441B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP1247525A JPH0693441B2 (ja) 1989-09-22 1989-09-22 半導体集積回路装置の加熱処理方法
US07/584,659 US5219798A (en) 1989-09-22 1990-09-19 Method of heating a semiconductor substrate capable of preventing defects in crystal from occurring

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP1247525A JPH0693441B2 (ja) 1989-09-22 1989-09-22 半導体集積回路装置の加熱処理方法

Publications (2)

Publication Number Publication Date
JPH03108716A true JPH03108716A (ja) 1991-05-08
JPH0693441B2 JPH0693441B2 (ja) 1994-11-16

Family

ID=17164793

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1247525A Expired - Lifetime JPH0693441B2 (ja) 1989-09-22 1989-09-22 半導体集積回路装置の加熱処理方法

Country Status (2)

Country Link
US (1) US5219798A (ja)
JP (1) JPH0693441B2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007503127A (ja) * 2003-08-21 2007-02-15 ユニシス コーポレイシヨン Icモジュールに液体冷媒液滴を噴霧し、放射(輻射)を向ける温度制御システム

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2875768B2 (ja) * 1994-11-30 1999-03-31 新日本無線株式会社 半導体基板の熱処理方法
US6002109A (en) * 1995-07-10 1999-12-14 Mattson Technology, Inc. System and method for thermal processing of a semiconductor substrate
US5837568A (en) * 1995-12-12 1998-11-17 Sanyo Electric Co., Ltd. Manufacturing method of semiconductor devices
US6133550A (en) * 1996-03-22 2000-10-17 Sandia Corporation Method and apparatus for thermal processing of semiconductor substrates
JP3344562B2 (ja) * 1998-07-21 2002-11-11 富士電機株式会社 炭化けい素半導体装置の製造方法
US6319784B1 (en) 1999-05-26 2001-11-20 Taiwan Semiconductor Manufacturing Company Using high temperature H2 anneal to recrystallize S/D and remove native oxide simultaneously
JP4418794B2 (ja) * 2004-02-06 2010-02-24 パナソニック株式会社 炭化珪素半導体素子の製造方法
DE102010033943A1 (de) * 2010-08-11 2012-02-16 Osram Opto Semiconductors Gmbh Verfahren und Vorrichtung zum Heizen von Halbleitermaterial
CN114643288A (zh) * 2022-03-25 2022-06-21 安阳钢铁股份有限公司 一种改善低温无取向硅钢轧制翘头的方法

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE256949C (ja) *
NL280773A (ja) * 1961-07-14
US3627590A (en) * 1968-12-02 1971-12-14 Western Electric Co Method for heat treatment of workpieces
US4135027A (en) * 1976-08-30 1979-01-16 General Electric Company Semiconductor element embodying an optical coating to enhance thermal gradient zone melting processing thereof
US4261762A (en) * 1979-09-14 1981-04-14 Eaton Corporation Method for conducting heat to or from an article being treated under vacuum
US4756815A (en) * 1979-12-21 1988-07-12 Varian Associates, Inc. Wafer coating system
JPS60223112A (ja) * 1984-04-20 1985-11-07 Agency Of Ind Science & Technol 半導体熱処理装置
US4576652A (en) * 1984-07-12 1986-03-18 International Business Machines Corporation Incoherent light annealing of gallium arsenide substrate
JPS6216509A (ja) * 1985-07-15 1987-01-24 Seiko Instr & Electronics Ltd 半導体装置用基板の製造方法
US4888302A (en) * 1987-11-25 1989-12-19 North American Philips Corporation Method of reduced stress recrystallization
US5061444A (en) * 1987-12-29 1991-10-29 California Institute Of Technology Systems for reducing deposition of fluid-borne particles

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007503127A (ja) * 2003-08-21 2007-02-15 ユニシス コーポレイシヨン Icモジュールに液体冷媒液滴を噴霧し、放射(輻射)を向ける温度制御システム

Also Published As

Publication number Publication date
JPH0693441B2 (ja) 1994-11-16
US5219798A (en) 1993-06-15

Similar Documents

Publication Publication Date Title
US4659392A (en) Selective area double epitaxial process for fabricating silicon-on-insulator structures for use with MOS devices and integrated circuits
US4617066A (en) Process of making semiconductors having shallow, hyperabrupt doped regions by implantation and two step annealing
WO2000055397A1 (fr) Procede de production d'une tranche de silicium et tranche de silicium ainsi obtenue
US6998353B2 (en) Active wafer cooling during damage engineering implant to enhance buried oxide formation in SIMOX wafers
JP3381816B2 (ja) 半導体基板の製造方法
JPH03108716A (ja) 半導体集積回路装置の加熱処理方法
Hart et al. Rapid thermal processing in semiconductor technology
JPS6066814A (ja) 半導体デバイスの製造方法
JP2998330B2 (ja) Simox基板及びその製造方法
Lam et al. Silicon-on-insulator by oxygen ion implantation
JP4894111B2 (ja) 熱処理装置
JP4563918B2 (ja) 単結晶SiC基板の製造方法
US20050032337A1 (en) Method and apparatus for forming a silicon wafer with a denuded zone
JP3638424B2 (ja) 半導体装置の製造方法及び半導体製造装置
JPH05235005A (ja) 半導体基板及びその製造方法
JPH0319218A (ja) Soi基板の作成方法及び作成装置
JPH05152304A (ja) 半導体基板の製造方法
JP2001156011A (ja) 半導体ウェーハ熱処理装置
JPH04162618A (ja) 半導体装置の製造方法およびイオン打込み装置ならびに半導体装置
KR910008979B1 (ko) 금속열처리에 의한 고품위 다결정실리콘 박막형성방법
McMahon et al. Application of electron beams in thermal processing of semiconductor materials and devices
Skorupa et al. Advanced thermal processing of semiconductor materials by flash lamp annealing
JPH02185037A (ja) 短時間熱処理装置
EP0588792A4 (en) Method and apparatus for doping silicon wafers using a solid dopant source and rapid thermal processing
JPS5897835A (ja) 半導体基体およびその製造方法

Legal Events

Date Code Title Description
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20071116

Year of fee payment: 13

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081116

Year of fee payment: 14

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091116

Year of fee payment: 15

EXPY Cancellation because of completion of term