JPH09186113A - Silicide film forming method and manufacturing method of semiconductor device having the silicide film - Google Patents
Silicide film forming method and manufacturing method of semiconductor device having the silicide filmInfo
- Publication number
- JPH09186113A JPH09186113A JP21214696A JP21214696A JPH09186113A JP H09186113 A JPH09186113 A JP H09186113A JP 21214696 A JP21214696 A JP 21214696A JP 21214696 A JP21214696 A JP 21214696A JP H09186113 A JPH09186113 A JP H09186113A
- Authority
- JP
- Japan
- Prior art keywords
- film
- semiconductor substrate
- forming
- silicide film
- substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Abstract
Description
【０００１】[0001]
【発明が属する技術分野】本発明は半導体装置の製造方
法に係り、特に半導体素子の製造時に一度の金属堆積で
熱処理工程なし、安定したシリサイド膜を形成できるシ
リサイド膜の形成方法及びシリサイド膜を有する半導体
素子の製造方法に関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method of manufacturing a semiconductor device, and more particularly, to a method of forming a silicide film and a silicide film capable of forming a stable silicide film without a heat treatment step by depositing a metal once when manufacturing a semiconductor element. The present invention relates to a method for manufacturing a semiconductor device.
【０００２】[0002]
【従来の技術】一般的に半導体装置の製造において、半
導体集積技術の発達で数ミクロン以下のＭＯＳトランジ
スタを集積するようになった。このような半導体素子の
高集積化に伴ってＭＯＳトランジスタの大きさが小さく
なり、ＭＯＳトランジスタのソース／ドレイン領域の接
合深さも段々浅くなってきた。このようにソース／ドレ
イン領域の接合深さが段々薄くなると、接合の面抵抗は
接合深さに半比例するために、接合の面抵抗が増加す
る。従って、素子の寄生抵抗が増加する問題が発生す
る。2. Description of the Related Art Generally, in the manufacture of semiconductor devices, due to the development of semiconductor integration technology, MOS transistors of several microns or less have been integrated. With the high integration of such semiconductor devices, the size of the MOS transistor has become smaller, and the junction depth of the source / drain regions of the MOS transistor has become gradually smaller. When the junction depth of the source / drain regions is gradually reduced in this manner, the sheet resistance of the junction is proportional to the junction depth, and thus the sheet resistance of the junction increases. Therefore, there arises a problem that the parasitic resistance of the element increases.
【０００３】即ち、ソース／ドレイン領域の面抵抗は次
の式で表すことができる。 Ｒｓ＝ρ／Ｘｊ（ここで、Ｒｓ：面抵抗、ρ：Ｓｉの比
抵抗、Ｘｊ：接合の深さ） 上記式により、接合の面抵抗は比抵抗に比例し、且つ接
合深さに半比例することがわかる。つまり、半導体素子
の大きさを減少させるためには、接合の深さは浅くなら
なければならない反面、面抵抗は減少することになる。That is, the sheet resistance of the source / drain region can be expressed by the following equation. Rs = ρ / Xj (where Rs: surface resistance, ρ: specific resistance of Si, Xj: junction depth) From the above formula, the surface resistance of the junction is proportional to the specific resistance and is also semi-proportional to the junction depth. I understand that That is, in order to reduce the size of the semiconductor element, the junction depth must be shallow, but the sheet resistance is reduced.
【０００４】シリコンの比抵抗は約２００μΩ・ｃｍ程
度であり、一方、シリサイド膜の比抵抗は金属物質によ
ってやや差があるが、約５０μΩ・ｃｍ程度である。従
って、シリサイド膜を浅い接合のソース／ドレイン領域
に形成することにより、接合の面抵抗を減少させること
ができる。The specific resistance of silicon is about 200 μΩ · cm, while the specific resistance of the silicide film is about 50 μΩ · cm, although there is a slight difference depending on the metal material. Therefore, the surface resistance of the junction can be reduced by forming the silicide film in the source / drain regions of the shallow junction.
【０００５】上述したように、シリサイド膜は高融点金
属とシリコンとの反応によって形成され、様々なものが
知られており、このシリサイド膜をトランジスタに利用
したものとして、サリサイド構造、ポリサイド構造が知
られている。As described above, a silicide film is formed by a reaction between a refractory metal and silicon, and various kinds thereof are known. The salicide structure and the polycide structure are known as those using the silicide film for a transistor. Has been.
【０００６】サリサイド構造のようにソース／ドレイン
領域にシリサイド膜を形成すると、下記の化学反応式に
示したように、シリサイド膜の形成厚さに対応する深さ
だけシリコンからなるソース／ドレイン領域部分の消耗
を伴うことになる。 Ｔｉ＋２Ｓｉ→ＴｉＳｉ2 従って、シリサイド膜の形成厚さ、即ちソース／ドレイ
ン領域の消耗した部分も接合深さに加算されるので、超
高集積素子の製造には厚さが薄く、かつ安定したシリサ
イド膜の形成技術が要求される。さらに、電気的な側面
でも浅い接合のソース／ドレイン領域に形成されるシリ
サイド膜はシリサイドとシリコンとの界面が均一でなけ
ればならない。When a silicide film is formed in the source / drain regions as in the salicide structure, the source / drain region portion made of silicon by a depth corresponding to the thickness of the silicide film is formed as shown in the following chemical reaction formula. Will be consumed. Ti + 2Si → TiSi 2 Therefore, the thickness of the silicide film formed, that is, the consumed portion of the source / drain regions is also added to the junction depth, so that a thin and stable silicide film is required for the manufacture of ultra-high integration devices. Forming technology is required. Furthermore, the silicide film formed in the source / drain regions of the shallow junction must have a uniform interface between the silicide and silicon even in the electrical side.
【０００７】以下、このような観点から提案された従来
のシリサイド膜形成技術の例によるサリサイド構造の薄
膜トランジスタを図１に基づいて説明する。図１（Ａ）
に示すように、半導体基板１上に通常のフィールド酸化
工程を施して素子分離用フィールド酸化膜２を形成し、
活性領域の基板にゲート絶縁膜３とポリシリコン膜を順
次堆積し、フォトリソグラフィ及びフォトエッチング工
程で前記ポリシリコン膜とゲート絶縁膜３を選択的に除
去してゲート電極４を順次形成する。次に、ゲート電極
４をマスクとして基板に基板と反対の導電型を有する低
濃度不純物をイオン注入してＬＤＤ領域５を形成する。Hereinafter, a thin film transistor having a salicide structure according to an example of a conventional silicide film forming technique proposed from such a viewpoint will be described with reference to FIG. FIG. 1 (A)
As shown in FIG. 3, a normal field oxidation process is performed on the semiconductor substrate 1 to form the element isolation field oxide film 2.
A gate insulating film 3 and a polysilicon film are sequentially deposited on the substrate in the active region, and the polysilicon film and the gate insulating film 3 are selectively removed by a photolithography and photoetching process to sequentially form a gate electrode 4. Next, using the gate electrode 4 as a mask, a low concentration impurity having a conductivity type opposite to the substrate is ion-implanted into the substrate to form the LDD region 5.
【０００８】その後、ゲート電極４を形成した基板の全
面に絶縁膜を堆積し、ドライエッチング工程によって前
記絶縁膜を選択的に除去して、前記ゲート電極４の側面
に絶縁膜スペーサ６を形成する。前記絶縁膜スペーサ６
とゲート電極４をマスクとして、基板と反対の導電型を
有する高濃度不純物をイオン注入して基板に前記ＬＤＤ
領域５と連結されるソース／ドレイン領域７を形成す
る。After that, an insulating film is deposited on the entire surface of the substrate on which the gate electrode 4 is formed, the insulating film is selectively removed by a dry etching process, and an insulating film spacer 6 is formed on the side surface of the gate electrode 4. . The insulating film spacer 6
With the gate electrode 4 as a mask, a high-concentration impurity having a conductivity type opposite to that of the substrate is ion-implanted, and the LDD
A source / drain region 7 connected to the region 5 is formed.
【０００９】図１（Ｂ）及び（Ｃ）は通常の方法を用い
たシリサイド膜の形成工程を示す。図１（Ｂ）に示すよ
うに、スパッタリングチャンバ（図示せず）内に基板を
移動した後、基板の温度を約３５０℃以下に保持し、通
常の堆積方法、即ちスパッタリング法を用いて前記基板
１の全面に高融点金属物質、例えばＴｉ、Ｃｏ等を堆積
する（この例では以下チタン８とする）。この際、前記
チタンの堆積速度は約２００Å／ｍｉｎであり、堆積厚
さは約３００Å程度である。FIGS. 1B and 1C show the steps of forming a silicide film using a normal method. As shown in FIG. 1B, after the substrate is moved into a sputtering chamber (not shown), the temperature of the substrate is maintained at about 350 ° C. or lower, and the substrate is deposited by a normal deposition method, that is, a sputtering method. A refractory metal substance such as Ti or Co is deposited on the entire surface of No. 1 (Titanium 8 in this example). At this time, the titanium deposition rate is about 200Å / min, and the deposition thickness is about 300Å.
【００１０】その後、図１（Ｃ）に示すように、基板を
約４００〜８００℃の温度で炉やＲＴＡ(Rapid Thermal
Annealing) 法等を用いて１次熱処理工程を行う。この
際、シリコン（Ｓｉ）原子がチタン膜８に移動して、薄
膜のチタン膜８とシリコン基板１との界面、及びチタン
膜８とゲート電極４との界面で、シリコン（Ｓｉ）とチ
タン（Ｔｉ）とが反応することにより、これら各界面内
にチタンシリサイド膜９、１０が形成される。Thereafter, as shown in FIG. 1C, the substrate is heated at a temperature of about 400 to 800 ° C. in a furnace or RTA (Rapid Thermal).
Annealing method is used to perform the primary heat treatment process. At this time, the silicon (Si) atoms move to the titanium film 8, and at the interface between the thin titanium film 8 and the silicon substrate 1 and the interface between the titanium film 8 and the gate electrode 4, silicon (Si) and titanium ( By reacting with Ti), titanium silicide films 9 and 10 are formed in each of these interfaces.
【００１１】次に、図１（Ｄ）に示すように、ＨＣｌ／
Ｈ2Ｏ2溶液を用いてチタンシリサイド膜９、１０を除い
て、反応せずに残っているチタン膜８を全て除去する。
これにより、ソース／ドレイン領域７上にはシリサイド
膜としてのチタンシリサイド膜９が形成され、ゲート電
極４上にはポリサイドとしてのチタンシリサイド膜１０
が形成される。Next, as shown in FIG. 1D, HCl /
Using the H 2 O 2 solution, the titanium silicide films 9 and 10 are removed, and all the titanium film 8 that remains unreacted is removed.
As a result, a titanium silicide film 9 as a silicide film is formed on the source / drain regions 7, and a titanium silicide film 10 as a polycide is formed on the gate electrode 4.
Is formed.
【００１２】その後、図１（Ｅ）に示すように、基板を
約８００℃以上の温度で２次熱処理することにより、チ
タンシリサイド膜９ａ、１０ａを形成する。Thereafter, as shown in FIG. 1E, the substrate is subjected to a secondary heat treatment at a temperature of about 800 ° C. or higher to form titanium silicide films 9a and 10a.
【００１３】次に、このように前記基板を２次熱処理し
てチタンシリサイド膜を形成する理由を図２を参照して
説明する。図２は従来のシリサイド膜の形成時に生成さ
れる金属ブリッジ(metal bridge)の断面を示すＭＯＳト
ランジスタの断面図である。前記図面によれば、基板に
薄膜チタン膜８を形成した後、直ちに高温（８００℃）
で熱処理工程を行うと、シリコン原子が薄膜のチタン膜
８に移動してチタンシリサイド膜９がソース／ドレイン
領域７の表面ばかりではなく、側壁スペーサ６上に形成
されて、不要な金属ブリッジＡを形成することになる。
このように生成される金属ブリッジＡは導電性物質から
なっているため、電極間の絶縁性を破壊して短絡を引き
起こす。Next, the reason for forming the titanium silicide film by subjecting the substrate to the secondary heat treatment as described above will be described with reference to FIG. FIG. 2 is a cross-sectional view of a MOS transistor showing a cross section of a metal bridge formed when a conventional silicide film is formed. According to the above drawing, immediately after forming the thin titanium film 8 on the substrate, high temperature (800 ° C.)
When the heat treatment process is performed in step 1, the silicon atoms move to the thin titanium film 8 and the titanium silicide film 9 is formed not only on the surface of the source / drain region 7 but also on the side wall spacers 6 and the unnecessary metal bridge A is formed. Will be formed.
Since the metal bridge A thus generated is made of a conductive material, it destroys the insulation between the electrodes and causes a short circuit.
【００１４】従って、従来ではこのような金属ブリッジ
Ａの生成を防止するために、まず低温で１次熱処理工程
を行ってソース／ドレイン領域７の表面のみにチタンシ
リサイド膜９を形成し、反応しなかったチタン膜８部分
を全て除去した後、２次的に高温で熱処理工程を行うこ
とにより、金属ブリッジの生成無しにチタンシリサイド
膜９ａを形成する。Therefore, conventionally, in order to prevent the formation of such a metal bridge A, a first heat treatment step is first performed at a low temperature to form a titanium silicide film 9 only on the surface of the source / drain region 7 and react. After removing all the remaining titanium film 8 portion, a heat treatment process is secondarily performed at a high temperature to form a titanium silicide film 9a without formation of a metal bridge.
【００１５】[0015]
【発明が解決しようとする課題】しかし、前記従来のシ
リサイド膜の形成技術では次の問題点がある。 第１、従来のシリサイド膜の形成方法ではチタン膜とシ
リサイド膜の熱的特性が不安定であるため、２次熱処理
工程で前記チタン膜とシリサイド膜が互いにアグロメレ
ーション(agglomeration )する（塊になる）ことによ
り、素子の特性が低下するという問題があった。 第２、前記従来のチタンシリサイド膜９ａは図３のよう
に厚さが薄いために発生する熱的不安定により、高温で
の熱処理工程時にチタンシリサイド膜９とシリコンから
なるソース／ドレイン領域７との界面Ｂで集中的なシリ
サイド形成反応が起こることにより、界面Ｂが波状にな
るという問題があった。 第３、従来のシリサイド膜の形成方法は、シリサイド膜
の形成時に界面が安定したシリサイド膜を形成するため
に、低温と高温で２度の熱処理工程を行わなければなら
ないので、工程が複雑になるという問題があった。However, the conventional silicide film forming technique has the following problems. First, in the conventional method of forming a silicide film, since the thermal characteristics of the titanium film and the silicide film are unstable, the titanium film and the silicide film are agglomerated with each other in the second heat treatment process (into a lump). Therefore, there is a problem that the characteristics of the device are deteriorated. Second, the conventional titanium silicide film 9a has a small thickness as shown in FIG. 3 and is thermally unstable, so that the titanium silicide film 9 and the source / drain regions 7 made of silicon are formed during the heat treatment process at a high temperature. There is a problem that the interface B becomes wavy due to the concentrated silicide formation reaction at the interface B. Third, the conventional method of forming a silicide film is complicated because a heat treatment step must be performed twice at a low temperature and a high temperature in order to form a silicide film having a stable interface during the formation of the silicide film. There was a problem.
【００１６】本発明は前記従来の問題点を解決するため
のもので、その目的は別の熱処理工程無しで安定したシ
リサイド膜を形成することができ、製造工程を単純化す
ることができるシリサイド膜の形成方法及びシリサイド
膜を有する半導体素子の製造方法を提供することにあ
る。The present invention is intended to solve the above-mentioned conventional problems, and the purpose thereof is to form a stable silicide film without a separate heat treatment step and to simplify the manufacturing process. Another object of the present invention is to provide a method of forming a semiconductor and a method of manufacturing a semiconductor device having a silicide film.
【００１７】[0017]
【課題を解決するための手段】上記目的を達成するため
に、本発明はスパッタリングチャンバ内に半導体基板を
配置する段階と、前記半導体基板を少なくとも５００℃
以上の温度に保持する段階と、スパッタリング法で高融
点金属を前記半導体基板上に堆積して基板の表面に金属
シリサイド膜を形成する段階とを含むことを特徴とす
る。SUMMARY OF THE INVENTION To achieve the above object, the present invention comprises the steps of placing a semiconductor substrate in a sputtering chamber, said semiconductor substrate being at least 500 ° C.
The method is characterized by including a step of maintaining the above temperature and a step of depositing a refractory metal on the semiconductor substrate by a sputtering method to form a metal silicide film on the surface of the substrate.
【００１８】[0018]
（第１実施形態）以下、本発明によるシリサイド膜の形
成方法の第１実施形態を添付図面を参照して詳細に説明
する。図４は本発明によるシリサイド膜を形成するため
のスパッタリング装置の概略図である。前記図面によれ
ば、まずスパッタリングチャンバ１００内の陰極ターゲ
ットにＣｏを配置した後、半導体基板を前記チャンバ１
００内に移動させ、チャンバ１００内の初期真空を約１
×１０ー7ｔｏｒｒ以下に保持する。次に、前記チャンバ
１００内のヒータを加熱して半導体基板の温度が約５０
０〜８００℃以上となるように調整する。一方、基板と
金属ターゲットとの間には、ほぼ垂直方向に移動するＣ
ｏだけが基板上に達するようにコリメータ２００を設け
る。その後、薄膜堆積工程中のチャンバ圧力が約２ｍｔ
ｏｒｒとなるようにアルゴンガスをチャンバ内に流し込
む。次に、陰極ターゲットに約５ＫＷ電源を供給して前
記半導体基板上にＣｏ薄膜を約１００〜２００Å程度に
堆積する。ターゲット金属としてはＣｏの他にもＮｉ、
Ｐｄ、Ｐｔなどを使用してもよいのはいうまでもない。
尚、前記Ｃｏ薄膜の堆積速度は約１００〜２００Å／ｍ
程度となるようにする。このとき、前記シリサイドの形
成反応が起こるＳｉ表面ではＣｏとＳｉの化学ポテンシ
ャルが従来の技術と比較して小さいので、前記ＳｉとＣ
ｏとの界面には安定したＣｏＳｉ2 膜が形成される。(First Embodiment) A first embodiment of the method for forming a silicide film according to the present invention will be described in detail below with reference to the accompanying drawings. FIG. 4 is a schematic view of a sputtering apparatus for forming a silicide film according to the present invention. According to the drawing, first, Co is placed on the cathode target in the sputtering chamber 100, and then the semiconductor substrate is placed on the chamber 1.
00 to move the initial vacuum in chamber 100 to about 1
× maintained at 10 over 7 torr or less. Next, the heater in the chamber 100 is heated to increase the temperature of the semiconductor substrate to about 50.
The temperature is adjusted to 0 to 800 ° C or higher. On the other hand, C moving between the substrate and the metal target in a substantially vertical direction
The collimator 200 is provided so that only o reaches the substrate. After that, the chamber pressure during the thin film deposition process was about 2 mt.
Argon gas is flown into the chamber so as to be orr. Then, a power of about 5 KW is supplied to the cathode target to deposit a Co thin film on the semiconductor substrate to a thickness of about 100 to 200 Å. As the target metal, in addition to Co, Ni,
It goes without saying that Pd, Pt, etc. may be used.
The deposition rate of the Co thin film is about 100 to 200Å / m.
Degree. At this time, since the chemical potentials of Co and Si on the Si surface where the silicide formation reaction occurs are smaller than those of the conventional technique, the Si and C
A stable CoSi 2 film is formed at the interface with o.
【００１９】上述したように、本発明によるシリサイド
膜の形成方法では、シリサイド膜の形成時に基板の温度
を約５００〜８００℃と高くして堆積速度を減少させ、
ＳｉとＣｏとの界面での化学ポテンシャルを低めること
により、従来のような別の熱処理工程無しに安定したシ
リサイド膜を形成する。As described above, in the method for forming a silicide film according to the present invention, the temperature of the substrate is increased to about 500 to 800 ° C. at the time of forming the silicide film to reduce the deposition rate,
By lowering the chemical potential at the interface between Si and Co, a stable silicide film is formed without another heat treatment step as in the past.
【００２０】一方、金属ターゲットにＣｏの代わりにＴ
ｉを設けてシリサイド膜を形成する方法の第２実施形態
を添付図面を参照して説明する。図４に示すように、ス
パッタリングチャンバ１００内の初期真空を約１×１０
ー7ｔｏｒｒ以下に保持する。次に、ヒータを加熱して半
導体基板の温度が約５００〜８００℃となるようにす
る。その後、薄膜堆積中のチャンバ圧力が約２ｍｔｏｒ
ｒになるように、Ａｒ＋Ｎ2 ガスをチャンバ１００内に
流し込む。次に、陰極ターゲットにＣｏの代わりにＴｉ
を設けた後、約５ＫＷの電源を供給して半導体基板２１
上にＴｉＮ薄膜を堆積する。On the other hand, T was used instead of Co for the metal target.
A second embodiment of a method of forming a silicide film by providing i will be described with reference to the accompanying drawings. As shown in FIG. 4, the initial vacuum in the sputtering chamber 100 is set to about 1 × 10.
Keep below 7 torr. Next, the heater is heated so that the temperature of the semiconductor substrate becomes about 500 to 800 ° C. Then, the chamber pressure during thin film deposition was about 2 mtor.
Ar + N 2 gas is flown into the chamber 100 so as to attain r. Next, for the cathode target, Ti was used instead of Co.
Then, the power of about 5 kW is supplied to the semiconductor substrate 21.
Deposit TiN thin film on top.
【００２１】図５には前記スパッタリングチャンバ１０
０内に注入されるＡｒとＮ2 分圧のうち、Ｎ2 分圧比が
変化するときの薄膜の堆積速度と薄膜の特性変化が示さ
れている。前記図面によれば、Ｎ2 の体積が０〜２０％
（ａ）である時（例えば、チャンバ圧力を基準とすると
き）スパッタリングチャンバ１００内に形成されるプラ
ズマにはＡｒ+ とＮ+ イオンが存在するが、前記Ｎ+ イ
オンはその密度が低いため、Ｎ+ ターゲットの表面に何
の影響も及ぼさない。尚、前記Ｎ+ イオンはターゲット
からスパッタリングされて移動するＴｉ原子もしくは基
板表面に達するＴｉ原子と結合して、究極的にＴｉ原子
の間にＮ原子が配列される構造を形成する。つまり、Ｓ
ｉ基板上にはＮ原子がドーピングされたＴｉ薄膜を堆積
する。従って、この場合にはシリサイド膜が形成されな
いので、シリサイド膜を形成するためには従来のように
別の熱処理工程を行われなければならない。FIG. 5 shows the sputtering chamber 10 described above.
Among Ar and N 2 partial pressures injected into 0, the deposition rate of the thin film and the characteristic change of the thin film are shown when the N 2 partial pressure ratio changes. According to the drawing, the volume of N 2 is 0 to 20%.
In the case of (a) (for example, when the chamber pressure is used as a reference), Ar + and N + ions are present in the plasma formed in the sputtering chamber 100. However, since the N + ions have a low density, It has no effect on the surface of the N + target. The N + ions are combined with Ti atoms that are sputtered from the target and move, or Ti atoms that reach the surface of the substrate to ultimately form a structure in which N atoms are arranged between Ti atoms. That is, S
A Ti thin film doped with N atoms is deposited on the i substrate. Therefore, in this case, since the silicide film is not formed, another heat treatment step must be performed as in the conventional case in order to form the silicide film.
【００２２】一方、Ｎ2 の体積が２０〜３０％以上
（ｂ）であるとき、グロー放電内のＮ+イオ密度は充分
増加するので、前記Ｎ+ イオンは基板表面に達するＴｉ
原子と反応してＴｉＮを形成する。しかし、この場合に
もターゲットの表面にＴｉＮ薄膜が形成されるほど高く
はない。つまり、ターゲットの表面は金属特性を保持し
ながら基板上にＴｉＮ薄膜を形成する。チャンバ１００
内のＮ2 の体積が約３０％以上（ｃ）であると、グロー
放電内のＮ+イオン密度が極めて高いため、Ｎ+イオンが
ターゲットの表面でＴｉ原子と反応してＴｉＮ膜を形成
する。この場合、ＴｉＮは分子状態でスパッタリングさ
れ、スパッタリングの収率がＴｉより小さいために堆積
速度が減少する。このようにして、Ｔｉ原子とＮ原子が
半導体基板２１上に同時に達することにより、堆積初期
段階でＳｉ表面にはＴｉＳｉ2 膜が形成される。次に、
前記ＴｉＳｉ2 膜上には雰囲気気体中に窒素原子（もし
くはイオン）がたくさん存在し且つ高温なので、ＴｉＮ
膜が形成される。これにより、基板の温度を５００℃以
上に保持して約３０％以上の窒素分圧の下で薄膜を堆積
するとき、ＴｉＮ／ＴｉＳｉ2 の二重膜が同時に形成さ
れることがわかる。On the other hand, when the volume of N 2 is 20 to 30% or more (b), since N + ions density increases sufficiently in the glow discharge, the N + ions reach the substrate surface Ti
Reacts with atoms to form TiN. However, even in this case, it is not so high as to form a TiN thin film on the surface of the target. That is, the TiN thin film is formed on the substrate while maintaining the metallic characteristics of the target surface. Chamber 100
When the volume of N 2 in the inside is about 30% or more (c), the density of N + ions in the glow discharge is extremely high, so the N + ions react with Ti atoms on the surface of the target to form a TiN film. . In this case, TiN is sputtered in a molecular state, and the deposition rate is reduced because the sputtering yield is smaller than Ti. In this way, Ti atoms and N atoms simultaneously reach the semiconductor substrate 21, so that a TiSi 2 film is formed on the Si surface in the initial stage of deposition. next,
Since a large number of nitrogen atoms (or ions) are present in the atmosphere gas on the TiSi 2 film and the temperature is high, TiN 2
A film is formed. It can be seen from this that when the substrate temperature is kept at 500 ° C. or higher and the thin film is deposited under a nitrogen partial pressure of about 30% or higher, a TiN / TiSi 2 double film is simultaneously formed.
【００２３】一方、図６（Ａ）と（Ｂ）は本発明による
シリサイド膜の形成時に基板の温度による堆積薄膜の特
性変化を示すシリコンと金属との界面断面図である。ま
ず、図６（Ａ）に示すように、金属薄膜の堆積時に基板
の温度が５００℃以下の場合には金属シリサイド膜が形
成されず、比抵抗が約１００μΩ・ｃｍであった。反
面、図６（Ｂ）に示すように、金属薄膜の堆積時に基板
の温度が約５００℃以上の場合には金属シリサイド膜が
形成され、比抵抗が約４０μΩ・ｃｍ以下に減少した。
特に、約６００〜７００℃の基板温度で形成されたＴｉ
Ｎ膜の比抵抗は約３０μΩ・ｃｍ以下に低いことが分か
る。前記したように、比抵抗が減少する理由は薄膜堆積
とともに熱処理が行われることにより、薄膜の構造がさ
らに緻密になるためである。尚、薄膜のストレスは、基
板の温度が５００℃以下の場合には約−１×１０9ｄｙ
ｎｅ／ｃｍ2の引張応力を示した。これは薄膜の物性が
約５００℃以下の基板温度を基準として変わることを意
味する。On the other hand, FIGS. 6 (A) and 6 (B) are cross-sectional views of the interface between silicon and metal showing changes in the characteristics of the deposited thin film depending on the temperature of the substrate during formation of the silicide film according to the present invention. First, as shown in FIG. 6A, when the temperature of the substrate was 500 ° C. or lower during the deposition of the metal thin film, the metal silicide film was not formed and the specific resistance was about 100 μΩ · cm. On the other hand, as shown in FIG. 6B, when the substrate temperature was about 500 ° C. or higher during deposition of the metal thin film, a metal silicide film was formed and the specific resistance was reduced to about 40 μΩ · cm or less.
In particular, Ti formed at a substrate temperature of about 600 to 700 ° C.
It can be seen that the specific resistance of the N film is as low as about 30 μΩ · cm or less. As described above, the reason why the specific resistance decreases is that the structure of the thin film becomes more dense by performing the heat treatment together with the thin film deposition. The stress of the thin film is about −1 × 10 9 dy when the substrate temperature is 500 ° C. or lower.
The tensile stress was ne / cm 2 . This means that the physical properties of the thin film change based on the substrate temperature of about 500 ° C. or lower.
【００２４】一方、図７（Ａ）〜（Ｃ）は本発明による
シリサイド膜の形成方法の第１実施形態を薄膜トランジ
スタに適用した例であって、ＣｏとＳｉとの界面にＣｏ
Ｓｉ2 が形成された薄膜トランジスタの工程断面図であ
る。まず、図７（Ａ）に示すように、半導体基板１１上
にフィールド酸化工程を行ってフィールド酸化膜１２を
形成し、活性領域上の半導体基板１１にゲート絶縁膜１
３とポリシリコン膜を堆積し、フォトリソグラフィ及び
フォトエッチング工程によって前記ポリシリコン膜とゲ
ート絶縁膜１３を選択的に除去してゲート電極１４を形
成する。次に、前記ゲート電極１４をマスクとして前記
半導体基板１１に低濃度不純物をイオン注入してＬＤＤ
領域１５を形成する。その後、前記ゲート電極１４を含
んだ基板の全面に酸化膜を堆積し、ドライエッチング工
程で前記酸化膜を選択的に除去して前記ゲート電極１４
の側面にサイドウォール１６を形成する。次に、前記サ
イドウォール１６とゲート電極１４をマスクとして、前
記半導体基板１１上に高濃度不純物をイオン注入して前
記半導体基板１１に前記低濃度ＬＤＤ領域１５と連結さ
れるように、ソース／ドレイン領域１７を形成する。次
に、このようにしてゲート電極１４、サイドウォール１
６及びソース／ドレイン電極１７等が形成された半導体
基板１１を、基板表面にシリサイド膜を形成するため
に、図４に示したスパッタリング装置内に移動させる。On the other hand, FIGS. 7A to 7C show an example in which the first embodiment of the method for forming a silicide film according to the present invention is applied to a thin film transistor, and Co is formed at the interface between Co and Si.
FIG. 6 is a process cross-sectional view of a thin film transistor on which Si 2 is formed. First, as shown in FIG. 7A, a field oxidation process is performed on the semiconductor substrate 11 to form a field oxide film 12, and the gate insulating film 1 is formed on the semiconductor substrate 11 on the active region.
3 and a polysilicon film are deposited, and the polysilicon film and the gate insulating film 13 are selectively removed by a photolithography and photoetching process to form a gate electrode 14. Next, LDD is performed by ion-implanting low-concentration impurities into the semiconductor substrate 11 using the gate electrode 14 as a mask.
Region 15 is formed. Then, an oxide film is deposited on the entire surface of the substrate including the gate electrode 14, and the oxide film is selectively removed by a dry etching process to remove the gate electrode 14.
Side walls 16 are formed on the side surfaces of the. Next, using the sidewall 16 and the gate electrode 14 as a mask, a high concentration impurity is ion-implanted onto the semiconductor substrate 11 so that the semiconductor substrate 11 is connected to the low concentration LDD region 15 by source / drain. Region 17 is formed. Next, in this way, the gate electrode 14 and the sidewall 1 are thus formed.
6 and the source / drain electrodes 17 and the like are formed on the semiconductor substrate 11, and the semiconductor substrate 11 is moved into the sputtering apparatus shown in FIG. 4 in order to form a silicide film on the substrate surface.
【００２５】その後、スパッタリング法でＣｏ物質を基
板の全面に堆積してシリコン表面に達するＣｏ原子がＳ
ｉ原子と化学反応を起こすようにすることで、図７
（Ｂ）に示すように上面が露出した半導体基板１１のソ
ース／ドレイン領域１７とゲート電極１４上にＣｏＳｉ
2 膜１９、２０を形成する。その後、図７（Ｃ）に示す
ように、前記ＣｏＳｉ2 膜１９、２０を除いて、反応し
てないＣｏ薄膜１８部分は酸含有の溶液、例えばＨＣｌ
／Ｈ2Ｏ2（３：１）溶液を用いて除去する。このように
して、基板上にスパッタリング法によって形成されたシ
リサイド膜を有するＭＯＳトランジスタを完成する。Then, a Co substance is deposited on the entire surface of the substrate by a sputtering method, and Co atoms reaching the silicon surface are converted into S atoms.
As shown in FIG.
CoSi is formed on the source / drain regions 17 and the gate electrode 14 of the semiconductor substrate 11 whose upper surface is exposed as shown in FIG.
2 Films 19 and 20 are formed. After that, as shown in FIG. 7C, except for the CoSi 2 films 19 and 20, the unreacted Co thin film 18 portion is an acid-containing solution such as HCl.
/ H 2 O 2 (3: 1) solution. In this way, the MOS transistor having the silicide film formed on the substrate by the sputtering method is completed.
【００２６】（第２実施形態）図８（Ａ）乃至（Ｄ）は
本発明によるシリサイド膜の形成方法の第２実施形態を
薄膜トランジスタに適用した例であり、Ｃｏの代わりに
Ｔｉを窒素雰囲気でスパッタリング法によって基板上に
堆積してＳｉとＴｉＮとの界面にシリサイド膜が形成さ
れることを説明するための薄膜トランジスタの工程断面
図である。まず、図８（Ａ）に示すように、半導体基板
２１を設けてこの半導体基板２１上にＬＯＣＯＳ工程に
よってフィールド領域２２を決める。(Second Embodiment) FIGS. 8A to 8D show an example in which the second embodiment of the method for forming a silicide film according to the present invention is applied to a thin film transistor, and Ti is used instead of Co in a nitrogen atmosphere. FIG. 6 is a process cross-sectional view of a thin film transistor for explaining that a silicide film is formed on an interface between Si and TiN by being deposited on a substrate by a sputtering method. First, as shown in FIG. 8A, a semiconductor substrate 21 is provided and a field region 22 is determined on the semiconductor substrate 21 by a LOCOS process.
【００２７】その後、図８（Ｂ）に示すように、前記ゲ
ート酸化膜２３とドープトシリコン膜２４が形成された
半導体基板２１を図４のスパッタリング装置内のチャン
バ１００に移動させた後、Ｔｉを前記スパッタリング法
を用いた堆積工程で半導体基板２１上に堆積してＴｉＮ
膜２６とＴｉＳｉ2 膜２５を形成する。 図８（Ｃ）に
示すように、このようにＴｉＮ膜２６及びＴｉＳｉ2膜
２５が形成された基板の全面に絶縁膜２７を堆積する。
次に、半導体基板２１上に形成された前記層をゲート電
極部位のみに残るようにフォトリソグラフィ及びフォト
エッチング工程によって選択的にエッチングしてゲート
電極を形成する。次に、前記ゲート電極をマスクとして
半導体基板上に低濃度不純物をイオン注入してＬＤＤ領
域２８を形成する。After that, as shown in FIG. 8B, the semiconductor substrate 21 having the gate oxide film 23 and the doped silicon film 24 formed thereon is moved to the chamber 100 in the sputtering apparatus shown in FIG. Is deposited on the semiconductor substrate 21 in the deposition process using the sputtering method to form TiN.
A film 26 and a TiSi 2 film 25 are formed. As shown in FIG. 8C, an insulating film 27 is deposited on the entire surface of the substrate on which the TiN film 26 and the TiSi 2 film 25 have been formed in this way.
Next, the gate electrode is formed by selectively etching the layer formed on the semiconductor substrate 21 by photolithography and photoetching so that only the gate electrode portion remains. Next, the LDD region 28 is formed by ion-implanting low-concentration impurities on the semiconductor substrate using the gate electrode as a mask.
【００２８】その後、図８（Ｄ）に示すように、ゲート
電極部分を含んだ基板の全面に酸化膜を堆積し、これを
ドライエッチング法で選択的に除去してサイドウォール
２９を形成し、このサイドウォール２９及びゲート電極
部分をマスクとして前記半導体基板２１上にイオン注入
を施して前記ＬＤＤ領域２８と連結されるソース／ドレ
イン領域３０を形成する。このようにして、基板上に、
シリコンとＴｉＮとの界面にチタンシリサイド膜が形成
された薄膜トランジスタを完成する。５００℃以下で堆
積した従来の窒化チタンを大気中に露出させていない状
態、即ちスッパタリングチャンバ内で約６００℃以上の
温度に加熱すると、ＳｉとＴｉＮとの界面にＴｉＳｉ2
膜を形成することができる。After that, as shown in FIG. 8D, an oxide film is deposited on the entire surface of the substrate including the gate electrode portion, and the oxide film is selectively removed by a dry etching method to form sidewalls 29. Ion implantation is performed on the semiconductor substrate 21 using the sidewalls 29 and the gate electrode portions as a mask to form source / drain regions 30 connected to the LDD regions 28. In this way, on the substrate,
A thin film transistor in which a titanium silicide film is formed at the interface between silicon and TiN is completed. When the conventional titanium nitride deposited at 500 ° C. or lower is not exposed to the atmosphere, that is, when it is heated to a temperature of about 600 ° C. or higher in the sputtering chamber, TiSi 2 is generated at the interface between Si and TiN.
A film can be formed.
【００２９】[0029]
【発明の効果】以上説明したように、本発明はスパッタ
リング法を用いて別の熱処理工程無しに、安定的で均一
な厚さのシリサイド膜を形成することができるので、従
来のような金属ブリッジの生成や界面の不均一性等の問
題点が防止される。また、本発明は従来のようにシリサ
イド膜を形成するための別の熱処理工程を行わなくても
よいので、製造工程を単純化することができる。As described above, according to the present invention, a silicide film having a stable and uniform thickness can be formed by using a sputtering method without a separate heat treatment step. And problems such as non-uniformity of the interface and non-uniformity of the interface are prevented. Further, according to the present invention, it is not necessary to perform another heat treatment step for forming a silicide film as in the conventional case, so that the manufacturing process can be simplified.
【図１】 （Ａ）〜（Ｅ）は従来のシリサイド膜の形成
方法の実施形態による薄膜トランジスタの工程断面図で
ある。1A to 1E are process cross-sectional views of a thin film transistor according to an embodiment of a conventional method of forming a silicide film.
【図２】 従来のシリサイド膜の形成時に金属ブリッジ
の生成を説明するための薄膜トランジスタの断面図であ
る。FIG. 2 is a cross-sectional view of a thin film transistor for explaining generation of a metal bridge when forming a conventional silicide film.
【図３】 従来のシリサイド膜の形成時に熱処理工程に
よるＳｉとＣｏとの界面の不均一性を説明するための薄
膜トランジスタの断面図である。FIG. 3 is a cross-sectional view of a thin film transistor for explaining nonuniformity of an interface between Si and Co due to a heat treatment process when forming a conventional silicide film.
【図４】 本発明によるシリサイド膜の形成方法に使用
されるスパッタリング装置の概略図である。FIG. 4 is a schematic view of a sputtering apparatus used in the method for forming a silicide film according to the present invention.
【図５】 本発明によるシリサイド膜の形成時に窒素分
圧による堆積速度の変化を示すグラフである。FIG. 5 is a graph showing changes in deposition rate due to nitrogen partial pressure during formation of a silicide film according to the present invention.
【図６】（Ａ）と（Ｂ）は本発明によるシリサイド膜の
形成時の堆積温度によるシリサイド膜の形成の有無を示
す半導体基板の断面図である。6A and 6B are cross-sectional views of a semiconductor substrate showing presence / absence of formation of a silicide film depending on a deposition temperature when forming a silicide film according to the present invention.
【図７】（Ａ）乃至（Ｃ）は本発明のシリサイド膜の形
成方法の第１実施形態による薄膜トランジスタの工程断
面図である。7A to 7C are process cross-sectional views of the thin film transistor according to the first embodiment of the method for forming a silicide film of the present invention.
【図８】（Ａ）乃至（Ｄ）は本発明のシリサイド膜の形
成方法の第２実施形態による薄膜トランジスタの工程断
面図である。8A to 8D are process cross-sectional views of a thin film transistor according to a second embodiment of the method for forming a silicide film of the present invention.
１１ 半導体基板 １２ フィールド酸化膜 １３ ゲート絶縁膜 １４ ゲート電極 １５ ＬＤＤ領域 １６ サイドウォール １７ ソース／ドレイン領域 １８ Ｃｏ膜 １９ ＣｏＳｉ2膜 ２０ ＣｏＳｉ2膜 Ａ 金属ブリッジ Ｂ 界面（Ｓｉ／Ｃｏ） １００ チャンバ ２００ コリメータ11 semiconductor substrate 12 field oxide film 13 gate insulating film 14 gate electrode 15 LDD region 16 sidewall 17 source / drain region 18 Co film 19 CoSi 2 film 20 CoSi 2 film A metal bridge B interface (Si / Co) 100 chamber 200 collimator
Claims (7)
に配置する段階と、 前記半導体基板を約５００℃以上の温度に保持する段階
と、 スパッタリング法で高融点金属を前記半導体基板上に堆
積し、基板の表面に金属シリサイド膜を形成する段階と
を有することを特徴とするシリサイド膜の形成方法。1. A method of disposing a semiconductor substrate in a sputtering chamber, maintaining the semiconductor substrate at a temperature of about 500 ° C. or higher, and depositing a refractory metal on the semiconductor substrate by a sputtering method. And a step of forming a metal silicide film on the surface thereof.
むことを特徴とする請求項１記載のシリサイド膜の形成
方法。2. The method of forming a silicide film according to claim 1, wherein the metal silicide film contains CoSi 2 .
るようにチャンバ内にアルゴンガスを流し込む段階と、 半導体基板上にＣｏを厚さ約１００〜２００Åに堆積す
る段階とを含むことを特徴とする請求項２記載のシリサ
イド膜の形成方法。3. The step of forming the CoSi 2 film includes the steps of providing Co on the cathode target, flowing argon gas into the sputtering chamber so that the pressure in the sputtering chamber is about 2 mtorr, and forming the CoSi 2 film on the semiconductor substrate. 3. A method of forming a silicide film according to claim 2, further comprising the step of depositing Co to a thickness of about 100 to 200Å.
むことを特徴とする請求項１記載のシリサイド膜の形成
方法。4. The method of forming a silicide film according to claim 1, wherein the metal silicide film contains TiSi 2 .
るようにチャンバ内にアルゴン及び窒素ガスを流し込む
段階と、 スパッタリング法で半導体基板上にＴｉＮを約２００〜
５０００Åに堆積する段階とを含むことを特徴とする請
求項４記載のシリサイド膜の形成方法。5. The step of forming the TiSi 2 film comprises the steps of: providing Ti on a cathode target; flowing argon and nitrogen gas into the sputtering chamber so that the pressure in the sputtering chamber is about 2 mtorr; With TiN on the semiconductor substrate,
5. The method of forming a silicide film according to claim 4, further comprising the step of depositing at 5000 Å.
成する段階と、 前記活性領域の半導体基板上にゲート絶縁膜とゲート電
極を順次形成する段階と、 前記ゲート電極をマスクとして前記半導体基板にソース
／ドレイン領域を形成する段階と、 前記ゲート電極の側面にサイドウォールを形成する段階
と、 前記半導体基板をスパッタリングチャンバ内に配置する
段階と、 前記半導体基板の温度を約５００〜１０００℃に保持す
る段階と、 スパッタリング法で前記半導体基板上にＣｏを堆積して
前記ソース／ドレイン領域及びゲート電極上にＣｏＳｉ
2 膜を形成する段階と、 前記ＣｏＳｉ2 膜を除いた残りのＣｏ薄膜をＨＣｌ／Ｈ
2Ｏ2溶液を用いて選択的に除去する段階とを有すること
を特徴とするシリサイド膜を有する半導体素子の製造方
法。6. A step of providing a semiconductor substrate, a step of separately forming an active region and a field region on the semiconductor substrate, a step of sequentially forming a gate insulating film and a gate electrode on the semiconductor substrate of the active region, Forming source / drain regions on the semiconductor substrate using the gate electrode as a mask; forming sidewalls on side surfaces of the gate electrode; arranging the semiconductor substrate in a sputtering chamber; Temperature of about 500 to 1000 ° C., and Co is deposited on the semiconductor substrate by a sputtering method to form CoSi on the source / drain regions and the gate electrode.
2 film formation, and the remaining Co thin film excluding the CoSi 2 film is treated with HCl / H.
And a step of selectively removing it with a 2 O 2 solution, the method for manufacturing a semiconductor device having a silicide film.
プトポリシリコン層を順次形成する段階と、 前記半導体基板をスパッタリングチャンバ内に移動して
約５００〜１０００℃の温度に保持する段階と、 スパッタリング法で前記半導体基板の全面にＴｉＮ薄膜
を堆積して前記ポリシリコン層上にＴｉＳｉ2 膜を形成
する段階と、 ゲート電極の部分のみに残るように前記ＴｉＳｉ2 膜も
しくはＴｉＮ膜、そしてポリシリコン層もしくはゲート
絶縁膜を選択的に除去する段階と、 前記ゲート電極の側面にサイドウォールを形成する段階
と、 前記サイドウォールとゲート電極をマスクとして前記半
導体基板にソース／ドレイン領域を形成する段階とを有
することを特徴とするシリサイド膜を有する半導体素子
の製造方法。7. A step of sequentially forming a gate insulating film and a doped polysilicon layer on the entire surface of the semiconductor substrate, and a step of moving the semiconductor substrate into a sputtering chamber and maintaining the temperature at about 500 to 1000 ° C. A step of depositing a TiN thin film on the entire surface of the semiconductor substrate by a sputtering method to form a TiSi 2 film on the polysilicon layer; the TiSi 2 film or the TiN film so as to remain only on the gate electrode portion; Selectively removing a layer or a gate insulating film, forming a sidewall on a side surface of the gate electrode, and forming source / drain regions on the semiconductor substrate using the sidewall and the gate electrode as a mask. A method of manufacturing a semiconductor device having a silicide film, comprising:
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019950056316A KR100198621B1 (en) | 1995-12-26 | 1995-12-26 | Method for forming silicide film of semiconductor device |
| KR56316/1995 | 1995-12-26 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH09186113A true JPH09186113A (en) | 1997-07-15 |
Family
ID=19444276
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP21214696A Pending JPH09186113A (en) | 1995-12-26 | 1996-07-24 | Silicide film forming method and manufacturing method of semiconductor device having the silicide film |
Country Status (2)
| Country | Link |
|---|---|
| JP (1) | JPH09186113A (en) |
| KR (1) | KR100198621B1 (en) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6241859B1 (en) | 1997-08-22 | 2001-06-05 | Nec Corporation | Method of forming a self-aligned refractory metal silicide layer |
| JP2006179874A (en) * | 2004-11-26 | 2006-07-06 | Semiconductor Energy Lab Co Ltd | Method of manufacturing semiconductor device |
| US8338238B2 (en) | 2004-11-26 | 2012-12-25 | Semiconductor Energy Laboratory Co., Ltd. | Manufacturing method of semiconductor device |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20060076445A (en) | 2004-12-29 | 2006-07-04 | 동부일렉트로닉스 주식회사 | Sputter apparatus and method for forming of metal silicide film using the same |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01143359A (en) * | 1987-11-30 | 1989-06-05 | Sony Corp | Manufacture of semiconductor device |
| JPH0774129A (en) * | 1993-06-25 | 1995-03-17 | Ricoh Co Ltd | Semiconductor device and its manufacture |
| JPH07115198A (en) * | 1993-08-26 | 1995-05-02 | Fujitsu Ltd | Method of manufacturing semiconductor device |
-
1995
- 1995-12-26 KR KR1019950056316A patent/KR100198621B1/en not_active IP Right Cessation
-
1996
- 1996-07-24 JP JP21214696A patent/JPH09186113A/en active Pending
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01143359A (en) * | 1987-11-30 | 1989-06-05 | Sony Corp | Manufacture of semiconductor device |
| JPH0774129A (en) * | 1993-06-25 | 1995-03-17 | Ricoh Co Ltd | Semiconductor device and its manufacture |
| JPH07115198A (en) * | 1993-08-26 | 1995-05-02 | Fujitsu Ltd | Method of manufacturing semiconductor device |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6241859B1 (en) | 1997-08-22 | 2001-06-05 | Nec Corporation | Method of forming a self-aligned refractory metal silicide layer |
| JP2006179874A (en) * | 2004-11-26 | 2006-07-06 | Semiconductor Energy Lab Co Ltd | Method of manufacturing semiconductor device |
| US8338238B2 (en) | 2004-11-26 | 2012-12-25 | Semiconductor Energy Laboratory Co., Ltd. | Manufacturing method of semiconductor device |
Also Published As
| Publication number | Publication date |
|---|---|
| KR100198621B1 (en) | 1999-06-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6091152A (en) | Semiconductor device and method for fabricating the same | |
| US5953633A (en) | Method for manufacturing self-aligned titanium salicide using two two-step rapid thermal annealing steps | |
| KR20070080836A (en) | Metallic silicide forming method and method of manufacturing semiconductor device | |
| KR100350600B1 (en) | Method of manufacturing a semiconductor device | |
| JPH08250451A (en) | Manufacture of semiconductor device | |
| JPH10144625A (en) | Manufacture of semiconductor device | |
| JPH09186113A (en) | Silicide film forming method and manufacturing method of semiconductor device having the silicide film | |
| US6800553B2 (en) | Method for manufacturing a silicide layer of semiconductor device | |
| US5998286A (en) | Method to grow self-aligned silicon on a poly-gate, source and drain region | |
| KR100685898B1 (en) | method for manufacturing of semiconductor device | |
| JPH10199829A (en) | Manufacture of semiconductor device | |
| JP3616122B2 (en) | Manufacturing method of semiconductor device | |
| US6355549B1 (en) | Method of forming polycide structures | |
| JP2972687B2 (en) | Method for manufacturing semiconductor device | |
| JPH10270381A (en) | Manufacture of semiconductor device | |
| JPH11195619A (en) | Manufacture of semiconductor device | |
| JPH07201777A (en) | Manufacture of semiconductor device | |
| KR20030013882A (en) | Method for manufacturing a silicide layer of semiconductor device | |
| JP4048179B2 (en) | Manufacturing method of semiconductor device | |
| JP2003031522A (en) | Method of manufacturing semiconductor device | |
| JP3537273B2 (en) | Method for manufacturing semiconductor device | |
| JPH113872A (en) | Manufacture of semiconductor device | |
| JPH10335261A (en) | Manufacture of semiconductor device | |
| JPS63299377A (en) | Manufacture of semiconductor device | |
| JPH05136398A (en) | Manufacture of semiconductor device |