JPH09162698A - Impedance conversion circuit - Google Patents
Impedance conversion circuitInfo
- Publication number
- JPH09162698A JPH09162698A JP32137895A JP32137895A JPH09162698A JP H09162698 A JPH09162698 A JP H09162698A JP 32137895 A JP32137895 A JP 32137895A JP 32137895 A JP32137895 A JP 32137895A JP H09162698 A JPH09162698 A JP H09162698A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- signal
- impedance
- input
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Networks Using Active Elements (AREA)
Abstract
Description
【０００１】[0001]
【発明の属する技術分野】本発明はインピーダンス変換
回路に関し、特にインピーダンスが互いに異なる測定回
路と被測定回路とを接続する際に両回路のインピーダン
スのマッチングに必要なインピーダンス変換回路に関す
るものである。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to an impedance conversion circuit, and more particularly to an impedance conversion circuit required for matching impedances of a measurement circuit and a circuit to be measured which have different impedances.
【０００２】[0002]
【従来の技術】従来のこの種のインピーダンス変換回路
の例として、特開平１−２７４５０８号公報に開示のも
のがあり、図２に示す回路構成である。尚、このインピ
ーダンス変換回路は不平衡入力／平衡出力型のインピー
ダンス変換回路である。2. Description of the Related Art As an example of a conventional impedance conversion circuit of this type, there is one disclosed in Japanese Patent Application Laid-Open No. 1-275408, which has a circuit configuration shown in FIG. The impedance conversion circuit is an unbalanced input / balanced output type impedance conversion circuit.
【０００３】図２において、Ｒ１，Ｒ２，Ｒ３，Ｒ４，
Ｒ５，Ｒ６，Ｒ７，Ｒ８，Ｒ９は抵抗であり、ＲＶ１，
ＲＶ２，ＲＶ３，ＲＶ４は可変抵抗器である。そして、
Ｒ１，Ｒ２，Ｒ３は整合分配回路１３を構成している。
これ等の抵抗値を調整することによって不平衡／平衡イ
ンピーダンス変換回路の入力インピーダンスを調整す
る。In FIG. 2, R1, R2, R3, R4
R5, R6, R7, R8, and R9 are resistors, and RV1,
RV2, RV3 and RV4 are variable resistors. And
R1, R2 and R3 form a matching distribution circuit 13.
The input impedance of the unbalanced / balanced impedance conversion circuit is adjusted by adjusting these resistance values.
【０００４】例えば、不平衡入力インピーダンスＲａに
対して、整合分配回路のＲ１，Ｒ２，Ｒ３をＲａ／３に
設定し、非反転増幅器となる差動増幅器１１の入力とア
ース間の抵抗Ｒ４をＲａに設定し、反転増幅器となる差
動増幅器１２の入力と整合回路間のシリーズ抵抗Ｒ５を
Ｒａに設定し、入力形態の異なる各差動増幅器の入力イ
ンピーダンスを一致させることで２差動増幅器１１，１
２の出力特性を（位相反転を除き）揃える。For example, with respect to the unbalanced input impedance Ra, R1, R2 and R3 of the matching distribution circuit are set to Ra / 3, and the resistance R4 between the input and the ground of the differential amplifier 11 which is a non-inverting amplifier is Ra. , The series resistance R5 between the input of the differential amplifier 12 serving as an inverting amplifier and the matching circuit is set to Ra, and the input impedances of the differential amplifiers having different input forms are made equal to each other. 1
Align the output characteristics of 2 (except phase inversion).
【０００５】Ｒ６，ＲＶ１は差動増幅器１１の増幅率を
調整するものであり、可変抵抗器ＲＶ１を加減すること
によってＲ６とＲＶ１の比を変え、増幅率の調整を行
う。R6 and RV1 are for adjusting the amplification factor of the differential amplifier 11. By adjusting the variable resistor RV1, the ratio between R6 and RV1 is changed to adjust the amplification factor.
【０００６】同様にして、可変抵抗器ＲＶ２を加減し
て、Ｒ５とＲＶ２の比を変え、差動増幅器１２の増幅率
を調整する。これによって２つの増幅器の増幅度を合わ
せることができる。Similarly, the variable resistor RV2 is adjusted to change the ratio of R5 and RV2, and the amplification factor of the differential amplifier 12 is adjusted. This makes it possible to match the amplification degrees of the two amplifiers.
【０００７】可変抵抗器ＲＶ３，ＲＶ４は、差動増幅器
の直流分を補正するためのものであり、これによって２
つの差動増幅器の０レベルを合わせる。抵抗器Ｒ８，Ｒ
９は、通常その値を等しく選び、必要とする出力インピ
ーダンスＲｏの半分Ｒｏ／２にしておく。これによって
その出力インピーダンスを所望のインピーダンスＲｏと
することができる。The variable resistors RV3 and RV4 are for correcting the DC component of the differential amplifier, and are thereby
Match the 0 level of the two differential amplifiers. Resistors R8, R
The value of 9 is normally selected to be equal to half of the required output impedance Ro and is set to Ro / 2. As a result, the output impedance can be set to the desired impedance Ro.
【０００８】（ａ）点への不平衡入力信号に対し、整合
分配回路１３にて入力インピーダンスを整合し、２個の
増幅回路１１，１２に信号を分配する。A matching distribution circuit 13 matches the input impedance to the unbalanced input signal to point (a), and distributes the signal to the two amplification circuits 11 and 12.
【０００９】入力インピーダンスの設定は、整合分配回
路１３（３個の抵抗Ｒ１，Ｒ２，Ｒ３で構成）及び増幅
回路入力抵抗Ｒ４，Ｒ５の計５個の素子の合成、すなわ
ち入力インピーダンスは Ｒ１＋（（Ｒ２＋Ｒ４）／／（Ｒ３＋Ｒ５）） で決定される。The input impedance is set by combining the matching distribution circuit 13 (consisting of three resistors R1, R2 and R3) and the amplifier circuit input resistors R4 and R5 in total of five elements, that is, the input impedance is R1 + (( R2 + R4) // (R3 + R5)).
【００１０】整合分配回路１３から２個のオペアンプ１
１，１２へ渡された信号は、一方は反転しないため同位
相で、またもう一方は反転し逆位相で夫々出力され、両
方の信号を合わせて平衡信号とする。出力インピーダン
スは出力抵抗Ｒ８，Ｒ９（出力インピーダンスの１／２
に設定）の和の値になる。Two operational amplifiers 1 from the matching distribution circuit 13
The signals passed to 1 and 12 are output in the same phase because one is not inverted, and the other is inverted and output in the opposite phase, and both signals are combined to form a balanced signal. Output impedance is output resistance R8, R9 (1/2 of output impedance
(Set to) becomes the sum value.
【００１１】[0011]
【発明が解決しようとする課題】図２の従来例では、初
めから入力信号は不平衡に限定されているため、平衡信
号を入力できない。無理に入力した場合、インピーダン
スの不整合による周波数特性の乱れ、片線の地絡による
信号レベルの減衰を起こす。In the conventional example of FIG. 2, since the input signal is limited to unbalanced from the beginning, the balanced signal cannot be input. If the input is forced, the frequency characteristics are disturbed due to impedance mismatch, and the signal level is attenuated due to the ground fault of one wire.
【００１２】また入力インピーダンスの構成に５個もの
インピーダンス素子を要し、夫々計算に基づいて設定す
る必要があるため設定が複雑になる、各素子のばらつき
により全体としての入力インピーダンスの誤差が大きく
なりやすいという問題がある。Further, the configuration of the input impedance requires as many as five impedance elements, and it is necessary to set each based on the calculation, so that the setting becomes complicated. Due to the variation of each element, the error of the input impedance as a whole becomes large. There is a problem that it is easy.
【００１３】本発明の目的は、インピーダンスの設定が
極めて簡単にでき、かつ平衡入力／平衡出力型としても
不平衡入力／平衡出力型としても用いることが可能なイ
ンピーダンス変換回路を提供することである。An object of the present invention is to provide an impedance conversion circuit in which the impedance can be set extremely easily and which can be used as both a balanced input / balanced output type and an unbalanced input / balanced output type. .
【００１４】[0014]
【課題を解決するための手段】本発明によるインピーダ
ンス変換回路は、平衡入力端子間に設けられたインピー
ダンス素子と、前記平衡入力端子間の電圧を差動増幅し
て正相信号を出力する差動増幅回路と、前記正相信号を
平衡出力端子の一方へ導出する第１の抵抗素子と、前記
正相信号を反転増幅する反転増幅回路と、この反転信号
を平衡出力端子の他方へ導出する第２の抵抗素子とを含
むことを特徴としている。An impedance conversion circuit according to the present invention is a differential circuit for differentially amplifying a voltage between an impedance element provided between balanced input terminals and the balanced input terminal and outputting a positive phase signal. An amplifier circuit, a first resistance element for deriving the positive phase signal to one of the balanced output terminals, an inverting amplifier circuit for inverting and amplifying the positive phase signal, and a first resistor element for deriving the inverted signal to the other of the balanced output terminals. It is characterized by including two resistance elements.
【００１５】[0015]
【発明の実施の形態】本発明の作用について述べる。平
衡入力を平衡入力端子間に設けられた入力インピーダン
ス素子で受け、この平衡入力を差動増幅器で増幅しその
正相出力を出力抵抗を介して平衡出力の一方へ導出し、
その正相出力を反転増幅器で反転して出力抵抗を介して
平衡出力の他方へ導出する。DESCRIPTION OF THE PREFERRED EMBODIMENTS The operation of the present invention will be described. The balanced input is received by the input impedance element provided between the balanced input terminals, this balanced input is amplified by the differential amplifier, and its positive-phase output is derived to one of the balanced outputs via the output resistance.
The positive phase output is inverted by the inverting amplifier and is led to the other balanced output via the output resistance.
【００１６】以下に、図面を用いて本発明の実施例につ
いて説明する。Embodiments of the present invention will be described below with reference to the drawings.
【００１７】図１は本発明の実施例の回路図である。図
１において、本インピーダンス変換回路１０はオペアン
プ１，２と、入力インピーダンスを決定するインピーダ
ンス素子３と、出力インピーダンスを決定するインピー
ダンス素子４，５と、オペアンプ１に設けられて差動増
幅回路６を構成するための抵抗１１，１２，１３，１４
と、オペアンプ２に設けられて反転増幅回路７を構成す
る抵抗１５，１６，１７とからなる。FIG. 1 is a circuit diagram of an embodiment of the present invention. In FIG. 1, the impedance conversion circuit 10 includes operational amplifiers 1 and 2, an impedance element 3 that determines an input impedance, impedance elements 4 and 5 that determines an output impedance, and a differential amplifier circuit 6 provided in the operational amplifier 1. Resistances 11, 12, 13, 14 for configuring
And resistors 15, 16 and 17 provided in the operational amplifier 2 and forming the inverting amplifier circuit 7.
【００１８】インピーダンス変換回路１０に入力された
平衡信号はオペアンプ１による差動増幅回路６で受信さ
れる。The balanced signal input to the impedance conversion circuit 10 is received by the differential amplifier circuit 6 of the operational amplifier 1.
【００１９】通常入力インピーダンスの設定は９００Ω
以下の値を取るため、抵抗１１，１３の値を１００ｋΩ
以上の高い値に設定することで、差動増幅回路６自身の
入力インピーダンスは、インピーダンス変換回路として
設定する入力インピーダンスに対して十分高くなり、イ
ンピーダンス素子３との並列インピーダンスとして考慮
する必要がなくなるので、インピーダンス変換回路１０
の入力インピーダンスはインピーダンス素子３に等しく
なる。すなわち入力インピーダンスはインピーダンス素
子３そのもので決定される。Normally, the input impedance is set to 900Ω
The values of resistors 11 and 13 are set to 100 kΩ to take the following values.
By setting the above high value, the input impedance of the differential amplifier circuit 6 itself becomes sufficiently higher than the input impedance set as the impedance conversion circuit, and it is not necessary to consider it as the parallel impedance with the impedance element 3. , Impedance conversion circuit 10
The input impedance of is equal to that of the impedance element 3. That is, the input impedance is determined by the impedance element 3 itself.
【００２０】例えば、素子３に示すようなコンデンサと
抵抗の組み合わせである複素インピーダンスに対して
も、入力インピーダンス設定は素子３の１個だけで済む
ため、５個ものインピーダンスを設定する従来技術に比
較し設定が単純である。For example, even for a complex impedance, which is a combination of a capacitor and a resistor as shown in the element 3, only one element 3 needs to be set as the input impedance, so that it is possible to compare with the prior art in which five impedances are set. The setup is simple.
【００２１】差動増幅回路６では、抵抗１１を通りオペ
アンプ１の反転入力端子に入力される反転信号と、抵抗
１３を通り非反転端子に入力される非反転信号の差分信
号を不平衡信号として出力する。差動増幅回路６は機能
的に入力の差分を出力するため、入力は平衡信号でも不
平衡信号でも受け付けることができる。In the differential amplifier circuit 6, the difference signal between the inverted signal input to the inverting input terminal of the operational amplifier 1 through the resistor 11 and the non-inverted signal input to the non-inverted terminal through the resistor 13 is used as an unbalanced signal. Output. Since the differential amplifier circuit 6 functionally outputs the difference between the inputs, the input can receive a balanced signal or an unbalanced signal.
【００２２】この差動増幅回路６から出力された不平衡
信号はインピーダンス変換回路１０の出力として送り出
される一方で反転増幅回路７に入力される。反転増幅回
路７では差動増幅回路６から直接出力された信号に対し
て信号レベルを変えずに位相のみ反転した信号を発生す
る。The unbalanced signal output from the differential amplifier circuit 6 is sent out as the output of the impedance conversion circuit 10 and input to the inverting amplifier circuit 7. The inverting amplifier circuit 7 generates a signal in which only the phase is inverted without changing the signal level of the signal directly output from the differential amplifier circuit 6.
【００２３】差動増幅回路６の出力と反転増幅回路７の
出力を合わせて平衡出力とする。差動増幅回路６自身と
反転増幅回路７自身の出力インピーダンスはオペアンプ
出力のため０と見なすことができるので、本回路の出力
インピーダンスは素子４，５の合成値となる。但し、出
力の平衡を保つため素子４と素子５は同じ値とする必要
がある。The output of the differential amplifier circuit 6 and the output of the inverting amplifier circuit 7 are combined to form a balanced output. Since the output impedances of the differential amplifier circuit 6 itself and the inverting amplifier circuit 7 itself can be regarded as 0 because of the output of the operational amplifier, the output impedance of this circuit is a combined value of the elements 4 and 5. However, in order to maintain the output balance, the elements 4 and 5 must have the same value.
【００２４】つまり本インピーダンス変換回路１０で
は、入力側に接続する被測定回路８の出力インピーダン
スに適合するよう素子３を同じ値に設定し、出力側に接
続する測定機９の入力インピーダンスに適合するよう、
素子４，５を合成して同じ値になるよう１／２の値に設
定すれば、インタフェースとして被測定回路８と測定機
９のマッチングをとることができる機能を持つ。That is, in the impedance conversion circuit 10, the element 3 is set to the same value so as to match the output impedance of the circuit under test 8 connected to the input side, and the input impedance of the measuring machine 9 connected to the output side is matched. Like
If the elements 4 and 5 are combined and set to a value of 1/2 so as to have the same value, it has a function of matching the circuit under test 8 and the measuring machine 9 as an interface.
【００２５】[0025]
【発明の効果】叙上の如く、本発明によれば、入力イン
ピーダンスの設定が単純であり、よって入力インピーダ
ンスの精度を高くすることが容易となるという効果があ
る。また、入力信号は差動増幅回路へ受ける構成である
ので、平衡型でも不平衡型でも良いものである。As described above, according to the present invention, the setting of the input impedance is simple, and therefore the precision of the input impedance can be easily increased. Further, since the input signal is received by the differential amplifier circuit, it may be a balanced type or an unbalanced type.
【図１】本発明の実施例の回路図である。FIG. 1 is a circuit diagram of an embodiment of the present invention.
【図２】従来のインピーダンス変換回路の例を示す図で
ある。FIG. 2 is a diagram showing an example of a conventional impedance conversion circuit.
１，２ オペアンプ ３ 入力インピーダンス素子 ４，５ 出力抵抗 ６ 差動増幅回路 ７ 反転増幅回路 ８ 被測定回路 ９ 測定機 １０ インピーダンス変換回路 １１〜１７ 抵抗 1, 2 operational amplifier 3 Input impedance element 4, 5 Output resistance 6 Differential amplification circuit 7 Inversion amplification circuit 8 Circuit under test 9 Measuring machine 10 Impedance conversion circuit 11-17 Resistance
Claims (2)
ンス素子と、前記平衡入力端子間の電圧を差動増幅して
正相信号を出力する差動増幅回路と、前記正相信号を平
衡出力端子の一方へ導出する第１の抵抗素子と、前記正
相信号を反転増幅する反転増幅回路と、この反転信号を
平衡出力端子の他方へ導出する第２の抵抗素子とを含む
ことを特徴とするインピーダンス変換回路。1. An impedance element provided between balanced input terminals, a differential amplifier circuit that differentially amplifies a voltage between the balanced input terminals and outputs a positive phase signal, and a positive output signal for the positive phase signal. And a second resistance element for deriving the inversion signal to the other of the balanced output terminals. Impedance conversion circuit.
インピーダンスの１／２に夫々設定したことを特徴とす
る請求項１記載のインピーダンス変換回路。2. The impedance conversion circuit according to claim 1, wherein the first and second resistance elements are set to ½ of the output balanced impedance, respectively.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP32137895A JPH09162698A (en) | 1995-12-11 | 1995-12-11 | Impedance conversion circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP32137895A JPH09162698A (en) | 1995-12-11 | 1995-12-11 | Impedance conversion circuit |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH09162698A true JPH09162698A (en) | 1997-06-20 |
Family
ID=18131897
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP32137895A Withdrawn JPH09162698A (en) | 1995-12-11 | 1995-12-11 | Impedance conversion circuit |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH09162698A (en) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100347756B1 (en) * | 1999-08-10 | 2002-08-09 | 함상천 | Apparatus For Elimating Same Phase Noise |
| JP2003535547A (en) * | 2000-06-01 | 2003-11-25 | コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ | RF circuit |
| JP2007006302A (en) * | 2005-06-27 | 2007-01-11 | Sony Corp | Impedance conversion circuit, and high pass filter circuit and frequency conversion circuit employing the same |
| KR101063920B1 (en) * | 2009-06-11 | 2011-09-14 | 한국전기연구원 | manufacturing method of bare type thermoelectric module |
-
1995
- 1995-12-11 JP JP32137895A patent/JPH09162698A/en not_active Withdrawn
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100347756B1 (en) * | 1999-08-10 | 2002-08-09 | 함상천 | Apparatus For Elimating Same Phase Noise |
| JP2003535547A (en) * | 2000-06-01 | 2003-11-25 | コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ | RF circuit |
| JP2007006302A (en) * | 2005-06-27 | 2007-01-11 | Sony Corp | Impedance conversion circuit, and high pass filter circuit and frequency conversion circuit employing the same |
| KR101063920B1 (en) * | 2009-06-11 | 2011-09-14 | 한국전기연구원 | manufacturing method of bare type thermoelectric module |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7064535B2 (en) | Measurement circuit with improved accuracy | |
| US3629719A (en) | Differential amplifying system | |
| JPS6096908A (en) | Balanced wire receiver | |
| JPH09162698A (en) | Impedance conversion circuit | |
| US3516005A (en) | Amplifier for enhancing differential input signals | |
| JPS60141006A (en) | Impedance synthesis circuit | |
| JPS6041882B2 (en) | An amplifier comprising first and second amplification elements | |
| JPS60500595A (en) | BORSHT/SLIC circuit and automatic balance adjustment method | |
| JPS625490B2 (en) | ||
| JPH1032439A (en) | Balancing amplifier circuit | |
| US3719772A (en) | Color television matrixing circuit | |
| JP4839572B2 (en) | Input circuit | |
| US3699469A (en) | Differential amplifier | |
| WO2024090239A1 (en) | Differential input/differential output inverting amplifier circuit and measuring device | |
| US4853644A (en) | Differential amplifier circuit | |
| JP3173524B2 (en) | Unbalance / balance conversion circuit | |
| JP3167755B2 (en) | Differential amplifier | |
| JPS582085A (en) | Hall element device | |
| JPH01302908A (en) | Gain control circuit | |
| JPH0736196B2 (en) | Summing amplifier with complex weighting factors and interface with such summing amplifier | |
| SU1374257A1 (en) | Device for modelling quasinegative resistance | |
| JPH05203687A (en) | Resistance/voltage converter | |
| JPH02237206A (en) | Amplifier | |
| SU746470A1 (en) | Voltage-to-current converter | |
| KR0135461B1 (en) | Amplifying circuit with high input impedance |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20030304 |