JP3167755B2 - Differential amplifier - Google Patents

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【０００１】[0001]

【産業上の利用分野】この発明は、良好な直線性を持つ
差動増幅器に関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a differential amplifier having good linearity.

【０００２】[0002]

【従来の技術】図６は従来より知られている電圧入力／
電流出力の差動増幅器である。図において、抵抗１０
１、１０２を同一の抵抗値Ｒ１とし、トランジスタＱ1
、Ｑ2 の相互コンダクタンスをｇｍとしたとき、この
差動増幅器全体の利得( 相互コンダクタンス) Ｇは、 Ｇ＝１／（Ｒ１＋１／ｇｍ） となる。ここで抵抗値Ｒ１は一定とみなせるが、トラン
ジスタＱ1 、Ｑ2 の相互コンダクタンスｇｍは、 ｇｍ＝ｑ・Ｉｃ／ｋ・Ｔ で表すことでわかるように、コレクタ電流の関数になっ
ている。ただし、ｑは電子の電荷、ｋはボルツマン定
数、Ｔは絶対温度、Ｉｃはコレクタ電流である。そのた
め差動入力の電位差が、抵抗１０１（１０２）に生じる
電圧に比べて充分小さい場合は、コレクタ電流Ｉｃは、
定電流源１０３の電流をＩ１とすると、Ｉ１／２でほぼ
一定と見なすことができる。逆に、差動入力の電位差が
抵抗Ｒ１に生じる電圧に比べて大きくなった場合は、差
動トランジスタのコレクタ電流値ＩｃがＩ１／２からず
れてしまい、相互コンダクタンスｇｍの値も入力電位差
によって変わることになる。この差動増幅器の利得( 相
互コンダクタンス) Ｇは、入力電位差によって変わって
しまうことになる。2. Description of the Prior Art FIG.
It is a current output differential amplifier. In the figure, a resistor 10
1 and 102 have the same resistance value R1, and the transistor Q1
, Q2 is gm, the gain (mutual conductance) G of the entire differential amplifier is G = 1 / (R1 + 1 / gm). Here, the resistance value R1 can be considered to be constant, but the transconductance gm of the transistors Q1 and Q2 is a function of the collector current, as can be seen from the expression gm = q · Ic / k · T. Here, q is the electron charge, k is the Boltzmann constant, T is the absolute temperature, and Ic is the collector current. Therefore, when the potential difference of the differential input is sufficiently smaller than the voltage generated at the resistor 101 (102), the collector current Ic becomes
Assuming that the current of the constant current source 103 is I1, it can be considered that the current is almost constant at I1 / 2. Conversely, if the potential difference of the differential input becomes larger than the voltage generated at the resistor R1, the collector current value Ic of the differential transistor deviates from I1 / 2, and the value of the transconductance gm also changes depending on the input potential difference. Will be. The gain (transconductance) G of this differential amplifier will vary with the input potential difference.

【０００３】図５のａは、図６の抵抗１０１、１０２が
ともに１ＫΩ、定電流源１０３の電流値Ｉ１が１ｍＡと
したときの、入力電位差による利得Ｇの変化を計算した
ものであり、利得Ｇが最大となる入力電位差０のときの
利得で規格化したものである。これを見るとわかるよう
に、この差動増幅器の入力ダイナミックレンジ自体は±
１Ｖあるに拘らず、利得Ｇの変化を、たとえば画像処理
で直線性の目安となる１％以内に押さえようとすると、
±０. ４５Ｖ程度の範囲内でしか使えないことになる。[0005] FIG. 5A shows a calculation result of a change in gain G due to an input potential difference when the resistances 101 and 102 in FIG. 6 are both 1 KΩ and the current value I1 of the constant current source 103 is 1 mA. The gain is normalized by the gain when the input potential difference is 0 where G is the maximum. As can be seen, the input dynamic range of this differential amplifier itself is ±
Despite the 1V, if the change of the gain G is to be suppressed within 1% which is a standard of the linearity in the image processing, for example,
It can be used only within the range of about ± 0.45V.

【０００４】このように従来の差動増幅器では、必要以
上に広い入力ダイナミックレンジを持つよう設定しない
と、必要な直線性を確保できないため、その分、電圧配
分に無駄を生じる。その余分な電圧配分が必要なこと
が、必要な直線性を確保したまま低電圧化することの妨
げになるという欠点があった。[0004] As described above, in the conventional differential amplifier, unless the input dynamic range is set to be wider than necessary, necessary linearity cannot be secured, and accordingly, voltage distribution is wasted. The necessity of the extra voltage distribution has a drawback that lowering the voltage while maintaining the required linearity is hindered.

【０００５】実際の回路では、使用する素子のばらつき
により、ＤＣオフセットが生じる。このＤＣオフセット
は、素子のばらつき量が同じなら、入力ダイナミックレ
ンジにほぼ比例する。そのため従来の差動増幅器は、必
要以上に広い入力ダイナミックレンジを確保しなければ
ならないため、そのぶん大きなＤＣオフセットが生じる
ということになるという欠点もあった。In an actual circuit, a DC offset occurs due to a variation in elements used. This DC offset is almost proportional to the input dynamic range if the variation amount of the elements is the same. For this reason, the conventional differential amplifier has a disadvantage that an unnecessarily wide input dynamic range must be ensured, resulting in a large DC offset.

【０００６】このように、図６に示す差動増幅器では、
直線性と、ＤＣオフセットの少なく、さらに、有効な電
圧配分により低電圧化をはかるという点を両立させるこ
とはできなかった。Thus, in the differential amplifier shown in FIG.
It was not possible to achieve both linearity, low DC offset, and low voltage by effective voltage distribution.

【０００７】図６の欠点をなくすため、図７に示すよう
に、差動増幅器ＤＡの出力ＯＵＴから入力ＩＮ１に抵抗
１０４を介して帰還をかけることにより、誤差が帰還ル
ープのループゲイン分の１になることを利用して、直線
性の改善ができることも知られている。しかしこの場
合、帰還が充分かかる周波数帯域でのみしか、直線性の
改善がないため、良好な高周波特性を期待することはで
きないという、欠点があった。In order to eliminate the drawback of FIG. 6, as shown in FIG. 7, by applying a feedback from the output OUT of the differential amplifier DA to the input IN1 via the resistor 104, the error is reduced by a factor equal to the loop gain of the feedback loop. It is also known that the linearity can be improved using the fact that However, in this case, there is a drawback that the linearity is not improved only in a frequency band where the feedback is sufficient, so that good high-frequency characteristics cannot be expected.

【０００８】[0008]

【発明が解決しようとする課題】上記した従来の差動増
幅器では、直線性、ＤＣオフセットの少なさ、電圧配分
の無駄のなさ、さらに良好に高周波特性を両立させられ
ない、という問題があった。The above-mentioned conventional differential amplifier has problems that linearity, small DC offset, no wasteful voltage distribution, and good high frequency characteristics cannot be achieved. .

【０００９】この発明の目的は、直線性、ＤＣオフセッ
トが少なく、電圧配分の無駄を省いて低電圧化の実現、
さらには良好な周波数特性を得ることのできる、差動増
幅器を実現することにある。SUMMARY OF THE INVENTION It is an object of the present invention to realize a low voltage operation by reducing the linearity and DC offset, and by eliminating wasteful voltage distribution.
Another object of the present invention is to realize a differential amplifier that can obtain good frequency characteristics.

【００１０】[0010]

【課題を解決するための手段】この発明の差動増幅器
は、コレクタを第１の出力端子に、ベースを第１の入力
端子に、エミッタを第１の負荷を介して第１の定電流源
にそれぞれ接続した第１のトランジスタおよび、コレク
タを第２の出力端子に、ベースを第２の入力端子に、エ
ミッタを第２の負荷を介して前記第１の定電流源にそれ
ぞれ接続した第２のトランジスタとからなる第１の差動
増幅器と、ベースを前記第１の入力端子に、コレクタを
電源に、エミッタを第２の定電流源にそれぞれ接続した
第３のトランジスタと、共通接続したエミッタを第４の
定電流源に、一方のベースを前記第３のトランジスタの
エミッタに、他方のベースを前記第１のトランジスタの
エミッタに、一方のコレクタを前記第１の出力端子に、
他方のコレクタを前記第２の出力端子にそれぞれ接続し
た、第５および第６のトランジスタから構成され、前記
第１のトランジスタのエミッタ電位と前記第３のトラン
ジスタのエミッタ電位との差動変化に基づき前記第１お
よび第２の出力端子に電流を加算する第２の差動増幅器
と、ベースを前記第２の入力端子に、コレクタを前記電
源に、エミッタを第３の定電流源にそれぞれ接続した第
４のトランジスタと、共通接続したエミッタを第５の定
電流源に、一方のベースを前記第４のトランジスタのエ
ミッタに、他方のベースを前記第２のトランジスタのエ
ミッタに、一方のコレクタを前記第２の出力端子に、他
方のコレクタを前記第１の出力端子にそれぞれ接続し
た、第７および第８のトランジスタから構成され、前記
第２のトランジスタのエミッタ電位と前記第４のトラン
ジスタのエミッタ電位との差動変化に基づき前記第１お
よび第２の出力端子に電流を加算する第３の差動増幅器
とを有し、前記第２の差動増幅器は、前記第５のトラン
ジスタのエミッタ面積と前記第６のトランジスタのエミ
ッタ面積との比を１：ｎ（ｎ≠１）に設定することによ
りこれらの無信号時エミッタ電流バランスがずれてお
り、これにより前記第１のトランジスタのエミッタ電位
と前記第３のトランジスタのエミッタ電位との差動変化
に対して前記第１の出力端子と前記第２の出力端子に前
記無信号時エミッタ電流バランスずれに起因する電流量
を出力し、前記第３の差動増幅器は、前記第７のトラン
ジスタのエミッタ面積と前記第８のトランジスタのエミ
ッタ面積との比を１：ｎ（ｎ ≠１）に設定することによ
りこれらの無信号時エミッタ電流バランスがずれてお
り、これにより前記第２のトランジスタのエミッタ電位
と前記第４のトランジスタのエミッタ電位との差動変化
に対して前記第１の出力端子と前記第２の出力端子に前
記無信号時エミッタ電流バランスずれに起因する電流量
を出力し、前記第２の差動増幅器による前記電流の加算
と前記第３の差動増幅器による前記電流の加算とにより
前記第１および第２の入力端子から前記第１および第２
の出力端子までの直線性を改善することを特徴とする。A differential amplifier according to the present invention has a collector connected to a first output terminal, a base connected to a first input terminal, and an emitter connected to a first constant current source via a first load. , A collector connected to a second output terminal, a base connected to a second input terminal, and an emitter connected to the first constant current source via a second load. A first differential amplifier comprising a first transistor, a third transistor having a base connected to the first input terminal, a collector connected to a power supply, an emitter connected to a second constant current source, and an emitter commonly connected. The fourth
One base of the third transistor is connected to a constant current source.
An emitter is connected to the other base of the first transistor.
An emitter, one collector to the first output terminal,
Connect the other collectors to the second output terminals, respectively.
And a fifth transistor and a sixth transistor,
The emitter potential of the first transistor and the third transistor
The first and the second are based on a differential change with respect to the emitter potential of the transistor.
A second differential amplifier for adding a current to the first and second output terminals, a fourth differential amplifier having a base connected to the second input terminal, a collector connected to the power supply, and an emitter connected to the third constant current source. The transistor and the commonly connected emitter are connected to the fifth constant
A current source has one base connected to the fourth transistor.
The other base is connected to the emitter of the second transistor.
One collector to the second output terminal and the other
Connected to the first output terminal, respectively.
And comprising seventh and eighth transistors,
The emitter potential of the second transistor and the fourth transistor
The first and the second are based on a differential change with respect to the emitter potential of the transistor.
And a third differential amplifier for adding a current to the second output terminal , wherein the second differential amplifier is connected to the fifth transformer.
By setting the ratio of the emitter area of the transistor to the emitter area of the sixth transistor to 1: n (n ≠ 1)
When there is no signal, the emitter current balance is shifted.
As a result, the emitter potential of the first transistor
Change between the transistor and the emitter potential of the third transistor
Before the first output terminal and the second output terminal.
Current due to emitter current imbalance when there is no signal
And the third differential amplifier outputs the seventh transformer.
By setting the ratio of the emitter area of the transistor to the emitter area of the eighth transistor to 1: n (n ≠ 1)
When there is no signal, the emitter current balance is shifted.
As a result, the emitter potential of the second transistor
Change between the transistor and the emitter potential of the fourth transistor
Before the first output terminal and the second output terminal.
Current due to emitter current imbalance when there is no signal
And the addition of the current by the second differential amplifier
And the addition of the current by the third differential amplifier
The first and second input terminals are connected to the first and second input terminals.
The linearity up to the output terminal is improved .

【００１１】[0011]

【作用】この発明の差動増幅器は、差動増幅器を構成す
る差動トランジスタ対の相互コンダクタンスの変化を示
すベース・エミッタ間電圧の変化を検出して直線性の誤
差分を別に設けた差動増幅器で作り、出力に加算した。
これにより、入力ダイナミックレンジを必要以上に大き
くすることなく、良好な直線性を持つ差動増幅器を実現
するもので、入力ダイナミックレンジは必要以上に大き
くしないため、素子ばらつきによるＤＣオフセットも少
なく、電圧配分の無駄もない。さらに負帰還を利用して
いないので、良好な高周波特性が実現できるものであ
る。The differential amplifier according to the present invention detects a change in the base-emitter voltage indicating a change in the transconductance of the differential transistor pair forming the differential amplifier and separately provides a linearity error. It was made with an amplifier and added to the output.
This realizes a differential amplifier having good linearity without making the input dynamic range unnecessarily large.The input dynamic range is not made unnecessarily large. There is no waste of distribution. Furthermore, since no negative feedback is used, good high-frequency characteristics can be realized.

【００１２】[0012]

【実施例】以下、この発明の実施例につき図面を参照し
て詳細に説明する。図１は、この発明のー実施例を示す
回路図である。DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS Embodiments of the present invention will be described below in detail with reference to the drawings. FIG. 1 is a circuit diagram showing one embodiment of the present invention.

【００１３】図１において、差動増幅器Ａ１は、差動対
をなすトランジスタＱ3 ，Ｑ4 と、エミッタにそれぞれ
接続した抵抗Ｒ1 ，Ｒ2 を介して接続した定電流源Ｉ1
から構成する。差動増幅器Ａ1 はトランジスタＱ3 ，Ｑ
4 のベースを入力とし、コレクタを出力とする。トラン
ジスタＱ3 のベースは、コレクタを電源Ｖccに接続した
トランジスタＱ5 のベースに接続するとともに、入力端
子ＩＮ１に接続する。トランジスタＱ5 のエミッタは、
電流源Ｉ2 に接続するとともに、差動増幅器Ａ２の非反
転入力に接続する。差動増幅器Ａ2 の反転入力は、トラ
ンジスタＱ3 のエミッタに接続し、差動出力の一方は、
トランジスタＱ3 のコレクタおよび出力端子ＯＵＴ１
に、他方はトランジスタＱ4 のコレクタおよび出力端子
ＯＵＴ２にそれぞれ接続する。In FIG. 1, a differential amplifier A1 includes a transistor Q3, Q4 forming a differential pair and a constant current source I1 connected through resistors R1, R2 respectively connected to emitters.
It consists of. The differential amplifier A1 includes transistors Q3 and Q
Input is the base of 4 and output is the collector. The base of the transistor Q3 is connected to the base of the transistor Q5 whose collector is connected to the power supply Vcc and to the input terminal IN1. The emitter of the transistor Q5 is
It is connected to the current source I2 and to the non-inverting input of the differential amplifier A2. The inverting input of the differential amplifier A2 is connected to the emitter of the transistor Q3, and one of the differential outputs is
Collector of transistor Q3 and output terminal OUT1
The other is connected to the collector of the transistor Q4 and the output terminal OUT2, respectively.

【００１４】トランジスタＱ4 のベースは、コレクタを
電源Ｖccに接続した、トランジスタＱ6 のベースに接続
するとともに、入力端子ＩＮ２に接続する。トランジス
タＱ6 のエミッタは、電流源Ｉ3 に接続するとともに、
差動増幅器Ａ３の反転入力に接続する。差動増幅器Ａ3
の非反転入力は、トランジスタＱ4 のエミッタに接続
し、差動出力の一方は、トランジスタＱ4 のコレクタお
よび出力端子ＯＵＴ２に、他方はトランジスタＱ3 のコ
レクタおよび出力端子ＯＵＴ１にそれぞれ接続する。The base of the transistor Q4 is connected to the base of the transistor Q6 whose collector is connected to the power supply Vcc and to the input terminal IN2. The emitter of the transistor Q6 is connected to the current source I3,
Connect to inverting input of differential amplifier A3. Differential amplifier A3
Is connected to the emitter of transistor Q4, one of the differential outputs is connected to the collector and output terminal OUT2 of transistor Q4, and the other is connected to the collector and output terminal OUT1 of transistor Q3.

【００１５】差動増幅器Ａ１のトランジスタＱ3 の相互
コンダクタンスは、トランジスタＱ3 の相互コンダクタ
ンスの変化量を検出することにより、補正することがで
きる。つまり、相互コンダクタンスの変化は、ベース・
エミッタ間電圧の変化を見ればわかるので、差動増幅器
Ａ２の電流出力を出力端ＯＵＴ１に加算することによ
り、差動増幅器Ａ1 の直線性のずれが補正できる。The transconductance of the transistor Q3 of the differential amplifier A1 can be corrected by detecting the amount of change in the transconductance of the transistor Q3. In other words, the change in transconductance is
As can be seen from the change in the voltage between the emitters, the deviation of the linearity of the differential amplifier A1 can be corrected by adding the current output of the differential amplifier A2 to the output terminal OUT1.

【００１６】同様に、トランジスタＱ4 の相互コンダク
タンスの変化を、検出して補正するため、トランジスタ
Ｑ6 、電流源Ｉ3 により無信号時のトランジスタＱ4 の
ベース・エミッタ間電圧をモニターし、これを基準とし
て、差動増幅器Ａ3 によりトランジスタＱ4 のベース・
エミッタ間電圧の変化量を検出し、補正分として差動増
幅器Ａ3 の電流出力を出力端子ＯＵＴ２に加算するよう
になっている。Similarly, in order to detect and correct the change in the transconductance of the transistor Q4, the voltage between the base and the emitter of the transistor Q4 when there is no signal is monitored by the transistor Q6 and the current source I3. The base of the transistor Q4 is
The amount of change in the voltage between the emitters is detected, and the current output of the differential amplifier A3 is added to the output terminal OUT2 as a correction.

【００１７】このように入力ダイナミックレンジは、必
要以上に大きくすることなく、補正により直線性を改善
できるため、素子のばらつきによるＤＣオフセットも少
なく、電圧配分の無駄も無い。さらに負帰還を利用して
いないので良好な高周波特性が実現できる。As described above, since the linearity can be improved by correction without increasing the input dynamic range more than necessary, there is little DC offset due to variations in elements, and there is no waste of voltage distribution. Further, good negative frequency characteristics can be realized because negative feedback is not used.

【００１８】図２は、図１の差動増幅器Ａ2 、Ａ3 も具
体的な回路にして示したもので、差動増幅器Ａ2 は、差
動対のトランジスタＱ7 ，Ｑ8 と定電流源Ｉ4 から、差
動増幅器Ａ3 は、差動対のトランジスタＱ8 ，Ｑ9 と定
電流源Ｉ5 からそれぞれ構成する。FIG. 2 also shows a specific circuit of the differential amplifiers A2 and A3 of FIG. 1. The differential amplifier A2 is provided with a differential pair of transistors Q7 and Q8 and a constant current source I4. The dynamic amplifier A3 is composed of transistors Q8 and Q9 of a differential pair and a constant current source I5.

【００１９】図２の動作原理は図１と全く同じであり、
ここでは、具体的な数値を示しながら、図５とともに説
明する。トランジスタＱ3 ，Ｑ4 ，Ｑ5 ，Ｑ6 ，Ｑ7 ，
Ｑ8，Ｑ9 ，Ｑ10，がすべて同一特性で電流増幅率も充
分高いとし、図６において図５のグラフ１の直線性を計
算したときの条件と同じく、抵抗Ｒ１，Ｒ２の値をとも
に１ＫΩ、定電流源Ｉ1 の電流値を１ｍＡとする。さら
に、定電流源Ｉ２，Ｉ３の電流値を共に０. ５ｍＡ、定
電流源Ｉ4 ，Ｉ5 の電流値をともに０. １６７ｍＡとす
る。図５のグラフｂは、この条件で、図６で計算したａ
と同様に、入力電位差による利得Ｇの変化を計算した結
果を示し、入力電位差０のときの利得で規格化したもの
である。The operation principle of FIG. 2 is exactly the same as that of FIG.
Here, description will be given with reference to FIG. 5 while showing specific numerical values. The transistors Q3, Q4, Q5, Q6, Q7,
Q8, Q9 and Q10 are all assumed to have the same characteristic and sufficiently high current amplification factor, and the values of the resistors R1 and R2 are both set to 1 KΩ and the same as the condition when the linearity of the graph 1 in FIG. The current value of the current source I1 is 1 mA. Further, the current values of the constant current sources I2 and I3 are both 0.5 mA, and the current values of the constant current sources I4 and I5 are both 0.167 mA. The graph b in FIG. 5 shows the a calculated in FIG. 6 under this condition.
Similarly to the above, the result of calculating the change in the gain G due to the input potential difference is shown, and is normalized by the gain when the input potential difference is 0.

【００２０】この特性図を見るとわかるように、図２で
示す差動増幅器では、入力ダイナミックレンジ自体はほ
ぼ±１Ｖとａに示す従来の場合と変わらないが、入力電
位差による利得Ｇの変化は明かに少なくなっており、入
力電位差がほぼ±０. ７５Ｖの範囲で、利得Ｇの変化が
画像処理で直線性の目安となる、１％以内の範囲に納ま
る。As can be seen from the characteristic diagram, in the differential amplifier shown in FIG. 2, the input dynamic range itself is almost ± 1 V, which is the same as the conventional case shown by a, but the change of the gain G due to the input potential difference is not changed. It is clearly reduced, and when the input potential difference is in the range of approximately ± 0.75 V, the change in the gain G falls within the range of 1%, which is a measure of linearity in image processing.

【００２１】このように図２で示す実施例によれば、入
力ダイナミックレンジは大きくせずに、直線性１％の範
囲を図６の場合に比べ、±０. ４５Ｖから±０. ７５Ｖ
に拡大していることがわかる。これは、逆に入力ダイナ
ミックレンジをその分小さく設定しても直線性を保てる
ことになる。このように設定することにより、素子のば
らつきによるＤＣオフセットも小さく、電圧配分でも無
駄が無く、さらに負帰還を利用していないので良好な高
周波特性を持つ差動増幅器が実現できている。As described above, according to the embodiment shown in FIG. 2 , the input dynamic range is not increased, and the range of linearity of 1% is ± 0.45 V to ± 0.75 V as compared with the case of FIG.
It can be seen that it has expanded. This would be set correspondingly smaller input dynamic range Conversely maintain the linearity. By setting in this way, a DC offset due to variations in elements is small, there is no waste in voltage distribution, and a differential amplifier having good high-frequency characteristics can be realized because negative feedback is not used.

【００２２】差動増幅器Ａ2 ，Ａ3 の具体例を挙げて説
明した図２では、差動対のトランジスタＱ7 ，Ｑ8 、Ｑ
9 ，Ｑ10で構成した。しかし、直線性の誤差分を補正す
る差動増幅器Ａ2 ，Ａ3として差動対トランジスタを用
いた場合、その差動対トランジスタの入力電圧に対する
直線性の誤差が補正量の誤差として現れてしまう。従っ
て、直線性の誤差を補正する差動増幅器Ａ２，Ａ３とし
て、差動対のトランジスタＱ7 ，Ｑ8 、Ｑ9 ，Ｑ10で構
成するよりも、直線性が良い物を使用すれば、図２で示
すものよりさらに直線性を改善できる。In FIG. 2, which has been described with reference to specific examples of the differential amplifiers A2 and A3, the transistors Q7, Q8, Q
9 and Q10. However, when a differential pair transistor is used as the differential amplifiers A2 and A3 for correcting the linearity error, a linearity error with respect to the input voltage of the differential pair transistor appears as a correction amount error. Therefore, if the differential amplifiers A2 and A3 for correcting the linearity error have better linearity than those constituted by the differential pair of transistors Q7, Q8, Q9 and Q10, those shown in FIG. The linearity can be further improved.

【００２３】図３は、この発明の他の実施例を示したも
のである。この実施例は差動増幅器Ａ2 ，Ａ3 の他の回
路例を示すものであり、図１と同一部分には同一の符号
を付して説明する。FIG. 3 shows another embodiment of the present invention. This embodiment shows another circuit example of the differential amplifiers A2 and A3, and the same parts as those in FIG. 1 are denoted by the same reference numerals.

【００２４】差動増幅器Ａ3 は、差動対トランジスタＱ
11，Ｑ12およびＱ13，Ｑ14と定電流源Ｉ6 ，Ｉ7 で、差
動増幅器Ａ4 は、差動対トランジスタＱ15，Ｑ16および
Ｑ17，Ｑ18と定電流源Ｉ8 ，Ｉ9 からそれぞれ構成して
いる。ここで差動対トランジスタＱ11，Ｑ12、Ｑ13，Ｑ
14、Ｑ15，Ｑ16、Ｑ17，Ｑ18の各エミッタ面積比は、
１：ｎ( ｎ≠１) のものを使用している。The differential amplifier A3 includes a differential pair transistor Q
The differential amplifier A4 is composed of differential pair transistors Q15, Q16 and Q17, Q18 and constant current sources I8, I9. Here, the differential pair transistors Q11, Q12, Q13, Q
14, Q15, Q16, Q17, Q18 each emitter area ratio is:
1: n (n ≠ 1) is used.

【００２５】このように、差動対トランジスタにエミッ
タ抵抗を入れない場合、差動増幅器として、ただの差動
対トランジスタのかわりに、エミッタ面積比が１：ｎ(
ｎ≠１) の差動対トランジスタを２組互い違いに組み合
わせて使用すると、差動増幅器としての直線性が改善さ
れることができる。As described above, when the emitter resistance is not inserted in the differential pair transistor, an emitter area ratio of 1: n (
When two pairs of (n ≠ 1) differential pairs are used alternately, linearity as a differential amplifier can be improved.

【００２６】図３の動作原理は図１と全く同じであり、
ここでは、具体的な数値を示しながら、図５とともに説
明する。トランジスタＱ5 ，Ｑ6 、Ｑ3 ，Ｑ4 がすべて
同一特性で電流増幅率も充分高いとし、抵抗Ｒ１，Ｒ２
の値をともに１ＫΩ、定電流源Ｉ1 の電流値を１ｍＡ、
定電流源Ｉ2 ，Ｉ3の電流値をともに０．５ｍＡと、図
５のグラフａ，ｂで示す直線性を計算したときの条件と
同じにしたとする。さらに、直線性の誤差を補正するた
めの差動対トランジスタＱ11，Ｑ12、Ｑ13，Ｑ14、Ｑ1
5，Ｑ16、Ｑ17，Ｑ18のエミッタ面積比を１：４に設定
し、定電流源Ｉ6，Ｉ7 ，Ｉ8 ，Ｉ9 にすべて０．０５
ｍＡとする。この条件で、入力電位差による利得Ｇの変
化を計算し、入力電位差０のときの利得で規格化したも
のは、図５のｃで示す特性となる。The operation principle of FIG. 3 is exactly the same as that of FIG.
Here, description will be given with reference to FIG. 5 while showing specific numerical values. The transistors Q5, Q6, Q3, Q4 are all assumed to have the same characteristics and a sufficiently high current amplification factor, and the resistors R1, R2
Is 1 KΩ, the current value of the constant current source I1 is 1 mA,
Together with 0.5mA current value of the constant current source I2, I3, graph a in FIG. 5, and were the same as the conditions when the calculated linearity indicated in terms of b. Further, differential pair transistors Q11, Q12, Q13, Q14, Q1 for correcting linearity errors.
5, the emitter area ratio of Q16, Q17 and Q18 is set to 1: 4, and the constant current sources I6, I7, I8 and I9 are all set to 0.05.
mA. Under these conditions, the change in the gain G due to the input potential difference is calculated and normalized by the gain when the input potential difference is 0, the characteristic shown in FIG. 5C.

【００２７】図３で示す差動増幅器も、入力ダイナミッ
クレンジ自体は、ほぼ±１Ｖと図５のグラフａで示す従
来例の場合と変わらないが、入力電位差による利得Ｇの
変化は図５のグラフｂで示す実施例よりさらに少なくな
っており、入力電位差がほぼ±０. ９Ｖの範囲で、利得
Ｇの変化が画像処理で直線性の目安となる１％以内の範
囲に納まる。The input dynamic range of the differential amplifier shown in FIG. 3 is also approximately ± 1 V, which is the same as that of the conventional example shown by the graph a in FIG. 5, but the change of the gain G due to the input potential difference is shown in the graph of FIG. b, the change in the gain G falls within a range of 1% or less, which is a measure of linearity in image processing, when the input potential difference is in a range of approximately ± 0.9 V.

【００２８】このように図３で示す実施例は、入力ダイ
ナミックレンジは大きくせずに、直線性１％の範囲を従
来例の±０. ４５Ｖから±０. ９Ｖに拡大していること
がわかる。これは、逆に入力ダイナミックレンジを小さ
く設定しても直線性が充分とれることになるため、その
ように設定することにより素子のばらつきによるＤＣオ
フセットも小さく、電圧配分でも無駄が無く、さらに負
帰還を利用していないので良好な高周波特性を持つ差動
増幅器が実現できている。Thus, in the embodiment shown in FIG. 3, the range of linearity of 1% is expanded from ± 0.45 V of the conventional example to ± 0.9 V without increasing the input dynamic range. . On the contrary, even if the input dynamic range is set to be small, sufficient linearity can be obtained. Therefore, by setting such a setting, the DC offset due to the variation of the elements is small, and there is no waste in the voltage distribution, and further, the negative feedback is provided. Therefore, a differential amplifier having good high-frequency characteristics can be realized.

【００２９】このように図３で示す実施例は、入力ダイ
ナミックレンジを大きく設定しなくても良好な直線性を
示すが、図２で示す実施例に比べやや回路が複雑になっ
ている。これは、図１で示す直線性誤差を補正する差動
増幅器Ａ2 ，Ａ3 として、ただの差動対トランジスタの
代わりに、エミッタ面積比が１：ｎ( ｎ≠１) の差動対
トランジスタを２組互い違いに組み合わせて使用してい
るからである。しかし図１で示す実施例の中の差動増幅
器Ａ2，Ａ3 の代わりというのではなく、全体として同
様の効果が出れば良いのであれば、この差動増幅器が２
つあるのを利用して回路をまとめることもできる。As described above, the embodiment shown in FIG. 3 shows good linearity without setting a large input dynamic range, but the circuit is slightly more complicated than the embodiment shown in FIG. This means that, as the differential amplifiers A2 and A3 for correcting the linearity error shown in FIG. 1, instead of a mere differential pair transistor, a differential pair transistor having an emitter area ratio of 1: n (n ≠ 1) is used. This is because they are alternately used in combination. However, instead of replacing the differential amplifiers A2 and A3 in the embodiment shown in FIG.
Circuits can also be put together by using the functions.

【００３０】図４は、この発明のもうーつの他の実施例
を示すもので、図４は図２のトランジスタＱ7 とＱ8 そ
れにトランジスタＱ9 とＱ10に対してエミッタ面積比を
１：ｎ（ｎ＝１）としたものである。全体としては、エ
ミッタ面積比が１：ｎの差動対トランジスタが２組ある
ため、図３で示す実施例の場合と同じ、入力ダイナミッ
クレンジを大きく設定することなく良好な直線性を示す
という効果が得られる。FIG. 4 shows another embodiment of the present invention. FIG. 4 shows a case where the emitter area ratio of the transistors Q7 and Q8 and the transistors Q9 and Q10 of FIG. 1). As a whole, since there are two pairs of differential pair transistors having an emitter area ratio of 1: n, the same effect as in the embodiment shown in FIG. 3 can be obtained in that good linearity is exhibited without setting a large input dynamic range. Is obtained.

【００３１】これまでと同様に、トランジスタＱ3 ，Ｑ
4 ，Ｑ5，Ｑ6 がすべて同一特性のトランジスタで電流
増幅率も充分高いとし、抵抗Ｒ１，Ｒ２の値を共に１Ｋ
Ω、定電流源Ｉ1 の電流値を１ｍＡ、定電流源Ｉ2 ，Ｉ
3 の電流値を共に０. ５ｍＡと図３の実施例の場合で図
５のグラフｃで示すの直線性を計算したときの条件と同
じにしたとする。さらに、直線性の誤差を補正するため
の差動増幅器を構成する差動対トランジスタＱ7 ´とＱ
8 ´、Ｑ9 ´とＱ10´のエミッタ面積比をそれぞれ１：
５に設定し、定電流源Ｉ４，Ｉ５の電流値にそれぞれ
０．０４２ｍＡを流したとする。この条件で、入力電位
差による利得Ｇの変化を計算し、入力電位差０のときの
利得で規格化したものを図５のグラフｄで示す。As before, the transistors Q3 and Q3
4, Q5 and Q6 are all transistors having the same characteristics and the current amplification factor is sufficiently high, and the values of the resistors R1 and R2 are both 1K.
Ω, the current value of the constant current source I1 is 1 mA, and the constant current sources I2 and I
It is assumed that both the current values of 0.5 and 0.5 mA are the same as the conditions for calculating the linearity shown in the graph c of FIG. 5 in the case of the embodiment of FIG. Further, the differential pair transistors Q7 'and Q7 forming a differential amplifier for correcting a linearity error
The emitter area ratios of 8 ', Q9' and Q10 'are respectively 1:
5, it is assumed that 0.042 mA is applied to the current values of the constant current sources I4 and I5. Under this condition, the change in the gain G due to the input potential difference is calculated and normalized by the gain when the input potential difference is 0 is shown by a graph d in FIG.

【００３２】この図５のｄを見てもわかるように、図４
で示す差動増幅器も、入力ダイナミックレンジ自体はほ
ぼ±１Ｖと図１のグラフで示す従来例の場合と変わらな
いが、入力電位差による利得Ｇの変化は図３で示す実施
例の場合とほぼ同様に、入力電位差がほぼ±０. ９Ｖの
範囲で、利得Ｇの変化が画像処理で直線性の目安となる
１％以内の範囲に納まる。As can be seen from FIG. 5D, FIG.
The input dynamic range of the differential amplifier shown in FIG. 1 is almost the same as that of the conventional example shown in the graph of FIG. 1, but the change of the gain G due to the input potential difference is almost the same as that of the embodiment shown in FIG. In addition, when the input potential difference is in a range of approximately ± 0.9 V, the change in the gain G falls within a range of 1% or less, which is a measure of linearity in image processing.

【００３３】このように図４で示す実施例によれば、入
力ダイナミックレンジは大きくせずに、直線性１％の範
囲を従来例の±０. ４５Ｖから±０. ９Ｖと図３で示す
実施例の場合と同様の良好な直線性の特性を、より少な
い素子数で実現することができる。As described above, according to the embodiment shown in FIG. 4, the range of linearity of 1% is changed from ± 0.45 V of the conventional example to ± 0.9 V in FIG. 3 without increasing the input dynamic range. The same good linearity characteristics as in the example can be realized with a smaller number of elements.

【００３４】上記した実施例では、良好な周波数特性を
損なわないようにしたものであったが、用途によって
は、直線性が良ければ多少周波数特性が悪くなってもか
まわない場合もある。その場合には、図２で示す実施例
の設定をかえることで、図４で示す実施例と同じ効果を
得ることもできる。[0034] In the embodiment described above, but which was obtained by so as not to impair the good frequency characteristics, in some applications, it may be slightly frequency characteristic was good if linearity may be deteriorated. In that case, the same effect as the embodiment shown in FIG. 4 can be obtained by changing the setting of the embodiment shown in FIG.

【００３５】また、図４で示す実施例の場合、差動対ト
ランジスタＱ7 ´，Ｑ8 ´およびＱ9 ´，Ｑ10´のエミ
ッタ面積比を１：ｎ( ｎ≠１) にすることで、無信号時
にこれらの差動対トランジスタのバランスを強制的にず
らすことで、さらに良好な直線性が得られている。これ
と同じ効果は、定電流源Ｉ2 ，Ｉ3 の電流値を小さくす
ることでも起こすことができる。このようにすれば、差
動対トランジスタＱ7 ´，Ｑ8 ´およびＱ9 ´，Ｑ10´
のエミッタ面積比を１：１のままで良いため、図４の実
施例の場合に比べ、さらに必要な素子数を減らすことが
でき、また定電流源Ｉ2 ，Ｉ3 の電流値が減るため、図
４で示す実施例の場合に比べ多少周波数特性が悪くなる
ものの、消費電力が少なくなるという特徴がある。In the case of the embodiment shown in FIG. 4, the emitter area ratio of the differential pair transistors Q7 ', Q8' and Q9 ', Q10' is set to 1: n (n 、 1) so that no signal is generated. By forcibly shifting the balance between these differential pair transistors, better linearity is obtained. The same effect can be obtained by reducing the current values of the constant current sources I2 and I3. In this way, the differential pair transistors Q7 ', Q8' and Q9 ', Q10'
Since the emitter area ratio can be kept at 1: 1, the number of necessary elements can be further reduced as compared with the embodiment of FIG. 4, and the current values of the constant current sources I2 and I3 are reduced. In comparison with the embodiment shown in FIG. 4, the frequency characteristic is slightly deteriorated, but the power consumption is reduced.

【００３６】具体的に数字を出して説明すると、図２で
示す実施例において、トランジスタＱ3 ，Ｑ4 ，Ｑ5 ，
Ｑ6 ，Ｑ7 ，Ｑ8 ，Ｑ9 ，Ｑ10がすべて同一特性のトラ
ンジスタで電流増幅率も充分高いとし、抵抗Ｒ1 ，Ｒ2
の値をともに１ＫΩ、定電流源１０７の電流値を１ｍＡ
と従来例で図５の直線性を計算したときの条件と同じに
し、定電流源Ｉ4 ，Ｉ5 の電流値をともに０. ０４２ｍ
Ａとする。ここで定電流源Ｉ2 ，Ｉ3 の電流値は、図５
のグラフｂを計算したときの１／５の０. １ｍＡにとも
に設定する。これにより差動対トランジスタＱ7 ，Ｑ8
およびＱ9 ，Ｑ10のエミッタ面積比を１：５に設定した
のと同じ効果が得られるため、図２で示す実施例の回路
でも設定に選ぶことによって図４で示す実施例と同じ良
好な直線性を得ることができる。More specifically, in the embodiment shown in FIG. 2, the transistors Q3, Q4, Q5,
Q6, Q7, Q8, Q9 and Q10 are all transistors having the same characteristics and the current amplification factor is sufficiently high, and the resistors R1 and R2
Are 1 KΩ and the current value of the constant current source 107 is 1 mA.
5 and the conventional example, the conditions were the same as when the linearity was calculated, and the current values of the constant current sources I4 and I5 were both 0.042 m.
A. Here, the current values of the constant current sources I2 and I3 are as shown in FIG.
Are set to 0.1 mA, which is 1/5 of the calculation of graph b. As a result, the differential pair transistors Q7, Q8
Since the same effect as when the emitter area ratio of Q9 and Q10 is set to 1: 5 can be obtained, the same good linearity as the embodiment shown in FIG. Can be obtained.

【００３７】[0037]

【発明の効果】以上記載したように、この発明の差動増
幅器によれば、入力ダイナミックレンジは大きくしなく
ても、直線性が大幅に向上するため、必要な直線性を確
保するのに入力ダイナミックレンジを、不必要に大きく
設定する必要がない。そのため素子ばらつきによるＤＣ
オフセットを小さくできたり、電圧配分の無駄を省ける
ばかりか、良好な高周波特性、良好な直線性をもつ差動
増幅器を実現することができる。As described above, according to the differential amplifier of the present invention, the linearity is greatly improved without increasing the input dynamic range. There is no need to set the dynamic range unnecessarily large. Therefore, DC due to device variation
Not only can the offset be reduced and the voltage distribution can be wasted, but also a differential amplifier having good high-frequency characteristics and good linearity can be realized.

【図面の簡単な説明】[Brief description of the drawings]

【図１】この発明のー実施例を示す回路図。FIG. 1 is a circuit diagram showing an embodiment of the present invention.

【図２】図１の回路を、より具体的に示した回路図。FIG. 2 is a circuit diagram more specifically showing the circuit of FIG. 1;

【図３】この発明の他の実施例を示す回路図。FIG. 3 is a circuit diagram showing another embodiment of the present invention.

【図４】この発明のもうーつの他の実施例を示す回路
図。FIG. 4 is a circuit diagram showing another embodiment of the present invention.

【図５】この発明と従来の効果を比較するための特性
図。FIG. 5 is a characteristic diagram for comparing the effect of the present invention with the effect of the related art.

【図６】従来の回路図。FIG. 6 is a conventional circuit diagram.

【図７】他の従来の回路図。FIG. 7 is another conventional circuit diagram.

【符号の説明】[Explanation of symbols]

Ａ1 〜Ａ3 …差動増幅器、Ｒ1 ，Ｒ2 …抵抗、Ｉ1〜Ｉ3
…定電流源、Ｑ3 〜Ｑ6 …トランジスタ、ＩＮ1，１１
１…入力端子、ＯＵＴ１，ＯＵＴ２…出力端子。A1 to A3: differential amplifier, R1, R2: resistance, I1 to I3
... constant current source, Q3-Q6 ... transistor, IN1, 11
1: Input terminal, OUT1, OUT2: Output terminal.

Claims (1)

(57)【特許請求の範囲】(57) [Claims] 【請求項１】 コレクタを第１の出力端子に、ベースを
第１の入力端子に、エミッタを第１の負荷を介して第１
の定電流源にそれぞれ接続した第１のトランジスタおよ
び、コレクタを第２の出力端子に、ベースを第２の入力
端子に、エミッタを第２の負荷を介して前記第１の定電
流源にそれぞれ接続した第２のトランジスタとからなる
第１の差動増幅器と、 ベースを前記第１の入力端子に、コレクタを電源に、エ
ミッタを第２の定電流源にそれぞれ接続した第３のトラ
ンジスタと、共通接続したエミッタを第４の定電流源に、一方のベー
スを前記第３のトランジスタのエミッタに、他方のベー
スを前記第１のトランジスタのエミッタに、一方のコレ
クタを前記第１の出力端子に、他方のコレクタを前記第
２の出力端子にそれぞれ接続した、第５および第６のト
ランジスタから構成され、前記第１のトランジスタのエ
ミッタ電位と前記第３のトランジスタのエミッタ電位と
の差動変化に基づき前記第１および第２の出力端子に電
流を加算する 第２の差動増幅器と、 ベースを前記第２の入力端子に、コレクタを前記電源
に、エミッタを第３の定電流源にそれぞれ接続した第４
のトランジスタと、共通接続したエミッタを第５の定電流源に、一方のベー
スを前記第４のトランジスタのエミッタに、他方のベー
スを前記第２のトランジスタのエミッタに、一方のコレ
クタを前記第２の出力端子に、他方のコレクタを前記第
１の出力端子にそれぞれ接続した、第７および第８のト
ランジスタから構成され、前記第２のトランジスタのエ
ミッタ電位と前記第４のトランジスタのエミッタ電位と
の差動変化に基づき前記第１および第２の出力端子に電
流を加算する 第３の差動増幅器とを有し、前記第２の差動増幅器は、 前記第５のトランジスタのエ
ミッタ面積と前記第６のトランジスタのエミッタ面積と
の比を１：ｎ（ｎ≠１）に設定することによりこれらの
無信号時エミッタ電流バランスがずれており、これによ
り前記第１のトランジスタのエミッタ電位と前記第３の
トランジスタのエミッタ電位との差動変化に対して前記
第１の出力端子と前記第２の出力端子に前記無信号時エ
ミッタ電 流バランスずれに起因する電流量を出力し、 前記第３の差動増幅器は、 前記第７のトランジスタのエ
ミッタ面積と前記第８のトランジスタのエミッタ面積と
の比を１：ｎ（ｎ≠１）に設定することによりこれらの
無信号時エミッタ電流バランスがずれており、これによ
り前記第２のトランジスタのエミッタ電位と前記第４の
トランジスタのエミッタ電位との差動変化に対して前記
第１の出力端子と前記第２の出力端子に前記無信号時エ
ミッタ電流バランスずれに起因する電流量を出力し、 前記第２の差動増幅器による前記電流の加算と前記第３
の差動増幅器による前記電流の加算とにより前記第１お
よび第２の入力端子から前記第１および第２の出力端子
までの直線性を改善する ことを特徴とする差動増幅器。1. A collector connected to a first output terminal, a base connected to a first input terminal, and an emitter connected to a first load terminal via a first load.
, A collector connected to a second output terminal, a base connected to a second input terminal, and an emitter connected to the first constant current source via a second load. A first differential amplifier comprising a connected second transistor; a third transistor having a base connected to the first input terminal, a collector connected to a power supply, and an emitter connected to a second constant current source; Connect the commonly connected emitter to the fourth constant current source
To the emitter of the third transistor and the other base.
One collector to the emitter of the first transistor.
Collector to the first output terminal and the other collector to the first output terminal.
5 and 6 respectively connected to the output terminals of
The first transistor
Mitter potential and emitter potential of the third transistor
To the first and second output terminals based on the differential change of
A second differential amplifier for summing current; a fourth differential amplifier having a base connected to the second input terminal, a collector connected to the power supply, and an emitter connected to the third constant current source.
Transistor and the commonly connected emitter to a fifth constant current source
To the emitter of the fourth transistor and the other base.
One collector to the emitter of the second transistor.
Collector to the second output terminal and the other collector to the second output terminal.
7 and 8 connected to the output terminal of
The second transistor
Mitter potential and emitter potential of the fourth transistor
To the first and second output terminals based on the differential change of
And a third differential amplifier for summing the currents , wherein the second differential amplifier has an output of the fifth transistor.
The emitter area and the emitter area of the sixth transistor
By setting the ratio of 1: n (n ≠ 1)
The emitter current balance is shifted when there is no signal.
Between the emitter potential of the first transistor and the third
With respect to the differential change with the emitter potential of the transistor,
The first output terminal and the second output terminal are connected to the non-signal
Outputs a current amount due to emitter current balance deviation, d of the third differential amplifier, said seventh transistor
The emitter area and the emitter area of said eighth transistor
By setting the ratio of 1: n (n ≠ 1)
The emitter current balance is shifted when there is no signal.
Between the emitter potential of the second transistor and the fourth
With respect to the differential change with the emitter potential of the transistor,
The first output terminal and the second output terminal are connected to the non-signal
The amount of current resulting from the shift of the current balance of the transmitter is output, and the addition of the current by the second differential amplifier and the third
The first and second currents are added by the differential amplifier of
And a second input terminal to the first and second output terminals
A differential amplifier characterized by improving the linearity up to .