JP3173524B2 - Unbalance / balance conversion circuit - Google Patents
Unbalance / balance conversion circuitInfo
- Publication number
- JP3173524B2 JP3173524B2 JP14802292A JP14802292A JP3173524B2 JP 3173524 B2 JP3173524 B2 JP 3173524B2 JP 14802292 A JP14802292 A JP 14802292A JP 14802292 A JP14802292 A JP 14802292A JP 3173524 B2 JP3173524 B2 JP 3173524B2
- Authority
- JP
- Japan
- Prior art keywords
- inverting
- signal
- output
- balance
- input terminal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Amplifiers (AREA)
- Networks Using Active Elements (AREA)
Description
【0001】[0001]
【産業上の利用分野】本発明は、入力信号に基づいて出
力信号をバランス調整容易にした広帯域アンバランス・
バランス変換回路に関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a wide-band unbalanced device that facilitates balance adjustment of an output signal based on an input signal.
The present invention relates to a balance conversion circuit.
【0002】[0002]
【従来の技術】従来におけるアンバランス・バランス変
換回路30は、図3に示すように、5つのオペアンプと
複数の抵抗から形成され、前段にはバランス信号抽出回
路31と、後段にはバランス入出力バッファー回路32
とで構成されている。2. Description of the Related Art As shown in FIG. 3, a conventional unbalance / balance conversion circuit 30 is formed of five operational amplifiers and a plurality of resistors, a balance signal extraction circuit 31 is provided at a preceding stage, and a balance input / output is provided at a subsequent stage. Buffer circuit 32
It is composed of
【0003】バランス信号抽出回路31の接続状態は,
入力信号を入力する入力端子31aがオペアンプA1の
プラス側入力端子32aに接続され、該オペアンプA1
の出力端子33とマイナス側入力端子34とが結線さ
れ、且つ抵抗R41を介してオペアンプA2のマイナス
側入力端子35に接続されている。The connection state of the balance signal extraction circuit 31 is as follows.
An input terminal 31a for inputting an input signal is connected to a positive-side input terminal 32a of the operational amplifier A1.
Is connected to the negative input terminal 35 of the operational amplifier A2 via a resistor R41.
【0004】このオペアンプA2のマイナス側入力端子
35は、抵抗R42を介してオペアンプA2の出力端子
36に接続され、オペアンプA2のプラス側入力端子3
7は、GNDに接地されている。The negative input terminal 35 of the operational amplifier A2 is connected to the output terminal 36 of the operational amplifier A2 via a resistor R42, and the positive input terminal 3 of the operational amplifier A2 is connected to the negative input terminal 35 of the operational amplifier A2.
7 is grounded to GND.
【0005】バランス入出力バッファー回路32は、オ
ペアンプA1の出力端子33がオペアンプA3のプラス
側入力端子40に接続されている。In the balanced input / output buffer circuit 32, the output terminal 33 of the operational amplifier A1 is connected to the positive input terminal 40 of the operational amplifier A3.
【0006】そしてオペアンプA3の出力端子41は、
抵抗R43を介してオペアンプA3のマイナス側入力端
子42に接続され、且つ抵抗R46の他端は、第1の出
力端子43と、抵抗R47、R52の一端とに接続され
ている。The output terminal 41 of the operational amplifier A3 is
The resistor R43 is connected to the negative input terminal 42 of the operational amplifier A3, and the other end of the resistor R46 is connected to the first output terminal 43 and one ends of the resistors R47 and R52.
【0007】又、オペアンプA3のマイナス側入力端子
42は、抵抗R44の一端に接続され、その他端は抵抗
R48を介してオペアンプA5のマイナス側入力端子4
7に接続されていると共に、抵抗R49を介してオペア
ンプA5の出力端子48に接続されている。The negative input terminal 42 of the operational amplifier A3 is connected to one end of a resistor R44, and the other end is connected to the negative input terminal 4 of the operational amplifier A5 via a resistor R48.
7 and to the output terminal 48 of the operational amplifier A5 via a resistor R49.
【0008】オペアンプA5の出力端子48は、抵抗R
50を介して、抵抗R51、R54の一端とに接続さ
れ、且つ第2の出力端子50に接続されている。The output terminal 48 of the operational amplifier A5 is connected to a resistor R
The second output terminal 50 is connected to one end of each of the resistors R51 and R54 via the first output terminal 50.
【0009】抵抗R47、R51の他端との中点(C
点)は、オペアンプA4のマイナス側入力端子45に接
続され、且つ抵抗R45を介してオペアンプA4の出力
端子44に接続されると共に、抵抗R44、R48の他
端の中点(D点)に接続されている。又、オペアンプA
5のプラス側入力端子49は、バランス信号抽出回路3
1のオペアンプA2の出力端子36と接続されている。The midpoint between the other ends of the resistors R47 and R51 (C
Point) is connected to the negative input terminal 45 of the operational amplifier A4, is connected to the output terminal 44 of the operational amplifier A4 via the resistor R45, and is connected to the middle point (point D) of the other ends of the resistors R44 and R48. Have been. Also, operational amplifier A
5 is connected to the balance signal extraction circuit 3.
It is connected to the output terminal 36 of one operational amplifier A2.
【0010】抵抗R52、R54の他端の中点には、可
変抵抗R53が接続されている。A variable resistor R53 is connected to the middle point of the other ends of the resistors R52 and R54.
【0011】尚、抵抗値は、抵抗R41、R42が同値
であり、抵抗R44、R48が同値であり、抵抗R4
3、R44、R47、R51が同値であり、抵抗R5
2、54が同値であり、抵抗R46、R50が同値であ
り、抵抗R45は抵抗R43の半分の抵抗値である。The resistors R41 and R42 have the same value, the resistors R44 and R48 have the same value, and the resistor R4 has the same value.
3, R44, R47, and R51 have the same value, and the resistor R5
2 and 54 have the same value, the resistors R46 and R50 have the same value, and the resistor R45 has a half resistance value of the resistor R43.
【0012】上記接続関係で構成されたアンバランス・
バランス変換回路30において、入力端子31から入力
された一定の電圧を有する入力信号は、オペアンプA1
で反転増幅されて、所定の電圧からなる反転バランス信
号(A点の電位)を発生させ、同時に、バランス入出力
バッファー回路32の、オペアンプA3のプラス側入力
端子40に入力される。[0012] The unbalanced connection constituted by the above connection relationship
In the balance conversion circuit 30, an input signal having a constant voltage input from the input terminal 31 is supplied to the operational amplifier A1.
To generate an inverted balance signal (potential at point A) consisting of a predetermined voltage, and at the same time, to the positive input terminal 40 of the operational amplifier A3 of the balance input / output buffer circuit 32.
【0013】同時に、前記反転バランス信号は、オペア
ンプA2のマイナス側入力端子35に入力される。該オ
ペアンプA2のマイナス側入力端子35に入力された反
転バランス信号は、非反転増幅されて所定電圧の非反転
バランス信号(B点の電位)を発生させる。該非反転バ
ランス信号は、バランス入出力バッファー回路32の、
オペアンプA5のプラス側入力端子49に入力される。At the same time, the inverted balance signal is input to the negative input terminal 35 of the operational amplifier A2. The inverted balance signal input to the minus input terminal 35 of the operational amplifier A2 is non-inverted and amplified to generate a non-inverted balance signal (potential at point B) of a predetermined voltage. The non-inverted balance signal is supplied to the balance input / output buffer circuit 32,
The signal is input to the positive input terminal 49 of the operational amplifier A5.
【0014】バランス入出力バッファー回路32のオペ
アンプA3、A5に入力された反転バランス信号及び非
反転バランス信号は、夫々非反転増幅されて、第1の出
力端子43からはホット出力信号が出力され、第2の出
力端子50からはコールド出力信号が出力される。The inverted balance signal and the non-inverted balance signal input to the operational amplifiers A3 and A5 of the balance input / output buffer circuit 32 are respectively non-inverted and amplified, and a hot output signal is output from a first output terminal 43. A cold output signal is output from the second output terminal 50.
【0015】同時に、ホット出力信号とコールド出力信
号は、抵抗R47及び抵抗R51を介して中点電位(C
点)を発生させる。該中点電位(C点)とGND(接
地)との差をオペアンプA4に入力して差動増幅された
信号は、オペアンプA3及びオペアンプ5の基準電位
(D点)にフイードバックされる。At the same time, the hot output signal and the cold output signal are supplied to the midpoint potential (C) via the resistors R47 and R51.
Point). The difference between the midpoint potential (point C) and GND (ground) is input to the operational amplifier A4, and the differentially amplified signal is fed back to the reference potential (point D) of the operational amplifier A3 and the operational amplifier 5.
【0016】従って、バランス入出力バッファー回路3
2の、第1の出力端子43と第2の出力端子50との接
続方法に拘らず一定の出力を出す事が出来る。Therefore, the balanced input / output buffer circuit 3
2, a constant output can be output regardless of the connection method between the first output terminal 43 and the second output terminal 50.
【0017】ここで、バランス入出力バッファー回路3
2の、オペアンプA3とオペアンプA5との回路構成
は,夫々非反転増幅回路になっているので、回路全体の
利得(Gt)は、 Gt={2×(R43+R44)}/R44 の関係が成立する。尚、抵抗R43の抵抗値は抵抗R4
9と等しく、抵抗R44の抵抗値は抵抗R48に等し
い。Here, the balanced input / output buffer circuit 3
2, the circuit configuration of the operational amplifier A3 and the operational amplifier A5 is a non-inverting amplifier circuit. Therefore, the gain (Gt) of the entire circuit satisfies the relationship of Gt = {2 × (R43 + R44)} / R44. . Note that the resistance value of the resistor R43 is the resistance of the resistor R4.
9 and the resistance of the resistor R44 is equal to the resistor R48.
【0018】又、バランス入出力バッファー回路32
の、ホット出力信号を出力する回路構成と、コールド出
力信号を出力する回路構成とは、対称な素子等で構成さ
れている。The balance input / output buffer circuit 32
The circuit configuration for outputting the hot output signal and the circuit configuration for outputting the cold output signal are composed of symmetric elements and the like.
【0019】従って、バランス入出力バッファー回路3
2の、第1の出力端子43側と第2の出力端子50側と
では、動作条件が揃い、同一オペアンプであって同一の
機能が働くような理想的なオペアンプであれば、入出力
の遅延及び位相差も生じないことなる。Therefore, the balance input / output buffer circuit 3
2, the operating conditions are uniform between the first output terminal 43 side and the second output terminal 50 side, and if the operational amplifier is an ideal operational amplifier having the same function, the input / output delay And no phase difference occurs.
【0020】[0020]
【発明が解決しようとする課題】しかしながら、上記説
明した従来技術によるアンバランス・バランス変換回路
30の、バランス信号抽出回路31では、オペアンプA
1で反転バランス信号を発生させ、該反転バランス信号
をオペアンプA2に入力して非反転バランス信号を発生
させているため、反転バランス信号と非反転バランス信
号とで位相のずれが生じ、特に高周波になるに従ってず
れる確率が多く発生していた。However, the balanced signal extraction circuit 31 of the unbalanced / balanced conversion circuit 30 according to the prior art described above uses the operational amplifier A
1, the inverted balance signal is generated, and the inverted balance signal is input to the operational amplifier A2 to generate the non-inverted balance signal. Therefore, a phase shift occurs between the inverted balance signal and the non-inverted balance signal. The probability of shifting as much as possible occurred.
【0021】このような位相のずれた反転バランス信号
と非反転バランス信号とが、バランス入出力バッファー
回路32に入力された場合には、中点電位(C点)で位
相のずれた信号となって、オペアンプA3とオペアンプ
A5とにフイードバックされる。When such an inverted balance signal and a non-inverted balance signal whose phases are shifted are input to the balance input / output buffer circuit 32, they become signals whose phases are shifted at the midpoint potential (point C). Thus, the feedback is made to the operational amplifier A3 and the operational amplifier A5.
【0022】そのため基準電位(D点)は、バランス信
号抽出回路31から入力されてくる反転バランス信号と
非反転バランス信号とに対して、位相のずれた基準電位
となって、結局は発振状態になる問題点があった。Therefore, the reference potential (point D) becomes a reference potential which is out of phase with respect to the inverted balance signal and the non-inverted balance signal input from the balance signal extracting circuit 31, and eventually becomes an oscillation state. There was a problem.
【0023】従って、入力信号に基づき、バランスのと
れた複数の出力信号を得る場合に高帯域であっても発振
のしない、且つ出力側がアンバランスな接続状態であっ
ても、バランスのとれた出力信号を得ることに解決しな
ければならない課題を有している。Therefore, when a plurality of balanced output signals are obtained based on the input signal, no oscillation occurs even in a high band, and even if the output side is in an unbalanced connection state, a balanced output signal is obtained. There is a problem that must be solved in obtaining a signal.
【0024】[0024]
【課題を解決するための手段】上記従来例の課題を解決
する具体的手段として本発明は、(1)入力信号を非反
転増幅して非反転バランス信号を生成する非反転増幅器
と該非反転バランス信号を反転増幅して反転バランス信
号を生成する反転増幅器とからなり、前記非反転増幅器
の出力端子は抵抗を介して反転入力端子に接続すると共
に前記反転増幅器の反転入力端子に接続し、前記反転増
幅器の出力端子は抵抗を介して反転入力端子に接続する
と共に非反転入力端子をグランドに接続したバランス信
号抽出回路と、前記非反転バランス信号を非反転増幅し
てホット出力信号を生成する第1の非反転増幅器と前記
反転バランス信号を非反転増幅してコールド出力信号を
生成する第2の非反転増幅器とからなり、前記第1の非
反転増幅器の出力端子は抵抗を介して反転入力端子に接
続すると共に該反転入力端子は抵抗を介してグランドに
接続し、前記第2の非反転増幅器の出力端子は抵抗を介
して反転入力端子に接続すると共に該反転入力端子は抵
抗を介してグランドに接続したバランス入出力バッフア
ー回路と、前記第1及び第2の非反転増幅器のそれぞれ
の出力側に、アンバランス状態で接続された場合であっ
ても、バランス状態に接続したと同等の振幅を維持する
ブートストラップ帰還回路と、からなるアンバランス・
バランス変換回路。 (2)前記第1及び第2の非反転増幅器は、 完全対称に
形成したことを特徴とする(1)に記載のアンバランス
・バランス変換回路。(3)前記ブートストラップ帰還回路は、前記第1の非
反転増幅器の入力端子が抵抗を介して第2の非反転増幅
器の非反転入力端子に接続され、前記第2の非反転増幅
器の入力端子が抵抗を介して前記第1の非反転増幅器の
非反転入力端子に接続されていること を特徴とする
(1)に記載のアンバランス・バランス変換回路。(4)前記非反転増幅器及び前記反転増幅器のそれぞれ
には、前記反転バランス信号及び前記非反転バランス信
号を調整する調整手段を設け、該調整手段の少なくとも
一方の調整によって、前記第1及び第2の非反転増幅器
で生成するホット出力信号及びコールド出力信号のバラ
ンス状態を維持させること を特徴とする( 1)に記載し
たアンバランス・バランス変換回路。(5) 調整手段は、半固定抵抗であることを特徴とする
(4)に記載のアンバランス・バランス変換回路。As concrete means for solving the problems of the above-mentioned conventional example, the present invention provides the following :
Non-inverting amplifier that generates non-inverting balance signal by inverting amplification
And the non-inverted balance signal is inverted and amplified to obtain the inverted balance signal.
And a non-inverting amplifier for generating a signal.
Output terminal is connected to the inverting input terminal via a resistor.
Connected to the inverting input terminal of the inverting amplifier, and
The output terminal of the band is connected to the inverting input terminal via a resistor
And a non-inverting input terminal connected to ground
Signal extraction circuit and non-inverted amplification of the non-inverted balance signal
A first non-inverting amplifier for generating a hot output signal and
Non-inverting amplification of the inverted balance signal and cold output signal
And a second non-inverting amplifier for generating the first non-inverting amplifier.
The output terminal of the inverting amplifier is connected to the inverting input terminal via a resistor.
And the inverting input terminal is connected to ground via a resistor.
And the output terminal of the second non-inverting amplifier is connected via a resistor.
Connected to the inverting input terminal and
Balanced input / output buffer connected to ground via a resistor
Circuit and each of the first and second non-inverting amplifiers
Is connected to the output side of the
Maintains the same amplitude as when connected in a balanced state
An unbalanced circuit consisting of a bootstrap feedback circuit and
Balance conversion circuit. (2) The unbalanced / balanced conversion circuit according to (1) , wherein the first and second non-inverting amplifiers are formed completely symmetrically. (3) The bootstrap feedback circuit includes the first
The input terminal of the inverting amplifier is connected to the second non-inverting amplifier via a resistor.
The second non-inverting amplifier connected to the non-inverting input terminal of the
Input terminal of the first non-inverting amplifier via a resistor
Characterized by being connected to a non-inverting input terminal
The unbalance-balance conversion circuit according to (1) . (4) Each of the non-inverting amplifier and the inverting amplifier
The inverted balance signal and the non-inverted balance signal
Adjusting means for adjusting the signal, at least one of the adjusting means
The first and second non-inverting amplifiers by one adjustment
Of hot output signal and cold output signal generated by
The unbalanced / balanced conversion circuit according to ( 1) , wherein the unbalanced state is maintained . (5) The unbalance-balance conversion circuit according to (4), wherein the adjusting means is a semi-fixed resistor.
【0025】[0025]
【作用】バランス入出力バッファー回路のホット出力信
号側とコールド出力信号側とに、夫々ブートストラップ
帰還回路を設け、夫々の信号によって、互いに出力信号
を制御するようにしたので、バランス入出力バッファー
回路の出力側がアンバランス状態になってもバランス状
態と同じ振幅を維持した出力が得られる。A bootstrap feedback circuit is provided on each of the hot output signal side and the cold output signal side of the balanced input / output buffer circuit, and the output signals are controlled by the respective signals. Even if the output side becomes unbalanced, an output maintaining the same amplitude as in the balanced state can be obtained.
【0026】又、アンバランス・バランス変換回路は完
全同一対称とした構成にすることによって、高帯域にお
ける歪や位相のずれを防止して発振状態を回避すること
ができる。The unbalanced / balanced conversion circuit has a completely identical symmetry, so that distortion and phase shift in a high band can be prevented and an oscillation state can be avoided.
【0027】更に、バランス信号抽出回路に調整手段を
備えたことによって、バランス入出力バッファー回路を
構成する素子の微少な動作変動に対して、適切なバラン
ス状態を維持した出力を可能とする。Further, by providing the balance signal extracting circuit with adjusting means, it is possible to output the signal while maintaining an appropriate balance state with respect to minute operation fluctuations of the elements constituting the balance input / output buffer circuit.
【0028】[0028]
【実施例】次に、本発明を図示の実施例に基づいて詳し
く説明する。尚、オペアンプについては従来例と同一で
あるので同一符号を付して説明する。図1に示した第1
の実施例において、アンバランス・バランス変換回路1
は、バランス信号抽出回路2とバランス入出力バッファ
ー回路3とから構成されており、これらの回路の接続関
係を説明してから動作及び機能的な面を説明をする。DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS The present invention will be described in detail with reference to the illustrated embodiments. Since the operational amplifier is the same as that of the conventional example, the description will be given with the same reference numerals. The first shown in FIG.
In the embodiment, the unbalance-balance conversion circuit 1
Is composed of a balance signal extraction circuit 2 and a balance input / output buffer circuit 3. The operation and functional aspects will be described after describing the connection relationship between these circuits.
【0029】バランス信号抽出回路2は、非反転増幅器
及び反転増幅器である2つのオペアンプと4つの抵抗か
ら構成され、その接続関係は、入力信号を入力する入力
端子4が、オペアンプA1の反転入力端子であるプラス
側入力端子5に接続され、該オペアンプA1の出力端子
6は可変抵抗R3を介してオペアンプA1の反転入力端
子であるマイナス側入力端子7に接続されている。The balance signal extraction circuit 2 is a non-inverting amplifier
And two operational amplifiers, which are inverting amplifiers, and four resistors. The connection relationship is such that an input terminal 4 for inputting an input signal is connected to a plus side input terminal 5 which is an inverting input terminal of an operational amplifier A1. An output terminal 6 of A1 is an inverting input terminal of an operational amplifier A1 via a variable resistor R3.
It is connected to a negative input terminal 7 which is a child .
【0030】このオペアンプA1のマイナス側入力端子
7は、抵抗R2を介してオペアンプA2のマイナス側入
力端子8及び可変抵抗R5の一端に接続されている。The negative input terminal 7 of the operational amplifier A1 is connected to the negative input terminal 8 of the operational amplifier A2 and one end of the variable resistor R5 via a resistor R2.
【0031】可変抵抗R5の他端は、オペアンプA2の
出力端子9に接続され、且つオペアンプA2のプラス側
入力端子10はGNDに接地されている。The other end of the variable resistor R5 is connected to the output terminal 9 of the operational amplifier A2, and the positive input terminal 10 of the operational amplifier A2 is grounded to GND.
【0032】バランス入出力バッファー回路3は、第1
及び第2の非反転増幅器である2つのオペアンプと12
個の抵抗から構成され、その接続関係は、バランス信号
抽出回路2の出力端子6に接続されている抵抗R4を介
してオペアンプA3の反転入力端子であるプラス側入力
端子11に接続されている。The balance input / output buffer circuit 3 has a first
And two operational amplifiers as second non-inverting amplifiers and 12
The resistor R4 is connected to the output terminal 6 of the balance signal extraction circuit 2 and is connected to the positive input terminal 11 which is the inverting input terminal of the operational amplifier A3.
【0033】そして、該オペアンプA3の出力端子12
は、抵抗R9を介して第1の出力端子16に接続されて
いる。The output terminal 12 of the operational amplifier A3
Is connected to the first output terminal 16 via the resistor R9.
【0034】又、第1の出力端子16は、抵抗R15、
R16とを介してオペアンプA4の非反転入力端子であ
るプラス側入力端子15に接続されている。The first output terminal 16 is connected to a resistor R15,
A non-inverting input terminal of the operational amplifier A4 through R16.
It is connected to the positive input terminal 15 that.
【0035】オペアンプA3の出力端子12は、抵抗R
10の一端に接続され、該抵抗R10の他端はオペアン
プA3の反転入力端子であるマイナス側入力端子13に
接続されると共に、抵抗R11の一端に接続されてい
る。The output terminal 12 of the operational amplifier A3 is connected to a resistor R
The other end of the resistor R10 is connected to a minus input terminal 13 which is an inverting input terminal of the operational amplifier A3, and is also connected to one end of a resistor R11.
【0036】抵抗R11の他端は、GNDに接続されて
いると共に、抵抗R12の一端に接続され、該抵抗R1
2の他端はオペアンプA4の反転入力端子であるマイナ
ス側入力端子13aに接続されていると共に、抵抗R1
3の一端に接続されている。The other end of the resistor R11 is connected to GND and to one end of a resistor R12.
2 is connected to a negative input terminal 13a, which is an inverting input terminal of an operational amplifier A4, and has a resistor R1.
3 is connected to one end.
【0037】この抵抗R13の他端はオペアンプA4の
出力端子14に接続され、該出力端子14は抵抗R14
を介して第2の出力端子17に接続されている。又、第
2の出力端子17は、抵抗R8、R7とを介してオペア
ンプA3の非反転入力端子であるプラス側入力端子11
に接続されている。The other end of the resistor R13 is connected to an output terminal 14 of an operational amplifier A4.
Is connected to the second output terminal 17 via the. The second output terminal 17 is connected to the plus side input terminal 11 which is a non-inverting input terminal of the operational amplifier A3 via the resistors R8 and R7.
It is connected to the.
【0038】尚、抵抗値は、抵抗R4、R6、R11、
R12が同値であり、抵抗R7、R10、R13、R1
6が同値であり、抵抗R8、R15が同値であり、抵抗
R9、R14が同値である。Incidentally, the resistance value is represented by resistors R4, R6, R11,
R12 has the same value and resistors R7, R10, R13, R1
6 have the same value, the resistors R8 and R15 have the same value, and the resistors R9 and R14 have the same value.
【0039】上記接続状態にあるアンバランス・バラン
ス変換回路1の、第1のブートストラップ帰還回路3a
は、バランス入出力バッファー回路3の第2の出力端子
17と接続されている抵抗R8、抵抗R7を介してオペ
アンプA3のプラス側入力端子11に接続された構成で
ある。The first bootstrap feedback circuit 3a of the unbalanced / balanced conversion circuit 1 in the connection state
Is configured to be connected to the plus side input terminal 11 of the operational amplifier A3 via the resistors R8 and R7 connected to the second output terminal 17 of the balanced input / output buffer circuit 3.
【0040】また、第2のブートストラップ帰還回路3
bは、オペアンプA3側の第1の出力端子16と接続さ
れている抵抗R15、R16を介してオペアンプA4の
プラス側入力端子15に接続された構成である。The second bootstrap feedback circuit 3
“b” is configured to be connected to the plus-side input terminal 15 of the operational amplifier A4 via the resistors R15 and R16 connected to the first output terminal 16 of the operational amplifier A3.
【0041】このように形成された第1のブートストラ
ップ帰還回路3aと第2のブートストラップ帰還回路3
bとは、夫々のオペアンプA3、A4からの出力信号
(ホット出力信号とコールド出力信号)によって、お互
いのオペアンプA3、A4へ入力される信号を制御する
ようにしてバランス状態を維持した出力信号(ホット出
力信号とコールド出力信号)を出力する。The first bootstrap feedback circuit 3a and the second bootstrap feedback circuit 3 thus formed
b is an output signal (a balanced output signal) that controls the signals input to the operational amplifiers A3 and A4 by the output signals (hot output signal and cold output signal) from the operational amplifiers A3 and A4, respectively. Hot output signal and cold output signal).
【0042】ところで、アンバランス・バランス変換回
路1のバランス信号抽出回路2は、前記した接続状態、
即ちオペアンプA1、抵抗R2、R3とを組み合わせて
形成された反転増幅回路と、オペアンプA2、抵抗R
2、R5とを組み合わせて形成された非反転増幅回路と
から構成されている。Incidentally, the balance signal extraction circuit 2 of the unbalance-balance conversion circuit 1 has the connection state described above.
That is, an inverting amplifier circuit formed by combining the operational amplifier A1, the resistors R2 and R3, and the operational amplifier A2 and the resistor R
2, and a non-inverting amplifier circuit formed by combining R5.
【0043】このような構成により、バランス信号抽出
回路2は入力バッファーを兼ねることができ、入出力の
遅延及び位相差が少ないアンバランス・バランス変換回
路1を構成することができる。With such a configuration, the balance signal extraction circuit 2 can also serve as an input buffer, and the unbalance / balance conversion circuit 1 with a small input / output delay and a small phase difference can be configured.
【0044】即ち、オペアンプA2のプラス側入力端子
10は、GNDに接続して常に0vに維持している状態
で、入力端子4に入力信号4aとして電圧Eiを印加し
た場合には、オペアンプA1のマイナス側入力端子7側
(A点)は電圧Eiを発生させ、且つオペアンプA2の
マイナス側入力端子8側(B点)は電圧0Vになるよう
にして、反転バランス信号(C点)及び非反転バランス
信号(D点)を発生させる。That is, when the voltage Ei is applied to the input terminal 4 as the input signal 4a while the positive input terminal 10 of the operational amplifier A2 is connected to GND and is always maintained at 0 V, the positive input terminal 10 of the operational amplifier A1 The negative input terminal 7 (point A) generates the voltage Ei, and the negative input terminal 8 (point B) of the operational amplifier A2 has a voltage of 0 V, so that the inverted balance signal (point C) and the non-inverted signal are obtained. A balance signal (point D) is generated.
【0045】このように設定された、オペアンプA1と
オペアンプA2の出力信号の振幅のバランス条件及び利
得(以下Gaで表わす)は以下のようにして求めること
ができる。The balance condition and the gain (hereinafter referred to as Ga) of the amplitudes of the output signals of the operational amplifier A1 and the operational amplifier A2 set as described above can be obtained as follows.
【0046】いま、入力端子4からの入力信号4aの電
位をEi、A点の電位をEa、B点の電位をEb、C点
の電位をEc、D点の電位をEdとすると、Ea=E
i、Eb=0vであるから、 Ec=−(R3/R2)×Ei Ed={(R2+R5)/R2}×Ei の関係が成立する。Assuming that the potential of the input signal 4a from the input terminal 4 is Ei, the potential of the point A is Ea, the potential of the point B is Eb, the potential of the point C is Ec, and the potential of the point D is Ed. E
Since i and Eb = 0v, the relationship of Ec = − (R3 / R2) × Ei Ed = {(R2 + R5) / R2} × Ei holds.
【0047】この時のオペアンプA1とオペアンプA2
のバランス条件をR5=(R2+R3)と設定すれば、
Ec=−Edの関係が成立し、利得は、 Ga=Ec−(−Ed)=2R5/R2×Ei の関係が成立し、可変抵抗R5によって決まることがわ
かる。At this time, the operational amplifier A1 and the operational amplifier A2
By setting the balance condition of R5 = (R2 + R3),
It can be seen that the relationship Ec = -Ed holds, and the gain holds the relationship Ga = Ec-(-Ed) = 2R5 / R2 × Ei, which is determined by the variable resistor R5.
【0048】次に、アンバランス・バランス変換回路1
のバランス入出力バッファー回路3について説明する。
このバランス入出力バッファー回路3は、前記した第1
のブートストラップ帰還回路3aと、第2のブートスト
ラップ帰還回路3bと、オペアンプA3と抵抗R10、
R11とから構成された非反転増幅回路3cと、オペア
ンプA4と抵抗R12、R13とから構成された非反転
増幅回路3dとから構成されている。Next, the unbalance / balance conversion circuit 1
The balance input / output buffer circuit 3 will be described.
The balanced input / output buffer circuit 3
, A second bootstrap feedback circuit 3b, an operational amplifier A3 and a resistor R10,
A non-inverting amplifier circuit 3c including R11 and a non-inverting amplifier circuit 3d including an operational amplifier A4 and resistors R12 and R13.
【0049】この、非反転増幅回路3c、3dは、差動
入力型のオペアンプを使った差動増幅回路を基本とし
て、第1の出力端子16側と第2の出力端子17側とが
アンバランスな状態で接続された場合でも、バランス状
態で接続された時と同等の振幅を維持させるために、第
1及び第2のブースストラップ帰還回路3a、3bによ
るフイードバックをかけたものである。The non-inverting amplifier circuits 3c and 3d are based on a differential amplifier circuit using a differential input type operational amplifier, and the first output terminal 16 and the second output terminal 17 are unbalanced. Even when the connection is made in a proper state, feedback is applied by the first and second bootstrap feedback circuits 3a and 3b in order to maintain the same amplitude as that when the connection is made in a balanced state.
【0050】更に、非反転増幅回路3c、3dは完全対
称な回路になっているため、第1の出力端子16側と第
2の出力端子17側との動作が等しく、且つオペアンプ
A3とオペアンプA4とを同一機能を有するオペアンプ
を使用する限り、入出力の遅延と位相反転は揃っている
ので出力電圧を発生させるタイミングも揃い、高周波領
域であっても位相のずれが生じることがない。Further, since the non-inverting amplifier circuits 3c and 3d are completely symmetrical circuits, the operations of the first output terminal 16 side and the second output terminal 17 side are equal, and the operational amplifier A3 and the operational amplifier A4 As long as an operational amplifier having the same function is used, the input / output delay and the phase inversion are the same, so that the timing for generating the output voltage is also the same, and no phase shift occurs even in the high frequency region.
【0051】次に、出力側におけるアンバランス状態及
びバランス状態の時に得られる出力側の振幅及び利得
(以下Gtで表わす)について説明する。Next, the output amplitude and gain (hereinafter, referred to as Gt) obtained in the unbalanced state and the balanced state on the output side will be described.
【0052】以下、ホット出力信号の出力電圧をEh、
コールド出力信号の出力電圧をEoで表わし、入力端子
4からの入力信号の入力電圧はEiで表わす。Hereinafter, the output voltage of the hot output signal is Eh,
The output voltage of the cold output signal is represented by Eo, and the input voltage of the input signal from input terminal 4 is represented by Ei.
【0053】[1].第1の出力端子16からのホット
出力信号と、第2の出力端子17からのコールド出力信
号とがバランスのとれた状態で出力する場合には、抵抗
R8、R9よりも抵抗R10、R11の抵抗値が大きい
こと、及び抵抗R14、R15よりも抵抗R12、R1
3の抵抗値が大きいことを条件として以下の出力電圧及
び利得を得ることができる。[1]. When the hot output signal from the first output terminal 16 and the cold output signal from the second output terminal 17 are output in a balanced state, the resistances of the resistors R10 and R11 are better than those of the resistors R8 and R9. The value is large, and the resistors R12 and R1 are larger than the resistors R14 and R15.
The following output voltage and gain can be obtained provided that the resistance value of No. 3 is large.
【0054】即ち、バランスが取れている場合の出力電
圧Eh及びEoの関係は, コールド出力信号の出力電圧Eo側は、 (R5/R2)×Ei) −[R12×{(R1/R2)×Ei−Eo}]/(R12+R15) =(R1×R15×Ei−R2×R15×Eo)/{R2×(R12+R15) ……(1) の関係が成立する。That is, the relationship between the output voltages Eh and Eo when the balance is maintained is as follows: The output voltage Eo side of the cold output signal is (R5 / R2) × Ei) − [R12 × {(R1 / R2) × Ei−Eo}] / (R12 + R15) = (R1 × R15 × Ei−R2 × R15 × Eo) / {R2 × (R12 + R15) (1)
【0055】ホット出力信号の出力電圧Eh側は、 {R11/(R11+R10)}×Eh……(2) の関係が成立する。On the output voltage Eh side of the hot output signal, a relationship of {R11 / (R11 + R10)} × Eh (2) is established.
【0056】ここでEh及びEcは、第1の出力端子1
6側と第2の出力端子17側とのバランスの状態が取れ
た出力であるから、Eh=Eoの関係が成立する。従っ
て、上記(1)、(2)式は等号の関係になる。即ち、 (R1×R15×Ei−R2×R15×Eo)/{R2×(R12+R15) ={R11/(R11+R10)}×Eh……(3) の関係が導かれる。Here, Eh and Ec are the first output terminal 1
Since the output is in a balanced state between the sixth output terminal 17 and the second output terminal 17, the relationship of Eh = Eo is established. Therefore, the above equations (1) and (2) have an equal sign relationship. That is, the following relationship is derived: (R1 × R15 × Ei−R2 × R15 × Eo) / {R2 × (R12 + R15) = {R11 / (R11 + R10)} × Eh (3)
【0057】ここで、抵抗の値は、R11=R12、R
10=R15であるから、上記(3)式は、 R2×R4×Eh=R1×R10×Ei−R2×R4×Eo の関係を導き出すことができる。Here, the value of the resistance is R11 = R12, R
Since 10 = R15, the above equation (3) can derive the following relationship: R2 × R4 × Eh = R1 × R10 × Ei−R2 × R4 × Eo.
【0058】従って、利得(Gt)は、 Gt=Eh−Eo={(R1×R10)/(R2×R11)}×Ei……(4) の関係が得られる。Therefore, the gain (Gt) has the following relationship: Gt = Eh−Eo = {(R1 × R10) / (R2 × R11)} × Ei (4)
【0059】[2].次に、アンバランスの出力の場合
であって、第2の出力端子17であるコールド出力信号
側をGNDに接続した場合には、 コールド出力信号の出力電圧Ec側は、Eo=0vで
あるから、 [(R1×R10)/{R2×(R11+R10)}]×Ei……(5) の関係が成立する。[2]. Next, in the case of unbalanced output, when the cold output signal side as the second output terminal 17 is connected to GND, the output voltage Ec side of the cold output signal is Eo = 0v. , [(R1 × R10) / {R2 × (R11 + R10)}] × Ei (5)
【0060】ホット出力信号の出力電圧Eh側は、 {R11/(R11+R10)}×Eh……(6) の関係が成立する。The relationship of {R11 / (R11 + R10)} × Eh (6) is established on the output voltage Eh side of the hot output signal.
【0061】従って、第1の出力端子16のホット出
力信号である出力電圧Ehは、(5)、(6)式より、 Eh={(R1×R10)/(R2×R11})×Ei……(7) の関係が導き出される。Therefore, the output voltage Eh, which is the hot output signal of the first output terminal 16, is given by Eh = {(R1 × R10) / (R2 × R11}) × Ei from the equations (5) and (6). .. (7) is derived.
【0062】[3].次にアンバランスの出力の場合で
あって、第1の出力端子16のホット出力信号側をGN
Dに接続した場合には、 コールド出力信号の出力電圧Eo側は Eh=0で
あるから、 [(R1×R5)/{R2×(R4+R5)}]×Ei……(8) の関係が成立する。[3]. Next, in the case of unbalanced output, the hot output signal side of the first output terminal 16 is set to GN.
When connected to D, since the output voltage Eo side of the cold output signal is Eh = 0, the relationship of [(R1 × R5) / {R2 × (R4 + R5)}] × Ei is established. I do.
【0063】ホット出力信号の出力電圧Eh側は、 [R4/{R2×(R4+R5)}]×Eo……(9) の関係が成立する。On the output voltage Eh side of the hot output signal, a relationship of [R4 / {R2 × (R4 + R5)}] × Eo (9) is established.
【0064】従って、第2の出力端子17のコールド
出力信号である出力電圧Eoは、(8)、(9)式よ
り、 Eo=−{(R1×R10)/(R2×R11})×Ei……(10) の関係を導き出すことができる。Therefore, the output voltage Eo, which is the cold output signal of the second output terminal 17, is given by Eo = − {(R1 × R10) / (R2 × R11}) × Ei from the equations (8) and (9). .. (10) can be derived.
【0065】このようにして、上記(4)、(7)、
(10)式に示したように、バランス入出力バッファー
回路3の回路においては、第1の出力端子16のホット
出力信号及び第2の出力端子17のコールド出力信号が
アンバランス状態で接続された時であってもバランス状
態で接続された時と同等の振幅を維持できることがわか
る。In this way, the above (4), (7),
As shown in the equation (10), in the circuit of the balanced input / output buffer circuit 3, the hot output signal of the first output terminal 16 and the cold output signal of the second output terminal 17 are connected in an unbalanced state. It can be seen that even at the same time, the same amplitude as when connected in a balanced state can be maintained.
【0066】また、第1の出力端子16又は第2の出力
端子17が、アンバランスな状態で接続されても、バラ
ンスの取れた接続と同等の振幅を維持させる第1及び第
2のブートストラップ帰還回路3a、3bについても、
第1の出力端子16側と第2の出力端子17側が完全な
対称回路を形成しているため、第1の出力端子16側と
第2の出力端子17側との回路定数が同一であれば、遅
延と位相反転の揃ったフイードバックがかかるようにな
る。Further, even if the first output terminal 16 or the second output terminal 17 is connected in an unbalanced state, the first and second bootstraps maintain the same amplitude as the balanced connection. Regarding the feedback circuits 3a and 3b,
Since the first output terminal 16 side and the second output terminal 17 side form a completely symmetrical circuit, if the circuit constants of the first output terminal 16 side and the second output terminal 17 side are the same, Thus, feedback with delay and phase inversion is applied.
【0067】ここで、本実施例の回路では、バランス信
号抽出回路2の出力がバランス条件を満たしていれば、
最終出力のバランス状態は自動的にとれる筈である。Here, in the circuit of this embodiment, if the output of the balance signal extraction circuit 2 satisfies the balance condition,
The balance of the final output should be taken automatically.
【0068】しかし、実際の回路においては、バランス
入出力バッファー回路3の抵抗値等の、機能上のばらつ
きが原因となって、僅かにゲイン誤差が生じる。However, in an actual circuit, a slight gain error occurs due to a variation in function such as a resistance value of the balanced input / output buffer circuit 3.
【0069】このゲイン誤差は、第1、第2のブートス
トラップ帰還回路によってフイードバックされるため、
誤差が拡大され、最終出力にアンバランスな状態が生じ
る結果となる。Since this gain error is fed back by the first and second bootstrap feedback circuits,
The error is magnified, resulting in an unbalanced final output.
【0070】このような場合には、最終出力回路の僅か
なゲイン誤差を補正するようにバランス入出力バッファ
ー回路3の、第1の出力端子16側のゲインと第2の出
力端子17側のゲインを僅かにずらして最終出力のバラ
ンス状態がとれるようにすればよい。In such a case, the gain at the first output terminal 16 and the gain at the second output terminal 17 of the balanced input / output buffer circuit 3 are corrected so as to correct a slight gain error of the final output circuit. May be slightly shifted so that the final output can be balanced.
【0071】即ち、バランス信号抽出回路2の可変抵抗
R3及びR5の、少なくとも一方を最適値の前後をカバ
ーできる調整可能な半固定抵抗にすることによって、容
易にバランス調整をすることができる。That is, the balance can be easily adjusted by making at least one of the variable resistors R3 and R5 of the balance signal extracting circuit 2 an adjustable semi-fixed resistor capable of covering the range before and after the optimum value.
【0072】図2に示した第2の実施例におけるバラン
ス入出力バッファー回路20は、バランス信号抽出回路
2とバランス入出力バッファー回路21とから構成され
ており、バランス信号抽出回路2は第1の実施例と同様
であるが、バランス入出力バッファー回路21の接続関
係が異っている。従って、バランス信号抽出回路2の説
明は省略し、且つ構成しているオペアンプや抵抗は、第
1の実施例と同一機能を有するものには同一番号を付し
て説明する。The balance input / output buffer circuit 20 in the second embodiment shown in FIG. 2 comprises a balance signal extraction circuit 2 and a balance input / output buffer circuit 21. This is the same as the embodiment, but the connection relation of the balance input / output buffer circuit 21 is different. Therefore, the description of the balance signal extraction circuit 2 is omitted, and the operational amplifiers and resistors having the same functions as those of the first embodiment are denoted by the same reference numerals.
【0073】バランス入出力バッファー回路21は、第
1の実施例のバランス入出力バッファー回路3の構成と
同様に2個のオペアンプと12個の抵抗から構成されて
いる。The balanced input / output buffer circuit 21 is composed of two operational amplifiers and 12 resistors, similarly to the configuration of the balanced input / output buffer circuit 3 of the first embodiment.
【0074】先ず、バランス入出力バッファー回路21
の接続関係は、バランス信号抽出回路2のオペアンプA
1からの反転バランス信号を発生させる出力端子6(C
点)を、抵抗R4を介してオペアンプA3のマイナス側
入力端子22に接続されていると共に、抵抗R10を介
してオペアンプA3の出力端子23に接続されている。First, the balance input / output buffer circuit 21
Is connected to the operational amplifier A of the balance signal extraction circuit 2.
Output terminal 6 (C
) Is connected to the negative input terminal 22 of the operational amplifier A3 via a resistor R4, and to the output terminal 23 of the operational amplifier A3 via a resistor R10.
【0075】また、オペアンプA3の出力端子23は、
抵抗R9を介して第1の出力端子24に接続されている
と共に、第1の出力端子24は抵抗R15、R16を介
してオペアンプA4のプラス側入力端子25に接続され
ている。The output terminal 23 of the operational amplifier A3 is
The output terminal 24 is connected to the first output terminal 24 via the resistor R9, and the first output terminal 24 is connected to the positive input terminal 25 of the operational amplifier A4 via the resistors R15 and R16.
【0076】又、バランス信号抽出回路2のオペアンプ
A2からの非反転バランス信号を出力する出力端子9
(D点)は、オペアンプA4のマイナス側入力端子27
に接続されていると共に、抵抗R13を介して出力端子
26に接続されている。An output terminal 9 for outputting a non-inverted balance signal from the operational amplifier A2 of the balance signal extraction circuit 2.
(Point D) is a negative input terminal 27 of the operational amplifier A4.
, And to the output terminal 26 via the resistor R13.
【0077】オペアンプA4の出力端子26は、抵抗R
14を介して第2の出力端子28に接続されていると共
に、抵抗R8、R7を介してオペアンプA3のプラス側
入力端子29に接続されている。The output terminal 26 of the operational amplifier A4 is connected to a resistor R
It is connected to the second output terminal 28 via the terminal 14 and to the plus side input terminal 29 of the operational amplifier A3 via the resistors R8 and R7.
【0078】更に、オペアンプA3のプラス側入力端子
29は、抵抗R11、R12を介してオペアンプA4の
プラス側入力端子25に接続されており、抵抗R11、
R12の中点はGNDに接続されている。Further, the positive input terminal 29 of the operational amplifier A3 is connected to the positive input terminal 25 of the operational amplifier A4 via the resistors R11 and R12.
The midpoint of R12 is connected to GND.
【0079】尚、抵抗値は、抵抗R4、R6、R11、
R12が同値であり、抵抗R7、R10、R13、R1
6が同値であり、抵抗R8、R15が同値であり、抵抗
R9、R14が同値である。Note that the resistance value is represented by resistances R4, R6, R11,
R12 has the same value and resistors R7, R10, R13, R1
6 have the same value, the resistors R8 and R15 have the same value, and the resistors R9 and R14 have the same value.
【0080】上記接続関係を有するアンバランス・バラ
ンス変換回路20のバランス入出力バッファー回路21
に設けられた第1のブートストラップ帰還回路21a
は、第2の出力端子28に接続されている抵抗R8、R
7を介してオペアンプA3のマイナス側入力端子29に
接続された構成である。The balance input / output buffer circuit 21 of the unbalance / balance conversion circuit 20 having the above connection relationship
Bootstrap feedback circuit 21a provided in
Are resistors R8, R8 connected to the second output terminal 28.
7, and is connected to the negative input terminal 29 of the operational amplifier A3.
【0081】第2のブートストラップ帰還回路21b
は、第1の出力端子24に接続されている抵抗R15、
R16を介してオペアンプA4のプラス側入力端子25
に接続された構成である。Second bootstrap feedback circuit 21b
Is a resistor R15 connected to the first output terminal 24,
The positive input terminal 25 of the operational amplifier A4 via R16
The configuration is connected to.
【0082】この第1のブートストラップ帰還回路21
aと第2のブートストラップ帰還回路21bとの機能
は、第1の実施例と同様のため説明を省略する。This first bootstrap feedback circuit 21
The functions of a and the second bootstrap feedback circuit 21b are the same as those in the first embodiment, and thus description thereof is omitted.
【0083】上記第1のブートストラップ帰還回路21
aと第2のブートストラップ帰還回路21bを組み込ん
だバランス信号抽出回路20は、バランス入出力バッフ
ァー回路21のオペアンプA3及びオペアンプA4の差
動増幅の極性を反転させてブートストラップ帰還をかけ
たコールド出力信号とホット出力信号とを出力する。The first bootstrap feedback circuit 21
a and the second bootstrap feedback circuit 21b incorporates a cold signal obtained by inverting the polarity of the differential amplification of the operational amplifiers A3 and A4 of the balance input / output buffer circuit 21 and applying the bootstrap feedback. The signal and the hot output signal are output.
【0084】即ち、コールド出力信号は第1の出力端子
24に出力され、ホット出力信号は第2の出力端子28
に出力され、丁度第1の実施例の出力する出力端子が逆
になった状態である。そして、バランス入出力バッファ
ー回路21の構成は、前記第1の実施例で示したものと
同様に、完全同一対称になっている回路である。That is, the cold output signal is output to the first output terminal 24 and the hot output signal is output to the second output terminal 28.
And the output terminal of the first embodiment is just inverted. The configuration of the balance input / output buffer circuit 21 is completely identical and symmetric, as in the first embodiment.
【0085】そのため、第1の出力端子24側と第2の
出力端子28側の動作が等しく、位相も完全に一致し、
利得(第1実施例で示したGt)も変化しないことが理
解できる。Therefore, the operations on the first output terminal 24 side and the second output terminal 28 side are equal, and the phases are completely the same.
It can be understood that the gain (Gt shown in the first embodiment) does not change.
【0086】尚、第2実施例であっても、バランス信号
抽出回路2に設けてある可変抵抗R3及びR5の、少な
くとも一方を最適値の前後をカバーできる調整可能な半
固定抵抗にして、バランス調整を行うことが出来るもの
である。In the second embodiment as well, at least one of the variable resistors R3 and R5 provided in the balance signal extracting circuit 2 is an adjustable semi-fixed resistor capable of covering an optimum value. Adjustments can be made.
【0087】[0087]
【発明の効果】上記説明したように、本発明は、バラン
ス入出力バッファー回路にブートストラップ帰還回路を
組み合わせたことにより、ホット出力信号側とコールド
出力信号側の遅延誤差が少なく、位相差をきわめて少な
くすることができ、しかも高周波信号であっても安定し
た動作を確保することができる。As described above, according to the present invention, by combining the bootstrap feedback circuit with the balanced input / output buffer circuit, the delay error between the hot output signal side and the cold output signal side is small, and the phase difference is extremely reduced. It is possible to reduce the number and to ensure a stable operation even with a high-frequency signal.
【0088】また、ブートストラップ帰還回路を設ける
ことによって、ホット出力信号側とコールド出力信号側
とがアンバランスな状態に接続された場合であっても、
ホット出力信号側とコールド出力信号側とは、バランス
な状態と同等の振幅を維持することができる。By providing the bootstrap feedback circuit, even if the hot output signal side and the cold output signal side are connected in an unbalanced state,
The hot output signal side and the cold output signal side can maintain the same amplitude as in a balanced state.
【0089】更に、回路の構成が完全対称であるため、
動作においても完全な対称であり、回路内で発生するコ
モンに生じるノイスや歪等を完全に打ち消すことができ
る。Further, since the circuit configuration is completely symmetric,
The operation is completely symmetrical, and noise, distortion, and the like generated in the common generated in the circuit can be completely canceled.
【0090】そして、回路構成も従来とほぼ同等規模の
回路群によって構成することができ、別途特別な素子等
を必要とせずコストの削減になる。The circuit configuration can be made up of a circuit group of substantially the same scale as the conventional one, and the cost can be reduced without the need for a special element or the like.
【図1】本発明の第1の実施例であるアンバランス・バ
ランス変換回路を示した回路図である。FIG. 1 is a circuit diagram showing an unbalanced / balanced conversion circuit according to a first embodiment of the present invention.
【図2】本発明の第2の実施例であるアンバランス・バ
ランス変換回路を示した回路図である。FIG. 2 is a circuit diagram showing an unbalance-balance conversion circuit according to a second embodiment of the present invention.
【図3】従来技術のアンバランス・バランス変換回路を
示した回路図である。FIG. 3 is a circuit diagram showing a conventional unbalanced / balanced conversion circuit.
A1〜A4 オペアンプ R1〜R16 抵抗 1、20 アンバランス・バランス変換回路 2 バランス信号抽出回路 3、21 バランス入出力バッファー回路 3a、21a 第1のブートストラップ帰還回路 3b、21b 第2のブートストラップ帰還回路 3c、3d 非反転増幅回路 4 入力端子 4a 入力信号 5、10、11、15、25、29、 プラス側入力
端子 6、9、12、14、23、26 出力端子 7、8、13、13a、22、27 マイナス側入力
端子 16、24 第1の出力端子 17、28 第2の出力端子A1 to A4 Operational amplifiers R1 to R16 Resistance 1, 20 Unbalance / balance conversion circuit 2 Balanced signal extraction circuit 3, 21 Balanced input / output buffer circuit 3a, 21a First bootstrap feedback circuit 3b, 21b Second bootstrap feedback circuit 3c, 3d non-inverting amplifier 4 input terminal 4a input signal 5, 10, 11, 15, 25, 29, plus side input terminal 6, 9, 12, 14, 23, 26 output terminal 7, 8, 13, 13a, 22, 27 Minus side input terminal 16, 24 First output terminal 17, 28 Second output terminal
Claims (5)
信号を生成する非反転増幅器と該非反転バランス信号を
反転増幅して反転バランス信号を生成する反転増幅器と
からなり、 前記非反転増幅器の出力端子は抵抗を介して反転入力端
子に接続すると共に前記反転増幅器の反転入力端子に接
続し、前記反転増幅器の出力端子は抵抗を介して反転入
力端子に接続すると共に非反転入力端子をグランドに接
続したバランス信号抽出回路と、 前記非反転バランス信号を非反転増幅してホット出力信
号を生成する第1の非反転増幅器と前記反転バランス信
号を非反転増幅してコールド出力信号を生成する第2の
非反転増幅器とからなり、 前記第1の非反転増幅器の出力端子は抵抗を介して反転
入力端子に接続すると共に該反転入力端子は抵抗を介し
てグランドに接続し、前記第2の非反転増幅器の出力端
子は抵抗を介して反転入力端子に接続すると共に該反転
入力端子は抵抗を介してグランドに接続したバランス入
出力バッフアー回路と、 前記第1及び第2の非反転増幅器のそれぞれの出力側
に、アンバランス状態で接続された場合であっても、バ
ランス状態に接続したと同等の振幅を維持するブートス
トラップ帰還回路と、 からなるアンバランス・バランス変換回路。 1. A non-inverting balance of an input signal by non-inverting amplification.
A non-inverting amplifier for generating a signal and the non-inverting balance signal.
An inverting amplifier that generates an inverted balance signal by inverting amplification
Made, the inverting input terminal via the output terminal of said noninverting amplifier resistor
To the inverting input terminal of the inverting amplifier.
Then, the output terminal of the inverting amplifier is inverted through a resistor.
Input terminal and the non-inverting input terminal to ground.
A non-inverted amplification of the non-inverted balance signal and a hot output signal.
A first non-inverting amplifier for generating a signal and the inverted balance signal
A second non-inverting amplification of the signal to produce a cold output signal.
It consists of a non-inverting amplifier, the output terminal of the first non-inverting amplifier via the resistor inversion
Connected to the input terminal and the inverted input terminal is connected via a resistor.
To the ground, the output terminal of the second non-inverting amplifier
Is connected to the inverting input terminal via a resistor and
The input terminal is a balanced input connected to ground via a resistor.
An output buffer circuit and respective output sides of the first and second non-inverting amplifiers
Even when connected in an unbalanced state,
Boots that maintain the same amplitude as when connected to the lance
An unbalance / balance conversion circuit comprising a trap feedback circuit .
全対称に形成したことを特徴とする請求項1に記載のア
ンバランス・バランス変換回路。 2. The unbalanced / balanced conversion circuit according to claim 1, wherein said first and second non-inverting amplifiers are formed completely symmetrically.
第1の非反転増幅器の入力端子が抵抗を介して第2の非
反転増幅器の非反転入力端子に接続され、前記第2の非
反転増幅器の入力端子が抵抗を介して前記第1の非反転
増幅器の非反転入力端子に接続されていることを特徴と
する請求項1に記載のアンバランス・バランス変換回
路。3. The bootstrap feedback circuit according to claim 1 ,
The input terminal of the first non-inverting amplifier is connected via a resistor to the second non-inverting amplifier.
The second non-inverting input terminal of the inverting amplifier;
The input terminal of the inverting amplifier is connected to the first non-inverting
2. The unbalanced / balanced conversion circuit according to claim 1, wherein the unbalanced / balanced conversion circuit is connected to a non-inverting input terminal of the amplifier .
それぞれには、前記反転バランス信号及び前記非反転バ
ランス信号を調整する調整手段を設け、該調 整手段の少
なくとも一方の調整によって、前記第1及び第2の非反
転増幅器で生成するホット出力信号及びコールド出力信
号のバランス状態を維持させることを特徴とする請求項
1に記載したアンバランス・バランス変換回路。 4. The non-inverting amplifier and the inverting amplifier.
The inversion balance signal and the non-inversion
An adjusting means for adjusting the lance signal, low in 該調 integer unit
At least one of the adjustments allows the first and second non-
And cold output signals generated by the operational amplifier
2. The unbalance / balance conversion circuit according to claim 1, wherein the balance state of the signal is maintained .
徴とする請求項4に記載のアンバランス・バランス変換
回路。5. The unbalance / balance conversion circuit according to claim 4, wherein said adjusting means is a semi-fixed resistor.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP14802292A JP3173524B2 (en) | 1992-05-15 | 1992-05-15 | Unbalance / balance conversion circuit |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP14802292A JP3173524B2 (en) | 1992-05-15 | 1992-05-15 | Unbalance / balance conversion circuit |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH05327406A JPH05327406A (en) | 1993-12-10 |
JP3173524B2 true JP3173524B2 (en) | 2001-06-04 |
Family
ID=15443360
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP14802292A Expired - Fee Related JP3173524B2 (en) | 1992-05-15 | 1992-05-15 | Unbalance / balance conversion circuit |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3173524B2 (en) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
ATE279813T1 (en) * | 2000-02-11 | 2004-10-15 | Neumann Gmbh Georg | BALANCER CIRCUIT ARRANGEMENT |
JP5223394B2 (en) * | 2008-03-17 | 2013-06-26 | オンキヨー株式会社 | Voltage-current converter and audio amplifier provided with the same |
JP2018107641A (en) * | 2016-12-27 | 2018-07-05 | ヤマハ株式会社 | Balance output type amplifier |
-
1992
- 1992-05-15 JP JP14802292A patent/JP3173524B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JPH05327406A (en) | 1993-12-10 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN117792300B (en) | Amplifier and oscilloscope | |
JPH07240662A (en) | Multiplication device of capacitance by variable coefficientfor the purpose of adjustment of particularly cut-off frequency of filter and filter therewith | |
JP3173524B2 (en) | Unbalance / balance conversion circuit | |
JPH057883B2 (en) | ||
JP2713193B2 (en) | γ correction circuit | |
US5796308A (en) | Differential attenuator common mode rejection correction circuit | |
JP3771172B2 (en) | Balanced circuit arrangement | |
EP0411027A1 (en) | Amplifier circuit | |
US6046634A (en) | Amplifier circuit employing floating error cancellation | |
JP2000031758A (en) | Balanced amplifier circuit | |
JP3198340B2 (en) | Amplitude modulation circuit | |
KR20230097996A (en) | Hybrid phase-interpolator | |
SU949804A1 (en) | D-a conversion device | |
JP2002372422A (en) | Angular velocity detecting device | |
JP2590914B2 (en) | Distortion generation circuit | |
SU1732426A1 (en) | Amplifier | |
JPS59231907A (en) | Differential amplifier circuit | |
JP2601017B2 (en) | Audio power amplifier circuit | |
JP2638823B2 (en) | Output circuit | |
JPH05259769A (en) | Variable gain amplifier | |
JPH0831746B2 (en) | DC amplifier circuit | |
JPH0981090A (en) | Liquid crystal driving circuit | |
JPS60208115A (en) | Phase shifter | |
JPH04274605A (en) | Operational amplifier circuit | |
JPH01252074A (en) | Picture quality adjustment circuit |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
LAPS | Cancellation because of no payment of annual fees |