JPH09149636A

JPH09149636A - スイッチング電源装置

Info

Publication number: JPH09149636A
Application number: JP7301649A
Authority: JP
Inventors: Ryozo Yoshino; 亮三吉野
Original assignee: Hitachi Ltd
Current assignee: Hitachi Ltd
Priority date: 1995-11-20
Filing date: 1995-11-20
Publication date: 1997-06-06

Abstract

(57)【要約】【課題】センタアップ形の同期整流回路を有するスイ
ッチング電源装置の還流動作時の損失の低減と小形化と
を図る。【解決手段】同期整流用ＭＯＳトランジスタＭ₅、Ｍ₆
を、Ｍ₅が整流電流を流すとき、Ｍ₅がオン、Ｍ₆がオフ
となるように制御し、反転動作時、Ｍ₅がオフ、Ｍ₆がオ
ンとなるように制御する。この期間以外の還流動作中、
Ｍ₅、Ｍ₆の両ＭＯＳトランジスタをオンとして、還流電
流を流すように制御する。【効果】還流電流が流れる期間に整流用の両ＭＯＳト
ランジスタをオンとすることにより、電力損失を大幅に
低減することができる。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、スイッチング電源
装置に係り、特に、センタタップ型の全波整流回路を同
期整流回路により構成したスイッチング電源装置に関す
る。

【０００２】

【従来の技術】スイッチング電源装置に関する従来技術
として、例えば、「スイッチング・レギュレータ設計ノ
ウハウ」長谷川彰著昭和６０年４月１０日ＱＣ
出版株式会社初版発行第２８頁図１−１３（ａ）
〜（ｅ）に記載されるような種々の回路方式の技術が知
られている。そして、特に、大容量に適した回路方式と
して、ハーフブリッジ、フルブリッジ回路が用いられ、
センタタップ方式の全波整流回路が多用されている。

【０００３】センタタップ方式の全波整流回路を持つ電
源装置は、整流素子としてショットキ・ダイオードを採
用することにより、半導体の順方向電圧降下による損失
をできるだけ少くするような努力がはらわれている。そ
して、前記ダイオードは、整流動作のために働くと共
に、整流動作後の出力フィルタのインダクタンスによる
還流電流を流す働きもしている。

【０００４】電源装置の効率の向上を図るためには、電
源装置の全損失の半分を占めるこの整流部の高効率化が
望まれていおり、ＭＯＳトランジスタを使用して同期整
流を行う方法も考えられているが、この場合にも、還流
電流を流すためのダイオードが必要になり、このダイオ
ードによる損失が生じて効率の改善を図ることが困難で
ある。

【０００５】また、効率を向上させることのできる電源
装置として、共振電源装置があり、この種の電源装置に
関する従来技術として、例えば、「Product-&-Applicat
ionsHandbook1993-94」 Unitrode Integrated Cincuits
Corpovation 発行 9-201頁等に記載された技術が知ら
れている。この共振型の電源装置は、スイッチング損失
が少なく、スイッチング周波数を上げることにより小形
化が可能であるが、前記文献の例では、その効率が７５
％である。

【０００６】スイッチング電源に関する従来技術とし
て、前述の他、「電子技術：スイッチング電源設計ハン
ドブック」株式会社日刊工業新聞社発行 1989 Ｖo
l.31Ｎo.3 １４〜１５頁に記載された各種回路が知られ
ている。

【０００７】

【発明が解決しようとする課題】前述したＭＯＳトラン
ジスタを使用して同期整流を行う従来技術は、整流動作
時のみ、ＭＯＳトランジスタをオンとし、それ以外のと
きにオフとなるように制御されている。そして、この従
来技術において、整流動作後の還流電流は、ＭＯＳトラ
ンジスタに寄生するボディーダイオードを通るか、ある
いは、別に設けた還流電流を流すためのダイオードを通
って流れることになる。

【０００８】この結果、この従来技術は、還流電流をボ
ディーダイオードを通して流す場合に、整流用ＭＯＳト
ランジスタのオン動作時の損失の７〜８倍の損失が発生
してしまい、この損失を避けるためにオフ期間を非常に
短かくする必要があり、スイッチング電源装置としての
動作範囲が狭くなってしまうという問題点を生じる。ま
た、還流用ダイオードを設けて還流電流をこのダイオー
ドを通して流す場合、整流動作時とほぼ同じ程度の容量
のダイオードが必要となり、コスト的に不利になるとい
う問題点を生じる。さらに、還流電流を流すためにＭＯ
Ｓトランジスタを設ける方法も有るが、この場合にも、
その大きさ、コスト等の面で不利である。

【０００９】本発明の目的は、前記従来技術の問題点を
解決し、整流時の損失と還流動作中の損失とを低減する
ことのできる整流回路を有し、物量の増加を抑えて小形
化可能なスイッチング電源装置を提供することにある。

【００１０】具体的には、ショットキ・ダイオード等を
用いる整流回路の場合に比較して、整流時の損失を１／
４〜１／５に低減すると共に、還流時の損失を１／８−
１／１０に低減することのできるスイッチング電源装置
を提供することにある。

【００１１】

【課題を解決するための手段】本発明によれば前記目的
は、整流回路をＭＯＳトランジスタを使用するセンター
タップ型同期整流回路により構成し、整流動作時、整流
を行うＭＯＳトランジスタをオン動作させ、反転側ＭＯ
Ｓトランジスタをオフ動作させ、これ以外の動作期間中
は、両ＭＯＳトランジスタをオン動作させるようにする
ことにより達成される。

【００１２】また、前記目的は、前述に加えて、トラン
スのセンタタップ巻線にさらに巻き上げたゲート駆動巻
線を設け、あるいは、主トランスと同一の１次側電圧を
加えるゲート駆動巻線を有する別トランスを設けると共
に、整流用のＭＯＳトランジスタのゲート−ソース間を
接続するダイオードを設け、前記ＭＯＳトランジスタゲ
ート駆動巻線により駆動することにより達成される。

【００１３】さらに、前記目的は、前述のゲート−ソー
ス間を接続するダイオードに代り、第２のＭＯＳトラン
ジスタで構成したスイッチで接続し、一方の整流用のＭ
ＯＳトランジスタが整流動作期間中に、他方の整流用の
ＭＯＳトランジスタに接続される第２のＭＯＳトランジ
スタをオン状態とし、これ以外の動作期間中、オフ状態
とすることにより達成される。

【００１４】整流回路として、ＭＯＳトランジスタによ
る同期整流回路を使用することにより損失を低減させる
ことができるのは当然のことであり、本発明の最も特徴
的な点は、ＭＯＳトランジスタがそのオン時に充分な低
インピーダンスとなるという特性を利用して還流動作時
の損失を低減させる制御にある。

【００１５】一般に、同期整流回路は、トランスの１次
側に設けられるインバータと整流用のＭＯＳトランジス
タとが同期して、オン、オフ動作するものであり、通
常、整流用のＭＯＳトランジスタを整流期間にオンとし
て、還流期間にオフとするように制御されている。この
ような制御を行った場合、還流電流が、ＭＯＳトランジ
スタのボディーダイオードを流れることになり損失を発
生する。

【００１６】本発明は、還流期間に整流用のＭＯＳトラ
ンジスタをオンとして、還流電流を整流用のＭＯＳトラ
ンジスタに流して、損失を低減するものである。すなわ
ち、還流電流が流れる径路は、整流動作後のＭＯＳトラ
ンジスタと、反転整流側のＭＯＳトランジスタとである
から、両側のＭＯＳトランジスタを還流動作時オンとす
ることにより、ＭＯＳトランジスタのオン時の低インピ
ーダンスの効果により還流電流を流すＭＯＳトランジス
タでの損失を低減することが可能となる。

【００１７】整流動作を行うためには、反転側のＭＯＳ
トランジスタは、整流動作期間中、オフとされていて、
還流動作に入ったときにオンとなるように制御する必要
がある。このような動作は、同一トランスに巻上げたゲ
ート駆動巻線の出力電圧をレベルシフトして使用するよ
うにすることにより行わせることができる。このため、
本発明は、トランスに設けたゲート巻線と、ＭＯＳトラ
ンジスタのゲートとを容量結合し、ダイオードを用いて
レベルシフトを行うこととしている。また、本発明は、
ＭＯＳトランジスタのオフ動作を確実にするために、ダ
イオードを他のＭＯＳトランジスタに置き換えることも
できる。

【００１８】同期整流回路は、ＭＯＳトランジスタを使
用して構成されるのが一般的である。ＭＯＳトランジス
タは、Ｎチャネル型であれば、ゲートにソース電位より
高いスレッシホールド電圧を越える電圧を加えればオン
となり、逆に電圧を下げればオフとなる。同期整流回路
は、トランスの出力電圧に合せて整流用のＭＯＳトラン
ジスタをオン、オフ制御して整流を行っている。この制
御は、トランスの出力電圧によりＭＯＳトランジスタを
オン、オフさせることによって可能であるが、別にＭＯ
Ｓトランジスタをオン、オフするための信号を用いるこ
とによっても可能である。そして、還流動作を行うタイ
ミングで整流用のＭＯＳトランジスタをオン、オフさせ
る制御信号を生成して整流用のＭＯＳトランジスタを駆
動することにより還流時の損失の低減を図ることができ
る。

【００１９】本発明は、電源として使用する主トランス
にゲート駆動巻線を設けることにより、特別な駆動回路
を設けることなく、整流用のＭＯＳトランジスタを駆動
することができる。また、本発明は、コンデンサとダイ
オードとの組合せにより、トランスに設けられたゲート
巻線の電圧をレベルシフトして、整流時の整流側ＭＯＳ
トランジスタのオンと、反転側ＭＯＳトランジスタのオ
フと、還流時の両ＭＯＳトランジスタのオンを実現して
いる。

【００２０】ゲート電圧がマイナスになったとき、ゲー
ト電圧は、ダイオードによりクランプされて、ゲート−
ソース間電圧がほぼ０Ｖとなり、ＭＯＳトランジスタは
オフとなる。このとき、コンデンサには、ゲート側をプ
ラスとする電荷が蓄積され、ゲート巻線電圧が、０Ｖに
戻ったときには、ゲート−ソース間は、ゲートにプラス
の電圧が加わり、整流用ＭＯＳトランジスタがオンとな
る。もちろん、ゲート巻線がプラスに転じても整流用Ｍ
ＯＳトランジスタはオンとなる。また、ゲート駆動用の
トランスを別に設けて、同様な動作を行わせることも可
能であり、この場合、ゲート駆動トランスの１次側に
は、主トランスの駆動電圧と同じものが加えられる。

【００２１】

【発明の実施の形態】以下、本発明によるスイッチング
電源装置の実施形態を図面により詳細に説明する。

【００２２】図１は本発明の第１の実施形態によるスイ
ッチング電源装置の構成を示す回路図、図２は図１の動
作を説明する各部の動作波形を示す図である。図１にお
いて、Ｔ₁はトランス、Ｍ₁〜Ｍ₆はＭＯＳトランジス
タ、Ｄ₁〜Ｄ₆はＭＯＳトランジスタの寄生素子であるボ
デイーダイオード、Ｌ₁は平滑用インダクタンス、Ｃ₁は
トランスの偏磁防止用のコンデンサ、Ｃ₂は平滑用コン
デンサ、Ｃ₃はスナバコンデンサ、Ｒ₁はスナバ抵抗、Ｒ
_Lは負荷である。

【００２３】図１に示す回路において、ＭＯＳトランジ
スタＭ₁〜Ｍ₄は、高レベルでオンし、低レベルでオフす
るエンハンスメント形のＭＯＳトランジスタであり、フ
ルブリッジのインバータを構成している。これらのトラ
ンジスタＭ₁〜Ｍ₄は、ゲート駆動信号Ｖ₁〜Ｖ₄により制
御されてトランスＴ₁の１次側巻線に、トランスＴ₁の偏
磁防止のためのコンデンサＣ₁を介して、電源電圧＋
Ｖ_I、−Ｖ_I から所要のデューティを持つ電流ｉ_Tを流
す。この電流によりトランスＴ₁の２次側巻線に流れる
電流は、同期整流用のＭＯＳトランジスタＭ₅、Ｍ₆によ
り同期整流され、整流された直流電流が、出力平滑フィ
ルタを構成するインダクタンスＬ₁、コンデンサＣ₂を介
して負荷Ｒ_L に供給される。そして、この電源装置の負
荷Ｒ_Lに供給される出力電圧Ｖ_Oは、電源電圧＋Ｖ_I、−
Ｖ_Iと、トランスＴ₁の１次巻線に流す電流ｉ_Tのデュー
ティと、トランスＴ₁の巻線比とによって決まる。

【００２４】図２に示す動作波形は、図１に示す各位
置、各信号の波形を示しており、Ｖ₁〜Ｖ₆はＭ₁〜Ｍ₆の
ゲート駆動波形である。また、Ｖ₁〜Ｖ₆として示す波形
に添えて示すＨは高レベルを、Ｌは低レベルを示し、ト
ランジスタＭ₁〜Ｍ₆は、高レベルでオンし、低レベルで
オフする。さらに、図２において、ｔ₁〜ｔ₇は、動作の
状態を表わす期間である。

【００２５】図１に示す回路において、インバータを構
成するＭＯＳトランジスタＭ₁〜Ｍ₄は、Ｍ₁とＭ₄、Ｍ₂
とＭ₃が対になって、トランスＴ₁の偏磁を防止するため
に挿入されるコンデンサＣ₁を介してトランスＴ₁の１次
巻線を駆動する。同期整流用素子であるＭＯＳトランジ
スタＭ₅、Ｍ₆は、反転側となってオフに制御されている
期間以外の期間についてオン状態となるように制御さ
れ、このオン状態になっている期間に整流動作を行っ
て、インダクタンスＬ₁とコンデンサＣ₂とによる平滑回
路を介して負荷Ｒ_L に電流を供給すると共に、整流動作
後に還流電流を流す動作を行う。

【００２６】次に、図１、図２を参照して、本発明の第
１の実施形態による電源装置の動作を各動作期間毎に説
明する。

【００２７】期間ｔ₁は、ゲート駆動電圧Ｖ₁、Ｖ₄によ
りインバータを構成するＭＯＳトランジスタＭ₁、Ｍ₄が
オンとなり、トランスＴ₁を駆動し始める期間であり、
トランスＴ₁の２次側の電流が、電流ｉ₃からｉ₄に切り
替えられる期間である。この期間ｔ₁では、トランスＴ₁
の１次側の電圧ｖ₁−ｖ₂は確定しているが、トランスＴ
₁の２次側の電圧ｖ３、ｖ４は、変化していない。この
理由は、トランスＴ₁の２次側の電流ｉ₃が減少し電流ｉ
₄が増加し、結果的に、トランスＴ₁の２次側に短落電流
が流れたように見え、端子電圧として出力されないため
である。トランスＴ₁の２次側の端子電圧は、電流ｉ₃か
ら電流ｉ₄への転流が終了したときに発生し、この時点
が期間ｔ₂の開始点となる。

【００２８】期間ｔ₇は、前述した期間ｔ₁と全く同一の
動作を行う期間であり、また、期間ｔ₄は、反転側整流
期間ｔ₅の開始前の期間であり、トランスＴ₁の駆動電流
ｉ_Tの方向が異なる点、電流ｉ₃とｉ₄との関係が逆にな
る点を除いて、期間ｔ₁と同一の動作を行っている。

【００２９】期間ｔ₂、ｔ₅は、整流動作を行う期間であ
り、整流用ＭＯＳトランジスタＭ₅、M₆を通して、インダ
クタンスＬ₁に電流ｉ_Lを流し、負荷に電力を供給する。
期間ｔ₂では、インバータのＭＯＳトランジスタＭ₁及び
Ｍ₄がオンとなって、電流ｉ_TをトランスＴ₁に流す。ト
ランスＴ₁の２次側には電流ｉ₄が流れ、整流用のＭＯＳ
トランジスタＭ₆を通して電流ｉ_Lを流す。また、期間ｔ
₅では、インバータのＭＯＳトランジスタＭ₂、Ｍ₃がオ
ンとなって、電流ｉ_Tとは逆方向の電流をトランスＴ₁に
流す。トランスＴ₁の２次側には電流ｉ₃が流れ、整流用
のＭＯＳトランジスタＭ₅を通して電流ｉ_Lを流す。整流
ＭＯＳトランジスタＭ₅を通して電流ｉ_Lを流す動作は、
電流ｉ_Tが反転しただけで、期間ｔ₂の場合と同一であ
る。

【００３０】期間ｔ₃は、インバータをＭＯＳトランジ
スタＭ₁〜Ｍ₄が全てオフとされている。従って、この期
間ｔ₃ではトランスＴ₁の一次側に電流ｉ_Tは流れず、ト
ランスＴ₁の２次側の電流も０Ａとならなければならな
い。しかし、インダクタンスＬ₁に流れる電流ｉ_Lは、イ
ンダクタンスに蓄積された磁気エネルギにより流れ続け
ようとするから、トランスＴ₁の２次側に電流が流れな
ければならない。この期間ｔ₃では、前述のトランスＴ₁
の１次側と２次側との矛盾を、２次側電流ｉ₃とｉ₄との
差が０Ａとなるようにバランスさせるように動作して解
消している。この期間ｔ₃の間に流れるインダクタンス
Ｌ₁の電流ｉ_LをＬ₁の還流電流とと呼び、トランスＴ₁の
２次電流ｉ₃、ｉ₄とインダクタンスＬ₁の電流ｉ_Lとの関
係は、式（１）に示すように、ｉ_L＝ｉ₃＋ｉ₄ ……（１）と表すことができる。

【００３１】この期間ｔ₃におけるトランスＴ₁の２次電
流ｉ₃、ｉ₄は、整流用のＭＯＳトランジスタＭ₅、Ｍ₆を
流れることになる。期間ｔ₃でＭＯＳトランジスタＭ₅、
Ｍ₆の両ＭＯＳトランジスタが、オフとなっていると、
トランスＴ₁の２次電流ｉ₃、ｉ₄は、ＭＯＳトランジス
タＭ₅、Ｍ₆のボディーダイオードＤ₅、Ｄ₆を通過するこ
とになる。ボディーダイオードは、ＭＯＳトランジスタ
の寄生ダイオードでありシリコンダイオードである。従
って、その順方向の電圧ドロップは、０．７Ｖ〜１．０
Ｖ程度あり、ショットキダイオードにより整流回路を構
成した場合の約２倍の電力消費が発生する。

【００３２】本発明の第１の実施形態では、この期間ｔ
₃に、整流用のＭＯＳトランジスタＭ₅、Ｍ₆のゲート駆
動電圧Ｖ₅、Ｖ₆を高レベルに保って、両トランジスタを
オン状態にしている。これにより、還流電流は、オン状
態とされているＭＯＳトランジスタＭ₅、Ｍ₆を介して流
れることになり、この期間ｔ₃の還流動作期間の損失電
力を大幅に低減することができる。一般に、同期整流に
ＭＯＳトランジスタを使用する目的は、ショットキダイ
オードよりも電力消費を小さくしたいためである。ＭＯ
Ｓトランジスタの順方向の電圧降下は、ショットキダイ
オードより小さく、通常、ショットキダイオードの１／
４〜１／５の程度である。従って、本発明の第１の実施
形態においては、このｔ₃の還流動作期間に消費する電
力を、整流用のＭＯＳトランジスタＭ₅、Ｍ₆をオフとし
ている場合の１／８から１／１０へと大幅に低減するこ
とができる。

【００３３】期間ｔ₆は、反転整流時の還流動作期間で
あり、その動作は基本的に期間ｔ₃と同一である。

【００３４】前述で説明したような高効率の整流動作を
実現するためには、整流用のＭＯＳトランジスタＭ₅、
Ｍ₆の駆動条件を最適に設定する必要がある。整流動作
が、確実に行われるためには、前述した期間ｔ₂で、整
流用のＭＯＳトランジスタＭ₅のゲート駆動電圧Ｖ₅を低
レベルとして、ＭＯＳトランジスタＭ₅のオフ動作を保
証する必要があり、同様に、反転動作を行っている期間
ｔ₅の期間で、ＭＯＳトランジスタＭ₆のオフ動作を保証
するために、図２に示すＶ₅、Ｖ₆として示すゲート駆動
タイミングで、整流用のＭＯＳトランジスタＭ₅、Ｍ₆を
駆動する。

【００３５】もし、期間ｔ₂、ｔ₅で整流用のＭＯＳトラ
ンジスタＭ₅、Ｍ₆の両方が、同時オンとなれば、トラン
スＴ₁の２次側は短落状態となり、異常電流が流れて破
損に到ることになる。従って、整流用のＭＯＳトランジ
スタＭ₅、Ｍ₆に対するゲート駆動電圧Ｖ₅、Ｖ₆は、イン
バータを構成するＭＯＳトランジスタＭ₁〜Ｍ₄のゲート
駆動電圧を反転した関係にあるのが望ましく、ゲート駆
動電圧Ｖ₁、Ｖ₄を反転させたものをゲート駆動電圧Ｖ₅
とし、ゲート駆動電圧Ｖ₂、Ｖ₃を反転させたものをゲー
ト駆動電圧Ｖ₆として使用することが最適である。

【００３６】前述した本発明の第１の実施形態の動作に
おいて、期間ｔ₁、ｔ₄、ｔ₇は、トランスＴ₁を流れるイ
ンダクタンスＬ₁の還流電流が切り替えられる期間であ
り、整流用のＭＯＳトランジスタＭ₅、Ｍ₆は、オンでも
オフでもよい期間である。従って、前述したゲート駆動
電圧Ｖ₁、Ｖ₄とＶ₆との関係、及び、ゲート駆動電圧
Ｖ₂、Ｖ₃とＶ₅との関係は、ｔ₁，ｔ₄，ｔ₇の期間では厳
密である必要はない。

【００３７】図３は本発明の第２の実施形態によるスイ
ッチング電源装置の構成を示す回路図、図４は図３の動
作を説明する各部の動作波形を示す図である。図３にお
いて、Ｄ₇、Ｄ₈はダイオード、Ｃ₄、Ｃ₅はコンデンサで
あり、他の符号は図１の場合と同一である。図３に示す
本発明の第２の実施形態は、図１に示した整流用のＭＯ
Ｓトランジスタに対するゲート駆動電圧Ｖ₅、Ｖ₆の具体
的な与え方の一例を示す構成例であり、トランスＴ₁の
１次側の回路構成は、図１と同一であるので省略してい
る。

【００３８】図３に示す本発明の第２の実施形態におい
て、整流用ＭＯＳトランジスタＭ₆が整流動作すると
き、反転側の整流用ＭＯＳトランジスタＭ₅がオフとさ
れ、これ以外の期間、ＭＯＳトランジスタＭ₅、Ｍ₆の両
方がオンとなる動作は、図１、図２により説明した本発
明の第１の実施形態の場合と同一である。従って、以下
では、整流用ＭＯＳトランジスタＭ₅、Ｍ₆に対するゲー
ト駆動電圧の生成と与え方を中心に説明する。

【００３９】図４に示す期間ｔ₂において、ＭＯＳトラ
ンジスタＭ₅に対するゲート巻線の電圧ｖ₅がマイナスに
なると、コンデンサＣ₄を介してＭＯＳトランジスタＭ₅
のゲート電圧ｖ₇はマイナスになる。そして、ダイオー
ドＤ₇が導通すると、コンデンサＣ₄に電荷が蓄積され、
コンデンサＣ₄のトランスＴ₁側がマイナス、ＭＯＳトラ
ンジスタＭ₅のゲート側がプラスとなるような電圧が生
じ、ＭＯＳトランジスタＭ₅のゲート電圧ｖ₇はマイナス
に保持され、期間ｔ₂の間、ＭＯＳトランジスタＭ₅は、
オフ状態を続ける。一方、この期間ｔ₂において、ＭＯ
ＳトランジスタＭ₆に対するゲート巻線の電圧ｖ₆は、プ
ラス方向に変化して、ＭＯＳトランジスタＭ₆のゲート
電圧ｖ₈は、さらにプラス方向に変化し、ＭＯＳトラン
ジスタＭ₆はオン状態を継続する。

【００４０】期間ｔ₃の開始時、前述の状態から、トラ
ンスＴ₁の端子電圧ｖ₅が０Ｖに変化する。これにより、
ＭＯＳトランジスタＭ₅のゲート電圧ｖ₇はプラスに変化
し、ＭＯＳトランジスタＭ₅は、オン状態とされ、期間
ｔ₃の間、このオン状態を保持する。一方、この期間ｔ₃
において、ＭＯＳトランジスタＭ₆に対するゲート巻線
の電圧ｖ₆は、０Ｖに変化するが、ＭＯＳトランジスタ
Ｍ₆のゲート電圧ｖ₈は、マイナスにはならず、ＭＯＳト
ランジスタＭ₆はオン状態を継続する。

【００４１】この次の期間ｔ₄の後の期間ｔ₅で、トラン
スＴ₁の端子電圧ｖ₅はプラスに、また、端子電圧ｖ₆は
マイナスに変化する。この変化に伴い、ＭＯＳトランジ
スタＭ₅のゲート電圧ｖ₇はさらにプラスに変化し、ＭＯ
ＳトランジスタＭ₆のゲート電圧ｖ₈はマイナスに変化
し、ＭＯＳトランジスタＭ₆はオフ状態とされる。この
とき、ダイオードＤ₈を介して、コンデンサＣ₅に電荷が
蓄積される動作は、期間ｔ₂において、コンデンサＣ₄に
電荷を蓄積した動作と同一である。

【００４２】期間ｔ₆の開始時、前述の状態から、トラ
ンスＴ₁の端子電圧ｖ₆が０Ｖに変化する。これにより、
ＭＯＳトランジスタＭ₆のゲート電圧ｖ₈はプラスに変化
し、ＭＯＳトランジスタＭ₆は、オン状態とされ、期間
ｔ₆の間、このオン状態を保持する。一方、この期間ｔ₆
において、ＭＯＳトランジスタＭ₅に対するゲート巻線
の電圧ｖ₅は、０Ｖに変化するが、ＭＯＳトランジスタ
Ｍ₅のゲート電圧ｖ₇は、マイナスにはならず、ＭＯＳト
ランジスタＭ₅はオン状態を継続する。

【００４３】以降の動作は前述の繰り返しであり、期間
ｔ₂、ｔ₅を除いて、ＭＯＳトランジスタＭ₅、Ｍ₆はオン
とされており、期間ｔ₂では、ＭＯＳトランジスタＭ₆が
オン、Ｍ₅がオフ、期間ｔ₅では、ＭＯＳトランジスタＭ
₆がオフ、Ｍ₅がオンとされる。すなわち、図３に示す本
発明の第２の実施形態による電源装置は、図１、図２に
より説明した本発明の第１の実施形態の場合と同一の動
作を行う。

【００４４】図５は本発明の第３の実施形態によるスイ
ッチング電源装置の構成を示す回路図、図６は図５の動
作を説明する各部の動作波形を示す図である。図５にお
いて、Ｔ₂はゲート駆動用のトランスであり、他の符号
は図５の場合と同一である。図５に示す本発明の第３の
実施形態は、図３に示した整流用のＭＯＳトランジスタ
に対するゲート駆動電圧の別の与え方を示す構成例であ
り、トランスＴ₁の１次側の回路構成は、図１と同一で
あるので省略している。

【００４５】図５、図６に示す本発明の第３の実施形態
による電源装置は、ゲート巻線をも持つ別のゲート駆動
用のトランスＴ₂を設け、このトランスＴ₂の１次側に主
トランスＴ₁（ゲート駆動用のトランスとの区別のため
主トランスと呼ぶ）と同一の駆動電圧が印加される。

【００４６】図４により説明した動作波形と、図６に示
す動作波形とを比較して見ると、期間ｔ₁、ｔ₄、ｔ₇の
波形に差があることが判る。すなわち、ゲート電圧
ｖ₇、ｖ₈が、期間ｔ₁、ｔ₄、ｔ₇で、図４の場合には変
化していないのに対して、図６の場合には変化し、整流
用のＭＯＳトランジスタＭ₅、Ｍ₆が切り替えられてい
る。図４に示すように切り替えられると、電流ｉ₃、ｉ₄
の転流動作期間である期間ｔ₁、ｔ₄、ｔ₇は、ＭＯＳト
ランジスタＭ₅、Ｍ₆の両方がオン状態で転流が終った期
間ｔ₃、ｔ₆に続く期間であり、期間ｔ₁、ｔ₄、ｔ₇の初
めで、両ＭＯＳトランジスタＭ₅、Ｍ₆のスイッチが行わ
れる。図３で説明した本発明の第２の実施形態の場合、
このスイッチ動作のタイミングが遅れると、トランスＴ
₁の２次側がショート状態のままとなり、トランスＴ₁ｋ
２次側の電圧ｖ₃、ｖ₄、ｖ₅、ｖ₆が発生することができ
ず、異常電流が流れ続けて、電源異常となる。

【００４７】従って、図３、図４により説明した実施形
態の場合、ある程度のインピーダンスで、ＭＯＳトラン
ジスタＭ₅、Ｍ₆がオン状態となっていることが望まれ、
異常電流の流れ始めにゲート電圧が発生し、ＭＯＳトラ
ンジスタＭ₅、Ｍ₆がスイッチすることが必要である。

【００４８】図５、図６に示した本発明の第３の実施形
態は、前述の点を改善することができるものであり、Ｍ
ＯＳトランジスタの転流動作の開始時点でスイッチを完
了させることができるので、図３、図４により説明した
実施形態の場合のような異常動作を生じることはない。

【００４９】図７は本発明の第４の実施形態によるスイ
ッチング電源装置の構成を示す回路図である。図７にお
いて、Ｍ₉、Ｍ₁₀はＭＯＳトランジスタであり、他の符
号は図３の場合と同一である。なお、この回路の動作波
形は、図４示すものと全く同一となる。

【００５０】図７に示す本発明の第４の実施形態は、図
３により説明した第２の実施形態におけるダイオードＤ
₇、Ｄ₈に並列に第２のＭＯＳトランジスタＭ₉、Ｍ₁₀を
設けたもので、ＭＯＳトランジスタＭ₅、Ｍ₆のオフ動作
をより確実なものとすることができる。

【００５１】図３により説明した回路において、ゲート
駆動巻線の電圧ｖ₅がマイナスに変化したとき、この電
圧にオーバーシュートがあると、コンデンサｃ４に必要
以上に大きな電圧がチャージされてしまいＭＯＳトラン
ジスタＭ₅がオフ状態を維持できない場合がある。

【００５２】本発明の第４の実施形態によるスイッチン
グ電源装置は、このＭＯＳトランジスタＭ₅がオフすべ
きとき、第２のＭＯＳトランジスタＭ₉がオンとなるた
め、電圧ｖ₅に大きなオーバーシュートが存在するよう
な場合にも、安定な動作を保証することができる。

【００５３】なお、前述した本発明の第４の実施形態に
おいて、ダイオードＤ₇、Ｄ₈は、ＭＯＳトランジスタＭ
₉、Ｍ₁₀のボディーダイオードで兼用することができ
る。

【００５４】また、前述した本発明の第４の実施形態
は、図５により説明した本発明の第３の実施形態に対し
ても適用することができ、同様な効果を得ることができ
る。

【００５５】

【発明の効果】以上説明したように本発明によれば、セ
ンタタップ方式の全波整流回路による同期整流を行うに
当り、出力フィルタのインダクタンスの還流電流が流れ
る期間に、整流用のＭＯＳトランジスタの両アームをオ
ン状態とすることにより、電源装置の大幅な損失低減を
図ることができる。また、本発明によれば、還流用のシ
ョットキダイオード、ＭＯＳトランジスタを新らたに設
ける場合に比較して、大幅な小形化と、低コスト化とを
達成することができる。

【００５６】さらに、本発明によれば、特別なゲート駆
動回路の代わりにトランスに設けたゲート巻線により、
簡単な回路で整流用のＭＯＳトランジスタを駆動するこ
とができ、また、ゲート駆動用に別のトランスを設ける
ことにより、整流用のＭＯＳトランジスタのオフ動作を
確実に行わせることができる。

【図面の簡単な説明】

【図１】本発明の第１の実施形態によるスイッチング電
源装置の構成を示す回路図である。

【図２】図１の動作を説明する各部の動作波形を示す図
である。

【図３】本発明の第２の実施形態によるスイッチング電
源装置の構成を示す回路図である。

【図４】図３の動作を説明する各部の動作波形を示す図
である。

【図５】本発明の第３の実施形態によるスイッチング電
源装置の構成を示す回路図である。

【図６】図５の動作を説明する各部の動作波形を示す図
である。

【図７】本発明の第４の実施形態によるスイッチング電
源装置の構成を示す回路図である。

【符号の説明】

Ｍ₁〜Ｍ₆、Ｍ₉、Ｍ₁₀ ＭＯＳトランジスタＴ₁、Ｔ₂ トランスＤ₁〜Ｄ₆ ＭＯＳトランジスタのボディーダイオードＤ₇、Ｄ₈ ダイオードＣ₄、Ｃ₅ コンデンサＣ₁ 偏磁防止コンデンサＲ₁ スナバ抵抗Ｃ₃ スナバコンデンサＬ₁ 平滑用インダクタンスＣ₂ 平滑用コンデンサＲ_L 負荷

Claims

【特許請求の範囲】

【請求項１】トランスの１次側に設けられるインバー
タと、トランスの２次側に設けられるセンタータップ型
全波同期整流回路を有するスイッチング電源装置におい
て、前記整流回路を２つのスイッチ素子により構成し、
整流動作時、整流を行うスイッチ素子をオン動作させ、
反転側のスイッチ素子をオフ動作させ、これ以外の動作
期間中は、両スイッチ素子をオン動作させることを特徴
とするスイッチング電源装置。