JP2999905B2 - スイッチング電源 - Google Patents
スイッチング電源Info
- Publication number
- JP2999905B2 JP2999905B2 JP12546093A JP12546093A JP2999905B2 JP 2999905 B2 JP2999905 B2 JP 2999905B2 JP 12546093 A JP12546093 A JP 12546093A JP 12546093 A JP12546093 A JP 12546093A JP 2999905 B2 JP2999905 B2 JP 2999905B2
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- mos fet
- winding
- rectifying
- converter transformer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Dc-Dc Converters (AREA)
Description
【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は、整流素子としてＭＯＳ
ＦＥＴを使用し、そのＭＯＳ ＦＥＴのオン、オフ動
作をスイッチング素子のスイッチング動作と同期させた
スイッチング電源に関する。
ＦＥＴを使用し、そのＭＯＳ ＦＥＴのオン、オフ動
作をスイッチング素子のスイッチング動作と同期させた
スイッチング電源に関する。
【０００２】
【従来の技術】整流素子として一般的に使用されている
ダイオードには、順方向電圧降下が存在する事により電
力損失がある。整流素子における電力損失を低減する一
つの手段として、オン状態での電力損失の低いトランジ
スタ（ここではＭＯＳ ＦＥＴ）を整流素子として用い
ることが考えられる。しかし、ＭＯＳ ＦＥＴを整流素
子として用いる場合には、ＭＯＳ ＦＥＴの寄生ダイオ
ードの存在を考慮しなければならない。すなわち、その
理由は以下の三項目による。 寄生ダイオードの導通時には、順方向電圧降下により
損失が増加する。 寄生ダイオードが導通した後に逆電圧が印加される
と、ダイオードの逆回復特性によりサージ電流が発生す
る。 寄生ダイオードが導通すると、チャネル−ドレイン接
合領域にキャリアが存在するようになり、ＭＯＳ ＦＥ
Ｔのターンオン・オフのｄＶ／ｄｔ特性が悪くなる。 以上のような現象は、スイッチング電源を駆動する上で
好ましくないので、ＭＯＳ ＦＥＴの寄生ダイオードを
導通させない手段が必要となる。
ダイオードには、順方向電圧降下が存在する事により電
力損失がある。整流素子における電力損失を低減する一
つの手段として、オン状態での電力損失の低いトランジ
スタ（ここではＭＯＳ ＦＥＴ）を整流素子として用い
ることが考えられる。しかし、ＭＯＳ ＦＥＴを整流素
子として用いる場合には、ＭＯＳ ＦＥＴの寄生ダイオ
ードの存在を考慮しなければならない。すなわち、その
理由は以下の三項目による。 寄生ダイオードの導通時には、順方向電圧降下により
損失が増加する。 寄生ダイオードが導通した後に逆電圧が印加される
と、ダイオードの逆回復特性によりサージ電流が発生す
る。 寄生ダイオードが導通すると、チャネル−ドレイン接
合領域にキャリアが存在するようになり、ＭＯＳ ＦＥ
Ｔのターンオン・オフのｄＶ／ｄｔ特性が悪くなる。 以上のような現象は、スイッチング電源を駆動する上で
好ましくないので、ＭＯＳ ＦＥＴの寄生ダイオードを
導通させない手段が必要となる。
【０００３】整流素子にＭＯＳ ＦＥＴを使用し、その
寄生ダイオードを導通させないようにした従来のスイッ
チング電源の回路の一例を図２に示した。図２におい
て、Ｍ１は主整流用の整流素子としてのＭＯＳ ＦＥＴ
であり、Ｍ２は転流時整流用の整流素子としてのＭＯＳ
ＦＥＴである。また、Ｔ２はコンバータトランスであ
り、１次巻線Ｎ１、２次巻線Ｎ２の他に複数の巻線を有
し、Ｎ３は転流時整流用ＭＯＳ ＦＥＴ Ｍ２の駆動用
巻線、Ｎ４はバイアス用コンデンサＣ２の充電用巻線、
Ｎ５は整流用ＭＯＳ ＦＥＴ Ｍ１の駆動用巻線であ
る。図２に示す回路の動作を、回路の各点の電圧波形を
示した図３を参照しながら以下に説明する。
寄生ダイオードを導通させないようにした従来のスイッ
チング電源の回路の一例を図２に示した。図２におい
て、Ｍ１は主整流用の整流素子としてのＭＯＳ ＦＥＴ
であり、Ｍ２は転流時整流用の整流素子としてのＭＯＳ
ＦＥＴである。また、Ｔ２はコンバータトランスであ
り、１次巻線Ｎ１、２次巻線Ｎ２の他に複数の巻線を有
し、Ｎ３は転流時整流用ＭＯＳ ＦＥＴ Ｍ２の駆動用
巻線、Ｎ４はバイアス用コンデンサＣ２の充電用巻線、
Ｎ５は整流用ＭＯＳ ＦＥＴ Ｍ１の駆動用巻線であ
る。図２に示す回路の動作を、回路の各点の電圧波形を
示した図３を参照しながら以下に説明する。
【０００４】いまスイッチングトランジスタＱ１がオン
状態である時、直流電源ＥによりコンバータトランスＴ
２の１次巻線Ｎ１に電流が流れ、Ｎ２〜Ｎ５の各巻線に
電圧が誘起される。この時、駆動用巻線Ｎ５に誘起され
た電圧Ｖt により、整流用ＭＯＳ ＦＥＴＭ１は正バイ
アスされてオン状態となる。整流用ＭＯＳ ＦＥＴ Ｍ
１がオン状態となることで２次巻線Ｎ２に誘起された電
圧Ｖt が負荷に直流電力を供給する。ここで、バイアス
用コンデンサＣ２は充電状態にあり、その端子間電圧Ｖ
C と駆動用巻線Ｎ３に発生した電圧Ｖ1 との関係がＶ1
＞ＶC とすると、電圧Ｖ1 により転流時整流用ＭＯＳ
ＦＥＴ Ｍ２は逆バイアスされてオフとなる。
状態である時、直流電源ＥによりコンバータトランスＴ
２の１次巻線Ｎ１に電流が流れ、Ｎ２〜Ｎ５の各巻線に
電圧が誘起される。この時、駆動用巻線Ｎ５に誘起され
た電圧Ｖt により、整流用ＭＯＳ ＦＥＴＭ１は正バイ
アスされてオン状態となる。整流用ＭＯＳ ＦＥＴ Ｍ
１がオン状態となることで２次巻線Ｎ２に誘起された電
圧Ｖt が負荷に直流電力を供給する。ここで、バイアス
用コンデンサＣ２は充電状態にあり、その端子間電圧Ｖ
C と駆動用巻線Ｎ３に発生した電圧Ｖ1 との関係がＶ1
＞ＶC とすると、電圧Ｖ1 により転流時整流用ＭＯＳ
ＦＥＴ Ｍ２は逆バイアスされてオフとなる。
【０００５】次にスイッチングトランジスタＱ１がオフ
状態に移行すると、Ｎ２〜Ｎ５の各巻線には巻線のイン
ダクタンスにより、それまでとは逆方向の電圧が発生す
る。各巻線の電圧の極性が反転するため、今度は、整流
用ＭＯＳ ＦＥＴ Ｍ１は逆バイアスされてオフ状態と
なる。この時充電用巻線Ｎ４に発生した電圧は、逆流阻
止用のダイオードＤ１の順方向電圧となってバイアス用
コンデンサＣ２を充電し、転流時整流用ＭＯＳ ＦＥＴ
Ｍ２は、駆動用巻線Ｎ３に発生した電圧とバイアス用
コンデンサＣ２の端子間電圧ＶC が重畳した電圧により
正バイアスされ、オン状態となる。転流時整流用ＭＯＳ
ＦＥＴ Ｍ２がオン状態となることで、チョークコイ
ルＬ１の両端間には転流時整流用ＭＯＳ ＦＥＴ Ｍ２
の主電流路を介して閉回路が形成され、チョークコイル
Ｌ１に発生したフライバック電圧により負荷に直流電力
が供給される。
状態に移行すると、Ｎ２〜Ｎ５の各巻線には巻線のイン
ダクタンスにより、それまでとは逆方向の電圧が発生す
る。各巻線の電圧の極性が反転するため、今度は、整流
用ＭＯＳ ＦＥＴ Ｍ１は逆バイアスされてオフ状態と
なる。この時充電用巻線Ｎ４に発生した電圧は、逆流阻
止用のダイオードＤ１の順方向電圧となってバイアス用
コンデンサＣ２を充電し、転流時整流用ＭＯＳ ＦＥＴ
Ｍ２は、駆動用巻線Ｎ３に発生した電圧とバイアス用
コンデンサＣ２の端子間電圧ＶC が重畳した電圧により
正バイアスされ、オン状態となる。転流時整流用ＭＯＳ
ＦＥＴ Ｍ２がオン状態となることで、チョークコイ
ルＬ１の両端間には転流時整流用ＭＯＳ ＦＥＴ Ｍ２
の主電流路を介して閉回路が形成され、チョークコイル
Ｌ１に発生したフライバック電圧により負荷に直流電力
が供給される。
【０００６】スイッチングトランジスタＱ１がオフ状態
にあり、しかもコンバータトランスＴ２は磁束リセット
状態となりＮ２〜Ｎ５の各巻線に発生していた電圧が零
となった時には、バイアス用コンデンサＣ２の端子間電
圧ＶC により転流時整流用ＭＯＳ ＦＥＴ Ｍ２はオン
状態を維持し続けることになる。以上のような動作を繰
り返すことにより図２に示すスイッチング電源は駆動さ
れ、整流用ＭＯＳ ＦＥＴ Ｍ１と転流時整流用ＭＯＳ
ＦＥＴ Ｍ２のどちらか一方は必ずオン状態となり、
ＭＯＳ ＦＥＴに存在する寄生ダイオードが導通するこ
とは無い。
にあり、しかもコンバータトランスＴ２は磁束リセット
状態となりＮ２〜Ｎ５の各巻線に発生していた電圧が零
となった時には、バイアス用コンデンサＣ２の端子間電
圧ＶC により転流時整流用ＭＯＳ ＦＥＴ Ｍ２はオン
状態を維持し続けることになる。以上のような動作を繰
り返すことにより図２に示すスイッチング電源は駆動さ
れ、整流用ＭＯＳ ＦＥＴ Ｍ１と転流時整流用ＭＯＳ
ＦＥＴ Ｍ２のどちらか一方は必ずオン状態となり、
ＭＯＳ ＦＥＴに存在する寄生ダイオードが導通するこ
とは無い。
【０００７】しかし、コンバータトランスＴ２が磁束リ
セット状態にある時に転流時整流用ＭＯＳ ＦＥＴ Ｍ
２のオン状態を維持するバイアス用コンデンサＣ２の端
子間電圧ＶC には、いくつかの制約条件があるので注意
しなければならない。以下にその制約条件について、整
流用ＭＯＳ ＦＥＴ Ｍ１及び転流時整流用ＭＯＳ Ｆ
ＥＴ Ｍ２の各ゲート電圧の波形を示した図４を参照し
ながら説明する。図４において、ＶG2は転流時整流用Ｍ
ＯＳ ＦＥＴ Ｍ２のゲート電圧、ＶG1は整流用ＭＯＳ
ＦＥＴ Ｍ１のゲート電圧、ＶTHはＭＯＳ ＦＥＴの
しきい値電圧、ｔ1 はスイッチングトランジスタＱ１が
ターンオンした時間を表し、上から順に電圧ＶC を高く
していった時の、異なる動作状態を示している。
セット状態にある時に転流時整流用ＭＯＳ ＦＥＴ Ｍ
２のオン状態を維持するバイアス用コンデンサＣ２の端
子間電圧ＶC には、いくつかの制約条件があるので注意
しなければならない。以下にその制約条件について、整
流用ＭＯＳ ＦＥＴ Ｍ１及び転流時整流用ＭＯＳ Ｆ
ＥＴ Ｍ２の各ゲート電圧の波形を示した図４を参照し
ながら説明する。図４において、ＶG2は転流時整流用Ｍ
ＯＳ ＦＥＴ Ｍ２のゲート電圧、ＶG1は整流用ＭＯＳ
ＦＥＴ Ｍ１のゲート電圧、ＶTHはＭＯＳ ＦＥＴの
しきい値電圧、ｔ1 はスイッチングトランジスタＱ１が
ターンオンした時間を表し、上から順に電圧ＶC を高く
していった時の、異なる動作状態を示している。
【０００８】従来例の動作の説明において、駆動用巻線
Ｎ３に発生する電圧Ｖ1 と電圧ＶCの関係は、Ｖ1 ＞Ｖ
C と述べた。しかし、当然のことながら、転流時整流用
ＭＯＳ ＦＥＴ Ｍ２のオン状態を維持できなければ寄
生ダイオードが導通してしまうので、電圧ＶC の下限は
転流時整流用ＭＯＳ ＦＥＴ Ｍ２のしきい値電圧ＶTH
以上である。スイッチングトランジスタＱ１が時間ｔ1
においてターンオンした時に、ゲート電圧が上昇あるい
は降下して、ＭＯＳ ＦＥＴがターンオン・オフするの
に時間差が発生するが、ここで、電圧ＶC の電圧値を大
きくとると、ゲート電圧ＶG2の降下に多くの時間が掛か
るようになる。そのため、図４の最下に示すように、電
圧ＶC を大きくしたため、転流時整流用ＭＯＳ ＦＥＴ
Ｍ２がターンオフする前に、整流用ＭＯＳ ＦＥＴ
Ｍ１がターンオンしてしまう事態も有り得る。二つの整
流素子としてのＭＯＳ ＦＥＴが同時にオン状態となる
と、コンバータトランスＴ２の２次側短絡により、回路
が正常に働かなくなる恐れがある。
Ｎ３に発生する電圧Ｖ1 と電圧ＶCの関係は、Ｖ1 ＞Ｖ
C と述べた。しかし、当然のことながら、転流時整流用
ＭＯＳ ＦＥＴ Ｍ２のオン状態を維持できなければ寄
生ダイオードが導通してしまうので、電圧ＶC の下限は
転流時整流用ＭＯＳ ＦＥＴ Ｍ２のしきい値電圧ＶTH
以上である。スイッチングトランジスタＱ１が時間ｔ1
においてターンオンした時に、ゲート電圧が上昇あるい
は降下して、ＭＯＳ ＦＥＴがターンオン・オフするの
に時間差が発生するが、ここで、電圧ＶC の電圧値を大
きくとると、ゲート電圧ＶG2の降下に多くの時間が掛か
るようになる。そのため、図４の最下に示すように、電
圧ＶC を大きくしたため、転流時整流用ＭＯＳ ＦＥＴ
Ｍ２がターンオフする前に、整流用ＭＯＳ ＦＥＴ
Ｍ１がターンオンしてしまう事態も有り得る。二つの整
流素子としてのＭＯＳ ＦＥＴが同時にオン状態となる
と、コンバータトランスＴ２の２次側短絡により、回路
が正常に働かなくなる恐れがある。
【０００９】従って、整流用ＭＯＳ ＦＥＴ Ｍ１のタ
ーンオンするまでの時間にもよるが、電圧ＶC は、ＭＯ
Ｓ ＦＥＴのしきい値電圧ＶTH以上であり、二つのＭＯ
ＳＦＥＴが同時にオン状態とならない電圧値以下としな
ければならない。ただ、この場合、転流時整流用ＭＯＳ
ＦＥＴ Ｍ２がオン状態にあることで、チョークコイ
ルＬ１のフライバック電圧によって直流電力を負荷に供
給しているため、整流用ＭＯＳ ＦＥＴ Ｍ１がターン
オンする直前まで転流時整流用ＭＯＳ ＦＥＴ Ｍ２が
オン状態にあった方がスイッチング電源の電力変換効率
は高くなる。そのため、理屈では、整流用ＭＯＳ ＦＥ
Ｔ Ｍ１のターンオンと転流時整流用ＭＯＳ ＦＥＴ
Ｍ２のターンオフが同時になるように電圧ＶC を設定す
るのが最も望ましい。
ーンオンするまでの時間にもよるが、電圧ＶC は、ＭＯ
Ｓ ＦＥＴのしきい値電圧ＶTH以上であり、二つのＭＯ
ＳＦＥＴが同時にオン状態とならない電圧値以下としな
ければならない。ただ、この場合、転流時整流用ＭＯＳ
ＦＥＴ Ｍ２がオン状態にあることで、チョークコイ
ルＬ１のフライバック電圧によって直流電力を負荷に供
給しているため、整流用ＭＯＳ ＦＥＴ Ｍ１がターン
オンする直前まで転流時整流用ＭＯＳ ＦＥＴ Ｍ２が
オン状態にあった方がスイッチング電源の電力変換効率
は高くなる。そのため、理屈では、整流用ＭＯＳ ＦＥ
Ｔ Ｍ１のターンオンと転流時整流用ＭＯＳ ＦＥＴ
Ｍ２のターンオフが同時になるように電圧ＶC を設定す
るのが最も望ましい。
【００１０】
【発明が解決しようとする課題】図２に示す回路におい
ては、コンバータトランスＴ２に駆動用巻線Ｎ３及び駆
動用巻線Ｎ５を設けることにより転流時整流用ＭＯＳ
ＦＥＴ Ｍ２及び整流用ＭＯＳ ＦＥＴ Ｍ１にバイア
スをかけ、充電用巻線Ｎ４を設けることによりバイアス
用コンデンサＣ２を充電している。このように一つのト
ランスに多数の巻線を設けることは、巻線相互間の絶縁
性、特に１次巻線と２次及びその他の巻線の絶縁性につ
いて、また、巻線の発熱によるトランスの放熱対策及び
装置の小型化に関して得策とは言えない。
ては、コンバータトランスＴ２に駆動用巻線Ｎ３及び駆
動用巻線Ｎ５を設けることにより転流時整流用ＭＯＳ
ＦＥＴ Ｍ２及び整流用ＭＯＳ ＦＥＴ Ｍ１にバイア
スをかけ、充電用巻線Ｎ４を設けることによりバイアス
用コンデンサＣ２を充電している。このように一つのト
ランスに多数の巻線を設けることは、巻線相互間の絶縁
性、特に１次巻線と２次及びその他の巻線の絶縁性につ
いて、また、巻線の発熱によるトランスの放熱対策及び
装置の小型化に関して得策とは言えない。
【００１１】さらに、バイアス用コンデンサＣ２の充電
は充電用巻線Ｎ４に発生した電圧を直に印加して行って
いるが、充電用巻線Ｎ４に発生した電圧の電圧値は入力
電圧やその他の周囲状態によって左右され易く、一定の
電圧値が得られにくい。これらの理由により、スイッチ
ング電源が稼働状態にある時にバイアス用コンデンサＣ
２の端子間電圧が変動すると、電力変換効率の低下や、
最悪の場合には２次側短絡により装置が破損する恐れも
有り得る。そしてスイッチング電源の出力電圧を変更し
ようとしても、充電用巻線Ｎ４に発生する電圧が変化
し、バイアス用コンデンサＣ２の端子間電圧も変化して
しまうことになるので、出力電圧を調整可能とする要求
には事実上応じられない。そこで本発明は、整流素子と
してＭＯＳ ＦＥＴを使用し、そのＭＯＳ ＦＥＴはス
イッチング素子に同期して駆動されるスイッチング電源
において、コンバータトランスに設ける巻線数の増加を
極力抑え、かつ、バイアス用コンデンサの端子間電圧を
一定に保つことができ、また、その出力電圧の調整を可
能としたスイッチング電源を得ることを目的とする。
は充電用巻線Ｎ４に発生した電圧を直に印加して行って
いるが、充電用巻線Ｎ４に発生した電圧の電圧値は入力
電圧やその他の周囲状態によって左右され易く、一定の
電圧値が得られにくい。これらの理由により、スイッチ
ング電源が稼働状態にある時にバイアス用コンデンサＣ
２の端子間電圧が変動すると、電力変換効率の低下や、
最悪の場合には２次側短絡により装置が破損する恐れも
有り得る。そしてスイッチング電源の出力電圧を変更し
ようとしても、充電用巻線Ｎ４に発生する電圧が変化
し、バイアス用コンデンサＣ２の端子間電圧も変化して
しまうことになるので、出力電圧を調整可能とする要求
には事実上応じられない。そこで本発明は、整流素子と
してＭＯＳ ＦＥＴを使用し、そのＭＯＳ ＦＥＴはス
イッチング素子に同期して駆動されるスイッチング電源
において、コンバータトランスに設ける巻線数の増加を
極力抑え、かつ、バイアス用コンデンサの端子間電圧を
一定に保つことができ、また、その出力電圧の調整を可
能としたスイッチング電源を得ることを目的とする。
【００１２】
【課題を解決するための手段】本発明は、コンバータト
ランスに駆動用巻線を設け、駆動用巻線の一端を転流時
整流用のＭＯＳ ＦＥＴのゲートに接続し、駆動用巻線
の他端をバイアス用コンデンサを介して転流時整流用の
ＭＯＳ ＦＥＴのソースと接続し、スイッチング素子が
オン状態の時に、コンバータトランスの２次巻線に発生
する起電圧によってバイアス用コンデンサを充電し、か
つ、バイアス用コンデンサの充電電圧が所定の値となる
ように、バイアス用コンデンサ及び駆動用巻線の接続点
とコンバータトランスの２次巻線の一端の間に逆流阻止
用のダイオード及び定電圧回路を設けたことを特徴とす
るスイッチング電源である。
ランスに駆動用巻線を設け、駆動用巻線の一端を転流時
整流用のＭＯＳ ＦＥＴのゲートに接続し、駆動用巻線
の他端をバイアス用コンデンサを介して転流時整流用の
ＭＯＳ ＦＥＴのソースと接続し、スイッチング素子が
オン状態の時に、コンバータトランスの２次巻線に発生
する起電圧によってバイアス用コンデンサを充電し、か
つ、バイアス用コンデンサの充電電圧が所定の値となる
ように、バイアス用コンデンサ及び駆動用巻線の接続点
とコンバータトランスの２次巻線の一端の間に逆流阻止
用のダイオード及び定電圧回路を設けたことを特徴とす
るスイッチング電源である。
【００１３】
【実施例】コンバータトランスに設ける巻線数の増加を
極力抑え、かつ、バイアス用コンデンサの端子間電圧を
一定に保てるようにした、本発明によるスイッチング電
源の一実施例の回路を図１に示す。なお、図１におい
て、図２と同一部分については同じ符号を付与してあ
る。図１において、直流電源Ｅの両端間に、１次、２次
及び駆動用巻線としての３次巻線を有するコンバータト
ランスＴ１の１次巻線Ｎ１とＮチャネル型ＭＯＳＦＥＴ
によるスイッチングトランジスタＱ１の主電流路を直列
に接続する。 スイッチングトランジスタＱ１のゲート
には、図１においては図示を省略してあるＰＷＭ制御回
路の出力端が接続される。コンバータトランスＴ１の２
次巻線Ｎ２の一端を、チョークコイルＬ１及び平滑コン
デンサＣ１を介してＮチャネル型ＭＯＳ ＦＥＴよりな
る整流素子としての整流用ＭＯＳ ＦＥＴ Ｍ１のソー
スに接続し、整流用ＭＯＳ ＦＥＴ Ｍ１のドレインを
２次巻線Ｎ２の他端と接続する。この時、コンバータト
ランスＴ１の２次巻線Ｎ２のチョークコイルＬ１側の一
端は、１次巻線Ｎ１の直流電源Ｅの高電位側と接続され
る一端と同極とする。
極力抑え、かつ、バイアス用コンデンサの端子間電圧を
一定に保てるようにした、本発明によるスイッチング電
源の一実施例の回路を図１に示す。なお、図１におい
て、図２と同一部分については同じ符号を付与してあ
る。図１において、直流電源Ｅの両端間に、１次、２次
及び駆動用巻線としての３次巻線を有するコンバータト
ランスＴ１の１次巻線Ｎ１とＮチャネル型ＭＯＳＦＥＴ
によるスイッチングトランジスタＱ１の主電流路を直列
に接続する。 スイッチングトランジスタＱ１のゲート
には、図１においては図示を省略してあるＰＷＭ制御回
路の出力端が接続される。コンバータトランスＴ１の２
次巻線Ｎ２の一端を、チョークコイルＬ１及び平滑コン
デンサＣ１を介してＮチャネル型ＭＯＳ ＦＥＴよりな
る整流素子としての整流用ＭＯＳ ＦＥＴ Ｍ１のソー
スに接続し、整流用ＭＯＳ ＦＥＴ Ｍ１のドレインを
２次巻線Ｎ２の他端と接続する。この時、コンバータト
ランスＴ１の２次巻線Ｎ２のチョークコイルＬ１側の一
端は、１次巻線Ｎ１の直流電源Ｅの高電位側と接続され
る一端と同極とする。
【００１４】整流用ＭＯＳ ＦＥＴ Ｍ１のゲートは、
コンバータトランスＴ１の２次巻線Ｎ２とチョークコイ
ルＬ１の接続点と接続する。チョークコイルＬ１と平滑
コンデンサＣ１に対して並列となるように、Ｎチャネル
型ＭＯＳ ＦＥＴよりなる整流素子としての転流時整流
用ＭＯＳ ＦＥＴＭ２の主電流路を、平滑コンデンサＣ
１側をソースとして接続する。転流時整流用ＭＯＳ Ｆ
ＥＴ Ｍ２のゲートをコンバータトランスＴ１の３次巻
線Ｎ３の一端と接続し、３次巻線Ｎ３の他端をバイアス
用コンデンサＣ２を介して転流時整流用ＭＯＳ ＦＥＴ
Ｍ２のソースに接続する。この時、コンバータトラン
スＴ１の３次巻線Ｎ３のバイアス用コンデンサＣ２側の
一端と、２次巻線Ｎ２のチョークコイルＬ１側の一端を
同極とする。コンバータトランスＴ１の２次巻線Ｎ２と
チョークコイルＬ１との接続点と、３次巻線Ｎ３とバイ
アス用コンデンサＣ２との接続点の間に、逆流阻止用の
ダイオードＤ１と抵抗Ｒ１の直列回路を、ダイオードＤ
１のアノードを２次巻線Ｎ２側として接続する。バイア
ス用コンデンサＣ２に対して並列となるようにツェナー
ダイオードＤＺを、そのカソードが抵抗Ｒ１側となるよ
うに接続し、このツェナーダイオードＤＺと抵抗Ｒ１に
より定電圧回路１を形成する。なお、平滑コンデンサＣ
１の両端がスイッチング電源の出力端となり、平滑コン
デンサＣ１に対して並列に負荷ＲL が接続される。
コンバータトランスＴ１の２次巻線Ｎ２とチョークコイ
ルＬ１の接続点と接続する。チョークコイルＬ１と平滑
コンデンサＣ１に対して並列となるように、Ｎチャネル
型ＭＯＳ ＦＥＴよりなる整流素子としての転流時整流
用ＭＯＳ ＦＥＴＭ２の主電流路を、平滑コンデンサＣ
１側をソースとして接続する。転流時整流用ＭＯＳ Ｆ
ＥＴ Ｍ２のゲートをコンバータトランスＴ１の３次巻
線Ｎ３の一端と接続し、３次巻線Ｎ３の他端をバイアス
用コンデンサＣ２を介して転流時整流用ＭＯＳ ＦＥＴ
Ｍ２のソースに接続する。この時、コンバータトラン
スＴ１の３次巻線Ｎ３のバイアス用コンデンサＣ２側の
一端と、２次巻線Ｎ２のチョークコイルＬ１側の一端を
同極とする。コンバータトランスＴ１の２次巻線Ｎ２と
チョークコイルＬ１との接続点と、３次巻線Ｎ３とバイ
アス用コンデンサＣ２との接続点の間に、逆流阻止用の
ダイオードＤ１と抵抗Ｒ１の直列回路を、ダイオードＤ
１のアノードを２次巻線Ｎ２側として接続する。バイア
ス用コンデンサＣ２に対して並列となるようにツェナー
ダイオードＤＺを、そのカソードが抵抗Ｒ１側となるよ
うに接続し、このツェナーダイオードＤＺと抵抗Ｒ１に
より定電圧回路１を形成する。なお、平滑コンデンサＣ
１の両端がスイッチング電源の出力端となり、平滑コン
デンサＣ１に対して並列に負荷ＲL が接続される。
【００１５】以上のような回路構成とした、本発明によ
るスイッチング電源の動作を以下に説明する。スイッチ
ングトランジスタＱ１がオン状態の時、直流電源Ｅによ
りコンバータトランスＴ１の１次巻線Ｎ１に電流が流
れ、２次巻線Ｎ２及び３次巻線Ｎ３に電圧が誘起され
る。この時、２次巻線Ｎ２に誘起された電圧Ｖt によ
り、整流用ＭＯＳ ＦＥＴＭ１は正バイアスされてオン
状態となる。整流用ＭＯＳ ＦＥＴ Ｍ１がオン状態と
なることで、２次巻線Ｎ２に誘起された電圧Ｖt により
負荷に直流電力が供給される。また、ダイオードＤ１を
介して定電圧回路１に電圧Ｖt が入力され、定電圧回路
１からの所定の電圧値の出力電圧によりバイアス用コン
デンサＣ２が充電される。ここで、バイアス用コンデン
サＣ２の充電状態における端子間電圧ＶC と、３次巻線
Ｎ３に誘起された電圧Ｖ1 との関係がＶ1 ＞ＶC とする
と、電圧Ｖ1 により転流時整流用ＭＯＳ ＦＥＴ Ｍ２
は逆バイアスされてオフ状態となる。
るスイッチング電源の動作を以下に説明する。スイッチ
ングトランジスタＱ１がオン状態の時、直流電源Ｅによ
りコンバータトランスＴ１の１次巻線Ｎ１に電流が流
れ、２次巻線Ｎ２及び３次巻線Ｎ３に電圧が誘起され
る。この時、２次巻線Ｎ２に誘起された電圧Ｖt によ
り、整流用ＭＯＳ ＦＥＴＭ１は正バイアスされてオン
状態となる。整流用ＭＯＳ ＦＥＴ Ｍ１がオン状態と
なることで、２次巻線Ｎ２に誘起された電圧Ｖt により
負荷に直流電力が供給される。また、ダイオードＤ１を
介して定電圧回路１に電圧Ｖt が入力され、定電圧回路
１からの所定の電圧値の出力電圧によりバイアス用コン
デンサＣ２が充電される。ここで、バイアス用コンデン
サＣ２の充電状態における端子間電圧ＶC と、３次巻線
Ｎ３に誘起された電圧Ｖ1 との関係がＶ1 ＞ＶC とする
と、電圧Ｖ1 により転流時整流用ＭＯＳ ＦＥＴ Ｍ２
は逆バイアスされてオフ状態となる。
【００１６】次にスイッチングトランジスタＱ１がオフ
状態に移行すると、コンバータトランスＴ１の２次巻線
Ｎ２及び３次巻線Ｎ３には、巻線のインダクタンスによ
り、それまでとは逆方向の電圧が発生する。コンバータ
トランスＴ１の２次巻線Ｎ２の両端間の電圧の極性が反
転するため、整流用ＭＯＳ ＦＥＴ Ｍ１は逆バイアス
されてオフ状態となる。転流時整流用ＭＯＳ ＦＥＴ
Ｍ２は、コンバータトランスＴ１の３次巻線Ｎ３に発生
した電圧とバイアス用コンデンサＣ２の端子間電圧ＶC
が重畳した電圧により正バイアスされてオン状態とな
る。転流時整流用ＭＯＳ ＦＥＴ Ｍ２がオン状態とな
ることで、チョークコイルＬ１の両端間には転流時整流
用ＭＯＳ ＦＥＴ Ｍ２の主電流路を介して閉回路が形
成され、チョークコイルＬ１に発生したフライバック電
圧により負荷に直流電力が供給される。
状態に移行すると、コンバータトランスＴ１の２次巻線
Ｎ２及び３次巻線Ｎ３には、巻線のインダクタンスによ
り、それまでとは逆方向の電圧が発生する。コンバータ
トランスＴ１の２次巻線Ｎ２の両端間の電圧の極性が反
転するため、整流用ＭＯＳ ＦＥＴ Ｍ１は逆バイアス
されてオフ状態となる。転流時整流用ＭＯＳ ＦＥＴ
Ｍ２は、コンバータトランスＴ１の３次巻線Ｎ３に発生
した電圧とバイアス用コンデンサＣ２の端子間電圧ＶC
が重畳した電圧により正バイアスされてオン状態とな
る。転流時整流用ＭＯＳ ＦＥＴ Ｍ２がオン状態とな
ることで、チョークコイルＬ１の両端間には転流時整流
用ＭＯＳ ＦＥＴ Ｍ２の主電流路を介して閉回路が形
成され、チョークコイルＬ１に発生したフライバック電
圧により負荷に直流電力が供給される。
【００１７】スイッチングトランジスタＱ１がオフ状態
であり、しかもコンバータトランスＴ１は磁束リセット
状態となり、２次巻線Ｎ２及び３次巻線Ｎ３に発生して
いた電圧が零となった時には、転流時整流用ＭＯＳ Ｆ
ＥＴ Ｍ２は、バイアス用コンデンサＣ２の端子間電圧
ＶC によりオン状態を維持し続ける。以上のような動作
により、常に整流用ＭＯＳ ＦＥＴ Ｍ１と転流時整流
用ＭＯＳ ＦＥＴ Ｍ２のどちらか一方は必ずオン状態
となり、ＭＯＳ ＦＥＴに存在する寄生ダイオードが導
通することは無い。
であり、しかもコンバータトランスＴ１は磁束リセット
状態となり、２次巻線Ｎ２及び３次巻線Ｎ３に発生して
いた電圧が零となった時には、転流時整流用ＭＯＳ Ｆ
ＥＴ Ｍ２は、バイアス用コンデンサＣ２の端子間電圧
ＶC によりオン状態を維持し続ける。以上のような動作
により、常に整流用ＭＯＳ ＦＥＴ Ｍ１と転流時整流
用ＭＯＳ ＦＥＴ Ｍ２のどちらか一方は必ずオン状態
となり、ＭＯＳ ＦＥＴに存在する寄生ダイオードが導
通することは無い。
【００１８】なお、図１に示す本発明の回路において、
整流用及び転流時整流用のＭＯＳＦＥＴにＮチャネル型
を用いて実施例の説明を行ったが、Ｐチャネル型のＭＯ
ＳＦＥＴでも使用可能であり、その場合には各巻線の極
性が逆となるように回路を構成すれば良い。また、定電
圧回路としては抵抗Ｒ１とツェナーダイオードＤＺによ
る最も簡単な回路にて実施例の説明を行ったが、定電圧
回路として３端子レギュレータを用いても良い。さら
に、ＭＯＳ ＦＥＴがターンオフする時のスパイクノイ
ズを低減するために、整流素子としてのＭＯＳ ＦＥＴ
に対して並列に、ＭＯＳ ＦＥＴの寄生ダイオードより
順方向電圧降下の小さいショットキー障壁型のダイオー
ドを設けることもある。
整流用及び転流時整流用のＭＯＳＦＥＴにＮチャネル型
を用いて実施例の説明を行ったが、Ｐチャネル型のＭＯ
ＳＦＥＴでも使用可能であり、その場合には各巻線の極
性が逆となるように回路を構成すれば良い。また、定電
圧回路としては抵抗Ｒ１とツェナーダイオードＤＺによ
る最も簡単な回路にて実施例の説明を行ったが、定電圧
回路として３端子レギュレータを用いても良い。さら
に、ＭＯＳ ＦＥＴがターンオフする時のスパイクノイ
ズを低減するために、整流素子としてのＭＯＳ ＦＥＴ
に対して並列に、ＭＯＳ ＦＥＴの寄生ダイオードより
順方向電圧降下の小さいショットキー障壁型のダイオー
ドを設けることもある。
【００１９】
【発明の効果】以上に述べたように、本発明は、整流素
子としてＭＯＳ ＦＥＴを使用したスイッチング電源に
おいて、コンバータトランスの２次巻線に誘起される電
圧を定電圧回路を介してバイアス用コンデンサに供給す
ることで、常に所定の電圧でバイアス用コンデンサを充
電し、その端子間電圧が一定となるようにしたものであ
る。このことにより、従来の回路での充電用巻線が不要
となり、コンバータトランスの巻線数の増加を抑えるこ
とができ、巻線の絶縁や放熱対策が容易になる。さら
に、バイアス用コンデンサの端子間電圧を定電圧回路に
より一定に保つことができるので、バイアス用コンデン
サの端子間電圧の変動によりＭＯＳ ＦＥＴの動作点が
移動し、スイッチング電源の電力変換効率が低下した
り、２次側短絡によって装置を破損することを防止で
き、同時に、出力電圧を調整可能とすることもできる。
子としてＭＯＳ ＦＥＴを使用したスイッチング電源に
おいて、コンバータトランスの２次巻線に誘起される電
圧を定電圧回路を介してバイアス用コンデンサに供給す
ることで、常に所定の電圧でバイアス用コンデンサを充
電し、その端子間電圧が一定となるようにしたものであ
る。このことにより、従来の回路での充電用巻線が不要
となり、コンバータトランスの巻線数の増加を抑えるこ
とができ、巻線の絶縁や放熱対策が容易になる。さら
に、バイアス用コンデンサの端子間電圧を定電圧回路に
より一定に保つことができるので、バイアス用コンデン
サの端子間電圧の変動によりＭＯＳ ＦＥＴの動作点が
移動し、スイッチング電源の電力変換効率が低下した
り、２次側短絡によって装置を破損することを防止で
き、同時に、出力電圧を調整可能とすることもできる。
【図１】 本発明のスイッチング電源の実施例の回路
図。
図。
【図２】 従来のスイッチング電源の回路図。
【図３】 図２に示す回路の各点における電圧波形。
【図４】 図２に示す回路の各整流素子としてのＭＯＳ
ＦＥＴのゲート電圧波形
ＦＥＴのゲート電圧波形
Ｅ 直流電源 Ｔ１ コンバータトランス Ｌ１ チョークコイル Ｍ１ 主整流用のＭＯＳ ＦＥＴ Ｍ２ 転流時整流用のＭＯＳ ＦＥＴ Ｃ２ バイアス用コンデンサ １ 定電圧回路
Claims (2)
- 【請求項１】コンバータトランスの１次巻線に接続され
たスイッチング素子がスイッチング動作を行うことによ
り、コンバータトランスの２次巻線に接続した整流平滑
回路を介して安定化した直流出力を負荷に供給するスイ
ッチング電源において、整流平滑回路は、整流素子、転
流時用整流素子、チョークコイル及び平滑コンデンサよ
り成り、該整流素子及び該転流時用整流素子としてＭＯ
Ｓ ＦＥＴを使用し、また、該コンバータトランスに駆
動用巻線を設け、前記転流時整流用のＭＯＳ ＦＥＴの
ゲートに該駆動用巻線の一端を接続し、駆動用巻線の他
端をバイアス用コンデンサを介して該転流時整流用のＭ
ＯＳ ＦＥＴのソースと接続し、前記スイッチング素子
がオン状態の時に、該コンバータトランスの２次巻線に
発生する起電圧によって該バイアス用コンデンサを充電
し、かつ、該バイアス用コンデンサの充電電圧が所定の
値となるように、該バイアス用コンデンサ及び該駆動用
巻線の接続点と該コンバータトランスの２次巻線の一端
の間に逆流阻止用のダイオード及び定電圧回路を設けた
回路構成を有し、該スイッチング素子がオン状態の時に
は、該整流用のＭＯＳ ＦＥＴがオン状態、該転流時用
のＭＯＳ ＦＥＴがオフ状態となり、該スイッチング素
子がオフ状態の時には、該整流用のＭＯＳ ＦＥＴがオ
フ状態、該転流時用のＭＯＳ ＦＥＴがオン状態となる
ようにした同期整流方式のスイッチング電源。 - 【請求項２】 請求項１のスイッチング電源において、
該整流用のＭＯＳ ＦＥＴのゲート駆動電圧は、コンバ
ータトランスの２次巻線に発生する電圧より得ることを
特徴とするスイッチング電源。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP12546093A JP2999905B2 (ja) | 1993-04-28 | 1993-04-28 | スイッチング電源 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP12546093A JP2999905B2 (ja) | 1993-04-28 | 1993-04-28 | スイッチング電源 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH06319257A JPH06319257A (ja) | 1994-11-15 |
| JP2999905B2 true JP2999905B2 (ja) | 2000-01-17 |
Family
ID=14910645
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP12546093A Expired - Fee Related JP2999905B2 (ja) | 1993-04-28 | 1993-04-28 | スイッチング電源 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2999905B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6694438B1 (en) * | 1999-07-02 | 2004-02-17 | Advanced Energy Industries, Inc. | System for controlling the delivery of power to DC computer components |
| US7116562B2 (en) | 2002-11-19 | 2006-10-03 | Cosel Co., Ltd. | Synchronous rectification switching power supply |
-
1993
- 1993-04-28 JP JP12546093A patent/JP2999905B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH06319257A (ja) | 1994-11-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6288920B1 (en) | Drive compensation circuit for synchronous rectifier and method of operating the same | |
| US6188592B1 (en) | Externally-driven scheme for synchronous rectification | |
| US5734563A (en) | Synchronous rectification type converter | |
| US4870555A (en) | High-efficiency DC-to-DC power supply with synchronous rectification | |
| US6038148A (en) | Self-driven synchronous rectification scheme | |
| US5343383A (en) | Rectifier for DC/DC converter | |
| EP1229635B1 (en) | Active gate clamp circuit for self driven synchronous rectifiers | |
| US7009850B2 (en) | Soft switching converter using current shaping | |
| KR100572653B1 (ko) | 전류 공진형 스위칭 전원 | |
| US6487094B1 (en) | High efficiency DC-DC power converter | |
| US6504735B2 (en) | Regulated voltage reducing high-voltage isolated DC/DC converter system | |
| US6477064B1 (en) | High efficiency DC-DC power converter with turn-off snubber | |
| JP3341825B2 (ja) | 同期整流型ｄｃ−ｄｃコンバータ | |
| JP4605532B2 (ja) | 多出力型スイッチング電源装置 | |
| JPH08289538A (ja) | Ｄｃ−ｄｃコンバータ | |
| JPH0698540A (ja) | 同期整流回路 | |
| JP3259128B2 (ja) | 同期整流回路 | |
| JP2999905B2 (ja) | スイッチング電源 | |
| US7372710B2 (en) | Switching power source device of the type capable of controlling power loss in generating output voltage from a secondary winding of a transformer | |
| JPH1169803A (ja) | スイッチング電源 | |
| JP2605719Y2 (ja) | スイッチング電源 | |
| JP2599288Y2 (ja) | スイッチング電源 | |
| JPH1118426A (ja) | スイッチング電源回路 | |
| JP2743869B2 (ja) | スイッチング電源 | |
| JPH0993917A (ja) | 同期整流回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |