JPH09148379A - 突起電極形成方法 - Google Patents
突起電極形成方法Info
- Publication number
- JPH09148379A JPH09148379A JP7329546A JP32954695A JPH09148379A JP H09148379 A JPH09148379 A JP H09148379A JP 7329546 A JP7329546 A JP 7329546A JP 32954695 A JP32954695 A JP 32954695A JP H09148379 A JPH09148379 A JP H09148379A
- Authority
- JP
- Japan
- Prior art keywords
- paste film
- conductor
- metal paste
- forming
- metal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
Landscapes
- Wire Bonding (AREA)
Abstract
(57)【要約】
【課題】 バンプ電極を正確且つ容易に形成する方法を
提供する。 【解決手段】 回路基板１の導体層２の上に金属ペース
ト膜３を形成する。金属ペースト膜３にレーザ光５を選
択的に投射する。金属ペースト膜３のレーザ光５が投射
されなかった領域を超音波洗浄で除去する。金属ペース
ト膜３のレーザ光５が投射された領域では金属粉末の溶
融凝集が生じ、突起電極を得ることができる。
提供する。 【解決手段】 回路基板１の導体層２の上に金属ペース
ト膜３を形成する。金属ペースト膜３にレーザ光５を選
択的に投射する。金属ペースト膜３のレーザ光５が投射
されなかった領域を超音波洗浄で除去する。金属ペース
ト膜３のレーザ光５が投射された領域では金属粉末の溶
融凝集が生じ、突起電極を得ることができる。
Description
【０００１】
【産業上の利用分野】本発明は、半導体素子又は回路基
板等の基体上に突起電極即ちバンプ電極を形成する方法
に関する。
板等の基体上に突起電極即ちバンプ電極を形成する方法
に関する。
【０００２】
【従来の技術】フェイスダウンボンディングするための
フリップチップのバンプ電極即ち突起電極の代表的な形
成方法として次の２つが知られている。 （１） 半導体基板の電極層の上に半田又は金を蒸着又
はメッキすることに依ってバンプ電極を形成する。 （２） ワイヤボンディング装置を使用してワイヤの先
端にボールを形成し、このボールを半導体基板の電極層
の上に押し当て、しかる後、ボールを残してワイヤを切
断し、ボールに基づいてバンプ電極を得る。
フリップチップのバンプ電極即ち突起電極の代表的な形
成方法として次の２つが知られている。 （１） 半導体基板の電極層の上に半田又は金を蒸着又
はメッキすることに依ってバンプ電極を形成する。 （２） ワイヤボンディング装置を使用してワイヤの先
端にボールを形成し、このボールを半導体基板の電極層
の上に押し当て、しかる後、ボールを残してワイヤを切
断し、ボールに基づいてバンプ電極を得る。
【０００３】
【発明が解決しようとする課題】ところで、上記（１）
の蒸着またはメッキにてバンプ電極を形成する方法は、
蒸着装置またはメッキ装置等の付帯設備が必要になり、
少量多品種のフリップチップの生産時には必然的にコス
ト高になった。また、上記（２）のワイヤボンディング
装置を使用してバンプ電極を形成する方法は、今迄多用
されていた既存のワイヤボンディング装置を使用してバ
ンプ電極を形成することができるので、付帯設備に要す
る費用を低減することができるという特長を有する反
面、１チップ当りのバンプ電極の数が少ない場合には、
典型的なワイヤボンディング方法で半導体素子を回路基
板に実装する方法に比べて実装まで含めた生産コストの
低減を図ることが困難又は不可能であるという問題点、
及びワイヤの太さによってバンプ電極の径が決定される
ので任意の径のバンプ電極を正確に得ることが困難であ
るという問題点を有する。
の蒸着またはメッキにてバンプ電極を形成する方法は、
蒸着装置またはメッキ装置等の付帯設備が必要になり、
少量多品種のフリップチップの生産時には必然的にコス
ト高になった。また、上記（２）のワイヤボンディング
装置を使用してバンプ電極を形成する方法は、今迄多用
されていた既存のワイヤボンディング装置を使用してバ
ンプ電極を形成することができるので、付帯設備に要す
る費用を低減することができるという特長を有する反
面、１チップ当りのバンプ電極の数が少ない場合には、
典型的なワイヤボンディング方法で半導体素子を回路基
板に実装する方法に比べて実装まで含めた生産コストの
低減を図ることが困難又は不可能であるという問題点、
及びワイヤの太さによってバンプ電極の径が決定される
ので任意の径のバンプ電極を正確に得ることが困難であ
るという問題点を有する。
【０００４】そこで、本発明の目的は突起電極を高精度
且つ容易に得ることができる方法を提供することにあ
る。
且つ容易に得ることができる方法を提供することにあ
る。
【０００５】
【課題を解決するための手段】上記目的を達成するため
の本発明は、基体の表面に導体層を形成する工程と、導
体粉末（金属単体の粉末又は合金粉末又は金属を主成分
とする粉末）と有機バインダーとを含む導体ペーストを
前記導体層の上に付着させて導体ペースト膜を形成する
工程と、前記導体ペ−スト膜又はこの前記導体ペースト
膜を乾燥させたものの選択された領域にレーザ光を投射
して前記有機バインダ−を燃焼飛散させ且つ前記導体粉
末を溶融凝集させる工程と、前記導体ペースト膜又はこ
の導体ペースト膜を乾燥させたものにおけるレーザ光が
投射されなかった領域を除去して前記導体層の上に前記
溶融凝集に基づく突起電極を生じさせる工程とから成る
突起電極形成方法に係わるものである。なお、請求項２
に示すように、基体を回路基板とすることができる。ま
た、請求項３に示すように基体を半導体基板とすること
ができる。
の本発明は、基体の表面に導体層を形成する工程と、導
体粉末（金属単体の粉末又は合金粉末又は金属を主成分
とする粉末）と有機バインダーとを含む導体ペーストを
前記導体層の上に付着させて導体ペースト膜を形成する
工程と、前記導体ペ−スト膜又はこの前記導体ペースト
膜を乾燥させたものの選択された領域にレーザ光を投射
して前記有機バインダ−を燃焼飛散させ且つ前記導体粉
末を溶融凝集させる工程と、前記導体ペースト膜又はこ
の導体ペースト膜を乾燥させたものにおけるレーザ光が
投射されなかった領域を除去して前記導体層の上に前記
溶融凝集に基づく突起電極を生じさせる工程とから成る
突起電極形成方法に係わるものである。なお、請求項２
に示すように、基体を回路基板とすることができる。ま
た、請求項３に示すように基体を半導体基板とすること
ができる。
【０００６】
【発明の作用及び効果】各請求項の発明によればレーザ
光の選択的投射によって突起電極を形成するので、微細
な突起電極を高精度且つ容易に作ることができる。ま
た、レーザ光の投射面積の変更によって突起電極の大き
さを容易に変えることができる。請求項２の発明によれ
ば、回路基板側に突起電極を形成するので、突起電極を
持たない一般的な電子回路素子をフェイスダウンボンデ
ィングすることが可能になり、電子回路装置のコストの
低減を図ることができる。請求項３の発明によればフリ
ップチップを容易に得ることができる。
光の選択的投射によって突起電極を形成するので、微細
な突起電極を高精度且つ容易に作ることができる。ま
た、レーザ光の投射面積の変更によって突起電極の大き
さを容易に変えることができる。請求項２の発明によれ
ば、回路基板側に突起電極を形成するので、突起電極を
持たない一般的な電子回路素子をフェイスダウンボンデ
ィングすることが可能になり、電子回路装置のコストの
低減を図ることができる。請求項３の発明によればフリ
ップチップを容易に得ることができる。
【０００７】
【第１の実施例】図１〜図４を参照して第１の実施例の
混成集積回路構成の電子回路装置の製造方法を説明す
る。フェイスダウンボンディングによって混成集積回路
装置を製作するために、まず、図１に示すようにセラミ
ックから成る回路基板１の上に接続導体層２を設けたも
のを用意する。この接続導体層２は、厚膜導体ペースト
を印刷して焼成すること、又は金属を蒸着又はメッキす
ること等によって形成する。次に、突起電極（バンプ電
極）の形成予定領域を含むように接続導体層２の上に導
電ペ−ストとして金属ペ−ストを塗布して金属ペースト
膜３を形成する。この金属ペーストは金（Ａｕ）、又は
銀（Ａｇ）、又は白金（Ｐｔ）、又は銅（Ｃｕ）等の金
属単体粉末、又はＡｕ−Ｓｎ合金粉末やＰｂ−Ｓｎ合金
粉末のような合金粉末、又はＡｕ−Ｓｉ、Ａｕ−Ｇｅの
ような金属を主成分とする金属−半導体混合物粉末と有
機バインダと溶剤とから成る。なお、金属ペースト膜３
は、印刷又は転写法によって形成する。
混成集積回路構成の電子回路装置の製造方法を説明す
る。フェイスダウンボンディングによって混成集積回路
装置を製作するために、まず、図１に示すようにセラミ
ックから成る回路基板１の上に接続導体層２を設けたも
のを用意する。この接続導体層２は、厚膜導体ペースト
を印刷して焼成すること、又は金属を蒸着又はメッキす
ること等によって形成する。次に、突起電極（バンプ電
極）の形成予定領域を含むように接続導体層２の上に導
電ペ−ストとして金属ペ−ストを塗布して金属ペースト
膜３を形成する。この金属ペーストは金（Ａｕ）、又は
銀（Ａｇ）、又は白金（Ｐｔ）、又は銅（Ｃｕ）等の金
属単体粉末、又はＡｕ−Ｓｎ合金粉末やＰｂ−Ｓｎ合金
粉末のような合金粉末、又はＡｕ−Ｓｉ、Ａｕ−Ｇｅの
ような金属を主成分とする金属−半導体混合物粉末と有
機バインダと溶剤とから成る。なお、金属ペースト膜３
は、印刷又は転写法によって形成する。
【０００８】次に、金属粉末の溶融凝集が起こる温度よ
りも低い温度に金属ペースト膜３を加熱することによっ
てこれを乾燥させ、溶剤を飛散即ち蒸発させる。
りも低い温度に金属ペースト膜３を加熱することによっ
てこれを乾燥させ、溶剤を飛散即ち蒸発させる。
【０００９】次に、図２に示すようにレーザ装置４から
レーザ光５を放射させ、このレーザ光５を金属ペースト
膜３の突起形成予定領域６に投射する。このレーザ光５
の強さは、この投射によって金属ペースト膜３のバイン
ダを燃焼飛散させ且つ金属粉末の溶融凝集を生じさせ且
つ接続導体層２に金属ペースト膜３の金属を溶融結合さ
せることができるレベルに設定する。
レーザ光５を放射させ、このレーザ光５を金属ペースト
膜３の突起形成予定領域６に投射する。このレーザ光５
の強さは、この投射によって金属ペースト膜３のバイン
ダを燃焼飛散させ且つ金属粉末の溶融凝集を生じさせ且
つ接続導体層２に金属ペースト膜３の金属を溶融結合さ
せることができるレベルに設定する。
【００１０】次に、金属ペースト膜３のレーザ光が投射
されなかった領域を溶剤を使用した超音波洗浄によって
除去し、図３に示す突起電極７のみを接続導体層２の上
に残存させる。この突起電極７は全体として卵形であっ
て、レーザ光５の投射による溶融凝集で形成されたもの
であり、下の接続導体層２に電気的及び機械的に結合さ
れている。なお、突起電極７の径は溶融凝集に基づいて
レーザ光５の投射領域の径よりも幾らか小さくなる。
されなかった領域を溶剤を使用した超音波洗浄によって
除去し、図３に示す突起電極７のみを接続導体層２の上
に残存させる。この突起電極７は全体として卵形であっ
て、レーザ光５の投射による溶融凝集で形成されたもの
であり、下の接続導体層２に電気的及び機械的に結合さ
れている。なお、突起電極７の径は溶融凝集に基づいて
レーザ光５の投射領域の径よりも幾らか小さくなる。
【００１１】次に、図４に示すようにトランジスタ、ダ
イオード、ＩＣ等の半導体チップ８をフェイスダウン方
法で回路基板１の上に配置する。半導体チップ８はバン
プ電極を有するフリップチップではなく、主としてワイ
ヤボンディング実装のために作られた一般にベアチップ
と呼ばれているものであり、半導体基板９の一方の主面
にボンディングパッド即ち金属端子１０を設けたもので
ある。半導体チップ８はこの端子１０を回路基板１側の
突起電極７に当接させるように位置決めされる。しかる
後、熱圧着又は超音波ボンディング等によって半導体チ
ップ８の端子１０を突起電極７に接合させる。
イオード、ＩＣ等の半導体チップ８をフェイスダウン方
法で回路基板１の上に配置する。半導体チップ８はバン
プ電極を有するフリップチップではなく、主としてワイ
ヤボンディング実装のために作られた一般にベアチップ
と呼ばれているものであり、半導体基板９の一方の主面
にボンディングパッド即ち金属端子１０を設けたもので
ある。半導体チップ８はこの端子１０を回路基板１側の
突起電極７に当接させるように位置決めされる。しかる
後、熱圧着又は超音波ボンディング等によって半導体チ
ップ８の端子１０を突起電極７に接合させる。
【００１２】この実施例は次の利点を有する。 （１） 金属ペースト膜３にレーザ光５を投射してバイ
ンダを飛散させ且つ金属粉末の溶融凝集を生じさせて突
起電極７を形成するので、所望の大きさの突起電極を正
確且つ容易に得ることができる。 （２） 回路基板１側に突起電極７を設けるので、突起
電極を有さない安価な半導体チップ８をフェイスダウン
ボンディングすることが可能になり、電子回路装置のコ
ストの低減が達成される。
ンダを飛散させ且つ金属粉末の溶融凝集を生じさせて突
起電極７を形成するので、所望の大きさの突起電極を正
確且つ容易に得ることができる。 （２） 回路基板１側に突起電極７を設けるので、突起
電極を有さない安価な半導体チップ８をフェイスダウン
ボンディングすることが可能になり、電子回路装置のコ
ストの低減が達成される。
【００１３】
【第２の実施例】次に、図５〜図９に示す第２の実施例
の電子回路装置の製造方法を説明する。第２の実施例で
は突起電極を有する半導体素子即ちフリップチップを作
り、これを回路基板に実装することによって電子回路装
置を形成している。トランジスタ、ダイオード、ＩＣ等
のフリップチップを作るために、所定の半導体領域が形
成された半導体基体又は半導体基板としての半導体ウエ
ハ１１の一方の主面に図５及び図６に示すように金属導
体層１２を設け、更にこの導体層１２の上に金属ペース
トを印刷又は転写して金属ペースト膜１３を設ける。な
お、金属ペースト膜１３は図１の金属ペースト膜３と同
一のものである。
の電子回路装置の製造方法を説明する。第２の実施例で
は突起電極を有する半導体素子即ちフリップチップを作
り、これを回路基板に実装することによって電子回路装
置を形成している。トランジスタ、ダイオード、ＩＣ等
のフリップチップを作るために、所定の半導体領域が形
成された半導体基体又は半導体基板としての半導体ウエ
ハ１１の一方の主面に図５及び図６に示すように金属導
体層１２を設け、更にこの導体層１２の上に金属ペース
トを印刷又は転写して金属ペースト膜１３を設ける。な
お、金属ペースト膜１３は図１の金属ペースト膜３と同
一のものである。
【００１４】次に、金属ペースト膜１３の溶剤を第１の
実施例と同様に乾燥によって蒸発させた後に、図７に示
すようにレーザ光１４を金属ペースト膜１３の突起形成
予定領域１５に選択的に投射する。このレーザ光１４の
強さは第１の実施例と同様に設定する。
実施例と同様に乾燥によって蒸発させた後に、図７に示
すようにレーザ光１４を金属ペースト膜１３の突起形成
予定領域１５に選択的に投射する。このレーザ光１４の
強さは第１の実施例と同様に設定する。
【００１５】次に、金属ペースト膜１３のレーザ光１４
の非投射領域を溶剤を使用した超音波洗浄によって除去
し、図８に示す突起電極１６を導体層１２の上に残存さ
せる。突起電極１６は金属粉末の溶融凝集によって生じ
たものであり、導体層１２に対して溶融結合されてい
る。
の非投射領域を溶剤を使用した超音波洗浄によって除去
し、図８に示す突起電極１６を導体層１２の上に残存さ
せる。突起電極１６は金属粉末の溶融凝集によって生じ
たものであり、導体層１２に対して溶融結合されてい
る。
【００１６】次に、図５〜図８で破線で示す分割線に沿
って半導体ウエハ１１を切断し、図９に示す半導体基板
１１ａと導体層１２と突起電極１６とから成るフリップ
チップ１７を得、これを回路基板１８の接続導体層１９
にフェイスダウンボンディングする。フェイスダウンボ
ンディングは、熱圧着、超音波ボンディング、異方性導
電接着材による方法等によって行う。
って半導体ウエハ１１を切断し、図９に示す半導体基板
１１ａと導体層１２と突起電極１６とから成るフリップ
チップ１７を得、これを回路基板１８の接続導体層１９
にフェイスダウンボンディングする。フェイスダウンボ
ンディングは、熱圧着、超音波ボンディング、異方性導
電接着材による方法等によって行う。
【００１７】本実施例によれば第１の実施例と同様に突
起電極１６を正確且つ容易に形成することができる。
起電極１６を正確且つ容易に形成することができる。
【００１８】
【変形例】本発明は上述の実施例に限定されるものでな
く、例えば次の変形が可能なものである。 （１） 溶剤を蒸発させる乾燥工程を省いてレーザ光５
又は１４を金属ペースト膜３に投射し、レーザ光によっ
て溶剤を蒸発させることができる。 （２） 突起電極７を作るための金属ペースト即ち導体
ペ−ストにガラス等の無機バインダを混ぜることかでき
る。
く、例えば次の変形が可能なものである。 （１） 溶剤を蒸発させる乾燥工程を省いてレーザ光５
又は１４を金属ペースト膜３に投射し、レーザ光によっ
て溶剤を蒸発させることができる。 （２） 突起電極７を作るための金属ペースト即ち導体
ペ−ストにガラス等の無機バインダを混ぜることかでき
る。
【図１】第１の実施例において回路基板上に金属ペース
ト膜を設けたものを示す正面図である。
ト膜を設けたものを示す正面図である。
【図２】金属ペースト膜にレーザ光を投射する状態を示
す正面図である。
す正面図である。
【図３】突起電極を有する回路基板を示す正面図であ
る。
る。
【図４】回路基板に半導体チップを実装した電子回路装
置を示す正面図である。
置を示す正面図である。
【図５】第２の実施例の金属ペースト膜を有する半導体
ウエハを示す正面図である。
ウエハを示す正面図である。
【図６】図５の半導体ウエハの正面図である。
【図７】金属ペースト膜にレーザ光を投射した状態を示
す正面図である。
す正面図である。
【図８】突起電極を有する半導体ウエハを示す正面図で
ある。
ある。
【図９】フリップチップを回路基板に実装した電子回路
装置を示す正面図である。
装置を示す正面図である。
１ 回路基板 ２ 導体層 ３ 金属ペースト ５ レーザ光 ７ 突起電極
Claims (3)
- 【請求項１】 基体の表面に導体層を形成する工程と、 導体粉末と有機バインダーとを含む導体ペーストを前記
導体層の上に付着させて導体ペースト膜を形成する工程
と、 前記導体ペースト膜又はこの導体ぺ−スト膜を乾燥させ
たものの選択された領域にレーザ光を投射して前記有機
バインダ−を燃焼飛散させ且つ前記導体粉末を溶融凝集
させる工程と、 前記導体ペースト膜又はこの導体ペースト膜を乾燥させ
たものにおけるレーザ光が投射されなかった領域を除去
して前記導体層の上に前記溶融凝集に基づく突起電極を
生じさせる工程とから成る突起電極形成方法。 - 【請求項２】 前記基体は混成集積回路の回路基板であ
ることを特徴とする請求項１記載の突起電極形成方法。 - 【請求項３】 前記基体は半導体素子を形成するための
半導体基板であることを特徴とする請求項１記載の突起
電極形成方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7329546A JPH09148379A (ja) | 1995-11-22 | 1995-11-22 | 突起電極形成方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7329546A JPH09148379A (ja) | 1995-11-22 | 1995-11-22 | 突起電極形成方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH09148379A true JPH09148379A (ja) | 1997-06-06 |
Family
ID=18222573
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7329546A Withdrawn JPH09148379A (ja) | 1995-11-22 | 1995-11-22 | 突起電極形成方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH09148379A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100788191B1 (ko) * | 2007-04-25 | 2008-01-02 | 주식회사 고려반도체시스템 | 반도체 소자의 범프형성방법 |
| JP2008078514A (ja) * | 2006-09-25 | 2008-04-03 | Tokyo Institute Of Technology | 半導体集積回路装置の製造方法 |
| JP2015507367A (ja) * | 2012-02-03 | 2015-03-05 | エーエスエムエル ネザーランズ ビー．ブイ． | 基板ホルダ及び基板ホルダ製造方法 |
| CN104485154A (zh) * | 2014-12-24 | 2015-04-01 | 苏州晶讯科技股份有限公司 | 一种激光照射形成铜电路的含铜电子浆料 |
-
1995
- 1995-11-22 JP JP7329546A patent/JPH09148379A/ja not_active Withdrawn
Cited By (15)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008078514A (ja) * | 2006-09-25 | 2008-04-03 | Tokyo Institute Of Technology | 半導体集積回路装置の製造方法 |
| KR100788191B1 (ko) * | 2007-04-25 | 2008-01-02 | 주식회사 고려반도체시스템 | 반도체 소자의 범프형성방법 |
| US10898955B2 (en) | 2012-02-03 | 2021-01-26 | Asme Netherlands B.V. | Substrate holder, lithographic apparatus, device manufacturing method, and method of manufacturing a substrate holder |
| US9442395B2 (en) | 2012-02-03 | 2016-09-13 | Asml Netherlands B.V. | Substrate holder, lithographic apparatus, device manufacturing method, and method of manufacturing a substrate holder |
| US9507274B2 (en) | 2012-02-03 | 2016-11-29 | Asml Netherlands B.V. | Substrate holder and method of manufacturing a substrate holder |
| US9737934B2 (en) | 2012-02-03 | 2017-08-22 | Asml Netherlands B.V. | Substrate holder and method of manufacturing a substrate holder |
| US10245641B2 (en) | 2012-02-03 | 2019-04-02 | Asml Netherlands B.V. | Substrate holder, lithographic apparatus, device manufacturing method, and method of manufacturing a substrate holder |
| US10875096B2 (en) | 2012-02-03 | 2020-12-29 | Asml Netherlands B.V. | Substrate holder and method of manufacturing a substrate holder |
| JP2015507367A (ja) * | 2012-02-03 | 2015-03-05 | エーエスエムエル ネザーランズ ビー．ブイ． | 基板ホルダ及び基板ホルダ製造方法 |
| US11235388B2 (en) | 2012-02-03 | 2022-02-01 | Asml Netherlands B.V. | Substrate holder, lithographic apparatus, device manufacturing method, and method of manufacturing a substrate holder |
| US11376663B2 (en) | 2012-02-03 | 2022-07-05 | Asml Netherlands B.V. | Substrate holder and method of manufacturing a substrate holder |
| US11628498B2 (en) | 2012-02-03 | 2023-04-18 | Asml Netherlands B.V. | Substrate holder, lithographic apparatus, device manufacturing method, and method of manufacturing a substrate holder |
| US11754929B2 (en) | 2012-02-03 | 2023-09-12 | Asml Netherlands B.V. | Substrate holder and method of manufacturing a substrate holder |
| US11960213B2 (en) | 2012-02-03 | 2024-04-16 | Asml Netherlands B.V. | Substrate holder, lithographic apparatus, device manufacturing method, and method of manufacturing a substrate holder |
| CN104485154A (zh) * | 2014-12-24 | 2015-04-01 | 苏州晶讯科技股份有限公司 | 一种激光照射形成铜电路的含铜电子浆料 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6153940A (en) | Core metal soldering knob flip-chip technology | |
| JP3348528B2 (ja) | 半導体装置の製造方法と半導体装置及び電子回路装置の製造方法と電子回路装置 | |
| US20090289360A1 (en) | Workpiece contact pads with elevated ring for restricting horizontal movement of terminals of ic during pressing | |
| KR100737498B1 (ko) | 반도체 소자의 실장 방법 및 실장 구조 | |
| JPH09326416A (ja) | 半導体素子の実装方法およびその製品 | |
| JPH09148379A (ja) | 突起電極形成方法 | |
| JPH09162230A (ja) | 電子回路装置及びその製造方法 | |
| JPS62281435A (ja) | 半導体装置 | |
| JPH04264731A (ja) | 電気的接続接点の形成方法および電子部品の実装方法 | |
| JPH0645402A (ja) | 配線基板の接続方法及び配線基板 | |
| JPS6057944A (ja) | 半導体装置 | |
| TWI220304B (en) | Flip-chip package substrate and flip-chip bonding process thereof | |
| JP3006957B2 (ja) | 半導体装置の実装体 | |
| JPH05136201A (ja) | 半導体装置用電極と実装体 | |
| JPH05144821A (ja) | 半導体装置 | |
| JPS63168028A (ja) | 微細接続構造 | |
| JP2633745B2 (ja) | 半導体装置の実装体 | |
| JPH02312240A (ja) | バンプ形成方法およびバンプ形成装置およびバンプ | |
| JPH0695468B2 (ja) | 電気的接続接点の形成方法 | |
| TW516142B (en) | Forming method for solder bump by self-alignment | |
| JPH04356935A (ja) | 半導体装置のバンプ電極形成方法 | |
| JP2000332060A (ja) | 半導体装置およびその製造方法 | |
| JPH11204573A (ja) | 半導体装置の製造方法および半導体装置 | |
| JPH04169001A (ja) | 導電性ペーストと半導体装置の実装方法 | |
| JPH039620B2 (ja) |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20030204 |