JP2000332060A - 半導体装置およびその製造方法 - Google Patents
半導体装置およびその製造方法Info
- Publication number
- JP2000332060A JP2000332060A JP14416999A JP14416999A JP2000332060A JP 2000332060 A JP2000332060 A JP 2000332060A JP 14416999 A JP14416999 A JP 14416999A JP 14416999 A JP14416999 A JP 14416999A JP 2000332060 A JP2000332060 A JP 2000332060A
- Authority
- JP
- Japan
- Prior art keywords
- bonding tool
- electrode
- flux
- semiconductor device
- wiring board
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73201—Location after the connecting process on the same surface
- H01L2224/73203—Bump and layer connectors
- H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/013—Alloys
- H01L2924/0132—Binary Alloys
- H01L2924/01322—Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
- H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/35—Mechanical effects
- H01L2924/351—Thermal stress
- H01L2924/3511—Warping
Landscapes
- Electric Connection Of Electric Components To Printed Circuits (AREA)
- Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
- Wire Bonding (AREA)
Abstract
(57)【要約】
【課題】 配線基板として可撓性を有するプリント配線
基板を用いた場合でも不良はんだ付けが発生せず、歩留
まりの良い接続が可能な、フリップチップ実装方法を用
いた半導体装置の製造方法の実現を課題とする。 【解決手段】 半導体チップ６の電極パッド７上にはん
だバンプ８を形成する工程と、配線基板１のランド２上
にフラックス３を塗布する工程と、ボンディングツール
５を用いてはんだバンプ８をランド２に位置合わせする
工程と、はんだバンプ８をランド２に接触させてフラッ
クス３を加熱し活性化する工程と、一旦、はんだバンプ
８とランド２を所定距離Ａだけ離す工程と、はんだバン
プ８を加熱し溶融する工程と、溶融したはんだバンプ８
をランドに接触させてはんだ付けを行う工程とを有する
ことを特徴とする。
基板を用いた場合でも不良はんだ付けが発生せず、歩留
まりの良い接続が可能な、フリップチップ実装方法を用
いた半導体装置の製造方法の実現を課題とする。 【解決手段】 半導体チップ６の電極パッド７上にはん
だバンプ８を形成する工程と、配線基板１のランド２上
にフラックス３を塗布する工程と、ボンディングツール
５を用いてはんだバンプ８をランド２に位置合わせする
工程と、はんだバンプ８をランド２に接触させてフラッ
クス３を加熱し活性化する工程と、一旦、はんだバンプ
８とランド２を所定距離Ａだけ離す工程と、はんだバン
プ８を加熱し溶融する工程と、溶融したはんだバンプ８
をランドに接触させてはんだ付けを行う工程とを有する
ことを特徴とする。
Description
【０００１】
【発明の属する技術分野】本発明は、半導体装置および
その製造方法に関し、さらに詳しくは高速化、多ピン
化、小型化並びに高密度実装化に対応した半導体装置お
よびその製造方法に関する。
その製造方法に関し、さらに詳しくは高速化、多ピン
化、小型化並びに高密度実装化に対応した半導体装置お
よびその製造方法に関する。
【０００２】
【従来の技術】電子機器の小型化をより一層進展させる
ためには、部品実装密度をどのようにして向上させるか
が重要なポイントとなっている。こと半導体ＩＣに関し
ても、従来のパッケージ実装の代替として、ベアチップ
実装ことにフリップチップによる高密度実装技術の開発
が盛んに行なわれてきている。ベアチップ実装の一形態
であるフリップチップ実装は、半導体チップの電極パッ
ドに形成されたはんだバンプを用いてベアチップを直接
配線基板上に実装する方法である。この方法によると、
はんだバンプはチップの周辺だけでなく、チップの任意
の平面位置に配置できるため、数百から１万におよぶＩ
／Ｏ数を容易にチップに設けることができる。
ためには、部品実装密度をどのようにして向上させるか
が重要なポイントとなっている。こと半導体ＩＣに関し
ても、従来のパッケージ実装の代替として、ベアチップ
実装ことにフリップチップによる高密度実装技術の開発
が盛んに行なわれてきている。ベアチップ実装の一形態
であるフリップチップ実装は、半導体チップの電極パッ
ドに形成されたはんだバンプを用いてベアチップを直接
配線基板上に実装する方法である。この方法によると、
はんだバンプはチップの周辺だけでなく、チップの任意
の平面位置に配置できるため、数百から１万におよぶＩ
／Ｏ数を容易にチップに設けることができる。
【０００３】図５および図６に、従来のフリップチップ
実装の工程を表す説明図を示した。図５および図６にお
いて、符号１は配線基板、符号２は配線基板１上のラン
ド、符号３はフラックス、符号６は半導体チップ、符号
７は電極パッド、符号８ははんだバンプ、符号９ははん
だ付け接合部であり、図６の符号５はボンディングツー
ルである。
実装の工程を表す説明図を示した。図５および図６にお
いて、符号１は配線基板、符号２は配線基板１上のラン
ド、符号３はフラックス、符号６は半導体チップ、符号
７は電極パッド、符号８ははんだバンプ、符号９ははん
だ付け接合部であり、図６の符号５はボンディングツー
ルである。
【０００４】図５の方法では、まず配線基板１のランド
２部分にフラックス３を塗布し（図５（ａ））、ランド
２上にはんだバンプ８を形成する。このはんだバンプ８
が形成された半導体チップ６をアライメントした後にマ
ウントし（図５（ｂ））、リフローによる高温加熱で接
続が行われる（図５（ｃ））。一方、図６の方法では、
配線基板１のランド２部分にフラックス３を塗布し（図
６（ａ））、ランド２上にはんだバンプ８を形成する。
このはんだバンプ８が形成された半導体チップ６に対し
て、ボンディングツール５によってアライメントを行い
（図６（ｂ））、ボンディングツール５に内蔵された図
示しない加熱ヒーターによってはんだバンプ８のはんだ
を溶融させて、はんだ付け接続を行う（図６（ｃ））。
２部分にフラックス３を塗布し（図５（ａ））、ランド
２上にはんだバンプ８を形成する。このはんだバンプ８
が形成された半導体チップ６をアライメントした後にマ
ウントし（図５（ｂ））、リフローによる高温加熱で接
続が行われる（図５（ｃ））。一方、図６の方法では、
配線基板１のランド２部分にフラックス３を塗布し（図
６（ａ））、ランド２上にはんだバンプ８を形成する。
このはんだバンプ８が形成された半導体チップ６に対し
て、ボンディングツール５によってアライメントを行い
（図６（ｂ））、ボンディングツール５に内蔵された図
示しない加熱ヒーターによってはんだバンプ８のはんだ
を溶融させて、はんだ付け接続を行う（図６（ｃ））。
【０００５】ところで、上記のような従来のフリップチ
ップ実装方法では、配線基板として可撓性のある配線基
板を用いるような場合には、リフロー接続を行うのは難
しい。リフロー加熱中に可撓性の配線基板に波打ちが生
じ、はんだバンプとランドとの距離がバンプ毎に異なっ
てしまうためである。この様子を図７に示す。図７で、
符号１は可撓性の配線基板、符号２は配線基板１上のラ
ンド、符号６は半導体チップ、符号７は電極パッド、符
号８ははんだバンプ、符号９Ａおよび符号９Ｂは不良は
んだ付け接合部である。
ップ実装方法では、配線基板として可撓性のある配線基
板を用いるような場合には、リフロー接続を行うのは難
しい。リフロー加熱中に可撓性の配線基板に波打ちが生
じ、はんだバンプとランドとの距離がバンプ毎に異なっ
てしまうためである。この様子を図７に示す。図７で、
符号１は可撓性の配線基板、符号２は配線基板１上のラ
ンド、符号６は半導体チップ、符号７は電極パッド、符
号８ははんだバンプ、符号９Ａおよび符号９Ｂは不良は
んだ付け接合部である。
【０００６】このように配線基板１に波打ちが発生する
ため、ある部分では、図７の９Ａのようにはんだバンプ
８が潰れてランド２間にブリッジが発生した不良はんだ
付け接合部が生まれる。また、ある部分では、図７の９
Ｂのように配線基板１と半導体チップ６の距離が広がっ
てオープン状態になる不良はんだ付け接合部が発生す
る。一方、フリップチップボンダーのボンディングツー
ルを用いた接続の場合は、このような波打ちの問題は可
撓性基板を真空吸着することによって一応解決すること
ができる。
ため、ある部分では、図７の９Ａのようにはんだバンプ
８が潰れてランド２間にブリッジが発生した不良はんだ
付け接合部が生まれる。また、ある部分では、図７の９
Ｂのように配線基板１と半導体チップ６の距離が広がっ
てオープン状態になる不良はんだ付け接合部が発生す
る。一方、フリップチップボンダーのボンディングツー
ルを用いた接続の場合は、このような波打ちの問題は可
撓性基板を真空吸着することによって一応解決すること
ができる。
【０００７】しかし、半導体チップの電極パッドのピッ
チが微細になってくると、はんだバンプ間の空隙が狭く
なるため溶融したはんだバンプ間のショートが発生しや
すくなる。この様子を図８に示す。図８で、符号１は可
撓性の配線基板、符号２は配線基板１上のランド、符号
６は半導体チップ、符号７は電極パッド、符号８ははん
だバンプ、符号９Ａはブリッジが発生した不良はんだ付
け接合部である。また、電極パッドに無電解めっきを用
いたバンプ下地金属：ＵＢＭ（Under Bump Metal）を使
用した場合などでも同様の現象が発生する。この様子を
図９に示す。図９で、符号６は半導体チップ、符号７は
電極パッド、符号８ははんだバンプ、符号１３はパッシ
ベーション膜、符号１４はバンプ下地金属（ＵＢＭ）で
ある。
チが微細になってくると、はんだバンプ間の空隙が狭く
なるため溶融したはんだバンプ間のショートが発生しや
すくなる。この様子を図８に示す。図８で、符号１は可
撓性の配線基板、符号２は配線基板１上のランド、符号
６は半導体チップ、符号７は電極パッド、符号８ははん
だバンプ、符号９Ａはブリッジが発生した不良はんだ付
け接合部である。また、電極パッドに無電解めっきを用
いたバンプ下地金属：ＵＢＭ（Under Bump Metal）を使
用した場合などでも同様の現象が発生する。この様子を
図９に示す。図９で、符号６は半導体チップ、符号７は
電極パッド、符号８ははんだバンプ、符号１３はパッシ
ベーション膜、符号１４はバンプ下地金属（ＵＢＭ）で
ある。
【０００８】無電解めっきは等方的に成長するため電極
パッド７間にも無電解めっきが成長する（図９
（ａ））。したがって、電極間の空隙が本来の電極パッ
ド７そのものの場合より狭くなり、このＵＢＭ１４上に
はんだバンプ８を形成した場合には、はんだバンプ８間
の空隙も狭くなってしまう（図９（ｂ））。
パッド７間にも無電解めっきが成長する（図９
（ａ））。したがって、電極間の空隙が本来の電極パッ
ド７そのものの場合より狭くなり、このＵＢＭ１４上に
はんだバンプ８を形成した場合には、はんだバンプ８間
の空隙も狭くなってしまう（図９（ｂ））。
【０００９】図１０に無電解めっきＵＢＭを用いない場
合のはんだバンプ８形成のプロセス図を示す。図１０
で、符号６は半導体チップ、符号７は電極パッド、符号
８ははんだバンプ、符号１３はパッシベーション膜、符
号１４はバンプ下地金属（ＵＢＭ）、符号１５は第二パ
ッシベーション膜である。
合のはんだバンプ８形成のプロセス図を示す。図１０
で、符号６は半導体チップ、符号７は電極パッド、符号
８ははんだバンプ、符号１３はパッシベーション膜、符
号１４はバンプ下地金属（ＵＢＭ）、符号１５は第二パ
ッシベーション膜である。
【００１０】図１０（ａ）は、半導体チップ６の電極パ
ッド７部分を示す。電極パッド７のピッチは図９（ａ）
と同様である。図１０（ｂ）は、電極パッド７の開口面
積を絞るために第二パッシベーション膜１５が形成され
た状態である。図１０（ｃ）は、第２パッシベーション
膜１７の開口部にはんだが濡れる金属でＵＢＭ１４を形
成した状態を示す。図１０ｄは、ＵＭＢ１４上にはんだ
バンプ８を形成した結果を示す。はんだバンプ８の高さ
は図９に示したものとと同等にしてある。はんだバンプ
８間の空隙は図９の方が図１０のそれよりも狭く、無電
解めっきによる場合のほうがブリッジが発生しやすいこ
とが分かる。
ッド７部分を示す。電極パッド７のピッチは図９（ａ）
と同様である。図１０（ｂ）は、電極パッド７の開口面
積を絞るために第二パッシベーション膜１５が形成され
た状態である。図１０（ｃ）は、第２パッシベーション
膜１７の開口部にはんだが濡れる金属でＵＢＭ１４を形
成した状態を示す。図１０ｄは、ＵＭＢ１４上にはんだ
バンプ８を形成した結果を示す。はんだバンプ８の高さ
は図９に示したものとと同等にしてある。はんだバンプ
８間の空隙は図９の方が図１０のそれよりも狭く、無電
解めっきによる場合のほうがブリッジが発生しやすいこ
とが分かる。
【００１１】また、従来はんだバンプの接続信頼性を向
上する目的で、はんだバンプを溶融後に引き上げるとい
うプロセスが提案されている。このような場合でも、電
極パッドピッチが微細化した場合には、はんだが溶融し
た時点ですでにブリッジが発生してしまうおそれがあっ
た。
上する目的で、はんだバンプを溶融後に引き上げるとい
うプロセスが提案されている。このような場合でも、電
極パッドピッチが微細化した場合には、はんだが溶融し
た時点ですでにブリッジが発生してしまうおそれがあっ
た。
【００１２】
【発明が解決しようとする課題】上述のごとく、従来の
方法では、可撓性を有する配線基板が熱で波打つなどの
問題があり、可撓性を有する配線基板に微細な電極パッ
ドピッチでフリップチップはんだ付けを歩留りよく行う
ためには問題が多かった。また、ボンディングツールを
用いた場合は、このような波打ちの問題は解決できる
が、電極パッドに無電解めっきによるバンプ下地金属を
用いた場合は接点間にブリッジが発生しやすいという問
題があった。本発明は、この問題を比較的簡単な方法で
解決して、可撓性を有する配線基板を用いた場合でも不
良はんだ付けが発生せず、歩留まりの接続が可能なフリ
ップチップ実装方法を用いた半導体装置の製造方法の実
現と、このような製造方法によって製造される半導体装
置の実現を課題とする。
方法では、可撓性を有する配線基板が熱で波打つなどの
問題があり、可撓性を有する配線基板に微細な電極パッ
ドピッチでフリップチップはんだ付けを歩留りよく行う
ためには問題が多かった。また、ボンディングツールを
用いた場合は、このような波打ちの問題は解決できる
が、電極パッドに無電解めっきによるバンプ下地金属を
用いた場合は接点間にブリッジが発生しやすいという問
題があった。本発明は、この問題を比較的簡単な方法で
解決して、可撓性を有する配線基板を用いた場合でも不
良はんだ付けが発生せず、歩留まりの接続が可能なフリ
ップチップ実装方法を用いた半導体装置の製造方法の実
現と、このような製造方法によって製造される半導体装
置の実現を課題とする。
【００１３】
【課題を解決するための手段】上記課題を達成するた
め、本発明に係る半導体装置の製造方法は、集積回路を
内蔵した半導体チップの一方の面に設けられた電極パッ
ドに金属ろう材を用いた突起電極を形成し、この突起電
極を用いて前記電極パッドと前記電極パッドに位置合わ
せされた配線基板上のランドとをろう付けする半導体装
置の製造方法において、前記電極パッド上に突起電極を
形成する突起電極形成工程と、前記ランド上にフラック
スを塗布するフラックス塗布工程と、前記突起電極が形
成された半導体チップをフリップチップ接続装置のボン
ディング工具に吸着させ、前記突起電極と前記ランドと
を位置合わせする位置合わせ工程と、前記ボンディング
工具を下降させ、前記突起電極と前記ランド上のフラッ
クスとを接触させる接触工程と、前記ボンディング工具
を加熱して前記フラックスを活性化するフラックス活性
化工程と、前記ボンディング工具を所定距離上昇させ、
接触している前記ランドと前記突起電極とを引き離す分
離工程と、前記ボンディング工具を加熱して、前記突起
電極を溶融する溶融工程と、前記ボンディング工具を下
降させ、溶融した前記突起電極と前記ランドとを接触さ
せてろう付けを行うろう付け工程とを具備することを特
徴とする。
め、本発明に係る半導体装置の製造方法は、集積回路を
内蔵した半導体チップの一方の面に設けられた電極パッ
ドに金属ろう材を用いた突起電極を形成し、この突起電
極を用いて前記電極パッドと前記電極パッドに位置合わ
せされた配線基板上のランドとをろう付けする半導体装
置の製造方法において、前記電極パッド上に突起電極を
形成する突起電極形成工程と、前記ランド上にフラック
スを塗布するフラックス塗布工程と、前記突起電極が形
成された半導体チップをフリップチップ接続装置のボン
ディング工具に吸着させ、前記突起電極と前記ランドと
を位置合わせする位置合わせ工程と、前記ボンディング
工具を下降させ、前記突起電極と前記ランド上のフラッ
クスとを接触させる接触工程と、前記ボンディング工具
を加熱して前記フラックスを活性化するフラックス活性
化工程と、前記ボンディング工具を所定距離上昇させ、
接触している前記ランドと前記突起電極とを引き離す分
離工程と、前記ボンディング工具を加熱して、前記突起
電極を溶融する溶融工程と、前記ボンディング工具を下
降させ、溶融した前記突起電極と前記ランドとを接触さ
せてろう付けを行うろう付け工程とを具備することを特
徴とする。
【００１４】また、本発明に係る半導体装置は、集積回
路を内蔵した半導体チップの一方の面に設けられた電極
パッドに金属ろう材を用いた突起電極を形成し、この突
起電極を用いて前記電極パッドと前記電極パッドに位置
合わせされた配線基板上のランドとをろう付けされて形
成された半導体装置において、前記電極パッド上に突起
電極を形成する突起電極形成工程と、前記ランド上にフ
ラックスを塗布するフラックス塗布工程と、前記突起電
極が形成された半導体チップをフリップチップ接続装置
のボンディング工具に吸着させ、前記突起電極と前記ラ
ンドとを位置合わせする位置合わせ工程と、前記ボンデ
ィング工具を下降させ、前記突起電極と前記ランド上の
フラックスとを接触させる接触工程と、前記ボンディン
グ工具を加熱して前記フラックスを活性化するフラック
ス活性化工程と、前記ボンディング工具を所定距離上昇
させ、接触している前記ランドと前記突起電極とを引き
離す分離工程と、前記ボンディング工具を加熱して、前
記突起電極を溶融する溶融工程と、前記ボンディング工
具を下降させ、溶融した前記突起電極と前記ランドとを
接触させてろう付けを行うろう付け工程とを経て形成さ
れることを特徴とする。
路を内蔵した半導体チップの一方の面に設けられた電極
パッドに金属ろう材を用いた突起電極を形成し、この突
起電極を用いて前記電極パッドと前記電極パッドに位置
合わせされた配線基板上のランドとをろう付けされて形
成された半導体装置において、前記電極パッド上に突起
電極を形成する突起電極形成工程と、前記ランド上にフ
ラックスを塗布するフラックス塗布工程と、前記突起電
極が形成された半導体チップをフリップチップ接続装置
のボンディング工具に吸着させ、前記突起電極と前記ラ
ンドとを位置合わせする位置合わせ工程と、前記ボンデ
ィング工具を下降させ、前記突起電極と前記ランド上の
フラックスとを接触させる接触工程と、前記ボンディン
グ工具を加熱して前記フラックスを活性化するフラック
ス活性化工程と、前記ボンディング工具を所定距離上昇
させ、接触している前記ランドと前記突起電極とを引き
離す分離工程と、前記ボンディング工具を加熱して、前
記突起電極を溶融する溶融工程と、前記ボンディング工
具を下降させ、溶融した前記突起電極と前記ランドとを
接触させてろう付けを行うろう付け工程とを経て形成さ
れることを特徴とする。
【００１５】
【発明の実施の形態】本発明の製造方法は、可撓性を有
する配線基板にはんだバンプを用いたフリップチップ接
続法で半導体チップを接続する際に好適なものである。
フリップチップボンダーのボンディングツールを加熱し
てフリップチップ接続を行う場合、従来は、半導体チッ
プに形成されたはんだバンプを配線基板のランドに接触
させた状態で半導体チップを加熱し、はんだバンプを溶
融させはんだ接合を行っていた。しかしこの方法では電
極パッドピッチが微細になってくると、はんだバンプが
溶融した際に、近接のはんだバンプとブリッジが起こる
可能性が大きかった。そこで、半導体チップを加熱しは
んだバンプを溶融する作業を、はんだバンプと配線基板
のランドとが接触していない状態で行うようにする。そ
うしてその後、ボンディングツールを押し下げ、溶融し
たはんだと配線基板のランドとを接続するようにする。
これによって、ブリッジも発生しないし、接続がオープ
ンになることも防止でき、良好なはんだ付け接続を行え
るようになる。さらに、ボンデイングツールを機械的に
押し下げるのではなく、ボンディングツールの温度上昇
による熱膨張を利用して、半導体チップを結果的に下降
させることではんだ付けを行うようにすることも可能で
ある。
する配線基板にはんだバンプを用いたフリップチップ接
続法で半導体チップを接続する際に好適なものである。
フリップチップボンダーのボンディングツールを加熱し
てフリップチップ接続を行う場合、従来は、半導体チッ
プに形成されたはんだバンプを配線基板のランドに接触
させた状態で半導体チップを加熱し、はんだバンプを溶
融させはんだ接合を行っていた。しかしこの方法では電
極パッドピッチが微細になってくると、はんだバンプが
溶融した際に、近接のはんだバンプとブリッジが起こる
可能性が大きかった。そこで、半導体チップを加熱しは
んだバンプを溶融する作業を、はんだバンプと配線基板
のランドとが接触していない状態で行うようにする。そ
うしてその後、ボンディングツールを押し下げ、溶融し
たはんだと配線基板のランドとを接続するようにする。
これによって、ブリッジも発生しないし、接続がオープ
ンになることも防止でき、良好なはんだ付け接続を行え
るようになる。さらに、ボンデイングツールを機械的に
押し下げるのではなく、ボンディングツールの温度上昇
による熱膨張を利用して、半導体チップを結果的に下降
させることではんだ付けを行うようにすることも可能で
ある。
【００１６】以下、本発明にかかる半導体装置およびそ
の製造方法を添付図面を参照にして詳細に説明する。図
１および図２に、本発明に関わる半導体装置の製造方法
の一実施の形態のプロセスを示す。
の製造方法を添付図面を参照にして詳細に説明する。図
１および図２に、本発明に関わる半導体装置の製造方法
の一実施の形態のプロセスを示す。
【００１７】この実施形態に関わる製造方法において
は、まず配線基板１のランド２にフラックス３を塗布す
る。フラックス塗布の方法は例えばメタルスクリーンや
メッシュスクリーン（図示せず）を用いることができる
（図１（ａ））。また、配線基板１は可撓性を有してい
るので加熱による波打ちを避けるために、配線基板１は
表面が平滑な吸着プレート４に真空吸着されている。
は、まず配線基板１のランド２にフラックス３を塗布す
る。フラックス塗布の方法は例えばメタルスクリーンや
メッシュスクリーン（図示せず）を用いることができる
（図１（ａ））。また、配線基板１は可撓性を有してい
るので加熱による波打ちを避けるために、配線基板１は
表面が平滑な吸着プレート４に真空吸着されている。
【００１８】次に、フリップチップボンダーのボンディ
ングツール５で半導体チップ６を真空吸着し、ランド２
と半導体チップ６の電極パッド７上に形成されたはんだ
バンプ８とを位置合わせする（図１（ｂ））。図示して
いないが、電極パッド７とはんだバンプ８との間にはＵ
ＢＭが形成されている。次に、ボンディングツール５を
電極パッド７がランド２に接触するまで下降させる（図
１（ｃ））。
ングツール５で半導体チップ６を真空吸着し、ランド２
と半導体チップ６の電極パッド７上に形成されたはんだ
バンプ８とを位置合わせする（図１（ｂ））。図示して
いないが、電極パッド７とはんだバンプ８との間にはＵ
ＢＭが形成されている。次に、ボンディングツール５を
電極パッド７がランド２に接触するまで下降させる（図
１（ｃ））。
【００１９】次に、ボンディングツール５に内蔵された
加熱ヒーター（図示せず）に通電してボンディングツー
ル５の温度を上昇させ、それによって半導体チップ６を
加熱する。この加熱はランド２上に塗布したフラックス
３を活性化させ、後に行うはんだ付け接合が良好に行わ
れるようにするために行うものである。次に、ボンディ
ングツール５を所定量Ａだけ上昇させる（図２
（ａ））。次に、ボンディングツール５を引き上げた状
態で、ボンディングツール５を内蔵の加熱ヒーターによ
ってさらに加熱し、はんだが溶融する温度にまで上昇さ
せる。
加熱ヒーター（図示せず）に通電してボンディングツー
ル５の温度を上昇させ、それによって半導体チップ６を
加熱する。この加熱はランド２上に塗布したフラックス
３を活性化させ、後に行うはんだ付け接合が良好に行わ
れるようにするために行うものである。次に、ボンディ
ングツール５を所定量Ａだけ上昇させる（図２
（ａ））。次に、ボンディングツール５を引き上げた状
態で、ボンディングツール５を内蔵の加熱ヒーターによ
ってさらに加熱し、はんだが溶融する温度にまで上昇さ
せる。
【００２０】次に、はんだバンプ８が溶融した状態のま
ま、つまり、ボンディングツール５に内蔵の加熱ヒータ
ーを通電状態したまま、ボンデイングツール５を下降さ
せる。ボンディングツール５を下降させてゆくと、ラン
ド２上のフラックス３に溶融したはんだバンプ８が接触
する（図２（ｂ））。すると、フラックス３は活性化さ
れているので、溶融したはんだバンプ８はすぐにランド
２上に濡れ広がる（図２（ｃ））。引き続きボンディン
グツールの温度を上昇させておき、ランド２とはんだバ
ンプ８とを接触させて十分な接続強度が取れるようにし
て、はんだ付け接合部９を形成する。
ま、つまり、ボンディングツール５に内蔵の加熱ヒータ
ーを通電状態したまま、ボンデイングツール５を下降さ
せる。ボンディングツール５を下降させてゆくと、ラン
ド２上のフラックス３に溶融したはんだバンプ８が接触
する（図２（ｂ））。すると、フラックス３は活性化さ
れているので、溶融したはんだバンプ８はすぐにランド
２上に濡れ広がる（図２（ｃ））。引き続きボンディン
グツールの温度を上昇させておき、ランド２とはんだバ
ンプ８とを接触させて十分な接続強度が取れるようにし
て、はんだ付け接合部９を形成する。
【００２１】具体的には、ボンディングツールおよび半
導体チップの温度は、フラックス活性の際は例えば１５
０℃とし、はんだボールを溶融する際、およびはんだ付
けの際には例えば２３０℃とする。また、例えば、配線
基板１のランドのピッチと半導体チップ６の電極パッド
７のピッチを１５０μｍ、はんだボール８の材質は例え
ば錫、鉛からなる共晶はんだ、はんだボール８の高さは
７０μｍ、引き上げ量Ａは２０μｍとする。さらに、可
撓性の配線基板１としては、ポリイミドフィルムを用い
たものとする。また、ＵＭＢ１４に無電解めっきを用い
る場合は、無電解Ｎｉを５μｍ、フラッシュＡｕめっき
を０．０５μｍ形成する。以上の工程を行うことで、可
撓性を有する配線基板に、電極パッドピッチが微細な、
はんだバンプ付き半導体チップを容易にフリップチップ
実装することができるようになる。
導体チップの温度は、フラックス活性の際は例えば１５
０℃とし、はんだボールを溶融する際、およびはんだ付
けの際には例えば２３０℃とする。また、例えば、配線
基板１のランドのピッチと半導体チップ６の電極パッド
７のピッチを１５０μｍ、はんだボール８の材質は例え
ば錫、鉛からなる共晶はんだ、はんだボール８の高さは
７０μｍ、引き上げ量Ａは２０μｍとする。さらに、可
撓性の配線基板１としては、ポリイミドフィルムを用い
たものとする。また、ＵＭＢ１４に無電解めっきを用い
る場合は、無電解Ｎｉを５μｍ、フラッシュＡｕめっき
を０．０５μｍ形成する。以上の工程を行うことで、可
撓性を有する配線基板に、電極パッドピッチが微細な、
はんだバンプ付き半導体チップを容易にフリップチップ
実装することができるようになる。
【００２２】本発明の他の実施の形態を説明する。上述
の実施の形態では図２（ａ）で引き上げ量Ａだけボンデ
ィングツール５を引き上げた後、ボンディングツール５
を内蔵の加熱ヒーターで加熱し、その後ボンディングツ
ール５を下降させるというプロセスを採っている。この
実施の形態では、ボンディングツールを機械的に下降さ
せることなく、ボンディングを行うプロセスについて説
明する。
の実施の形態では図２（ａ）で引き上げ量Ａだけボンデ
ィングツール５を引き上げた後、ボンディングツール５
を内蔵の加熱ヒーターで加熱し、その後ボンディングツ
ール５を下降させるというプロセスを採っている。この
実施の形態では、ボンディングツールを機械的に下降さ
せることなく、ボンディングを行うプロセスについて説
明する。
【００２３】本実施例で用いるボンディングツールを図
３に示す。このボンデイングツール５の先端部（半導体
チップを吸着する側）には、ボンディングツール５を加
熱するためのヒーターが埋め込まれたボンディングツー
ルヒーター部１０と、さらにその先に設けられたボンデ
ィングツール膨張部１１とが備えられている。ボンデイ
ングツール５の中央には貫通孔１２が備えられており、
この貫通孔１２を通して、図示していない真空ポンプを
用いて半導体チップの真空吸着を行うことができる。
３に示す。このボンデイングツール５の先端部（半導体
チップを吸着する側）には、ボンディングツール５を加
熱するためのヒーターが埋め込まれたボンディングツー
ルヒーター部１０と、さらにその先に設けられたボンデ
ィングツール膨張部１１とが備えられている。ボンデイ
ングツール５の中央には貫通孔１２が備えられており、
この貫通孔１２を通して、図示していない真空ポンプを
用いて半導体チップの真空吸着を行うことができる。
【００２４】ボンディングツールヒーター部１０はセラ
ミックスからなり、熱膨張係数が比較的小さい。一方、
ボンデイングツール膨張部１１は例えば金属からなって
おり、熱膨張係数が大きい。このため、ボンディングツ
ールヒーター部１０を加熱すると、ボンデイングツール
膨張部１１も温度が上昇し、ボンディングツール膨張部
１１の熱膨張係数の方がボンディングツールヒーター部
１０のそれよりも大きいため、ボンディングツール５は
全体として伸びることになる。
ミックスからなり、熱膨張係数が比較的小さい。一方、
ボンデイングツール膨張部１１は例えば金属からなって
おり、熱膨張係数が大きい。このため、ボンディングツ
ールヒーター部１０を加熱すると、ボンデイングツール
膨張部１１も温度が上昇し、ボンディングツール膨張部
１１の熱膨張係数の方がボンディングツールヒーター部
１０のそれよりも大きいため、ボンディングツール５は
全体として伸びることになる。
【００２５】ボンディングツール膨張部１１の材質は例
えば金で、その熱膨張係数は約１５ｐｐｍ／℃である。
ボンディングツール膨張部１０の厚さを例えば８ｍｍ、
フラックスを活性化させる温度を１５０℃、フリップチ
ップ実装する際の温度を２３０℃とすると、フラックス
活性の温度からはんだ溶融の温度に上昇させることで、
ボンディングツール膨張部は約１０μｍ膨張することに
なる。したがって、図２（ａ）でのボンディングツール
５の引き上げ量を１０μｍとすれば、ボンディングツー
ル５を温度上昇させるだけで半導体チップ６のはんだバ
ンプ８をランド２に接続させることができる。したがっ
て、図２（ｂ）に示したようにボンディングツールを降
下させる必要が無くなり、プロセスの簡略化が図れる。
さらにまた、降下量を装置でコントロールする必要が無
くなるので、プロセスの安定化が図れる。
えば金で、その熱膨張係数は約１５ｐｐｍ／℃である。
ボンディングツール膨張部１０の厚さを例えば８ｍｍ、
フラックスを活性化させる温度を１５０℃、フリップチ
ップ実装する際の温度を２３０℃とすると、フラックス
活性の温度からはんだ溶融の温度に上昇させることで、
ボンディングツール膨張部は約１０μｍ膨張することに
なる。したがって、図２（ａ）でのボンディングツール
５の引き上げ量を１０μｍとすれば、ボンディングツー
ル５を温度上昇させるだけで半導体チップ６のはんだバ
ンプ８をランド２に接続させることができる。したがっ
て、図２（ｂ）に示したようにボンディングツールを降
下させる必要が無くなり、プロセスの簡略化が図れる。
さらにまた、降下量を装置でコントロールする必要が無
くなるので、プロセスの安定化が図れる。
【００２６】以上の実施の形態では、はんだバンプ８に
錫・鉛の共晶はんだを用いた場合について述べたが、こ
れ以外のはんだも同様に用いることができるのはいうま
でもない。さらに、可撓性を有する配線基板としてポリ
イミドを例にとって説明したが、これ以外の材料を用い
ることももちろん可能である。
錫・鉛の共晶はんだを用いた場合について述べたが、こ
れ以外のはんだも同様に用いることができるのはいうま
でもない。さらに、可撓性を有する配線基板としてポリ
イミドを例にとって説明したが、これ以外の材料を用い
ることももちろん可能である。
【００２７】以上、本発明の半導体装置の製造方法につ
いて述べたが、この製造方法を用いて製造された半導体
装置も本発明の対象にするものである。また、以上で、
本発明を可撓性を有する配線基板に対するはんだ付け接
続に関して説明を行ったが、図４に示すように、フリッ
プチップ接続部分を封止樹脂１９で樹脂封止し、さらに
配線基板の半導体チップが搭載される面と反対側に外部
電極ランド１７を設け、外部電極用はんだボール１８を
搭載することで、ＢＧＡ（Ball Grid Array ）状のＣＳ
Ｐ（Chip Size Package ）１６の半導体装置として用い
ることも可能である。
いて述べたが、この製造方法を用いて製造された半導体
装置も本発明の対象にするものである。また、以上で、
本発明を可撓性を有する配線基板に対するはんだ付け接
続に関して説明を行ったが、図４に示すように、フリッ
プチップ接続部分を封止樹脂１９で樹脂封止し、さらに
配線基板の半導体チップが搭載される面と反対側に外部
電極ランド１７を設け、外部電極用はんだボール１８を
搭載することで、ＢＧＡ（Ball Grid Array ）状のＣＳ
Ｐ（Chip Size Package ）１６の半導体装置として用い
ることも可能である。
【００２８】
【発明の効果】以上説明したように本発明の請求項１の
発明は、集積回路を内蔵した半導体チップの一方の面に
設けられた電極パッドに金属ろう材を用いた突起電極を
形成し、この突起電極を用いて電極パッドと電極パッド
に位置合わせされた配線基板上のランドとをろう付けす
る半導体装置の製造方法において、電極パッド上に突起
電極を形成する突起電極形成工程と、ランド上にフラッ
クスを塗布するフラックス塗布工程と、突起電極が形成
された半導体チップをフリップチップ接続装置のボンデ
ィング工具に吸着させ、突起電極とランドとを位置合わ
せする位置合わせ工程と、ボンディング工具を下降さ
せ、突起電極とランド上のフラックスとを接触させる接
触工程と、ボンディング工具を加熱してフラックスを活
性化するフラックス活性化工程と、ボンディング工具を
所定距離上昇させ、接触しているランドと突起電極とを
引き離す分離工程と、ボンディング工具を加熱して、突
起電極を溶融する溶融工程と、ボンディング工具を下降
させ、溶融した突起電極とランドとを接触させてろう付
けを行うろう付け工程とを具備することを特徴とする。
これにより、微細な電極パッドピッチを有する半導体チ
ップのはんだバンプを用いたフリップチップはんだ付け
を、ブリッジやオープンなどの不良はんだ付けを発生さ
せず、歩留りよく実施することが可能になる。
発明は、集積回路を内蔵した半導体チップの一方の面に
設けられた電極パッドに金属ろう材を用いた突起電極を
形成し、この突起電極を用いて電極パッドと電極パッド
に位置合わせされた配線基板上のランドとをろう付けす
る半導体装置の製造方法において、電極パッド上に突起
電極を形成する突起電極形成工程と、ランド上にフラッ
クスを塗布するフラックス塗布工程と、突起電極が形成
された半導体チップをフリップチップ接続装置のボンデ
ィング工具に吸着させ、突起電極とランドとを位置合わ
せする位置合わせ工程と、ボンディング工具を下降さ
せ、突起電極とランド上のフラックスとを接触させる接
触工程と、ボンディング工具を加熱してフラックスを活
性化するフラックス活性化工程と、ボンディング工具を
所定距離上昇させ、接触しているランドと突起電極とを
引き離す分離工程と、ボンディング工具を加熱して、突
起電極を溶融する溶融工程と、ボンディング工具を下降
させ、溶融した突起電極とランドとを接触させてろう付
けを行うろう付け工程とを具備することを特徴とする。
これにより、微細な電極パッドピッチを有する半導体チ
ップのはんだバンプを用いたフリップチップはんだ付け
を、ブリッジやオープンなどの不良はんだ付けを発生さ
せず、歩留りよく実施することが可能になる。
【００２９】本発明の請求項２の発明は、配線基板とし
て可撓性を有するプリント配線板を用いることを特徴と
する。このように、可撓性を有する配線基板を用いた場
合においても、ブリッジやオープンなどの不良はんだ付
けが発生せず、微細な電極パッドピッチを有する半導体
チップのはんだバンプを用いたフリップチップはんだ付
けを歩留りよく実施することが可能になる。
て可撓性を有するプリント配線板を用いることを特徴と
する。このように、可撓性を有する配線基板を用いた場
合においても、ブリッジやオープンなどの不良はんだ付
けが発生せず、微細な電極パッドピッチを有する半導体
チップのはんだバンプを用いたフリップチップはんだ付
けを歩留りよく実施することが可能になる。
【００３０】本発明の請求項３の発明は、突起電極とし
て錫と鉛の共晶はんだで形成したはんだバンプを用いる
ことを特徴とする。これにより、比較的入手可能なろう
材を用いて、比較的低温で、半導体チップのはんだバン
プを用いたフリップチップはんだ付けを歩留りよく実施
することが可能になる。
て錫と鉛の共晶はんだで形成したはんだバンプを用いる
ことを特徴とする。これにより、比較的入手可能なろう
材を用いて、比較的低温で、半導体チップのはんだバン
プを用いたフリップチップはんだ付けを歩留りよく実施
することが可能になる。
【００３１】本発明の請求項４の発明は、ろう付け工程
でのボンディング工具の下降をボンディング工具自身の
熱膨張を用いて行うことを特徴とする。これにより、ボ
ンディングツールを降下させる必要が無くなり、また、
降下量を装置でコントロールする必要が無くなるので、
プロセスの簡易化、安定化が図れる。
でのボンディング工具の下降をボンディング工具自身の
熱膨張を用いて行うことを特徴とする。これにより、ボ
ンディングツールを降下させる必要が無くなり、また、
降下量を装置でコントロールする必要が無くなるので、
プロセスの簡易化、安定化が図れる。
【００３２】本発明の請求項５の発明は、半導体チップ
の他方の面に外部電極を設け、チップサイズパッケージ
を構成する工程を有することを特徴とする。これによ
り、多機能、高実装密度のチップサイズパッケージの半
導体装置を容易に実現する製造方法が得られる。
の他方の面に外部電極を設け、チップサイズパッケージ
を構成する工程を有することを特徴とする。これによ
り、多機能、高実装密度のチップサイズパッケージの半
導体装置を容易に実現する製造方法が得られる。
【００３３】本発明の請求項６の発明は、上記請求項１
に係る半導体装置の製造方法を用いて作製されたことを
特徴とする。これにより、微細な電極パッドピッチを有
する半導体チップのはんだバンプを用いたフリップチッ
プはんだ付けを、ブリッジやオープンなどの不良はんだ
付けを発生させずに、歩留りよく実現し、比較的小さな
パッケージから多数の入出力を得ることが可能な多機
能、高実装密度の半導体装置を容易に実現することが可
能になる。
に係る半導体装置の製造方法を用いて作製されたことを
特徴とする。これにより、微細な電極パッドピッチを有
する半導体チップのはんだバンプを用いたフリップチッ
プはんだ付けを、ブリッジやオープンなどの不良はんだ
付けを発生させずに、歩留りよく実現し、比較的小さな
パッケージから多数の入出力を得ることが可能な多機
能、高実装密度の半導体装置を容易に実現することが可
能になる。
【００３４】本発明の請求項７の発明は、配線基板が可
撓性を有するプリント配線板であることを特徴とする。
これにより、可撓性を有する配線基板を用いた場合にお
いても、微細な電極パッドピッチを有する半導体チップ
のはんだバンプを用いたフリップチップはんだ付けを歩
留りよく実現し、比較的小さなパッケージから多数の入
出力を得ることが可能な多機能、高実装密度の半導体装
置を効率良く容易に実現することが可能になる。
撓性を有するプリント配線板であることを特徴とする。
これにより、可撓性を有する配線基板を用いた場合にお
いても、微細な電極パッドピッチを有する半導体チップ
のはんだバンプを用いたフリップチップはんだ付けを歩
留りよく実現し、比較的小さなパッケージから多数の入
出力を得ることが可能な多機能、高実装密度の半導体装
置を効率良く容易に実現することが可能になる。
【００３５】本発明の請求項８の発明は、突起電極が錫
と鉛の共晶はんだで形成したはんだバンプであることを
特徴とする。これにより、比較的入手可能なろう材を用
いて、比較的低温で、半導体チップのはんだバンプを用
いたフリップチップはんだ付けを歩留りよく実施し、廉
価に半導体装置を実現することが可能になる。
と鉛の共晶はんだで形成したはんだバンプであることを
特徴とする。これにより、比較的入手可能なろう材を用
いて、比較的低温で、半導体チップのはんだバンプを用
いたフリップチップはんだ付けを歩留りよく実施し、廉
価に半導体装置を実現することが可能になる。
【００３６】本発明の請求項９の発明は、ろう付け工程
でのボンディング工具の下降がボンディング工具自身の
熱膨張を用いて行われていることを特徴とする。これに
より、ボンディングツールを降下させる必要が無くな
り、さらに、降下量を装置でコントロールする必要が無
くなるので、プロセスの簡易化、安定化が図れ、工程を
少なくできて、半導体装置をより廉価に効率的に実現す
ることが可能になる。
でのボンディング工具の下降がボンディング工具自身の
熱膨張を用いて行われていることを特徴とする。これに
より、ボンディングツールを降下させる必要が無くな
り、さらに、降下量を装置でコントロールする必要が無
くなるので、プロセスの簡易化、安定化が図れ、工程を
少なくできて、半導体装置をより廉価に効率的に実現す
ることが可能になる。
【００３７】本発明の請求項１０の発明は、半導体チッ
プがその他方の面に外部電極を有し、チップサイズパッ
ケージを構成することを特徴とする。これにより、多機
能、高実装密度のチップサイズパッケージの半導体装置
を容易に実現することができる。
プがその他方の面に外部電極を有し、チップサイズパッ
ケージを構成することを特徴とする。これにより、多機
能、高実装密度のチップサイズパッケージの半導体装置
を容易に実現することができる。
【図１】本発明の半導体装置の製造方法の一実施の形態
の工程図。
の工程図。
【図２】本発明の半導体装置の製造方法の一実施の形態
の工程図。
の工程図。
【図３】本発明の半導体装置の製造工程で用いるボンデ
ィングツールの断面図。
ィングツールの断面図。
【図４】本発明の他の実施形態のチップサイズパッケー
ジを示す断面図。
ジを示す断面図。
【図５】従来のフリップチップ実装工程を示す図。
【図６】従来のフリップチップ実装工程を示す図。
【図７】可撓性基板ヘリフロー加熱でフリップチップ実
装を行った場合の説明図。
装を行った場合の説明図。
【図８】従来のフリップチップ実装工程による実装不良
を示す図。
を示す図。
【図９】無電解めっき方を用いたはんだバンプ形成工程
を示す図。
を示す図。
【図１０】従来の方法によるはんだバンプ形成工程を示
す図。
す図。
１…配線基板、２…ランド、３…フラックス、４…吸着
プレート、５…ボンディングツール、６…半導体チッ
プ、７…電極パッド、８…はんだバンプ、９…はんだ付
け接合部、１０…ボンディングツールヒーター部、１１
…ボンディングツール膨張部、１２…貫通孔、１３…パ
ッシベーション膜、１４…バンプ下地金属、１５…第二
パッシベーション膜、１６…チップサイズパッケージ、
１７…外部電極、１８…外部電極用はんだボール、１９
…封止樹脂
プレート、５…ボンディングツール、６…半導体チッ
プ、７…電極パッド、８…はんだバンプ、９…はんだ付
け接合部、１０…ボンディングツールヒーター部、１１
…ボンディングツール膨張部、１２…貫通孔、１３…パ
ッシベーション膜、１４…バンプ下地金属、１５…第二
パッシベーション膜、１６…チップサイズパッケージ、
１７…外部電極、１８…外部電極用はんだボール、１９
…封止樹脂
Claims (10)
- 【請求項１】 集積回路を内蔵した半導体チップの一方
の面に設けられた電極パッドに金属ろう材を用いた突起
電極を形成し、この突起電極を用いて前記電極パッドと
前記電極パッドに位置合わせされた配線基板上のランド
とをろう付けする半導体装置の製造方法において、 前記電極パッド上に突起電極を形成する突起電極形成工
程と、 前記ランド上にフラックスを塗布するフラックス塗布工
程と、 前記突起電極が形成された半導体チップをフリップチッ
プ接続装置のボンディング工具に吸着させ、前記突起電
極と前記ランドとを位置合わせする位置合わせ工程と、 前記ボンディング工具を下降させ、前記突起電極と前記
ランド上のフラックスとを接触させる接触工程と、 前記ボンディング工具を加熱して前記フラックスを活性
化するフラックス活性化工程と、 前記ボンディング工具を所定距離上昇させ、接触してい
る前記ランドと前記突起電極とを引き離す分離工程と、 前記ボンディング工具を加熱して、前記突起電極を溶融
する溶融工程と、 前記ボンディング工具を下降させ、溶融した前記突起電
極と前記ランドとを接触させてろう付けを行うろう付け
工程とを具備することを特徴とする半導体装置の製造方
法。 - 【請求項２】 前記配線基板として可撓性を有するプリ
ント配線板を用いることを特徴とする請求項１に記載の
半導体装置の製造方法。 - 【請求項３】 前記突起電極として錫と鉛の共晶はんだ
で形成したはんだバンプを用いることを特徴とする請求
項１に記載の半導体装置の製造方法。 - 【請求項４】 前記ろう付け工程での前記ボンディング
工具の下降を前記ボンディング工具自身の熱膨張を用い
て行うことを特徴とする請求項１に記載の半導体装置の
製造方法。 - 【請求項５】 前記半導体チップの他方の面に外部電極
を設け、チップサイズパッケージを構成する工程を有す
ることを特徴とする請求項１に記載の半導体装置の製造
方法。 - 【請求項６】 請求項１記載の半導体装置の製造方法を
用いて作製されたことを特徴とする半導体装置。 - 【請求項７】 前記配線基板が、可撓性を有するプリン
ト配線板であることを特徴とする請求項６に記載の半導
体装置。 - 【請求項８】 前記突起電極が、錫と鉛の共晶はんだで
形成したはんだバンプであることを特徴とする請求項６
に記載の半導体装置。 - 【請求項９】 前記ろう付け工程での前記ボンディング
工具の下降が前記ボンディング工具自身の熱膨張を用い
て行われていることを特徴とする請求項６に記載の半導
体装置。 - 【請求項１０】 前記半導体チップがその他方の面に外
部電極を有しており、最終的にチップサイズパッケージ
を構成することを特徴とする請求項６に記載の半導体装
置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14416999A JP2000332060A (ja) | 1999-05-25 | 1999-05-25 | 半導体装置およびその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14416999A JP2000332060A (ja) | 1999-05-25 | 1999-05-25 | 半導体装置およびその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2000332060A true JP2000332060A (ja) | 2000-11-30 |
Family
ID=15355816
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP14416999A Pending JP2000332060A (ja) | 1999-05-25 | 1999-05-25 | 半導体装置およびその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2000332060A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7299965B2 (en) | 2003-05-29 | 2007-11-27 | Fujitsu Limited | Method and apparatus for mounting and removing an electronic component |
| KR101214336B1 (ko) | 2010-07-22 | 2012-12-24 | 타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드 | 열압착 본딩 |
| JP2015228392A (ja) * | 2014-05-30 | 2015-12-17 | 富士通株式会社 | 半導体装置の製造方法及び製造装置、ボンディングツール |
-
1999
- 1999-05-25 JP JP14416999A patent/JP2000332060A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7299965B2 (en) | 2003-05-29 | 2007-11-27 | Fujitsu Limited | Method and apparatus for mounting and removing an electronic component |
| KR101214336B1 (ko) | 2010-07-22 | 2012-12-24 | 타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드 | 열압착 본딩 |
| JP2015228392A (ja) * | 2014-05-30 | 2015-12-17 | 富士通株式会社 | 半導体装置の製造方法及び製造装置、ボンディングツール |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US9545014B2 (en) | Flip chip interconnect solder mask | |
| JP3875077B2 (ja) | 電子デバイス及びデバイス接続方法 | |
| JP4659262B2 (ja) | 電子部品の実装方法及びペースト材料 | |
| JP4928945B2 (ja) | バンプ−オン−リードフリップチップ相互接続 | |
| JP5160450B2 (ja) | 回路基板上への半導体部品の搭載方法 | |
| JP5645592B2 (ja) | 半導体装置の製造方法 | |
| JP4105409B2 (ja) | マルチチップモジュールの製造方法 | |
| JPH0831835A (ja) | 半導体装置の製造方法と半導体装置及び電子回路装置の製造方法と電子回路装置 | |
| KR20020044577A (ko) | 개선된 플립-칩 결합 패키지 | |
| JP2010118534A (ja) | 半導体装置およびその製造方法 | |
| JPH09246319A (ja) | フリップチップ実装方法 | |
| JP2000332060A (ja) | 半導体装置およびその製造方法 | |
| JPH06333982A (ja) | 半導体集積回路装置の製造方法 | |
| JP2000151086A (ja) | プリント回路ユニット及びその製造方法 | |
| JP4200090B2 (ja) | 半導体装置の製造方法 | |
| JPH0645402A (ja) | 配線基板の接続方法及び配線基板 | |
| JPH09213702A (ja) | 半導体装置及び半導体装置の実装方法 | |
| JPH10116927A (ja) | 接続端子及びその形成方法 | |
| JP2004253598A (ja) | 電子部品の実装方法 | |
| JPH05235098A (ja) | フリップチップ実装方法 | |
| JP3235192B2 (ja) | 配線基板の接続方法 | |
| KR100499865B1 (ko) | 초음파 솔더링을 이용한 전자 패키지 및 그 패키징 방법 | |
| JP2008091650A (ja) | フリップチップ実装方法、および半導体パッケージ | |
| JPH11186454A (ja) | Ｂｇａ型集積回路部品、その製造方法およびその実装方法 | |
| JP2741611B2 (ja) | フリップチップボンディング用基板 |