JPH09130692A - 画像処理装置 - Google Patents

Abstract

(57)【要約】 【課題】 入力画像信号を簡単な回路構成を用いて所望
の解像度で表示する。 【解決手段】 縦横１２８０×９６０画素を有する表示
画面において、標準解像度で表示する場合は所定の周波
数の画素クロックＣＬＫで水平方向に１ライン毎に６４
０画素をサンプリングして表示すると共に、垂直方向に
はＬ１〜Ｌ４８０から１本づつ４８０ラインで表示す
る。２倍の解像度で表示する場合は画素クロック周波数
を２倍にして１ライン毎に１２８０画素で表示すると共
に、垂直方向にＬ１〜Ｌ４８０から同一画像内容で２本
づつ計９６０ラインで表示する。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、画像信号を表示器
で表示する場合に解像度を変更して表示するための画像
処理装置に関するものである。

【０００２】

【従来の技術】従来、ホストマシン等から送られて来る
標準解像度を持つ画像信号を、縦横各２倍の解像度に変
更して表示器で表示する場合は、マルチシンクとキュー
ビック補間等による方式が用いられていた。

【０００３】

【発明が解決しようとする課題】しかしながら上記キュ
ービック補間方式を用いるとシステムの構成が複雑にな
り、コストアップ等を招く等の問題があった。

【０００４】本発明は上記の実状に鑑み成されたもの
で、従来のキュービック補間方式に代わる解像度変更方
式を用いることにより、回路構成を簡単にすることので
きる画像処理装置を得ることを目的とする。

【０００５】

【課題を解決するための手段】請求項１の発明において
は、入力画像信号の水平同期信号に同期した画素クロッ
クを発生するクロック発生手段と、上記クロック発生手
段に対して上記画素クロックの周波数を設定する設定手
段と、上記入力画像信号の各ラインを上記画素クロック
によりサンプリング制御すると共に、表示画面上の同一
画像内容で駆動するライン数を制御する表示制御手段と
を設けている。

【０００６】請求項２の発明においては、入力画像信号
の水平同期信号に同期した画素クロックを発生するクロ
ック発生手段と、上記入力画像信号の水平同期信号の周
期を検出し、この検出に応じて上記クロック発生手段に
対して上記画素クロックの周波数を設定する設定手段
と、上記入力画像信号の各ラインを上記画素クロックに
よりサンプリング制御すると共に、表示画面上の同一画
像内容で駆動するライン数を制御する表示制御手段とを
設けている。

【０００７】

【作用】請求項１の発明によれば、画素クロックの周波
数を設定することにより、表示する解像度が設定され、
この設定に応じて表示制御手段は、画像信号の各ライン
が所定の画素数で表示されるように水平方向にサンプリ
ングを制御すると共に、同一画像内容で駆動されるライ
ン数を制御する。これによって設定された解像度に応じ
て水平、垂直方向にそれぞれ所定の画素数を持った表示
サイズで表示が行われる。

【０００８】請求項２の発明によれば、画素クロックの
周波数を水平同期信号の周期に応じて設定することによ
り、表示する解像度が設定され、この設定に応じて表示
制御手段は、画像信号の各ラインが所定の画素数で表示
されるように水平方向にサンプリングを制御すると共
に、同一画像内容で駆動されるライン数を制御する。こ
れによって入力画像信号の解像度に応じて水平、垂直方
向にそれぞれ所定の画素数を持った表示サイズで表示が
行われる。

【０００９】

【発明の実施の形態】先ず、本発明の実施の形態を原理
的に説明する。図１は表示器の表示画面の一部を示す。
表示画面は、例えば水平方向に１２８０画素、垂直方向
に１０２４画素（１０２４ライン）を有するもので、こ
の図１では水平方向１２８０画素、垂直方向に９６０画
素の部分が示されている。

【００１０】図２（ａ）は標準解像度の画面を示すもの
で、水平方向に６４０画素、垂直方向に４８０画素とな
っている。図２（ｂ）は上記標準解像度を２倍の解像度
にした場合の画面を示すもので、水平、垂直方向共に画
素数が２倍となっており、それぞれ１２８０画素、９６
０画素となっている。本発明においては、図２（ａ）
（ｂ）の表示に応じて図１の画面のうちそれぞれ対応す
る水平、垂直方向の画素数による画面が用いられる。

【００１１】標準解像度表示モード（以下、第１のモー
ドとする）では、画像信号を水平方向に所定のサンプリ
ング周波数でサンプリングすると共に、図１におけるラ
インＬ１〜Ｌ４８０から１ラインづつ駆動して４８０本
のラインで表示する。また、標準解像度の２倍の解像度
での表示モード（以下、第２のモードとする）では、画
像信号を水平方向に第１のモード時の２倍のサンプリン
グ周波数でサンプリングすると共に、図１におけるライ
ンＬ１〜Ｌ４８０をそれぞれ同じ画像内容で２ライン駆
動して９８０本のラインで表示する。

【００１２】次に上述した原理に基づく本発明の第１の
実施の形態を図３について説明する。図３において、１
はホストコンピュータ等から送られて来るアナログ画像
信号を例えば８ビットのディジタル画像信号に変換する
Ａ／Ｄコンバータ、２はＡ／Ｄコンバータ１からのディ
ジタル画像信号を記憶するメモリ、３はメモリ２から読
み出された画像信号を表示する表示器、４は上記画像信
号に含まれる複数の同期信号（シンク・オン・グリー
ン、コンポジット等）から水平、垂直同期信号を抽出す
る同期分離回路、５は同期分離回路４で抽出された同期
信号に同期して動作するＰＬＬ回路であり、複数の周波
数の画素クロックＣＬＫを発生するマルチスキャン機能
を有している。

【００１３】６は上記画素クロックＣＬＫに基づいてメ
モリ２の書き込みと読み出しを制御するメモリ制御回
路、７は表示器３の解像度を設定するためのスイッチ等
から成る解像度設定器、８は全体を制御すると共に設定
された解像度に基づいてＰＬＬ回路５を制御し、画素ク
ロックＣＬＫの周波数を変更するためのマイクロプロセ
ッサ（ＭＰＵ）である。尚、画素クロックＣＬＫはＡ／
Ｄコンバータ１にサンプリングクロックとして供給され
るように成されている。

【００１４】次に上記構成による動作について図４のフ
ローチャートと共に説明する。先ず、ユーザが解像度設
定器７により第１のモードを設定した場合について説明
する。入力された画像信号はＡ／Ｄコンバータ１に加え
られると共に同期分離回路４に加えられて水平、垂直同
期信号が抽出される。図４のステップＳ１では等倍表示
（第１のモード表示）か否かを判定し、ここでは第１の
モードであるのでステップＳ２に進む。

【００１５】ステップＳ２では、ＭＰＵ８が解像度設定
器７からの情報に基づいてＰＬＬ回路５に対して画素ク
ロックＣＬＫの周波数を決定するパラメータを設定す
る。この画素クロックＣＬＫによりＡ／Ｄコンバータ１
が画像信号をサンプリングして例えば８ビットのディジ
タル画像信号に変換する。また、メモリ制御回路６は画
素クロックＣＬＫに応じてメモリ２の書き込みを制御
し、上記ディジタル画像信号が書き込まれる。

【００１６】次に、ステップＳ３において、ＭＰＵ８は
表示器３に対して１ライン駆動するためのコマンドを送
る。表示器３は１ライン駆動のための設定を行った後、
データ受信可能を示すレディ信号をＭＰＵ８に送る。次
にステップＳ４でメモリ制御回路６がメモリ２を読み出
して１ライン駆動される表示器３に送る。これによって
図２（ａ）のような６４０×４８０画素の表示サイズに
よる等倍表示（標準解像度表示）が行われる。

【００１７】次に、解像度設定器７により第２のモード
が設定されると、ステップＳ５に進み、ＰＬＬ回路５に
対して画素クロックＣＬＫの周波数が２倍になるような
パラメータを設定する。そしてＡ／Ｄコンバータ１で２
倍のサンプリング周波数でＡ／Ｄ変換されたディジタル
画像信号がメモリ２に書き込まれる。次に、ステップＳ
６でＭＰＵ８が表示器３に対して２ライン駆動するため
のコマンドを送り、表示器３は２ライン駆動の設定を行
った後、レディ信号をＭＰＵ８に送る。これによってス
テップＳ４で図２（ｂ）のような１２８０×９６０画素
の表示サイズによる２倍解像度表示が行われる。尚、図
２（ａ）（ｂ）の表示サイズによる表示画面は、表示器
３の全体の表示画面（１２８０×１０２４画素）の例え
ば中央部に配される。

【００１８】次に本発明の第２の実施の形態を図５につ
いて説明する。図５においては、図３と実質的に対応す
る部分には同一符号を付して重複する説明を省略する。
本実施の形態においては、入力する画像信号が標準解像
度の場合とその２倍の解像度の場合とがあり、それぞれ
の場合に応じて第１又は第２のモードで表示を行うよう
にしている。このためにＭＰＵ８は同期分離回路４で抽
出した水平同期信号の周期を計測することにより、現在
入力されている画像信号の解像度を検出し、検出した解
像度に応じてＰＬＬ回路５のパラメータを設定する。

【００１９】図６は動作を示すフローチャートである。
このフローチャートは図４のフローチャートにおけるス
テップＳ１の前にステップＳ０を設けたものである。こ
のステップＳ０においては、上述した水平同期信号の周
期を測定して、画像信号の解像度を検出している。解像
度を検出した後はステップＳ２、Ｓ３又はステップＳ
５、Ｓ６が行われる。即ち、各解像度に応じてＰＬＬ回
路５が設定されて画素クロックＣＬＫの周波数が決定さ
れ、また、表示器３が１ライン駆動又は２ライン駆動さ
れる。これによって、表示器３に図２（ａ）又は（ｂ）
の表示サイズによる表示が行われる。

【００２０】尚、上記各実施の形態においては、標準解
像度とその２倍解像度との一方を選択する場合について
説明したが、２倍以上の解像度を選択できるようにする
こともできる。その選択された解像度に応じて水平方向
の画素数及び同一画像内容で駆動されるライン数を変更
して、表示サイズを変更することができる。

【００２１】

【発明の効果】以上述べたように、請求項１の発明によ
れば、入力画像信号を所望の解像度で表示することがで
き、従来のキュービック補間方式より簡単な構成で安価
な画像処理装置を得ることができる。

【００２２】また、請求項２の発明によれば、入力画像
信号をその解像度に応じた解像度で表示することがで
き、キュービック補間方式より簡単な構成で安価な画像
処理装置を得ることができる。

【図面の簡単な説明】

【図１】本発明の実施の形態を原理的に説明するための
表示画面を示す構成図である。

【図２】解像度に応じた表示サイズを示す構成図であ
る。

【図３】本発明の第１の実施の形態を示すブロック図で
ある。

【図４】第１の実施の形態の動作を示すフローチャート
である。

【図５】本発明の第２の実施の形態を示すブロック図で
ある。

【図６】第２の実施の形態の動作を示すフローチャート
である。

【符号の説明】

１ Ａ／Ｄコンバータ ２ メモリ ３ 表示器 ４ 同期分離回路 ５ ＰＬＬ回路 ６ メモリ制御回路 ７ 解像度設定器 ８ マイクロプロセッサ

Claims (2)

【特許請求の範囲】
1. 【請求項１】 入力画像信号の水平同期信号に同期した
   画素クロックを発生するクロック発生手段と、 上記クロック発生手段に対して上記画素クロックの周波
   数を設定する設定手段と、 上記入力画像信号の各ラインを上記画素クロックにより
   サンプリング制御すると共に、表示画面上の同一画像内
   容で駆動するライン数を制御する表示制御手段とを備え
   た画像処理装置。
2. 【請求項２】 入力画像信号の水平同期信号に同期した
   画素クロックを発生するクロック発生手段と、 上記入力画像信号の水平同期信号の周期を検出し、この
   検出に応じて上記クロック発生手段に対して上記画素ク
   ロックの周波数を設定する設定手段と、 上記入力画像信号の各ラインを上記画素クロックにより
   サンプリング制御すると共に、表示画面上の同一画像内
   容で駆動するライン数を制御する表示制御手段とを備え
   た画像処理装置。