JPH09120324A - マイクロコンピュータの動作モード設定用入力回路 - Google Patents
マイクロコンピュータの動作モード設定用入力回路Info
- Publication number
- JPH09120324A JPH09120324A JP7277324A JP27732495A JPH09120324A JP H09120324 A JPH09120324 A JP H09120324A JP 7277324 A JP7277324 A JP 7277324A JP 27732495 A JP27732495 A JP 27732495A JP H09120324 A JPH09120324 A JP H09120324A
- Authority
- JP
- Japan
- Prior art keywords
- level
- circuit
- output
- input
- mode setting
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/003—Modifications for increasing the reliability for protection
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/0008—Arrangements for reducing power consumption
- H03K19/0016—Arrangements for reducing power consumption by using a control or a clock signal, e.g. in order to apply power supply
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Computing Systems (AREA)
- General Engineering & Computer Science (AREA)
- Mathematical Physics (AREA)
- Logic Circuits (AREA)
- Power Sources (AREA)
- Microcomputers (AREA)
Abstract
(57)【要約】
【課題】動作モード設定のための入力回路において、入
力端子のプルアップ素子から流れ出る電流パスを遮断す
る手段を備えた入力回路を提供する。 【解決手段】入力端子Ｉ１はＰチャネルＭＯＳトランジ
スタＰ１で電源電位ＶＤＤにプルアップされかつＮチャ
ネルＭＯＳトランジスタＮ１を介してＮＯＲ回路１０１
の一方の入力端に接続される。ＮＯＲ１０１の他方の入
力端は入力端子Ｉ２に接続され、ＮＯＲ１０１の出力端
はＰチャネルＭＯＳトランジスタＰ１のゲート電極およ
びインバータ１０２の入力端にそれぞれ接続される。イ
ンバータ１０２の出力端はトランジスタＮ２を介してＮ
ＯＲ１０１の一方の入力端に接続される。入力端子Ｉ２
はさらにディレイ回路１０３を介してトランジスタＮ１
のゲート電極およびインバータ１０４の入力端にも接続
され、インバータ１０４の出力端はトランジスタＮ２の
ゲート電極にも接続されて構成されている。
力端子のプルアップ素子から流れ出る電流パスを遮断す
る手段を備えた入力回路を提供する。 【解決手段】入力端子Ｉ１はＰチャネルＭＯＳトランジ
スタＰ１で電源電位ＶＤＤにプルアップされかつＮチャ
ネルＭＯＳトランジスタＮ１を介してＮＯＲ回路１０１
の一方の入力端に接続される。ＮＯＲ１０１の他方の入
力端は入力端子Ｉ２に接続され、ＮＯＲ１０１の出力端
はＰチャネルＭＯＳトランジスタＰ１のゲート電極およ
びインバータ１０２の入力端にそれぞれ接続される。イ
ンバータ１０２の出力端はトランジスタＮ２を介してＮ
ＯＲ１０１の一方の入力端に接続される。入力端子Ｉ２
はさらにディレイ回路１０３を介してトランジスタＮ１
のゲート電極およびインバータ１０４の入力端にも接続
され、インバータ１０４の出力端はトランジスタＮ２の
ゲート電極にも接続されて構成されている。
Description
【０００１】
【発明の属する技術分野】本発明は入力回路に係わり、
特にマイクロコンピュータの動作状態を決定するための
動作モード設定回路に用いられる低消費電力の入力回路
に関する。
特にマイクロコンピュータの動作状態を決定するための
動作モード設定回路に用いられる低消費電力の入力回路
に関する。
【０００２】
【従来の技術】近年の半導体素子の微細化に伴ない半導
体装置の集積度が向上し、例えばマイクロコンピュータ
においては１つのチップに複数の機能をもたせるように
設計されている。これは一つのチップで例えばインサー
キットエミュレータ用の機能および通常動作を行う機能
を一つのチップに取り込むことによって開発コストの低
減および開発日程の短縮化を図るというものである。
体装置の集積度が向上し、例えばマイクロコンピュータ
においては１つのチップに複数の機能をもたせるように
設計されている。これは一つのチップで例えばインサー
キットエミュレータ用の機能および通常動作を行う機能
を一つのチップに取り込むことによって開発コストの低
減および開発日程の短縮化を図るというものである。
【０００３】この種のマイクロコンピュータを実際に使
用する場合、その目的に応じてこれら２つの機能のうち
どちらか一方だけを使用することになる。その選択方法
は、動作モードを選択する入力回路の入力端子に接続す
るためのボンディングパッドをチップ上にあらかじめ設
けておき、マイクロコンピュータの製造工程においてこ
の動作モード選択用ボンディングパッドを電源電位ＶＤ
Ｄあるいは接地電位ＧＮＤにボンディングすることで内
部の動作モードを決定させようとするものである。
用する場合、その目的に応じてこれら２つの機能のうち
どちらか一方だけを使用することになる。その選択方法
は、動作モードを選択する入力回路の入力端子に接続す
るためのボンディングパッドをチップ上にあらかじめ設
けておき、マイクロコンピュータの製造工程においてこ
の動作モード選択用ボンディングパッドを電源電位ＶＤ
Ｄあるいは接地電位ＧＮＤにボンディングすることで内
部の動作モードを決定させようとするものである。
【０００４】ただし、この動作モード選択用ボンディン
グパッドの左右に電源電位ＶＤＤおよび接地電位ＧＮＤ
の両配線を配置することは現実的には不可能であるた
め、通常動作モード選択用ボンディングパッドを接地電
位ＧＮＤにボンディングするかどうかでマイクロコンピ
ュータの動作モードの選択を行っている。
グパッドの左右に電源電位ＶＤＤおよび接地電位ＧＮＤ
の両配線を配置することは現実的には不可能であるた
め、通常動作モード選択用ボンディングパッドを接地電
位ＧＮＤにボンディングするかどうかでマイクロコンピ
ュータの動作モードの選択を行っている。
【０００５】しかしこの動作モード選択用ボンディング
パッドにボンディングをしない場合は、この端子はハイ
インピーダンス状態となり、このハイインピーダンスレ
ベルを入力する論理回路のチャネルトランジスタおよび
Ｎチャネルトレンジスタのドレインおよびソース間に電
源電位ＶＤＤから接地電位ＧＮＤへ貫通電流が流れてし
まうという大きな問題があった。これを解決する手段と
して、入力端子にプルアップ抵抗をもつ動作モード設定
用の入力回路を備えた例の回路図を図５、図６および図
７に示す。
パッドにボンディングをしない場合は、この端子はハイ
インピーダンス状態となり、このハイインピーダンスレ
ベルを入力する論理回路のチャネルトランジスタおよび
Ｎチャネルトレンジスタのドレインおよびソース間に電
源電位ＶＤＤから接地電位ＧＮＤへ貫通電流が流れてし
まうという大きな問題があった。これを解決する手段と
して、入力端子にプルアップ抵抗をもつ動作モード設定
用の入力回路を備えた例の回路図を図５、図６および図
７に示す。
【０００６】この従来の入力回路の一般的な例の回路図
を示した図５を参照すると、このプルアップ回路は、Ｍ
ＯＤＥ信号の入力端子Ｉ１がヒシテリシス特性をもつイ
ンバータ５０１の入力端に接続され、この入力端および
電源電位ＶＤＤ間に抵抗素子Ｒ１が接続され、インバー
タ５０１の出力ＭＯＤＥＯＵＴが内部回路へ供給される
構成になっている。
を示した図５を参照すると、このプルアップ回路は、Ｍ
ＯＤＥ信号の入力端子Ｉ１がヒシテリシス特性をもつイ
ンバータ５０１の入力端に接続され、この入力端および
電源電位ＶＤＤ間に抵抗素子Ｒ１が接続され、インバー
タ５０１の出力ＭＯＤＥＯＵＴが内部回路へ供給される
構成になっている。
【０００７】このプルアップ入力回路を参照すると、Ｍ
ＯＤＥ信号の入力端子Ｉ１を接地電位ＧＮＤにボンディ
ングしている場合、抵抗素子Ｒ１とＭＯＤＥ信号の配線
抵抗によって分圧された電圧がインバータ５０１に入力
される。ここでＭＯＤＥ信号の配線抵抗の抵抗値が抵抗
素子Ｒ１の抵抗値に比べ十分小さいのでインバータ５０
１の入力レベルはロウレベル（以下、“Ｌ”レベルと称
す）に近いレベルなり、インバータ５０１の出力ＭＯＤ
ＥＯＵＴはハイレベル（以下、“Ｈ”レベルと称す）と
なる。
ＯＤＥ信号の入力端子Ｉ１を接地電位ＧＮＤにボンディ
ングしている場合、抵抗素子Ｒ１とＭＯＤＥ信号の配線
抵抗によって分圧された電圧がインバータ５０１に入力
される。ここでＭＯＤＥ信号の配線抵抗の抵抗値が抵抗
素子Ｒ１の抵抗値に比べ十分小さいのでインバータ５０
１の入力レベルはロウレベル（以下、“Ｌ”レベルと称
す）に近いレベルなり、インバータ５０１の出力ＭＯＤ
ＥＯＵＴはハイレベル（以下、“Ｈ”レベルと称す）と
なる。
【０００８】ＭＯＤＥ信号の入力端子Ｉ１をボンディン
グせずハイインピーダンスとした場合、インバータ５０
１の入力レベルは抵抗素子Ｒ１によりプルアップされ
“Ｈ”レベルとなる。従ってインバータ５０１の出力Ｍ
ＯＤＥＯＵＴは“Ｌ”レベルとなる。
グせずハイインピーダンスとした場合、インバータ５０
１の入力レベルは抵抗素子Ｒ１によりプルアップされ
“Ｈ”レベルとなる。従ってインバータ５０１の出力Ｍ
ＯＤＥＯＵＴは“Ｌ”レベルとなる。
【０００９】この従来例では、入力端子Ｉ１が“Ｌ”レ
ベルのときは、プルアップ抵抗素子Ｒ１を介して回路電
流が流れるので消費電流が大きくなる。この消費電力削
減のために提案された一例が特開平３ー２０３４０９号
公報に記載されている。同公報記載の入力プルアップ回
路の回路図を示した図６を参照すると、このプルアップ
入力回路は、ＭＯＤＥ信号入力端子Ｉ１が抵抗素子Ｒ２
を介してインバータ６０１の入力端に接続され、この入
力端および電源電位ＶＤＤ間に抵抗素子Ｒ３およびＰチ
ャネルＭＯＳトランジスタＰ２が並列接続状態で挿入さ
れ、かつこのトランジスタのゲート電極をインバータ６
０１の出力端に接続するとともにインバータ６０１の出
力をＭＯＤＥ信号として内部回路へ供給するように構成
されている。
ベルのときは、プルアップ抵抗素子Ｒ１を介して回路電
流が流れるので消費電流が大きくなる。この消費電力削
減のために提案された一例が特開平３ー２０３４０９号
公報に記載されている。同公報記載の入力プルアップ回
路の回路図を示した図６を参照すると、このプルアップ
入力回路は、ＭＯＤＥ信号入力端子Ｉ１が抵抗素子Ｒ２
を介してインバータ６０１の入力端に接続され、この入
力端および電源電位ＶＤＤ間に抵抗素子Ｒ３およびＰチ
ャネルＭＯＳトランジスタＰ２が並列接続状態で挿入さ
れ、かつこのトランジスタのゲート電極をインバータ６
０１の出力端に接続するとともにインバータ６０１の出
力をＭＯＤＥ信号として内部回路へ供給するように構成
されている。
【００１０】このプルアップ回路の動作について簡単に
説明すると、ＭＯＤＥ信号の入力端子Ｉ１を接地電位Ｇ
ＮＤにボンディングしている場合は、抵抗素子Ｒ２およ
びＲ３で分圧された電圧がインバータ６０１に入力され
る。ここで抵抗素子Ｒ２の抵抗値が抵抗素子Ｒ３の抵抗
値に比べ十分小さい場合、インバータ６０１の入力レベ
ルは論理レベルの“Ｌ”レベルに近いレベルなり、イン
バータ６０１の出力ＭＯＤＥＯＵＴは“Ｈ”レベルとな
る。ＰチャネルＭＯＳトランジスタＰ２はゲート電極の
入力が“Ｈ”レベルであるので非導通状態になる。
説明すると、ＭＯＤＥ信号の入力端子Ｉ１を接地電位Ｇ
ＮＤにボンディングしている場合は、抵抗素子Ｒ２およ
びＲ３で分圧された電圧がインバータ６０１に入力され
る。ここで抵抗素子Ｒ２の抵抗値が抵抗素子Ｒ３の抵抗
値に比べ十分小さい場合、インバータ６０１の入力レベ
ルは論理レベルの“Ｌ”レベルに近いレベルなり、イン
バータ６０１の出力ＭＯＤＥＯＵＴは“Ｈ”レベルとな
る。ＰチャネルＭＯＳトランジスタＰ２はゲート電極の
入力が“Ｈ”レベルであるので非導通状態になる。
【００１１】ＭＯＤＥ信号の入力端子Ｉ１をボンディン
グせずハイインピーダンス状態とした場合は、インバー
タ６０１の入力レベルは抵抗素子Ｒ３によりプルアップ
され“Ｈ”レベルとなる。従ってインバータ６０１の出
力ＭＯＤＥＯＵＴは“Ｌ”レベルとなる。
グせずハイインピーダンス状態とした場合は、インバー
タ６０１の入力レベルは抵抗素子Ｒ３によりプルアップ
され“Ｈ”レベルとなる。従ってインバータ６０１の出
力ＭＯＤＥＯＵＴは“Ｌ”レベルとなる。
【００１２】このときＰチャネルＭＯＳトランジスタＰ
２はゲート電極の入力が“Ｌ”レベルであるので導通す
る。ＰチャネルＭＯＳトランジスタＰ２のドレイン電極
には“Ｈ”レベルが出力し、この“Ｈ”レベルがまたイ
ンバータ６０１に入力するのでインバータ６０１の出力
ＭＯＤＥＯＵＴは“Ｌ”レベル固定となり状態が安定す
る。
２はゲート電極の入力が“Ｌ”レベルであるので導通す
る。ＰチャネルＭＯＳトランジスタＰ２のドレイン電極
には“Ｈ”レベルが出力し、この“Ｈ”レベルがまたイ
ンバータ６０１に入力するのでインバータ６０１の出力
ＭＯＤＥＯＵＴは“Ｌ”レベル固定となり状態が安定す
る。
【００１３】以上説明したように、ＭＯＤＥ信号設定端
子Ｉ１のレベル設定により内部の動作モードを決定する
ことができ、プルアップ入力回路にヒステリシス特性を
もたせたまま回路電流を低減している。
子Ｉ１のレベル設定により内部の動作モードを決定する
ことができ、プルアップ入力回路にヒステリシス特性を
もたせたまま回路電流を低減している。
【００１４】前述した図５の従来例の消費電力削減のた
めに提案された他の例が特開平３ー２０３４０９号公報
に記載されている。同公報記載の入力プルアップ回路の
回路図を示した図７を参照すると、このプルアップ入力
回路は、ＭＯＤＥ信号の入力端子Ｉ１がインバータ７０
１の入力端に接続され、この入力端および電源電位ＶＤ
Ｄ間にパワーセーブ（ＰＳ）信号をゲート電極に入力す
るＰチャネルＭＯＳトランジスタＰ３と抵抗素子Ｒ４と
が直列接続され、インバータ７０１の出力ＭＯＤＥＯＵ
Ｔが内部回路へ供給される構成になっている。
めに提案された他の例が特開平３ー２０３４０９号公報
に記載されている。同公報記載の入力プルアップ回路の
回路図を示した図７を参照すると、このプルアップ入力
回路は、ＭＯＤＥ信号の入力端子Ｉ１がインバータ７０
１の入力端に接続され、この入力端および電源電位ＶＤ
Ｄ間にパワーセーブ（ＰＳ）信号をゲート電極に入力す
るＰチャネルＭＯＳトランジスタＰ３と抵抗素子Ｒ４と
が直列接続され、インバータ７０１の出力ＭＯＤＥＯＵ
Ｔが内部回路へ供給される構成になっている。
【００１５】このプルアップ入力回路は、ＭＯＤＥ信号
入力端子Ｉ１を接地電位ＧＮＤにボンディングしかつ入
力端子Ｉ２の信号ＰＳが“Ｈ”レベルの場合は、Ｐチャ
ネルＭＯＳトランジスタＰ３は非導通である。
入力端子Ｉ１を接地電位ＧＮＤにボンディングしかつ入
力端子Ｉ２の信号ＰＳが“Ｈ”レベルの場合は、Ｐチャ
ネルＭＯＳトランジスタＰ３は非導通である。
【００１６】従ってＭＯＤＥ信号のレベルすなはち
“Ｌ”レベルがインバータ７０１に入力され、インバー
タ７０１の出力ＭＯＤＥＯＵＴは“Ｈ”レベルとなる。
“Ｌ”レベルがインバータ７０１に入力され、インバー
タ７０１の出力ＭＯＤＥＯＵＴは“Ｈ”レベルとなる。
【００１７】ＭＯＤＥ信号入力端子Ｉ１をボンディング
せずハイインピーダンスとし、かつ信号ＰＳを“Ｌ”レ
ベルとした場合は、ＰチャネルＭＯＳトランジスタＰ３
は導通し、そのドレイン電極には“Ｈ”レベルが出力す
るので、インバータ７０１の入力レベルは抵抗素子Ｒ４
によりプルアップされ“Ｈ”レベルとなる。従ってイン
バータ７０１の出力ＭＯＤＥＯＵＴは“Ｌ”レベルとな
る。
せずハイインピーダンスとし、かつ信号ＰＳを“Ｌ”レ
ベルとした場合は、ＰチャネルＭＯＳトランジスタＰ３
は導通し、そのドレイン電極には“Ｈ”レベルが出力す
るので、インバータ７０１の入力レベルは抵抗素子Ｒ４
によりプルアップされ“Ｈ”レベルとなる。従ってイン
バータ７０１の出力ＭＯＤＥＯＵＴは“Ｌ”レベルとな
る。
【００１８】ＭＯＤＥ信号入力端子Ｉ１を接地電位ＧＮ
Ｄにボンディングし、信号ＰＳが“Ｌ”レベルの場合
は、図５の従来例の説明で述べた動作と同様である。
Ｄにボンディングし、信号ＰＳが“Ｌ”レベルの場合
は、図５の従来例の説明で述べた動作と同様である。
【００１９】ＭＯＤＥ信号入力端子Ｉ１をボンディング
せずハイインピーダンスとし、信号ＰＳを“Ｈ”レベル
とした場合は、インバータ７０１の入力レベルは決定せ
ず入力がハイインピーダンスとなるのでプルアップ入力
回路としては動作しない。
せずハイインピーダンスとし、信号ＰＳを“Ｈ”レベル
とした場合は、インバータ７０１の入力レベルは決定せ
ず入力がハイインピーダンスとなるのでプルアップ入力
回路としては動作しない。
【００２０】
【発明が解決しようとする課題】上述した３つの従来例
はいずれも以下のような欠点がある。
はいずれも以下のような欠点がある。
【００２１】（１）図６で示したプルアップ入力回路
は、図５の従来例よりも抵抗素子Ｒ３およびＲ２を介し
て電源電位ＶＤＤから流れ出す電流は低減されるが、抵
抗素子Ｒ２およびＲ３は接続されたままであるから定常
的に電流が流れるという大きな欠点がある。
は、図５の従来例よりも抵抗素子Ｒ３およびＲ２を介し
て電源電位ＶＤＤから流れ出す電流は低減されるが、抵
抗素子Ｒ２およびＲ３は接続されたままであるから定常
的に電流が流れるという大きな欠点がある。
【００２２】また電流を減少させる目的で抵抗値を大き
くすると、今度は抵抗素子を半導体集積回路上に実現す
るためのレイアウト面積が大きくなるため、チップサイ
ズも大きくなり、その原価が高くなるという欠点もあ
る。
くすると、今度は抵抗素子を半導体集積回路上に実現す
るためのレイアウト面積が大きくなるため、チップサイ
ズも大きくなり、その原価が高くなるという欠点もあ
る。
【００２３】（２）上述の（１）項の欠点に鑑みてなさ
れたのが図７に示したプルアップ入力回路であるが、こ
の場合、電源からの電流パスを遮断するために挿入した
ＰチャネルＭＯＳトランジスタＰ３の導通、非道通の制
御を行うために外部から信号ＰＳを供給せねばならず、
専用の入力端子を必要とするという欠点がある。
れたのが図７に示したプルアップ入力回路であるが、こ
の場合、電源からの電流パスを遮断するために挿入した
ＰチャネルＭＯＳトランジスタＰ３の導通、非道通の制
御を行うために外部から信号ＰＳを供給せねばならず、
専用の入力端子を必要とするという欠点がある。
【００２４】またこの専用のＰＳ信号入力端子のために
ボンディングパッドを用意せねばならないため、余分な
レイアウトが必要となりレイアウト面積が大きくなるた
め、チップサイズも大きくなり、その原価が高くなると
いう欠点がある。
ボンディングパッドを用意せねばならないため、余分な
レイアウトが必要となりレイアウト面積が大きくなるた
め、チップサイズも大きくなり、その原価が高くなると
いう欠点がある。
【００２５】また外部から入力するＰＳ信号は前述した
ように複雑な制御が必要で、このＰＳ信号生成のための
回路を外部に設けると、全体的なコストアップになると
いう大きな欠点がある。
ように複雑な制御が必要で、このＰＳ信号生成のための
回路を外部に設けると、全体的なコストアップになると
いう大きな欠点がある。
【００２６】本発明の目的は、上述した欠点に鑑みなさ
れたものであり、動作モード設定のための入力回路にお
いて、入力端子のプルアップ素子から流れ出る電流パス
を遮断する手段を備えた入力回路を提供することにあ
る。
れたものであり、動作モード設定のための入力回路にお
いて、入力端子のプルアップ素子から流れ出る電流パス
を遮断する手段を備えた入力回路を提供することにあ
る。
【００２７】
【課題を解決するための手段】本発明のマイクロコンピ
ュータの動作モード設定用入力回路の特徴は、１つのチ
ップ内に通常動作モード以外の動作モード機能をも併せ
て有するマイクロコンピュータであって、専用のモード
設定端子を電源電位または接地電位のいずれかに固定し
て一方の前記動作モードに設定されるマイクロコンピュ
ータの動作モード設定用入力回路において、モード設定
端子が電源電位または接地電位のいずれかに固定された
状態のときは前記プルアップ手段を非導通状態にして貫
通電流を遮断し、かつ前記モード設定端子がオープン状
態のときは前記プルアップ手段を導通状態にする機能を
さらに有するとともに、前記状態のいずれの場合であっ
ても所定のモード設定信号を出力するモード設定手段を
備えたことにある。
ュータの動作モード設定用入力回路の特徴は、１つのチ
ップ内に通常動作モード以外の動作モード機能をも併せ
て有するマイクロコンピュータであって、専用のモード
設定端子を電源電位または接地電位のいずれかに固定し
て一方の前記動作モードに設定されるマイクロコンピュ
ータの動作モード設定用入力回路において、モード設定
端子が電源電位または接地電位のいずれかに固定された
状態のときは前記プルアップ手段を非導通状態にして貫
通電流を遮断し、かつ前記モード設定端子がオープン状
態のときは前記プルアップ手段を導通状態にする機能を
さらに有するとともに、前記状態のいずれの場合であっ
ても所定のモード設定信号を出力するモード設定手段を
備えたことにある。
【００２８】また、前記モード設定手段は、前記マイク
ロコンピュータに供給されるリセット信号に応答してハ
イレベルまたはロウレベルを保持する第１のラッチ回路
を有し、前記モード設定端子が接地電位に固定されると
きは、この接地電位を前記第１のラッチ回路が前記リセ
ット信号の遅延信号に応答して読み込んでハイレベル出
力状態に変化してその状態を保持するとともにこの出力
信号を前記モード設定信号とし、かつこのラッチ出力で
前記プルアップ手段を非導通状態にするこによって貫通
電流を遮断する構成を備えることができる。
ロコンピュータに供給されるリセット信号に応答してハ
イレベルまたはロウレベルを保持する第１のラッチ回路
を有し、前記モード設定端子が接地電位に固定されると
きは、この接地電位を前記第１のラッチ回路が前記リセ
ット信号の遅延信号に応答して読み込んでハイレベル出
力状態に変化してその状態を保持するとともにこの出力
信号を前記モード設定信号とし、かつこのラッチ出力で
前記プルアップ手段を非導通状態にするこによって貫通
電流を遮断する構成を備えることができる。
【００２９】さらに、前記モード設定端子がオープン状
態のときは、前記リセット信号で前記第１のラッチ回路
が出力をロウレベルにリセットした後このロウレベルで
前記プルアップ手段を導通状態にして前記モード設定端
子の電位をハイレベルにし、このハイレベルを前記リセ
ット信号の遅延信号で読み込んでロウレベル出力状態に
変化してその状態を保持するとともにこの出力を前記モ
ード設定信号とし、かつこのラッチ出力で前記プルアッ
プ手段を連続して導通状態にする構成を備えることもで
きる。
態のときは、前記リセット信号で前記第１のラッチ回路
が出力をロウレベルにリセットした後このロウレベルで
前記プルアップ手段を導通状態にして前記モード設定端
子の電位をハイレベルにし、このハイレベルを前記リセ
ット信号の遅延信号で読み込んでロウレベル出力状態に
変化してその状態を保持するとともにこの出力を前記モ
ード設定信号とし、かつこのラッチ出力で前記プルアッ
プ手段を連続して導通状態にする構成を備えることもで
きる。
【００３０】さらにまた、前記モード設定手段は、前記
マイクロコンピュータに供給されるリセット信号に応答
してハイレベルまたはロウレベルを保持する第２のラッ
チ回路を有し、前記モード設定端子が電源電位に固定さ
れるときは、この固定された電源電位の反転レベルを前
記第２のラッチ回路が前記リセット信号の遅延信号に応
答して読み込んでハイレベル出力状態に変化するととも
にこの出力を前記モード設定信号とし、かつこのラッチ
出力の反転レベルで前記プルダウン手段を非導通状態に
することによって貫通電流を遮断する構成を備えること
もできる。
マイクロコンピュータに供給されるリセット信号に応答
してハイレベルまたはロウレベルを保持する第２のラッ
チ回路を有し、前記モード設定端子が電源電位に固定さ
れるときは、この固定された電源電位の反転レベルを前
記第２のラッチ回路が前記リセット信号の遅延信号に応
答して読み込んでハイレベル出力状態に変化するととも
にこの出力を前記モード設定信号とし、かつこのラッチ
出力の反転レベルで前記プルダウン手段を非導通状態に
することによって貫通電流を遮断する構成を備えること
もできる。
【００３１】また、前記モード設定端子がオープン状態
のときは、前記リセット信号で前記第２のラッチ回路が
出力をロウレベルにリセットした後このロウレベルの反
転レベルで前記プルダウン手段を導通状態にして前記モ
ード設定端子の電位をロウレベルにし、このロウレベル
の反転レベルを前記リセット信号の遅延信号に応答して
読み込んでロウレベル出力状態に変化してその状態を保
持するとともにこの出力を前記モード設定信号とし、か
つこのラッチ出力の反転レベルで前記プルダウン手段を
連続して導通状態にする構成を備えこともできる。
のときは、前記リセット信号で前記第２のラッチ回路が
出力をロウレベルにリセットした後このロウレベルの反
転レベルで前記プルダウン手段を導通状態にして前記モ
ード設定端子の電位をロウレベルにし、このロウレベル
の反転レベルを前記リセット信号の遅延信号に応答して
読み込んでロウレベル出力状態に変化してその状態を保
持するとともにこの出力を前記モード設定信号とし、か
つこのラッチ出力の反転レベルで前記プルダウン手段を
連続して導通状態にする構成を備えこともできる。
【００３２】さらに、前記モード設定手段は、前記モー
ド設定端子がＰチャネルＭＯＳトランジスタで電源電位
にプルアップされかつ第１のＮチャネルＭＯＳトランジ
スタを介して第１の２入力ＮＯＲ回路の一方の入力端に
接続され、この２入力ＮＯＲ回路の他方の入力端はリセ
ット信号入力端子に接続され、前記第１の２入力ＮＯＲ
回路の出力端を前記モード設定信号の出力端とするとと
もに前記ＰチャネルＭＯＳトランジスタのゲート電極お
よび第１のインバータの入力端にもそれぞれ接続され、
このインバータの出力端は第２のＮチャネルＭＯＳトラ
ンジスタを介して前記第１の２入力ＮＯＲ回路の一方の
入力端に接続され、前記リセット信号入力端子はさらに
第１のディレイ回路を介して前記第１のＮチャネルＭＯ
Ｓトランジスタのゲート電極および第２のインバータの
入力端にも接続され、このインバータの出力端は前記第
２のＮチャネルＭＯＳトランジスタのゲート電極にも接
続されて構成されもよい。
ド設定端子がＰチャネルＭＯＳトランジスタで電源電位
にプルアップされかつ第１のＮチャネルＭＯＳトランジ
スタを介して第１の２入力ＮＯＲ回路の一方の入力端に
接続され、この２入力ＮＯＲ回路の他方の入力端はリセ
ット信号入力端子に接続され、前記第１の２入力ＮＯＲ
回路の出力端を前記モード設定信号の出力端とするとと
もに前記ＰチャネルＭＯＳトランジスタのゲート電極お
よび第１のインバータの入力端にもそれぞれ接続され、
このインバータの出力端は第２のＮチャネルＭＯＳトラ
ンジスタを介して前記第１の２入力ＮＯＲ回路の一方の
入力端に接続され、前記リセット信号入力端子はさらに
第１のディレイ回路を介して前記第１のＮチャネルＭＯ
Ｓトランジスタのゲート電極および第２のインバータの
入力端にも接続され、このインバータの出力端は前記第
２のＮチャネルＭＯＳトランジスタのゲート電極にも接
続されて構成されもよい。
【００３３】さらにまた、前記モード設定手段は、前記
モード設定端子が第３のＮチャネルＭＯＳトランジスタ
で接地電位にプルダウンされ、かつ第３のインバータお
よび第４のＮチャネルＭＯＳトランジスタを介して第２
の２入力ＮＯＲ回路の一方の入力端に接続され、前記第
２の２入力ＮＯＲ回路の他方の入力端は前記リセット信
号入力端子に接続され、前記第２の２入力ＮＯＲ回路の
出力端は前記モード設定信号の出力端とするとともに第
４のインバータの入力端にも接続され、このインバータ
の出力端は前記第４のＮチャネルＭＯＳトランジスタの
ゲート電極および第５のＮチャネルＭＯＳトランジスタ
のソース電極にそれぞれ接続され、前記第５のＮチャネ
ルＭＯＳトランジスタのドレイン電極は前記第２の２入
力ＮＯＲ回路の一方の入力端に帰還接続され、前記リセ
ット信号入力端子はさらに第２のディレイ回路を介して
前記第４のＮチャネルＭＯＳトランジスタのゲート電極
および前記第４のインバータの入力端にも接続され、こ
のインバータの出力端は前記第５のＮチャネルＭＯＳト
ランジスタのゲート電極にも接続されて構成されてもよ
い。
モード設定端子が第３のＮチャネルＭＯＳトランジスタ
で接地電位にプルダウンされ、かつ第３のインバータお
よび第４のＮチャネルＭＯＳトランジスタを介して第２
の２入力ＮＯＲ回路の一方の入力端に接続され、前記第
２の２入力ＮＯＲ回路の他方の入力端は前記リセット信
号入力端子に接続され、前記第２の２入力ＮＯＲ回路の
出力端は前記モード設定信号の出力端とするとともに第
４のインバータの入力端にも接続され、このインバータ
の出力端は前記第４のＮチャネルＭＯＳトランジスタの
ゲート電極および第５のＮチャネルＭＯＳトランジスタ
のソース電極にそれぞれ接続され、前記第５のＮチャネ
ルＭＯＳトランジスタのドレイン電極は前記第２の２入
力ＮＯＲ回路の一方の入力端に帰還接続され、前記リセ
ット信号入力端子はさらに第２のディレイ回路を介して
前記第４のＮチャネルＭＯＳトランジスタのゲート電極
および前記第４のインバータの入力端にも接続され、こ
のインバータの出力端は前記第５のＮチャネルＭＯＳト
ランジスタのゲート電極にも接続されて構成されてもよ
い。
【００３４】
【発明の実施の形態】はじめに本発明の第１の実施の形
態について図面を参照しながら説明する。
態について図面を参照しながら説明する。
【００３５】図１は本発明の入力回路の第１の実施の形
態を示す回路図であり、図２はＭＯＤＥ信号入力端子が
接地電位ＧＮＤにボンディングされ、“Ｌ”レベルのと
きの動作説明用タイミングチャートであり、図３はＭＯ
ＤＥ信号入力端子Ｉ１をボンディングせずオープンにし
てハイインピーダンスにした時の動作説明用タイミング
チャートである。図１を参照すると、この入力回路は、
入力端子Ｉ１はＰチャネルＭＯＳトランジスタＰ１で電
源電位ＶＤＤにプルアップされかつＮチャネルＭＯＳト
ランジスタＮ１を介して２入力ＮＯＲ回路１０１の一方
の入力端に接続される。２入力ＮＯＲ回路１０１の他方
の入力端は入力端子Ｉ２に接続され、２入力ＮＯＲ回路
１０１の出力端はＭＯＤＥＯＵＴ信号の出力端とする一
方、ＰチャネルＭＯＳトランジスタＰ１のゲート電極お
よびインバータ１０２の入力端にそれぞれ接続される。
インバータ１０２の出力端はＮチャネルＭＯＳトランジ
スタＮ２を介して２入力ＮＯＲ回路１０１の一方の入力
端に接続される。入力端子Ｉ２はさらにディレイ回路１
０３を介してＮチャネルＭＯＳトランジスタＮ１のゲー
ト電極およびインバータ１０４の入力端にも接続され、
インバータ１０４の出力端はＮチャネルＭＯＳトランジ
スタＮ２のゲート電極にも接続されて構成されている。
態を示す回路図であり、図２はＭＯＤＥ信号入力端子が
接地電位ＧＮＤにボンディングされ、“Ｌ”レベルのと
きの動作説明用タイミングチャートであり、図３はＭＯ
ＤＥ信号入力端子Ｉ１をボンディングせずオープンにし
てハイインピーダンスにした時の動作説明用タイミング
チャートである。図１を参照すると、この入力回路は、
入力端子Ｉ１はＰチャネルＭＯＳトランジスタＰ１で電
源電位ＶＤＤにプルアップされかつＮチャネルＭＯＳト
ランジスタＮ１を介して２入力ＮＯＲ回路１０１の一方
の入力端に接続される。２入力ＮＯＲ回路１０１の他方
の入力端は入力端子Ｉ２に接続され、２入力ＮＯＲ回路
１０１の出力端はＭＯＤＥＯＵＴ信号の出力端とする一
方、ＰチャネルＭＯＳトランジスタＰ１のゲート電極お
よびインバータ１０２の入力端にそれぞれ接続される。
インバータ１０２の出力端はＮチャネルＭＯＳトランジ
スタＮ２を介して２入力ＮＯＲ回路１０１の一方の入力
端に接続される。入力端子Ｉ２はさらにディレイ回路１
０３を介してＮチャネルＭＯＳトランジスタＮ１のゲー
ト電極およびインバータ１０４の入力端にも接続され、
インバータ１０４の出力端はＮチャネルＭＯＳトランジ
スタＮ２のゲート電極にも接続されて構成されている。
【００３６】ここで、ＮチャネルＭＯＳトランジスタＮ
１と２入力ＮＯＲ回路１０１とインバータ１０２とＮチ
ャネルＭＯＳトランジスタＮ２とで構成される回路はは
スタティックラッチの機能を有している。
１と２入力ＮＯＲ回路１０１とインバータ１０２とＮチ
ャネルＭＯＳトランジスタＮ２とで構成される回路はは
スタティックラッチの機能を有している。
【００３７】図１および図２を併せて参照して、ＭＯＤ
Ｅ信号入力端子Ｉ１を接地電位ＧＮＤにボンディングし
た場合の動作について説明する。
Ｅ信号入力端子Ｉ１を接地電位ＧＮＤにボンディングし
た場合の動作について説明する。
【００３８】ＲＥＳ信号入力端子Ｉ２が“Ｌ”レベルか
ら“Ｈ”レベルに変化すると、２入力ＮＯＲ回路１０１
の出力は“Ｌ”レベルに変化する。２入力ＮＯＲ回路１
０１の出力が“Ｌ”レベルに変化するとＰチャネルＭＯ
ＳトランジスタＰ１は導通し、そのドレイン電極には電
源電位ＶＤＤの“Ｈ”レベルが出力する。
ら“Ｈ”レベルに変化すると、２入力ＮＯＲ回路１０１
の出力は“Ｌ”レベルに変化する。２入力ＮＯＲ回路１
０１の出力が“Ｌ”レベルに変化するとＰチャネルＭＯ
ＳトランジスタＰ１は導通し、そのドレイン電極には電
源電位ＶＤＤの“Ｈ”レベルが出力する。
【００３９】ここで、このドレイン電極に接続されてい
るＭＯＤＥ信号入力端子Ｉ１は接地電位ＧＮＤにボンデ
ィングされているので、“Ｈ”レベルと“Ｌ”レベルが
ぶつかることになる。
るＭＯＤＥ信号入力端子Ｉ１は接地電位ＧＮＤにボンデ
ィングされているので、“Ｈ”レベルと“Ｌ”レベルが
ぶつかることになる。
【００４０】この時の接続部分のレベル（以下、この部
分のレベルをレベルＡとする）を計算する。
分のレベルをレベルＡとする）を計算する。
【００４１】ここで、ＰチャネルＭＯＳトランジスタＰ
１のオン抵抗をＲ１、ＭＯＤＥ信号入力端子Ｉ１に接続
される配線の抵抗値をＲ２とすると、レベルＡは、 レベルＡ＝（電源レベル）×Ｒ２／（Ｒ１＋Ｒ２）……………………（１） の決算式で表わすことができる。
１のオン抵抗をＲ１、ＭＯＤＥ信号入力端子Ｉ１に接続
される配線の抵抗値をＲ２とすると、レベルＡは、 レベルＡ＝（電源レベル）×Ｒ２／（Ｒ１＋Ｒ２）……………………（１） の決算式で表わすことができる。
【００４２】配線抵抗Ｒ２はＰチャネルＭＯＳトランジ
スタのオン抵抗Ｒ１に比べて十分小さいので、Ｒ１＞＞
Ｒ２である。従って上記（１）式は、 レベルＡ≒（電源レベル）×Ｒ２／Ｒ１………………………………（２） で表わすことができる。
スタのオン抵抗Ｒ１に比べて十分小さいので、Ｒ１＞＞
Ｒ２である。従って上記（１）式は、 レベルＡ≒（電源レベル）×Ｒ２／Ｒ１………………………………（２） で表わすことができる。
【００４３】また、Ｒ２／Ｒ１＝０であるので（２）式
から、レベルＡはほぼ接地電位ＧＮＤレベルとなる。
から、レベルＡはほぼ接地電位ＧＮＤレベルとなる。
【００４４】入力端子Ｉ２のＲＥＳ信号が“Ｈ”レベル
へ変化し、この“Ｈ”レベルがディレイ回路１０３によ
り所定の時間遅延され、この遅延された出力ＲＥＳＤの
“Ｈ”レベルによりＮチャネルＭＯＳトランジスタＮ１
が導通する。この導通したＮチャネルＭＯＳトランジス
タＮ１のソース電極のレベルＡが２入力ＮＯＲ回路１０
１の一方の入力端に供給される。
へ変化し、この“Ｈ”レベルがディレイ回路１０３によ
り所定の時間遅延され、この遅延された出力ＲＥＳＤの
“Ｈ”レベルによりＮチャネルＭＯＳトランジスタＮ１
が導通する。この導通したＮチャネルＭＯＳトランジス
タＮ１のソース電極のレベルＡが２入力ＮＯＲ回路１０
１の一方の入力端に供給される。
【００４５】２入力ＮＯＲ回路１０１は、他方の入力端
に供給されているＲＥＳ信号が“Ｈ”レベルの間は、
“Ｌ”レベルを維持しているので、この出力信号を入力
するインバータ１０２の出力は“Ｈ”レベルを出力す
る。このときディレイ回路１０３の出力ＲＥＳＤ信号は
“Ｈ”レベルであるから、このレベルを入力するインバ
ータ１０４の出力は“Ｌ”レベルである。したがってこ
の“Ｌ”レベルを入力するＮチャネルＭＯＳトランジス
タＮ２は非道通であり、インバータ１０２の出力は２入
力ＮＯＲ回路１０１の一方の入力側にはまだ伝達されな
い。
に供給されているＲＥＳ信号が“Ｈ”レベルの間は、
“Ｌ”レベルを維持しているので、この出力信号を入力
するインバータ１０２の出力は“Ｈ”レベルを出力す
る。このときディレイ回路１０３の出力ＲＥＳＤ信号は
“Ｈ”レベルであるから、このレベルを入力するインバ
ータ１０４の出力は“Ｌ”レベルである。したがってこ
の“Ｌ”レベルを入力するＮチャネルＭＯＳトランジス
タＮ２は非道通であり、インバータ１０２の出力は２入
力ＮＯＲ回路１０１の一方の入力側にはまだ伝達されな
い。
【００４６】ＲＥＳ信号が“Ｈ”レベルから“Ｌ”レベ
ルに変化すると、２入力ＮＯＲ回路１０１の２入力がそ
れぞれ“Ｌ”レベルなるので、その出力は“Ｈ”レベル
に変化する。この“Ｈ”レベルによってＰチャネルＭＯ
ＳトランジスタＰ１は非導通となるので、そのドレイン
電極はハイインピーダンスになり、前述したレベルＡは
ＭＯＤＥ信号入力端子Ｉ１の接地電位ＧＮＤ、すなはち
“Ｌ”レベルになる。
ルに変化すると、２入力ＮＯＲ回路１０１の２入力がそ
れぞれ“Ｌ”レベルなるので、その出力は“Ｈ”レベル
に変化する。この“Ｈ”レベルによってＰチャネルＭＯ
ＳトランジスタＰ１は非導通となるので、そのドレイン
電極はハイインピーダンスになり、前述したレベルＡは
ＭＯＤＥ信号入力端子Ｉ１の接地電位ＧＮＤ、すなはち
“Ｌ”レベルになる。
【００４７】ＲＥＳ信号が“Ｈ”レベルから“Ｌ”レベ
ルに変化した後、ディレイ回路１０３の遅延時間だけ遅
れて“Ｈ”レベルから“Ｌ”レベルに変化する。ディレ
イ回路１０３の出力が“Ｌ”レベルに変化すると、イン
バータ１０４の出力は“Ｈ”レベルになる。よってＮチ
ャネルＭＯＳトランジスタＮ１は非導通になり、Ｎチャ
ネルＭＯＳトランジスタＮ２は導通する。
ルに変化した後、ディレイ回路１０３の遅延時間だけ遅
れて“Ｈ”レベルから“Ｌ”レベルに変化する。ディレ
イ回路１０３の出力が“Ｌ”レベルに変化すると、イン
バータ１０４の出力は“Ｈ”レベルになる。よってＮチ
ャネルＭＯＳトランジスタＮ１は非導通になり、Ｎチャ
ネルＭＯＳトランジスタＮ２は導通する。
【００４８】一方インバータ１０２の出力は２入力ＮＯ
Ｒ回路１０１の出力が“Ｈ”レベルに変化するので、
“Ｌ”レベルとなり、その出力が供給されるＮチャネル
ＭＯＳトランジスタＮ２は、そのゲート電極に供給され
るインバータ１０４の出力が“Ｈ”レベルであるから導
通し、そのドレイン電極には“Ｌ”レベルが出力され
る。
Ｒ回路１０１の出力が“Ｈ”レベルに変化するので、
“Ｌ”レベルとなり、その出力が供給されるＮチャネル
ＭＯＳトランジスタＮ２は、そのゲート電極に供給され
るインバータ１０４の出力が“Ｈ”レベルであるから導
通し、そのドレイン電極には“Ｌ”レベルが出力され
る。
【００４９】この“Ｌ”レベルが２入力ＮＯＲ回路１０
１の一方の入力端に入力され、他方の入力端にはＲＥＳ
信号の“Ｌ”レベルが入力されているから、２入力ＮＯ
Ｒ回路１０１の出力は“Ｈ”レベルのままとなる。
１の一方の入力端に入力され、他方の入力端にはＲＥＳ
信号の“Ｌ”レベルが入力されているから、２入力ＮＯ
Ｒ回路１０１の出力は“Ｈ”レベルのままとなる。
【００５０】次に、図１および図３を参照して、ＭＯＤ
Ｅ信号入力端子Ｉ１を接地電位ＧＮＤにボンディングせ
ずオープンにした場合の動作について説明する。ＲＥＳ
信号が“Ｌ”レベルから“Ｈ”レベルに変化すると、２
入力ＮＯＲ回路１０１の出力は“Ｌ”レベルに変化す
る。この２入力ＮＯＲ回路１０１の出力が“Ｌ”レベル
に変化することにより、ＰチャネルＭＯＳトランジスタ
Ｐ１は導通しドレイン電極には電源電位の“Ｈ”レベル
が出力する。
Ｅ信号入力端子Ｉ１を接地電位ＧＮＤにボンディングせ
ずオープンにした場合の動作について説明する。ＲＥＳ
信号が“Ｌ”レベルから“Ｈ”レベルに変化すると、２
入力ＮＯＲ回路１０１の出力は“Ｌ”レベルに変化す
る。この２入力ＮＯＲ回路１０１の出力が“Ｌ”レベル
に変化することにより、ＰチャネルＭＯＳトランジスタ
Ｐ１は導通しドレイン電極には電源電位の“Ｈ”レベル
が出力する。
【００５１】このドレイン電極に接続されているＭＯＤ
Ｅ信号入力端子Ｉ１は、ボンディングしておらずハイイ
ンピーダンスであるのでＭＯＤＥ信号入力端子Ｉ１は
“Ｈ”レベルに引き上げられる。この“Ｈ”レベルがそ
のままＮチャネルＭＯＳトランジスタＮ１のソース電極
の電位になる。
Ｅ信号入力端子Ｉ１は、ボンディングしておらずハイイ
ンピーダンスであるのでＭＯＤＥ信号入力端子Ｉ１は
“Ｈ”レベルに引き上げられる。この“Ｈ”レベルがそ
のままＮチャネルＭＯＳトランジスタＮ１のソース電極
の電位になる。
【００５２】“Ｈ”レベルへ変化したＲＥＳ信号はディ
レイ回路１０３により遅延され、この遅延された出力Ｒ
ＥＳＤが“Ｈ”レベルになるとＮチャネルＭＯＳトラン
ジスタＮ１は導通し、このＮチャネルＭＯＳトランジス
タＮ１のドレイン電極の“Ｈ”レベルが２入力ＮＯＲ回
路１０１の一方の入力端に入力される。すなわち、２入
力ＮＯＲ回路１０１の出力は、他方の入力端から入力す
るＲＥＳ信号が“Ｈ”レベルの間は“Ｌ”レベルを出力
し続ける。
レイ回路１０３により遅延され、この遅延された出力Ｒ
ＥＳＤが“Ｈ”レベルになるとＮチャネルＭＯＳトラン
ジスタＮ１は導通し、このＮチャネルＭＯＳトランジス
タＮ１のドレイン電極の“Ｈ”レベルが２入力ＮＯＲ回
路１０１の一方の入力端に入力される。すなわち、２入
力ＮＯＲ回路１０１の出力は、他方の入力端から入力す
るＲＥＳ信号が“Ｈ”レベルの間は“Ｌ”レベルを出力
し続ける。
【００５３】２入力ＮＯＲ回路１０１の出力“Ｌ”レベ
ルは、インバータ１０２で反転されて“Ｈ”レベルとな
り、ＮチャネルＭＯＳトランジスタＮ２のソース電極に
供給される。このとき、ディレイ回路１０３の出力が
“Ｈ”レベルであるのでこのレベルを入力するインバー
タ１０４の出力は“Ｌ”レベルとなる。インバータ１０
４の出力が“Ｌ”レベルであるので、この“Ｌ”レベル
をゲート電極に入力するＮチャネルＭＯＳトランジスタ
Ｎ２は非導通となり、インバータ１０２で反転された
“Ｈ”レベルは２入力ＮＯＲ回路１０１の入力には伝達
されない。ＲＥＳ信号入力端子Ｉ１が“Ｈ”レベルから
“Ｌ”レベルに変化しても、２入力ＮＯＲ回路１０１の
一方の入力端に接続されるＮチャネルＭＯＳトランジス
タＮ１のドレイン電極は“Ｈ”レベルであるので、結局
２入力ＮＯＲ回路１０１の出力は“Ｌ”レベルのままと
なる。この“Ｌ”レベルがゲート電極に供給されるＰチ
ャネルＭＯＳトランジスタＰ１は、出力が“Ｌ”レベル
のままとなるので導通し続ける。
ルは、インバータ１０２で反転されて“Ｈ”レベルとな
り、ＮチャネルＭＯＳトランジスタＮ２のソース電極に
供給される。このとき、ディレイ回路１０３の出力が
“Ｈ”レベルであるのでこのレベルを入力するインバー
タ１０４の出力は“Ｌ”レベルとなる。インバータ１０
４の出力が“Ｌ”レベルであるので、この“Ｌ”レベル
をゲート電極に入力するＮチャネルＭＯＳトランジスタ
Ｎ２は非導通となり、インバータ１０２で反転された
“Ｈ”レベルは２入力ＮＯＲ回路１０１の入力には伝達
されない。ＲＥＳ信号入力端子Ｉ１が“Ｈ”レベルから
“Ｌ”レベルに変化しても、２入力ＮＯＲ回路１０１の
一方の入力端に接続されるＮチャネルＭＯＳトランジス
タＮ１のドレイン電極は“Ｈ”レベルであるので、結局
２入力ＮＯＲ回路１０１の出力は“Ｌ”レベルのままと
なる。この“Ｌ”レベルがゲート電極に供給されるＰチ
ャネルＭＯＳトランジスタＰ１は、出力が“Ｌ”レベル
のままとなるので導通し続ける。
【００５４】ＲＥＳ信号が“Ｈ”レベルから“Ｌ”レベ
ルに変化した後、ディレイ回路１０３の出力はディレイ
回路１０３の遅延時間だけ遅れて“Ｈ”レベルから
“Ｌ”レベルに変化する。ディレイ回路１０３の遅延出
力ＲＥＳＤが“Ｌ”レベルに変化すると、ＮチャネルＭ
ＯＳトランジスタＮ１が非導通となり、かつインバータ
１０４の出力は“Ｈ”レベルになる。よって、Ｎチャネ
ルＭＯＳトランジスタＮ２も導通するとともに、そのソ
ース電極に供給されているインバータ１０２の出力
“Ｈ”レベルが、ＮチャネルＭＯＳトランジスタＮ２の
ドレイン電極から出力される。
ルに変化した後、ディレイ回路１０３の出力はディレイ
回路１０３の遅延時間だけ遅れて“Ｈ”レベルから
“Ｌ”レベルに変化する。ディレイ回路１０３の遅延出
力ＲＥＳＤが“Ｌ”レベルに変化すると、ＮチャネルＭ
ＯＳトランジスタＮ１が非導通となり、かつインバータ
１０４の出力は“Ｈ”レベルになる。よって、Ｎチャネ
ルＭＯＳトランジスタＮ２も導通するとともに、そのソ
ース電極に供給されているインバータ１０２の出力
“Ｈ”レベルが、ＮチャネルＭＯＳトランジスタＮ２の
ドレイン電極から出力される。
【００５５】この“Ｈ”レベルが２入力ＮＯＲ回路１０
１の一方の入力端に入力され、他方の入力端に入力され
るＲＥＳ信号が“Ｌ”レベルであっても、２入力ＮＯＲ
回路１０１の出力ＭＯＤＥＯＵＴは“Ｌ”レベルのまま
となる。
１の一方の入力端に入力され、他方の入力端に入力され
るＲＥＳ信号が“Ｌ”レベルであっても、２入力ＮＯＲ
回路１０１の出力ＭＯＤＥＯＵＴは“Ｌ”レベルのまま
となる。
【００５６】以上説明したように、ＭＯＤＥ信号入力端
子Ｉ１が接地電位ＧＮＤにボンディングされ“Ｌ”レベ
ルに設定されている場合は、２入力ＮＯＲ回路１０１の
出力ＭＯＤＥＯＵＴは“Ｈ”レベルとなり、ディレイ回
路１０３の出力の“Ｈ”レベルから“Ｌ”レベルの変化
によって取り込まれ、２入力ＮＯＲ回路１０１の出力は
固定される。
子Ｉ１が接地電位ＧＮＤにボンディングされ“Ｌ”レベ
ルに設定されている場合は、２入力ＮＯＲ回路１０１の
出力ＭＯＤＥＯＵＴは“Ｈ”レベルとなり、ディレイ回
路１０３の出力の“Ｈ”レベルから“Ｌ”レベルの変化
によって取り込まれ、２入力ＮＯＲ回路１０１の出力は
固定される。
【００５７】またＭＯＤＥ信号入力端子Ｉ１が接地電位
にボンディングされずハイインピーダンスの場合は、Ｐ
チャネルＭＯＳトランジスタＰ１が導通してＭＯＤＥ信
号入力端子Ｉ１が“Ｈ”レベルになり、２入力ＮＯＲ回
路１０１の出力ＭＯＤＥＯＵＴは“Ｌ”レベルとなり、
この“Ｈ”レベルがインバータ１０２で反転され、ディ
レイ回路１０３の出力ＲＥＳＤが“Ｈ”レベルから
“Ｌ”レベルへ変化するタイミングによってＮチャネル
ＭＯＳトランジスタＮ２を介して再び２入力ＮＯＲ回路
１０１の入力に帰還され、それ以降２入力ＮＯＲ回路１
０１の出力は変化せずラッチされた状態になる。
にボンディングされずハイインピーダンスの場合は、Ｐ
チャネルＭＯＳトランジスタＰ１が導通してＭＯＤＥ信
号入力端子Ｉ１が“Ｈ”レベルになり、２入力ＮＯＲ回
路１０１の出力ＭＯＤＥＯＵＴは“Ｌ”レベルとなり、
この“Ｈ”レベルがインバータ１０２で反転され、ディ
レイ回路１０３の出力ＲＥＳＤが“Ｈ”レベルから
“Ｌ”レベルへ変化するタイミングによってＮチャネル
ＭＯＳトランジスタＮ２を介して再び２入力ＮＯＲ回路
１０１の入力に帰還され、それ以降２入力ＮＯＲ回路１
０１の出力は変化せずラッチされた状態になる。
【００５８】すなわち、ＭＯＤＥ信号入力端子Ｉ１が接
地電位ＧＮＤにボンディングされた状態ではプルアップ
トランジスタＰ１は非導通になり、ＭＯＤＥ信号入力端
子Ｉ１がボンディングされずハイインピーダンス状態の
ときはプルアップトランジスタＰ１は導通してＭＯＤＥ
信号入力端子Ｉ１を“Ｈ”レベルに固定するので不要な
貫通電流が流れることがない。
地電位ＧＮＤにボンディングされた状態ではプルアップ
トランジスタＰ１は非導通になり、ＭＯＤＥ信号入力端
子Ｉ１がボンディングされずハイインピーダンス状態の
ときはプルアップトランジスタＰ１は導通してＭＯＤＥ
信号入力端子Ｉ１を“Ｈ”レベルに固定するので不要な
貫通電流が流れることがない。
【００５９】本発明の第２の実施の形態の回路図を示し
た図４を参照すると、この例ではＭＯＤＥ信号入力端子
Ｉ１を“Ｈ”レベルにしてモード設定を行う場合につい
て示している。図１に示した第１の実施の形態との相違
点は、ＭＯＤＥ信号入力端子Ｉ１を“Ｌ”レベルにプル
ダウンするように、ＭＯＤＥ信号入力端子Ｉ１および接
地電位ＧＮＤ間にＮチャネルＭＯＳトランジスタＮ３を
挿入し、そのゲート電極に２入力ＮＯＲ回路４０１の出
力ＭＯＤＥＯＵＴをインバータ４０２を介して接続した
ことである。
た図４を参照すると、この例ではＭＯＤＥ信号入力端子
Ｉ１を“Ｈ”レベルにしてモード設定を行う場合につい
て示している。図１に示した第１の実施の形態との相違
点は、ＭＯＤＥ信号入力端子Ｉ１を“Ｌ”レベルにプル
ダウンするように、ＭＯＤＥ信号入力端子Ｉ１および接
地電位ＧＮＤ間にＮチャネルＭＯＳトランジスタＮ３を
挿入し、そのゲート電極に２入力ＮＯＲ回路４０１の出
力ＭＯＤＥＯＵＴをインバータ４０２を介して接続した
ことである。
【００６０】すなわち、この第２の実施を形態の入力回
路は、入力端子Ｉ１はＮチャネルＭＯＳトランジスタＮ
３で接地電位ＧＮＤにプルダウンされ、かつインバータ
４０５およびＮチャネルＭＯＳトランジスタＮ４を介し
て２入力ＮＯＲ回路４０１の一方の入力端に接続され
る。２入力ＮＯＲ回路４０１の他方の入力端はＲＥＳ入
力端子Ｉ２に接続され、２入力ＮＯＲ回路４０１の出力
端はＭＯＤＥＯＵＴ信号の出力端とする一方、インバー
タ４０２の入力端に接続される。
路は、入力端子Ｉ１はＮチャネルＭＯＳトランジスタＮ
３で接地電位ＧＮＤにプルダウンされ、かつインバータ
４０５およびＮチャネルＭＯＳトランジスタＮ４を介し
て２入力ＮＯＲ回路４０１の一方の入力端に接続され
る。２入力ＮＯＲ回路４０１の他方の入力端はＲＥＳ入
力端子Ｉ２に接続され、２入力ＮＯＲ回路４０１の出力
端はＭＯＤＥＯＵＴ信号の出力端とする一方、インバー
タ４０２の入力端に接続される。
【００６１】インバータ４０２の出力端はＮチャネルＭ
ＯＳトランジスタＮ３のゲート電極およびＮチャネルＭ
ＯＳトランジスタＮ５のソース電極にそれぞれ接続され
る。
ＯＳトランジスタＮ３のゲート電極およびＮチャネルＭ
ＯＳトランジスタＮ５のソース電極にそれぞれ接続され
る。
【００６２】ＮチャネルＭＯＳトランジスタＮ５のドレ
イン電極は２入力ＮＯＲ回路４０１の一方の入力端に帰
還接続される。
イン電極は２入力ＮＯＲ回路４０１の一方の入力端に帰
還接続される。
【００６３】入力端子Ｉ２はさらにディレイ回路４０３
を介してＮチャネルＭＯＳトランジスタＮ４のゲート電
極およびインバータ４０４の入力端にも接続され、イン
バータ４０４の出力端はＮチャネルＭＯＳトランジスタ
Ｎ５のゲート電極にも接続されて構成されている。
を介してＮチャネルＭＯＳトランジスタＮ４のゲート電
極およびインバータ４０４の入力端にも接続され、イン
バータ４０４の出力端はＮチャネルＭＯＳトランジスタ
Ｎ５のゲート電極にも接続されて構成されている。
【００６４】ここでも、ＮチャネルＭＯＳトランジスタ
Ｎ４と２入力ＮＯＲ回路４０１とインバータ４０２とＮ
チャネルＭＯＳトランジスタＮ５とで構成される回路は
はスタティックラッチの機能を有している。
Ｎ４と２入力ＮＯＲ回路４０１とインバータ４０２とＮ
チャネルＭＯＳトランジスタＮ５とで構成される回路は
はスタティックラッチの機能を有している。
【００６５】図２および図４を併せて参照しながら、ま
ず、ＭＯＤＥ信号入力端子Ｉ１を電源電位ＶＤＤにボン
ディングした場合の動作について説明する。
ず、ＭＯＤＥ信号入力端子Ｉ１を電源電位ＶＤＤにボン
ディングした場合の動作について説明する。
【００６６】ＲＥＳ信号入力端子Ｉ２が“Ｌ”レベルか
ら“Ｈ”レベルに変化すると、２入力ＮＯＲ回路４０１
の出力は“Ｌ”レベルに変化する。２入力ＮＯＲ回路４
０１の出力が“Ｌ”レベルに変化するとインバータ４０
２の出力は“Ｈ”レベルに変化し、ＮチャネルＭＯＳト
ランジスタＮ３は導通してドレイン電極には“Ｌ”レベ
ルが出力される。
ら“Ｈ”レベルに変化すると、２入力ＮＯＲ回路４０１
の出力は“Ｌ”レベルに変化する。２入力ＮＯＲ回路４
０１の出力が“Ｌ”レベルに変化するとインバータ４０
２の出力は“Ｈ”レベルに変化し、ＮチャネルＭＯＳト
ランジスタＮ３は導通してドレイン電極には“Ｌ”レベ
ルが出力される。
【００６７】ＭＯＤＥ信号入力端子Ｉ１は電源電位ＶＤ
Ｄにボンディングしているので、この電源電位ＶＤＤの
“Ｈ”レベルとＮチャネルＭＯＳトランジスタＮ３のド
レイン電極の“Ｌ”レベルがぶつかることになる。
Ｄにボンディングしているので、この電源電位ＶＤＤの
“Ｈ”レベルとＮチャネルＭＯＳトランジスタＮ３のド
レイン電極の“Ｌ”レベルがぶつかることになる。
【００６８】この時の接続部分のレベル（以下、この部
分のレベルをレベルＢとする）を計算する。
分のレベルをレベルＢとする）を計算する。
【００６９】ここで、ＮチャネルＭＯＳトランジスタＮ
３のオン抵抗をＲ３、ＭＯＤＥ信号の配線抵抗をＲ２と
すると、レベルＢは、 レベルＢ＝（電源電位レベル）×Ｒ３／（Ｒ２＋Ｒ３）………………（３） 配線抵抗Ｒ２はＮチャネルＭＯＳトランジスタＮ３のオ
ン抵抗値に比べて十分小さいのでＲ３＞＞Ｒ２である。
従って（３）式は、 レベルＢ＝（電源電位レベル）×Ｒ３／Ｒ３≒電源レベル……………（４） したがって、レベルＢはほぼ電源電位レベルとなる。イ
ンバータ４０５の出力はレベルＢの反転レベル、すなわ
ち“Ｌ”レベルとなる。
３のオン抵抗をＲ３、ＭＯＤＥ信号の配線抵抗をＲ２と
すると、レベルＢは、 レベルＢ＝（電源電位レベル）×Ｒ３／（Ｒ２＋Ｒ３）………………（３） 配線抵抗Ｒ２はＮチャネルＭＯＳトランジスタＮ３のオ
ン抵抗値に比べて十分小さいのでＲ３＞＞Ｒ２である。
従って（３）式は、 レベルＢ＝（電源電位レベル）×Ｒ３／Ｒ３≒電源レベル……………（４） したがって、レベルＢはほぼ電源電位レベルとなる。イ
ンバータ４０５の出力はレベルＢの反転レベル、すなわ
ち“Ｌ”レベルとなる。
【００７０】入力端子Ｉ２のＲＥＳ信号が“Ｈ”レベル
へ変化し、この“Ｈ”レベルがディレイ回路４０３によ
り所定の時間遅延され、この遅延された出力ＲＥＳＤの
“Ｈ”レベルによりＮチャネルＭＯＳトランジスタＮ４
が導通する。この導通したＮチャネルＭＯＳトランジス
タＮ４のドレイン電極のレベルＢが２入力ＮＯＲ回路４
０１の一方の入力端に供給される。
へ変化し、この“Ｈ”レベルがディレイ回路４０３によ
り所定の時間遅延され、この遅延された出力ＲＥＳＤの
“Ｈ”レベルによりＮチャネルＭＯＳトランジスタＮ４
が導通する。この導通したＮチャネルＭＯＳトランジス
タＮ４のドレイン電極のレベルＢが２入力ＮＯＲ回路４
０１の一方の入力端に供給される。
【００７１】２入力ＮＯＲ回路４０１は、他方の入力端
に供給されているＲＥＳ信号が“Ｈ”レベルの間は、
“Ｌ”レベルを維持しているので、この出力信号を入力
するインバータ４０２の出力は“Ｈ”レベルを出力す
る。このときディレイ回路１０３の出力ＲＥＳＤ信号は
“Ｈ”レベルであるから、このレベルを入力するインバ
ータ４０４の出力は“Ｌ”レベルである。したがってこ
の“Ｌ”レベルを入力するＮチャネルＭＯＳトランジス
タＮ４は非導通であり、インバータ４０２の出力は２入
力ＮＯＲ回路４０１の一方の入力側にはまだ伝達されな
い。
に供給されているＲＥＳ信号が“Ｈ”レベルの間は、
“Ｌ”レベルを維持しているので、この出力信号を入力
するインバータ４０２の出力は“Ｈ”レベルを出力す
る。このときディレイ回路１０３の出力ＲＥＳＤ信号は
“Ｈ”レベルであるから、このレベルを入力するインバ
ータ４０４の出力は“Ｌ”レベルである。したがってこ
の“Ｌ”レベルを入力するＮチャネルＭＯＳトランジス
タＮ４は非導通であり、インバータ４０２の出力は２入
力ＮＯＲ回路４０１の一方の入力側にはまだ伝達されな
い。
【００７２】ＲＥＳ信号が“Ｈ”レベルから“Ｌ”レベ
ルに変化すると、２入力ＮＯＲ回路４０１の２入力がそ
れぞれ“Ｌ”レベルなるので、その出力は“Ｈ”レベル
に変化する。インバータ４０２は入力が“Ｈ”レベルに
なるので出力は“Ｌ”レベルになり、この“Ｌ”レベル
によってＮチャネルＭＯＳトランジスタＮ３は非導通と
なるので、そのドレイン電極はハイインピーダンスにな
り、前述したレベルＢはＭＯＤＥ信号入力端子Ｉ１の電
源電位ＶＤＤ、すなはち“Ｈ”レベルになる。
ルに変化すると、２入力ＮＯＲ回路４０１の２入力がそ
れぞれ“Ｌ”レベルなるので、その出力は“Ｈ”レベル
に変化する。インバータ４０２は入力が“Ｈ”レベルに
なるので出力は“Ｌ”レベルになり、この“Ｌ”レベル
によってＮチャネルＭＯＳトランジスタＮ３は非導通と
なるので、そのドレイン電極はハイインピーダンスにな
り、前述したレベルＢはＭＯＤＥ信号入力端子Ｉ１の電
源電位ＶＤＤ、すなはち“Ｈ”レベルになる。
【００７３】上述したようにＲＥＳ信号が“Ｈ”レベル
から“Ｌ”レベルに変化したので、ディレイ回路４０３
はその所定の遅延時間だけ遅れて“Ｈ”レベルから
“Ｌ”レベルに変化する。ディレイ回路４０３の出力が
“Ｌ”レベルに変化すると、インバータ４０４の出力は
“Ｈ”レベルになる。よってＮチャネルＭＯＳトランジ
スタＮ４は非導通となり、ＮチャネルＭＯＳトランジス
タＮ５は導通する。
から“Ｌ”レベルに変化したので、ディレイ回路４０３
はその所定の遅延時間だけ遅れて“Ｈ”レベルから
“Ｌ”レベルに変化する。ディレイ回路４０３の出力が
“Ｌ”レベルに変化すると、インバータ４０４の出力は
“Ｈ”レベルになる。よってＮチャネルＭＯＳトランジ
スタＮ４は非導通となり、ＮチャネルＭＯＳトランジス
タＮ５は導通する。
【００７４】一方インバータ４０２の出力は２入力ＮＯ
Ｒ回路４０１の出力が“Ｈ”レベルに変化するので、
“Ｌ”レベルとなり、その出力が供給されるＮチャネル
ＭＯＳトランジスタＮ４は、そのゲート電極に供給され
るインバータ４０４の出力が“Ｈ”レベルであるから導
通し、そのドレイン電極には“Ｌ”レベルが出力され
る。
Ｒ回路４０１の出力が“Ｈ”レベルに変化するので、
“Ｌ”レベルとなり、その出力が供給されるＮチャネル
ＭＯＳトランジスタＮ４は、そのゲート電極に供給され
るインバータ４０４の出力が“Ｈ”レベルであるから導
通し、そのドレイン電極には“Ｌ”レベルが出力され
る。
【００７５】この“Ｌ”レベルが２入力ＮＯＲ回路４０
１の一方の入力端に入力され、他方の入力端にはＲＥＳ
信号の“Ｌ”レベルが入力されているから、２入力ＮＯ
Ｒ回路４０１の出力は“Ｈ”レベルのままとなる。
１の一方の入力端に入力され、他方の入力端にはＲＥＳ
信号の“Ｌ”レベルが入力されているから、２入力ＮＯ
Ｒ回路４０１の出力は“Ｈ”レベルのままとなる。
【００７６】次に、図３および図４を参照しながら、Ｍ
ＯＤＥ信号入力端子Ｉ１を電源電位ＶＤＤにボンディン
グせずオープンにした場合の動作について説明する。
ＯＤＥ信号入力端子Ｉ１を電源電位ＶＤＤにボンディン
グせずオープンにした場合の動作について説明する。
【００７７】ＲＥＳ信号が“Ｌ”レベルから“Ｈ”レベ
ルに変化すると、２入力ＮＯＲ回路４０１の出力は
“Ｌ”レベルに変化する。この２入力ＮＯＲ回路４０１
の出力が“Ｌ”レベルに変化することにより、インバー
タ４０２の出力“Ｈ”レベルとなり、ＮチャネルＭＯＳ
トランジスタＮ３は導通してそのドレイン電極は接地電
位ＧＮＤレベルが出力する。
ルに変化すると、２入力ＮＯＲ回路４０１の出力は
“Ｌ”レベルに変化する。この２入力ＮＯＲ回路４０１
の出力が“Ｌ”レベルに変化することにより、インバー
タ４０２の出力“Ｈ”レベルとなり、ＮチャネルＭＯＳ
トランジスタＮ３は導通してそのドレイン電極は接地電
位ＧＮＤレベルが出力する。
【００７８】このドレイン電極に接続されているＭＯＤ
Ｅ信号入力端子Ｉ１は、ボンディングしておらずハイイ
ンピーダンスであるのでＭＯＤＥ信号入力端子Ｉ１は
“Ｌ”レベルに引き下げられる。この“Ｌ”レベルがイ
ンバータ４０５で“Ｈ”レベルに反転されてＮチャネル
ＭＯＳトランジスタＮ４のソース電極の電位になる。
Ｅ信号入力端子Ｉ１は、ボンディングしておらずハイイ
ンピーダンスであるのでＭＯＤＥ信号入力端子Ｉ１は
“Ｌ”レベルに引き下げられる。この“Ｌ”レベルがイ
ンバータ４０５で“Ｈ”レベルに反転されてＮチャネル
ＭＯＳトランジスタＮ４のソース電極の電位になる。
【００７９】“Ｈ”レベルへ変化したＲＥＳ信号はディ
レイ回路４０３により遅延され、この遅延された出力Ｒ
ＥＳＤが“Ｈ”レベルになるとＮチャネルＭＯＳトラン
ジスタＮ４は導通し、このＮチャネルＭＯＳトランジス
タＮ４のドレイン電極の“Ｈ”レベルが２入力ＮＯＲ回
路４０１の一方の入力端に入力される。すなわち、２入
力ＮＯＲ回路４０１の出力は、他方の入力端から入力す
るＲＥＳ信号が“Ｈ”レベルの間は“Ｌ”レベルを出力
し続ける。
レイ回路４０３により遅延され、この遅延された出力Ｒ
ＥＳＤが“Ｈ”レベルになるとＮチャネルＭＯＳトラン
ジスタＮ４は導通し、このＮチャネルＭＯＳトランジス
タＮ４のドレイン電極の“Ｈ”レベルが２入力ＮＯＲ回
路４０１の一方の入力端に入力される。すなわち、２入
力ＮＯＲ回路４０１の出力は、他方の入力端から入力す
るＲＥＳ信号が“Ｈ”レベルの間は“Ｌ”レベルを出力
し続ける。
【００８０】２入力ＮＯＲ回路４０１の出力“Ｌ”レベ
ルは、インバータ４０２で反転されて“Ｈ”レベルとな
り、ＮチャネルＭＯＳトランジスタＮ４のソース電極に
供給される。このとき、ディレイ回路４０３の出力が
“Ｈ”レベルであるのでこのレベルを入力するインバー
タ４０４の出力は“Ｌ”レベルとなる。インバータ４０
４の出力が“Ｌ”レベルであるので、この“Ｌ”レベル
をゲート電極に入力するＮチャネルＭＯＳトランジスタ
Ｎ４は非導通となり、インバータ４０２で反転された
“Ｈ”レベルは２入力ＮＯＲ回路１０１の入力には伝達
されない。
ルは、インバータ４０２で反転されて“Ｈ”レベルとな
り、ＮチャネルＭＯＳトランジスタＮ４のソース電極に
供給される。このとき、ディレイ回路４０３の出力が
“Ｈ”レベルであるのでこのレベルを入力するインバー
タ４０４の出力は“Ｌ”レベルとなる。インバータ４０
４の出力が“Ｌ”レベルであるので、この“Ｌ”レベル
をゲート電極に入力するＮチャネルＭＯＳトランジスタ
Ｎ４は非導通となり、インバータ４０２で反転された
“Ｈ”レベルは２入力ＮＯＲ回路１０１の入力には伝達
されない。
【００８１】ＲＥＳ信号入力端子Ｉ１が“Ｈ”レベルか
ら“Ｌ”レベルに変化しても、２入力ＮＯＲ回路４０１
の一方の入力端に接続されるＮチャネルＭＯＳトランジ
スタＮ３のドレイン電極は“Ｈ”レベルであるので、結
局２入力ＮＯＲ回路４０１の出力は“Ｌ”レベルのまま
となる。この“Ｌ”レベルをインバータ４０２が“Ｈ”
レベルに反転するので、ＮチャネルＭＯＳトランジスタ
Ｎ３はゲート電極が“Ｈ”レベルのままとなり、導通状
態を維持する。
ら“Ｌ”レベルに変化しても、２入力ＮＯＲ回路４０１
の一方の入力端に接続されるＮチャネルＭＯＳトランジ
スタＮ３のドレイン電極は“Ｈ”レベルであるので、結
局２入力ＮＯＲ回路４０１の出力は“Ｌ”レベルのまま
となる。この“Ｌ”レベルをインバータ４０２が“Ｈ”
レベルに反転するので、ＮチャネルＭＯＳトランジスタ
Ｎ３はゲート電極が“Ｈ”レベルのままとなり、導通状
態を維持する。
【００８２】ＲＥＳ信号が“Ｈ”レベルから“Ｌ”レベ
ルに変化した後、ディレイ回路４０３の出力はディレイ
回路４０３で設定された遅延時間だけ遅れて“Ｈ”レベ
ルから“Ｌ”レベルに変化する。ディレイ回路４０３の
遅延出力ＲＥＳＤが“Ｌ”レベルに変化すると、Ｎチャ
ネルＭＯＳトランジスタＮ４が非導通となり、かつイン
バータ４０４の出力は“Ｈ”レベルになる。よって、Ｎ
チャネルＭＯＳトランジスタＮ５は導通するとともに、
そのソース電極に供給されているインバータ４０２の出
力“Ｈ”レベルが、ＮチャネルＭＯＳトランジスタＮ５
のドレイン電極から出力される。
ルに変化した後、ディレイ回路４０３の出力はディレイ
回路４０３で設定された遅延時間だけ遅れて“Ｈ”レベ
ルから“Ｌ”レベルに変化する。ディレイ回路４０３の
遅延出力ＲＥＳＤが“Ｌ”レベルに変化すると、Ｎチャ
ネルＭＯＳトランジスタＮ４が非導通となり、かつイン
バータ４０４の出力は“Ｈ”レベルになる。よって、Ｎ
チャネルＭＯＳトランジスタＮ５は導通するとともに、
そのソース電極に供給されているインバータ４０２の出
力“Ｈ”レベルが、ＮチャネルＭＯＳトランジスタＮ５
のドレイン電極から出力される。
【００８３】この“Ｈ”レベルが２入力ＮＯＲ回路４０
１の一方の入力端に入力され、他方の入力端に入力され
るＲＥＳ信号が“Ｌ”レベルであっても、２入力ＮＯＲ
回路４０１の出力ＭＯＤＥＯＵＴは“Ｌ”レベルのまま
となる。
１の一方の入力端に入力され、他方の入力端に入力され
るＲＥＳ信号が“Ｌ”レベルであっても、２入力ＮＯＲ
回路４０１の出力ＭＯＤＥＯＵＴは“Ｌ”レベルのまま
となる。
【００８４】以上説明したように、ＭＯＤＥ信号入力端
子Ｉ１が電源電位ＶＤＤにボンディングされ“Ｈ”レベ
ルに設定されている場合は、２入力ＮＯＲ回路４０１の
出力ＭＯＤＥＯＵＴは“Ｈ”レベルとなり、ディレイ回
路４０３の出力の“Ｈ”レベルから“Ｌ”レベルの変化
によって取り込まれ、２入力ＮＯＲ回路４０１の出力は
固定される。
子Ｉ１が電源電位ＶＤＤにボンディングされ“Ｈ”レベ
ルに設定されている場合は、２入力ＮＯＲ回路４０１の
出力ＭＯＤＥＯＵＴは“Ｈ”レベルとなり、ディレイ回
路４０３の出力の“Ｈ”レベルから“Ｌ”レベルの変化
によって取り込まれ、２入力ＮＯＲ回路４０１の出力は
固定される。
【００８５】またＭＯＤＥ信号入力端子Ｉ１が電源電位
にボンディングされずハイインピーダンスの場合は、Ｎ
チャネルＭＯＳトランジスタＮ３が導通してＭＯＤＥ信
号入力端子Ｉ１が“Ｌ”レベルになり、２入力ＮＯＲ回
路４０１の出力ＭＯＤＥＯＵＴは“Ｌ”レベルとなり、
この“Ｌ”レベルがインバータ４０２で反転され、ディ
レイ回路４０３の出力ＲＥＳＤが“Ｈ”レベルから
“Ｌ”レベルへ変化するタイミングによってＮチャネル
ＭＯＳトランジスタＮ４を介して再び２入力ＮＯＲ回路
４０１の入力に帰還され、それ以降２入力ＮＯＲ回路４
０１の出力は変化せずラッチされた状態になる。
にボンディングされずハイインピーダンスの場合は、Ｎ
チャネルＭＯＳトランジスタＮ３が導通してＭＯＤＥ信
号入力端子Ｉ１が“Ｌ”レベルになり、２入力ＮＯＲ回
路４０１の出力ＭＯＤＥＯＵＴは“Ｌ”レベルとなり、
この“Ｌ”レベルがインバータ４０２で反転され、ディ
レイ回路４０３の出力ＲＥＳＤが“Ｈ”レベルから
“Ｌ”レベルへ変化するタイミングによってＮチャネル
ＭＯＳトランジスタＮ４を介して再び２入力ＮＯＲ回路
４０１の入力に帰還され、それ以降２入力ＮＯＲ回路４
０１の出力は変化せずラッチされた状態になる。
【００８６】すなわち、ＭＯＤＥ信号入力端子Ｉ１が電
源電位ＶＤＤにボンディングされた状態ではプルダウン
トランジスタＮ３は非導通になり、ＭＯＤＥ信号入力端
子Ｉ１がボンディングされずハイインピーダンス状態の
ときはプルダウントランジスタＮ３は導通してＭＯＤＥ
信号入力端子Ｉ１を“Ｌ”レベルに固定するので不要な
貫通電流が流れることがない。
源電位ＶＤＤにボンディングされた状態ではプルダウン
トランジスタＮ３は非導通になり、ＭＯＤＥ信号入力端
子Ｉ１がボンディングされずハイインピーダンス状態の
ときはプルダウントランジスタＮ３は導通してＭＯＤＥ
信号入力端子Ｉ１を“Ｌ”レベルに固定するので不要な
貫通電流が流れることがない。
【００８７】なお、従来実施されていたプルアップ手段
の抵抗素子は電流を減少させるために抵抗値を大きくす
るとその素子レイアウト面積を多く必要とするが、本発
明では貫通電流を遮断する手段と兼用するＭＯＳトラン
ジスタを使用するので、このモード設定用入力回路のレ
イアウト面積の方がラッチ回路を含んでいても抵抗素子
を用いる入力回路よりも面積は小さくなる。
の抵抗素子は電流を減少させるために抵抗値を大きくす
るとその素子レイアウト面積を多く必要とするが、本発
明では貫通電流を遮断する手段と兼用するＭＯＳトラン
ジスタを使用するので、このモード設定用入力回路のレ
イアウト面積の方がラッチ回路を含んでいても抵抗素子
を用いる入力回路よりも面積は小さくなる。
【００８８】
【発明の効果】以上説明したように本発明は、モード設
定端子が電源電位または接地電位のいずれかに固定され
た状態のときは前記プルアップ手段を非導通状態にして
貫通電流を遮断し、かつ前記モード設定端子がオープン
状態のときは前記プルアップ手段を導通状態にする機能
をさらに有するとともに、前記状態のいずれの場合であ
っても所定のモード設定信号を出力するモード設定手段
を備えるので、従来のプルアップ抵抗を使用するモード
設定方法では定常的に流れていた電流パスを遮断し、消
費電流を低減できるという大きな効果がある。
定端子が電源電位または接地電位のいずれかに固定され
た状態のときは前記プルアップ手段を非導通状態にして
貫通電流を遮断し、かつ前記モード設定端子がオープン
状態のときは前記プルアップ手段を導通状態にする機能
をさらに有するとともに、前記状態のいずれの場合であ
っても所定のモード設定信号を出力するモード設定手段
を備えるので、従来のプルアップ抵抗を使用するモード
設定方法では定常的に流れていた電流パスを遮断し、消
費電流を低減できるという大きな効果がある。
【００８９】また従来は定常電流の電流パスを遮断する
ための制御端子を設けていたが、本発明ではマイクロコ
ンピュータで必ず有しているリセット信号を利用し、デ
ィレイ回路によって遅延させたリセット信号で、モード
設定端子が電源電位または接地電位にボンディングされ
ているかどうかを判定して動作モードを決定しているの
で、専用端子を別に設ける必要が無いという効果もあ
る。
ための制御端子を設けていたが、本発明ではマイクロコ
ンピュータで必ず有しているリセット信号を利用し、デ
ィレイ回路によって遅延させたリセット信号で、モード
設定端子が電源電位または接地電位にボンディングされ
ているかどうかを判定して動作モードを決定しているの
で、専用端子を別に設ける必要が無いという効果もあ
る。
【００９０】またモード設定端子を電源電位または接地
電位のどちらにボンディングする場合でも対応すること
が出来るのでモード設定回路を含むチップのレイアウト
設計をする場合の効率向上に寄与する。
電位のどちらにボンディングする場合でも対応すること
が出来るのでモード設定回路を含むチップのレイアウト
設計をする場合の効率向上に寄与する。
【００９１】さらに従来実施されていたプルアップ手段
の抵抗素子は電流を減少させるために抵抗値を大きくす
るとその素子レイアウト面積を多く必要とするが、本発
明では貫通電流を遮断する手段と兼用するＭＯＳトラン
ジスタを使用するので、このモード設定用入力回路のレ
イアウト面積の方が小さくなるという効果もある。
の抵抗素子は電流を減少させるために抵抗値を大きくす
るとその素子レイアウト面積を多く必要とするが、本発
明では貫通電流を遮断する手段と兼用するＭＯＳトラン
ジスタを使用するので、このモード設定用入力回路のレ
イアウト面積の方が小さくなるという効果もある。
【図１】本発明の第１の実施の形態における入力回路の
回路図である。
回路図である。
【図２】第１の実施の形態におけるＭＯＤＥ信号を
“Ｌ”レベルにした場合の動作説明用タイミングチャー
トである。
“Ｌ”レベルにした場合の動作説明用タイミングチャー
トである。
【図３】第１の実施の形態におけるＭＯＤＥ信号をハイ
インピーダンスにした場合の動作説明用タイミングチャ
ートである。
インピーダンスにした場合の動作説明用タイミングチャ
ートである。
【図４】本発明の第２の実施の形態における入力回路の
回路図である。
回路図である。
【図５】従来のプルアップ抵抗を有する入力回路の回路
図である。
図である。
【図６】従来のプルアップ抵抗を有する入力回路の他の
例を示す回路図である。
例を示す回路図である。
【図７】従来のプルアップ抵抗を有する入力回路のさら
に他の例を示す回路図である。
に他の例を示す回路図である。
１０３，４０３ ディレイ回路 １０２，１０４，４０２，４０４，４０５，５０１，６
０１，７０１ インバータ １０４，４０１ ２入力ＮＯＲ回路 Ｎ１，Ｎ２，Ｎ３，Ｎ４ ＮチャネルＭＯＳトランジ
スタ Ｐ１，Ｐ２，Ｐ３ ＰチャネルＭＯＳトランジスタ Ｒ１，Ｒ２，Ｒ３，Ｒ４ 抵抗素子
０１，７０１ インバータ １０４，４０１ ２入力ＮＯＲ回路 Ｎ１，Ｎ２，Ｎ３，Ｎ４ ＮチャネルＭＯＳトランジ
スタ Ｐ１，Ｐ２，Ｐ３ ＰチャネルＭＯＳトランジスタ Ｒ１，Ｒ２，Ｒ３，Ｒ４ 抵抗素子
Claims (7)
- 【請求項１】 １つのチップ内に通常動作モード以外の
動作モード機能をも併せて有するマイクロコンピュータ
であって、専用のモード設定端子を電源電位または接地
電位のいずれかに固定して一方の前記動作モードに設定
されるマイクロコンピュータの動作モード設定用入力回
路において、モード設定端子が電源電位または接地電位
のいずれかに固定された状態のときは前記プルアップ手
段を非導通状態にして貫通電流を遮断し、かつ前記モー
ド設定端子がオープン状態のときは前記プルアップ手段
を導通状態にする機能をさらに有するとともに、前記状
態のいずれの場合であっても所定のモード設定信号を出
力するモード設定手段を備えたことを特徴とするマイク
ロコンピュータの動作モード設定用入力回路。 - 【請求項２】 前記モード設定手段は、前記マイクロコ
ンピュータに供給されるリセット信号に応答してハイレ
ベルまたはロウレベルを保持する第１のラッチ回路を有
し、前記モード設定端子が接地電位に固定されるとき
は、この接地電位を前記第１のラッチ回路が前記リセッ
ト信号の遅延信号に応答して読み込んでハイレベル出力
状態に変化してその状態を保持するとともにこの出力信
号を前記モード設定信号とし、かつこのラッチ出力で前
記プルアップ手段を非導通状態にするこによって貫通電
流を遮断する構成を備える請求項１記載のマイクロコン
ピュータの動作モード設定用入力回路。 - 【請求項３】 前記モード設定端子がオープン状態のと
きは、前記リセット信号で前記第１のラッチ回路が出力
をロウレベルにリセットした後このロウレベルで前記プ
ルアップ手段を導通状態にして前記モード設定端子の電
位をハイレベルにし、このハイレベルを前記リセット信
号の遅延信号で読み込んでロウレベル出力状態に変化し
てその状態を保持するとともにこの出力を前記モード設
定信号とし、かつこのラッチ出力で前記プルアップ手段
を連続して導通状態にする構成を備える請求項２記載の
マイクロコンピュータの動作モード設定用入力回路。 - 【請求項４】 前記モード設定手段は、前記マイクロコ
ンピュータに供給されるリセット信号に応答してハイレ
ベルまたはロウレベルを保持する第２のラッチ回路を有
し、前記モード設定端子が電源電位に固定されるとき
は、この固定された電源電位の反転レベルを前記第２の
ラッチ回路が前記リセット信号の遅延信号に応答して読
み込んでハイレベル出力状態に変化するとともにこの出
力を前記モード設定信号とし、かつこのラッチ出力の反
転レベルで前記プルダウン手段を非導通状態にすること
によって貫通電流を遮断する構成を備える請求項１記載
のマイクロコンピュータの動作モード設定用入力回路。 - 【請求項５】 前記モード設定端子がオープン状態のと
きは、前記リセット信号で前記第２のラッチ回路が出力
をロウレベルにリセットした後このロウレベルの反転レ
ベルで前記プルダウン手段を導通状態にして前記モード
設定端子の電位をロウレベルにし、このロウレベルの反
転レベルを前記リセット信号の遅延信号に応答して読み
込んでロウレベル出力状態に変化してその状態を保持す
るとともにこの出力を前記モード設定信号とし、かつこ
のラッチ出力の反転レベルで前記プルダウン手段を連続
して導通状態にする構成を備える請求項４記載のマイク
ロコンピュータの動作モード設定用入力回路。 - 【請求項６】 前記モード設定手段は、前記モード設定
端子がＰチャネルＭＯＳトランジスタで電源電位にプル
アップされかつ第１のＮチャネルＭＯＳトランジスタを
介して第１のＮＯＲ回路の一方の入力端に接続され、こ
のＮＯＲ回路の他方の入力端はリセット信号入力端子に
接続され、前記第１のＮＯＲ回路の出力端を前記モード
設定信号の出力端とするとともに前記ＰチャネルＭＯＳ
トランジスタのゲート電極および第１のインバータの入
力端にもそれぞれ接続され、このインバータの出力端は
第２のＮチャネルＭＯＳトランジスタを介して前記第１
のＮＯＲ回路の一方の入力端に接続され、前記リセット
信号入力端子はさらに第１のディレイ回路を介して前記
第１のＮチャネルＭＯＳトランジスタのゲート電極およ
び第２のインバータの入力端にも接続され、このインバ
ータの出力端は前記第２のＮチャネルＭＯＳトランジス
タのゲート電極にも接続されて構成される請求項２また
は３記載のマイクロコンピュータの動作モード設定用入
力回路。 - 【請求項７】 前記モード設定手段は、前記モード設定
端子が第３のＮチャネルＭＯＳトランジスタで接地電位
にプルダウンされ、かつ第３のインバータおよび第４の
ＮチャネルＭＯＳトランジスタを介して第２のＮＯＲ回
路の一方の入力端に接続され、前記第２のＮＯＲ回路の
他方の入力端は前記リセット信号入力端子に接続され、
前記第２のＮＯＲ回路の出力端は前記モード設定信号の
出力端とするとともに第４のインバータの入力端にも接
続され、このインバータの出力端は前記第４のＮチャネ
ルＭＯＳトランジスタのゲート電極および第５のＮチャ
ネルＭＯＳトランジスタのソース電極にそれぞれ接続さ
れ、前記第５のＮチャネルＭＯＳトランジスタのドレイ
ン電極は前記第２のＮＯＲ回路の一方の入力端に帰還接
続され、前記リセット信号入力端子はさらに第２のディ
レイ回路を介して前記第４のＮチャネルＭＯＳトランジ
スタのゲート電極および前記第４のインバータの入力端
にも接続され、このインバータの出力端は前記第５のＮ
チャネルＭＯＳトランジスタのゲート電極にも接続され
て構成される請求項５または６記載のマイクロコンピュ
ータの動作モード設定用入力回路。
Priority Applications (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP27732495A JP3415347B2 (ja) | 1995-10-25 | 1995-10-25 | マイクロコンピュータの動作モード設定用入力回路 |
| DE69601342T DE69601342T2 (de) | 1995-10-25 | 1996-10-18 | Eingangsschaltung zum Setzen des Modus |
| EP96116770A EP0771072B1 (en) | 1995-10-25 | 1996-10-18 | Input circuit for mode setting |
| US08/736,498 US5764075A (en) | 1995-10-25 | 1996-10-24 | Input circuit for mode setting |
| KR1019960049880A KR100210557B1 (ko) | 1995-10-25 | 1996-10-25 | 모드 설정용 입력 회로 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP27732495A JP3415347B2 (ja) | 1995-10-25 | 1995-10-25 | マイクロコンピュータの動作モード設定用入力回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH09120324A true JPH09120324A (ja) | 1997-05-06 |
| JP3415347B2 JP3415347B2 (ja) | 2003-06-09 |
Family
ID=17581951
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP27732495A Expired - Fee Related JP3415347B2 (ja) | 1995-10-25 | 1995-10-25 | マイクロコンピュータの動作モード設定用入力回路 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US5764075A (ja) |
| EP (1) | EP0771072B1 (ja) |
| JP (1) | JP3415347B2 (ja) |
| KR (1) | KR100210557B1 (ja) |
| DE (1) | DE69601342T2 (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2000188546A (ja) * | 1998-12-21 | 2000-07-04 | Nec Corp | Ｐｌｌのロック判定回路 |
| US7557604B2 (en) | 2005-05-03 | 2009-07-07 | Oki Semiconductor Co., Ltd. | Input circuit for mode setting |
Families Citing this family (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100203140B1 (ko) * | 1996-06-29 | 1999-06-15 | 김영환 | 입력 누설 전류가 없는 자동 모드 선택 장치 |
| JP2885213B2 (ja) * | 1997-01-23 | 1999-04-19 | 日本電気株式会社 | 半導体集積回路 |
| JP3219019B2 (ja) * | 1997-05-30 | 2001-10-15 | 関西日本電気株式会社 | 異常電流検出回路およびそれを用いた負荷駆動回路 |
| US6172519B1 (en) * | 1997-12-18 | 2001-01-09 | Xilinx, Inc. | Bus-hold circuit having a defined state during set-up of an in-system programmable device |
| US6191607B1 (en) * | 1998-09-16 | 2001-02-20 | Cypress Semiconductor Corporation | Programmable bus hold circuit and method of using the same |
| JP2001060667A (ja) * | 1999-08-24 | 2001-03-06 | Nec Corp | 半導体集積回路 |
| DE10118863A1 (de) | 2001-04-18 | 2002-10-31 | Infineon Technologies Ag | Elektrische Schaltung |
| JP2006261233A (ja) * | 2005-03-15 | 2006-09-28 | Fujitsu Ltd | 入力保護回路 |
| JP2006310512A (ja) * | 2005-04-28 | 2006-11-09 | Sanyo Electric Co Ltd | 化合物半導体スイッチ回路装置 |
Family Cites Families (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01280923A (ja) * | 1988-05-07 | 1989-11-13 | Mitsubishi Electric Corp | 半導体集積回路装置 |
| JPH03203409A (ja) | 1989-12-29 | 1991-09-05 | Nec Corp | プルアップ入力回路およびプルダウン入力回路 |
| JPH03206409A (ja) * | 1990-01-09 | 1991-09-09 | Konica Corp | ズームレンズ鏡胴 |
| JP2827062B2 (ja) * | 1991-09-04 | 1998-11-18 | シャープ株式会社 | 集積回路 |
| JPH05160684A (ja) * | 1991-12-06 | 1993-06-25 | Matsushita Electric Ind Co Ltd | ラッチ回路 |
| EP0573965B1 (en) * | 1992-06-10 | 1999-09-08 | Nec Corporation | Semiconductor device having bonding optional circuit |
| US5598110A (en) * | 1994-11-01 | 1997-01-28 | Acer Incorporated | Detector circuit for use with tri-state logic devices |
| US5532957A (en) * | 1995-01-31 | 1996-07-02 | Texas Instruments Incorporated | Field reconfigurable logic/memory array |
| US5684411A (en) * | 1995-10-13 | 1997-11-04 | Seiko Communications Systems, Inc. | Self-configuring bus |
-
1995
- 1995-10-25 JP JP27732495A patent/JP3415347B2/ja not_active Expired - Fee Related
-
1996
- 1996-10-18 DE DE69601342T patent/DE69601342T2/de not_active Expired - Fee Related
- 1996-10-18 EP EP96116770A patent/EP0771072B1/en not_active Expired - Lifetime
- 1996-10-24 US US08/736,498 patent/US5764075A/en not_active Expired - Lifetime
- 1996-10-25 KR KR1019960049880A patent/KR100210557B1/ko not_active IP Right Cessation
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2000188546A (ja) * | 1998-12-21 | 2000-07-04 | Nec Corp | Ｐｌｌのロック判定回路 |
| US7557604B2 (en) | 2005-05-03 | 2009-07-07 | Oki Semiconductor Co., Ltd. | Input circuit for mode setting |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3415347B2 (ja) | 2003-06-09 |
| KR100210557B1 (ko) | 1999-07-15 |
| EP0771072A1 (en) | 1997-05-02 |
| US5764075A (en) | 1998-06-09 |
| DE69601342T2 (de) | 1999-08-26 |
| DE69601342D1 (de) | 1999-02-25 |
| EP0771072B1 (en) | 1999-01-13 |
| KR970024606A (ko) | 1997-05-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2007505556A (ja) | レベル・シフター | |
| JPH041440B2 (ja) | ||
| JPH1075170A (ja) | 半導体装置用モード設定回路 | |
| JP3415347B2 (ja) | マイクロコンピュータの動作モード設定用入力回路 | |
| US6566932B2 (en) | On-chip system with voltage level converting device for preventing leakage current due to voltage level difference | |
| JPH01317022A (ja) | 電源切り換え回路 | |
| JPH06311012A (ja) | 消費電力が低減されたトランジスタ論理回路 | |
| US6222397B1 (en) | Output circuit with switching function | |
| JP3340906B2 (ja) | 出力回路 | |
| KR970001839B1 (ko) | 집적회로 | |
| JPH0389624A (ja) | 半導体集積回路 | |
| JPH05259879A (ja) | 入出力バッファ | |
| JPH08233914A (ja) | マイクロコントローラのテスト回路 | |
| JPH09161486A (ja) | 半導体集積回路装置 | |
| JPH05259880A (ja) | 入出力バッファ回路 | |
| JP3123599B2 (ja) | 半導体集積回路 | |
| JP3423904B2 (ja) | 半導体集積回路 | |
| JP2833073B2 (ja) | 出力バッファ回路 | |
| JP2680815B2 (ja) | 論理ゲート回路 | |
| JPH03123219A (ja) | 半導体集積回路 | |
| JPH11330949A (ja) | 半導体装置 | |
| KR0145193B1 (ko) | 입력회로 및 입/출력회로 | |
| JPH0526982A (ja) | テスト信号入力回路 | |
| JPH01272229A (ja) | Ｃｍｏｓ入力回路 | |
| JPH07154236A (ja) | 半導体集積回路装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20030304 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080404 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090404 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100404 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110404 Year of fee payment: 8 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110404 Year of fee payment: 8 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120404 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120404 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130404 Year of fee payment: 10 |
|
| LAPS | Cancellation because of no payment of annual fees |